DE102004031920B4

DE102004031920B4 - Mehrchippackung und Herstellungsverfahren

Info

Publication number: DE102004031920B4
Application number: DE102004031920A
Authority: DE
Inventors: In-Ku Kang; Jin-Ho Kim; Sang-Ho An
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-06-27
Filing date: 2004-06-23
Publication date: 2005-11-17
Anticipated expiration: 2024-06-24
Also published as: CN1612340A; US20040262774A1; DE102004031920A1; KR20050001159A; JP2005020004A

Abstract

Mehrchippackung mit
– einem Leiterplattensubstrat (51) mit einer Vorderseite, auf der eine Mehrzahl von Zwischenverbindungsleitungen (61a, 61b) ausgebildet ist,
– einer Mehrzahl von Flip-Chips (53, 71), die auf der Vorderseite des Leiterplattensubstrats gestapelt sind und einen unteren Flip-Chip, der Kontaktstellen (55) aufweist, die dem Leiterplattensubstrat zugewandt sind, und wenigstens einen darüberliegenden, oberen Flip-Chip beinhalten,
– einer ersten Gruppe von Bondhügeln (57), die zwischen die Kontaktstellen des unteren Flip-Chips einerseits und einer ersten Gruppe der Mehrzahl von Zwischenverbindungsleitungen andererseits eingefügt sind, und
– einer zweiten Gruppe von Bondhügeln (75), die zwischen Kontaktstellen (73) des oberen Flip-Chips einerseits und einer zweiten Gruppe der Mehrzahl von Zwischenverbindungsleitungen andererseits eingefügt sind,
dadurch gekennzeichnet, dass
– jeder oder wenigstens ein Teil der zweiten Gruppe von Bondhügeln eine Mehrzahl gestapelter Stift-Bondhügel aufweist.

Description

Die Erfindung bezieht sich auf eine Mehrchippackung nach dem Oberbegriff des Anspruchs 1 sowie auf ein zugehöriges Herstellungsverfahren.
Da tragbare elektronische Vorrichtungen immer kleiner werden, wurden auch in selbigen angebrachte Halbleiterpackungen kleiner. Des Weiteren wurde eine Technik zum Anbringen einer Mehrzahl von Halbleiterchips in einer einzelnen Halbleiterpackung, z.B. eine Mehrchippackungstechnik, verwendet, um die Kapazität der Packung zu vergrößern.
1 ist eine Schnittansicht, die eine herkömmliche Mehrchippackung veranschaulicht. Bezugnehmend auf 1 können ein unterer Chip 3 und ein oberer Chip 5 auf einer Leiterplatte 1 gestapelt werden. Eine Rückseite des unteren Chips 3 kann eine Oberseite der Leiterplatte 1 über ein Haftmittel 7 kontaktieren, und eine Rückseite des oberen Chips 5 kann eine Oberseite des unteren Chips 3 über ein Haftmittel 9 kontaktieren. In diesem Fall kann eine Breite des oberen Chips 5 geringer als jene des unteren Chips 3 sein, um Kontaktstellen freizulegen, die auf einer Kante des unteren Chips 3 ausgebildet sind, wie in 1 gezeigt.
Die Kontaktstellen des unteren Chips 3 und Kontaktstellen des oberen Chips 5 können mit Zwischenverbindungsleitungen 13, die auf einer Kante der Leiterplatte 1 ausgebildet sind, durch eine erste Gruppe von Bonddrähten 11 beziehungsweise eine zweite Gruppe von Bonddrähten 15 elektrisch verbunden sein.
Die in 1 gezeigte Mehrchippackung kann herkömmliche Bonddrähte verwenden, um den oberen Chip 5 und den unteren Chip 3 mit den Leitungen 13 auf der Leiterplatte 1 elektrisch zu verbinden. Das heißt, die zweite Gruppe von Bonddrähten 15 kann sich bis zu einer höheren Ebene als der obere Chip 5 erstrecken. So kann es eine Beschränkung hinsichtlich der Reduzierung einer Dicke einer Epoxidgießverbindung zum Einkapseln der Bonddrähte 11 und 15 ebenso wie der Chips 3 und 5 geben. Außerdem können die Bonddrähte als Induktoren und/oder Widerstände wirken und Hochfrequenzeigenschaften der Chips 3, 5 degradieren.
2 ist eine perspektivische Ansicht, die eine weitere herkömmliche Mehrchippackung veranschaulicht, und 3 ist eine vertikale Schnittansicht entlang einer Linie, die durch mittlere Bereiche des unteren Chips und des oberen Chips geht, die in 2 gezeigt sind.
Bezugnehmend auf 2 und 3 sind ein unterer Chip 23 und ein oberer Chip 25 sequentiell auf einer Leiterplatte 21 gestapelt. Der obere Chip 25 kann so platziert sein, dass er quer über dem unteren Chip 23 liegt, zum Beispiel können der untere Chip 23 und der obere Chip 25 im Wesentlichen senkrecht zueinander orientiert sein, wie in 2 gezeigt. Der untere Chip 23 kann die gleiche Abmessung und/oder Funktion wie der obere Chip 25 aufweisen. Eine Rückseite des unteren Chips 23 kann eine Oberseite der Leiterplatte 21 durch ein Klebemittel 22 kontaktieren, und eine Rückseite des oberen Chips 25 kann eine Oberseite des unteren Chips 23 durch ein Klebemittel 27 kontaktieren. In diesem Fall kann die Länge des oberen Chips 25 größer als die Breite des unteren Chips 23 sein, wie in den 2 und 3 gezeigt. So kann der obere Chip 25'' Überhänge" aufweisen, z.B. beide Enden, die den unteren Chip 23 nicht überlappen.
Auf Enden des unteren Chips 23 ausgebildete Kontaktstellen können mit einer ersten Gruppe von Leitungen 31, die auf einer Kante der Leiterplatte 21 ausgebildet sind, durch eine erste Gruppe von Bonddrähten 29 elektrisch verbunden sein. In ähnlicher Weise können Kontaktstellen, die auf Enden des oberen Chips 25 ausgebildet sind, durch eine zweite Gruppe von Bonddrähten 33 mit einer zweiten Gruppe von Leitungen 35 elektrisch verbunden sein, die auf einer Kante der Leiterplatte 21 ausgebildet sind. Ein in 3 gezeigter herkömmlicher Bonddrahtkopf 41 kann verwendet werden, um die erste und die zweite Gruppe von Bonddrähten 29 und 33 zu bilden. Der Bonddrahtkopf 41 kann einen Bonddraht 43 halten.
Der Kopf 41 kann nach unten zu den Kontaktstellen hin bewegt werden, um die Bonddrähte 29 und 33 zu bilden. Als Ergebnis kontaktiert der von dem Kopf 41 gehaltene Draht 43 eine Kontaktstelle, und es kann ein Druck auf die Kontaktstelle angewendet werden. Die Überhänge verbiegen sich jedoch eventuell während der Bildung der zweiten Gruppe von Bonddrähten 33, wie durch die Pfeile in 3 gezeigt. Eine Verbiegung der Überhänge kann verursachen, dass der Kontakt der zweiten Gruppe von Bonddrähten 33 ausfällt. Je länger der Überhang ist, desto größer kann die Kontaktausfallrate der zweiten Gruppe von Bonddrähten 33 sein.
Die JP 06-302645 A offenbart ein Verfahren zum Verbinden eines lichtemittierenden Bauelements mit einem lichtempfangenden Bauelement, wobei ein Substrat des lichtemittierenden Bauelements auf einem Substrat des lichtempfangenden Bauele ements angebracht ist. Das Substrat des lichtempfangenden Bauelements weist auf einer Oberfläche lichtempfangende Bauelemente auf, und das Substrat des lichtemittierenden Bauelements weist auf einer Oberfläche lichtemittierende Bauelemente auf. Das Substrat des lichtemittierenden Bauelements ist über dem Substrat des lichtempfangenden Bauelements angebracht, so dass die lichtemittierenden Bauelemente und die lichtempfangenden Bauelemente einander gegenüberliegen. Das heißt, das Substrat des lichtemittierenden Bauelements ist umgedreht und befindet sich über dem Substrat des lichtempfangenden Bauelements. Transparente Abstandshalter können zwischen dem Substrat des lichtempfangenden Bauelements und dem Substrat des lichtemittierenden Bauelements zwischengefügt sein. Somit sind die lichtemittierenden Bauelemente von den lichtempfangenden Bauelementen beabstandet. Des Weiteren sind Zwischenverbindungsleitungen auf dem Substrat des lichtempfangenden Bauelements mit Zwischenverbindungsleitungen auf dem Substrat des lichtemittierenden Bauelements durch eine Mehrzahl von gestapelten Bondhügeln elektrisch verbunden.
In der Offenlegungsschrift JP 2001-274317 A ist eine Mehrchippackung beschrieben, bei welcher ein unterer Flip-Chip unter Zwischenfügung einer ersten Gruppe von Lotkugeln auf einem Montagesubstrat angeordnet und ein oberer Flip-Chip mit gegenüber dem unteren Flip-Chip größerer lateraler Abmessung auf den unteren Flip-Chip gestapelt ist. Im Bereich neben dem unteren Flip-Chip ist eine zweite Gruppe von Lotkugeln mit gegenüber der ersten Gruppe von Lotkugeln größerem Durchmesser zwischen den oberen Flip-Chip und das Substrat eingefügt. Zur Herstellung werden zunächst die beiden Flip-Chips aneinander montiert und mit den Lotkugeln versehen, bevor dann dieser Verbund auf dem Substrat montiert wird.

Die Patentschrift DE 697 16 637 T2 offenbart die Verwendung spezieller thermisch wiederaufbereitbarer Bindemittel zur Verkapselung von Flip-Chip-Baugruppen.

Eine in der Offenlegungsschrift JP 2002-033442 A offenbarte Mehrchippackung umfasst eine Mehrzahl von z.B. vier auf einem Substrat gestapelten Chips, die alternierend seitlich versetzt angeordnet sind, so dass jeweils ein randseitiger Kontaktstellenbereich eines unteren Chips nicht vom direkt darüberliegenden oberen Chip bedeckt wird. Alle Chips sind an ihrem seitlichen Kontaktstellenbereich über Bonddrähte mit dem Substrat verbunden.

Der Erfindung liegt als Aufgabe die Bereitstellung einer möglichst dünnen und/oder kompakten Mehrchippackung sowie eines zugehörigen Herstellungsverfahrens zugrunde.

Die Erfindung löst diese Aufgabe durch die Bereitstellung einer Mehrchippackung mit den Merkmalen des Anspruchs 1 sowie eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 12. Unter gestapelten Stiftbandhügeln werden solche verstanden, wie sie etwa die JP 06302645 A zeigt.

Vorteilhafte Weiterbildungen der Erfindug sind in den Unteransprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten her kömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt. Hierbei zeigen:
1 eine Schnittansicht, die eine herkömmliche Mehrchippackung veranschaulicht,
2 eine perspektivische Ansicht, die eine weitere herkömmliche Mehrchippackung veranschaulicht,
3 eine Schnittansicht, um weitere Aspekte der in 2 gezeigten herkömmlichen Mehrchippackung zu veranschaulichen,
4 eine Schnittansicht, die eine Mehrchippackung gemäß einer Ausführungsform der Erfindung darstellt,
5 eine Schnittansicht, die eine Mehrchippackung gemäß einer weiteren Ausführungsform der Erfindung darstellt,
6 eine Schnittansicht, die eine Mehrchippackung gemäß einer weiteren Ausführungsform der Erfindung darstellt,
7 eine perspektivische Ansicht, die ein Beispiel von Stapelkonfigurationen von Flip-Chips gemäß den in den 4 bis 6 gezeigten Ausführungsformen darstellt,
8 bis 12 Schnittansichten, die Verfahrensschritte zur Herstellung der Mehrchippackung von 4 veranschaulichen,
13 eine Schnittansicht, um ein Verfahren zur Herstellung der Mehrchippackung von 5 zu veranschaulichen, und
14 eine Schnittansicht, um ein Verfahren zur Herstellung der Mehrchippackung von 6 zu veranschaulichen.
Die Erfindung wird nunmehr im Folgenden vollständiger unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen exemplarische Ausführungsformen der Erfindung gezeigt sind. Es ist außerdem zu erwähnen, dass die Dicke verschiedener Schichten und Bereiche in der Stapelpackung in den Zeichnungen zwecks Deutlichkeit übertrieben dargestellt sind und gleiche Bezugszeichen in den Zeichnungen für gleiche oder funktionell äquivalente Elemente verwendet werden. Außerdem wird eine Schicht als "auf" einer anderen Schicht oder einem anderen Substrat ausgebildet bezeichnet, wenn sie entweder direkt auf der betreffenden Schicht oder dem betreffenden Substrat ausgebildet ist oder auf weiteren Schichten oder Strukturen ausgebildet ist, die über der betreffenden Schicht liegen.
4 ist eine Schnittansicht, die eine Mehrchippackung gemäß einer Ausführungsform der Erfindung darstellt. Bezugnehmend auf 4 sind ein unterer Flip-Chip 53 und ein oberer Flip-Chip 71 sequentiell auf einer Vorderseite einer Leiterplatte gestapelt. Die Leiterplatte kann ein flaches Substrat 51, eine erste Gruppe von Leitungen 61a und/oder eine zweite Gruppe von Leitungen 61b beinhalten, wobei beide Gruppen von Leitungen auf einer Vorderseite des Substrats 51 ausgebildet sind. Der untere Flip-Chip 53 kann Kontaktstellen 55 beinhalten, die der Leiterplatte zugewandt sind. In ähnlicher Weise kann der obere Flip-Chip 71 ebenfalls Kontaktstellen 73 beinhalten, die der Leiterplatte 73 zugewandt sind. So können integrierte Schaltkreise auf einer Hauptoberfläche des Flip-Chips 53 zwischen den Kontaktstellen 55 vorgesehen sein, und weitere integrierte Schaltkreise können ebenfalls auf einer Hauptoberfläche des Flip-Chips 71 zwischen den Kontaktstellen 73 bereitgestellt sein. Die Kontaktstellen 55 können über der ersten Gruppe von Leitungen 61a platziert sein, und die Kontaktstellen 73 können über der zweiten Gruppe von Leitungen 61b platziert sein.
In einer exemplarischen Ausführungsform kann der obere Flip-Chip 71 eine Abmessung aufweisen, die größer als jene des in 4 gezeigten unteren Flip-Chips 53 ist. Mit anderen Worten kann der obere Flip-Chip 71 eine größere Breite und/oder eine größere Länge als der untere Flip-Chip 53 aufweisen. Außerdem kann der obere Flip-Chip 71 eine andere Funktion als der untere Flip-Chip 53 aufweisen. Eine erste Gruppe von Bondhügeln 57 kann zwischen den Kontaktstellen 55 und der ersten Gruppe von Leitungen 61a vorgesehen sein. Jeder der ersten Gruppe von Bondhügeln 57 kann aus einem einzelnen Stift-Bondhügel bestehen. Die Stift-Bondhügel 57 können unter Verwendung einer herkömmlichen Drahtbondtechnik auf den Kontaktstellen 55 hergestellt werden. Als Ergebnis können die Kontaktstellen 55 durch die erste Gruppe von Bondhügeln 57 mit der ersten Gruppe von Leitungen 61a elektrisch verbunden sein.
Eine zweite Gruppe von Bondhügeln kann zwischen den Kontaktstellen 73 und der zweiten Gruppe von Leitungen 61b vorgesehen sein. Jeder der zweiten Gruppe von Bondhügeln besteht aus einer Mehrzahl von Stift-Bondhügeln 75, die sequentiell gestapelt sind. Alternativ kann ein Teil der zweiten Gruppe von Bondhügeln aus einem einzelnen Lothügel 75a mit einer Höhe bestehen, die größer als diejenige des oder der Stift-Bondhügel 57 ist. Die Anzahl von Bondhügeln in jedem der gestapelten Stift-Bondhügel 75 kann durch den Abstand zwischen dem oberen Flip-Chip 71 und der zweiten Gruppe von Leitungen 61b oder der Leiterplatte bestimmt sein. Die gestapelten Stift-Bondhügel 75 können auch unter Verwendung einer herkömmlichen Drahtbondtechnik auf den Kontaktstellen 73 hergestellt werden. Als Ergebnis können die Kontaktstellen 73 durch die zweite Gruppe von Bondhügeln 75 oder 75a mit der zweiten Gruppe von Leitungen 61b elektrisch verbunden sein.
Ein Zwischenraum zwischen dem oberen Flip-Chip 71 und der Leiterplatte 51 kann mit Epoxidharz 81 gefüllt sein. In einer exemplarischen Ausführungsform kann eine Rückseite 71b des oberen Flip-Chips 71 freigelegt sein, und das Epoxidharz 81 kapselt die Bondhügel 57, 75 und/oder 75a und den unteren Flip-Chip 53 ein. Außerdem kann ein Haftmittel 59 zwischen den unteren Flip-Chip 53 und die Leiterplatte 51 zwischengefügt sein. In ähnlicher Weise kann ein Haftmittel 77 zwischen die Flip-Chips 53 und 71 zwischengefügt sein.
Die Flip-Chips 53 und 71, die Bondhügel 57, 75 und 75a sowie das Epoxidharz 81 können eine obere Mehrchippackung 101a bilden. Des Weiteren kann eine untere Mehrchippackung 101b an einer Unterseite der Leiterplatte angebracht sein. Die untere Mehrchippackung 101b kann die gleiche Konfiguration wie die obere Mehrchippackung 101a aufweisen.
Gemäß der vorstehend erörterten Ausführungsform kann eine Mehrzahl von Flip-Chips auf der Leiterplatte angebracht sein. So kann die Dicke der Mehrchippackung gemäß der Erfindung im Vergleich zu der herkömmlichen Mehrchippackung reduziert sein.
5 ist eine Schnittansicht, die eine Mehrchippackung gemäß einer weiteren Ausführungsform der Erfindung veranschaulicht. Bezugnehmend auf 5 umfasst die Mehrchippackung eine Leiterplatte 51, Flip-Chips 53 und 71 sowie Bondhügel 57, 75 und/oder 75a mit der gleichen Struktur und Konfiguration wie unter Bezugnahme auf 4 oben beschrieben. Die Flip-Chips 53 und 71 und die Bondhügel 57, 75 und/oder 75a können vollständig mit einer Epoxidgießverbindung 83 bedeckt sein, die eine andere Konfiguration als das in 4 gezeigte Epoxidharz 81 aufweist, indem auch die Rückseite 71b des oberen Flip-Chips 71 mit der Epoxidgießverbindung 83 bedeckt ist. Das Haftmittel 77 kann zwi schen die Flip-Chips 53 und 71 zwischengefügt sein, und das Haftmittel 59 kann zwischen den unteren Flip-Chip 53 und die Leiterplatte 51 zwischengefügt sein. Die Epoxidgießverbindung 83, die Flip-Chips 53 und 71 sowie die Bondhügel 57, 75 und/oder 75a können eine obere Mehrchippackung 103a bilden. Des Weiteren kann eine untere Mehrchippackung 103b an der Unterseite der Leiterplatte ähnlich der in 4 dargestellten Ausführungsform angebracht sein. Die untere Mehrchippackung 103b kann die gleiche Konfiguration wie die obere Mehrchippackung 103a aufweisen.
6 ist eine Schnittansicht, die eine Mehrchippackung gemäß einer weiteren Ausführungsform der Erfindung veranschaulicht. Bezugnehmend auf 6 kann die Mehrchippackung Flip-Chips 53 und 71 sowie Bondhügel 57, 75 und/oder 75a mit der gleichen Struktur und Konfiguration wie in der in 4 dargestellten Ausführungsform beinhalten. Die Flip-Chips 53 und 71 sowie die Bondhügel 57, 75 und/oder 75a können auf eine Leiterplatte 51 gestapelt sein. Die Leiterplatte 51 kann eine dritte Gruppe von Zwischenverbindungsleitungen 61c zusätzlich zu der ersten und der zweiten Gruppe von Zwischenverbindungsleitungen 61a und 61b beinhalten, die in 4 dargestellt sind.
Ein dritter Chip 87 kann auf dem oberen Flip-Chip 71 gestapelt sein. Der dritte Chip 87 weist Kontaktstellen 89 auf, die auf der den Flip-Chips 53 und 71 entgegengesetzten Oberfläche vorgesehen sind. Die Kontaktstellen 89 sind mit der dritten Gruppe von Leitungen 61c durch Bonddrähte 91 elektrisch verbunden. Ein Haftmittel 85 kann zwischen den oberen Flip-Chip 71 und den dritten Chip 87 zwischengefügt sein. Die Flip-Chips 53 und 71, der dritte Chip 87, die Bondhügel 57, 75 und/oder 75a sowie die Bonddrähte 91 können vollständig mit einer Epoxidgießverbindung 93 eingekapselt sein. Die Epoxidgießverbindung 93, die Flip-Chips 53 und 71, der dritte Chip 87, die Bondhügel 57, 75 und/oder 75a sowie die Bonddrähte 91 können eine obere Mehrchippackung 105a bil den. Des Weiteren kann eine untere Mehrchippackung 105b an einer Unterseite der Leiterplatte ähnlich den unter Bezugnahme auf die 4 und 5 beschriebenen Ausführungsformen angebracht sein. Die untere Mehrchippackung 105b kann die gleiche Konfiguration wie die obere Mehrchippackung 105a aufweisen.
7 ist eine perspektivische Ansicht, die eine Ausführungsform der Stapelkonfigurationen der in den 4 bis 6 gezeigten Flip-Chips veranschaulicht. Bezugnehmend auf 7 ist der untere Flip-Chip 53 auf der Leiterplatte gestapelt, und der obere Flip-Chip 71 ist auf dem unteren Flip-Chip 53 gestapelt. Von oben gesehen können der untere Flip-Chip 53 und der obere Flip-Chip 71 rechteckig sein. Der untere Flip-Chip 53 und der obere Flip-Chip 71 können jede beliebige Anordnung aufweisen, die einen Überhang zwischen dem unteren Flip-Chip 53 und dem oberen Flip-Chip 71 erzeugt. Insbesondere kann die Länge des oberen Flip-Chips 71 größer als die Breite des unteren Flip-Chips 53 sein. In einer Ausführungsform kann der obere Flip-Chip 71 so gestapelt sein, dass er quer zum unteren Flip-Chip 53 liegt, wie in 7 gezeigt. Als Ergebnis überlappen beide Enden des oberen Flip-Chips 71 nicht mit dem unteren Flip-Chip 53 und stellen dadurch Überhänge dar. Die zweite Gruppe von Bondhügeln 75 kann zwischen die Überhänge und die zweite Gruppe von Leitungen 61b zwischengefügt sein, wodurch die Überhänge gestützt werden.
Im Folgenden werden Verfahren zur Herstellung von Mehrchippackungen gemäß Ausführungsformen der Erfindung beschrieben. Die 8 bis 12 sind Schnittansichten, um Verfahrensschritte zur Herstellung der in 4 gezeigten Mehrchippackung zu veranschaulichen.
Bezugnehmend auf 8 wird ein erster Chip 53 mit Kontaktstellen 55 bereitgestellt. Eine erste Gruppe von Bondhügeln 57 wird unter Verwendung einer herkömmlichen Drahtbondtechnik auf den Kontaktstellen 55 gebildet. Jeder der ersten Bondhügel 57 kann aus einem einzelnen Stift-Bondhügel bestehen. Die ersten Bondhügel 57 können zum Beispiel unter Verwendung von Gold(Au)-Drähten gebildet werden.
Bezugnehmend auf 9 wird außerdem eine Leiterplatte bereitgestellt. Die Leiterplatte kann ein Substrat 51, eine erste Gruppe von Zwischenverbindungsleitungen 61a und eine zweite Gruppe von Zwischenverbindungsleitungen 61b beinhalten, die auf einer Vorderseite des Substrats 51 ausgebildet sind. Enden der ersten Gruppe von Leitungen 61a befinden sich an Positionen, die einer oder mehreren der Kontaktstellen 55 entsprechen. Der erste Chip 53 mit der ersten Gruppe von Bondhügeln 57 wird auf dem Substrat 51 angebracht. In einer Ausführungsform wird der erste Chip 53 umgedreht, so dass die ersten Bondhügel 57 dem Substrat 51 zugewandt sind. Das heißt, der erste Chip 53 entspricht einem unteren Flip-Chip. Des Weiteren wird der untere Flip-Chip 53 so angeordnet, dass die ersten Bondhügel 57 jeweils mit den entsprechenden ersten Leitungen 61a in Kontakt sind. Die ersten Bondhügel 57 können zum Beispiel unter Verwendung einer Ultraschall-Chipbondvorrichtung an die ersten Leitungen 61a gebondet werden. In einer Ausführungsform können die ersten Bondhügel 57 aus Gold (Au) bestehen, und die erste und die zweite Gruppe von Leitungen 61a und 61b können mit Gold (Au) beschichtet sein. Wenn Kupfer(Cu)-Leitungen als erste und zweite Gruppe von Leitungen 61a und 61b verwendet werden, können die Kupferleitungen mit Nickel beschichtet sein, und eine Oberfläche der Nickelschicht kann mit Gold beschichtet sein. Dies kann den Kontakt und das Bonden zwischen der ersten Gruppe von Bondhügeln 57 und der ersten Gruppe von Leitungen 61a erleichtern.
Vor dem Anbringen des unteren Flip-Chips 53 auf der Leiterplatte wird ein Haftmittel 59 auf der Leiterplatte bereitgestellt. In einer Ausführungsform füllt das Haftmittel 59 den Zwischenraum zwischen dem unteren Flip-Chip 53 und der Leiterplatte. Auf diese Weise kann die Haftung zwischen dem unteren Flip-Chip 53 und der Leiterplatte erhöht werden.
Bezugnehmend auf 10 wird dann ein zweiter Chip 71 mit Kontaktstellen 73 bereitgestellt. Der zweite Chip 71 kann eine größere planare Fläche als der untere Flip-Chip 53 aufweisen. Eine zweite Gruppe von Bondhügeln 75 wird auf den Kontaktstellen 73 unter Verwendung einer herkömmlichen Drahtbondtechnik gebildet. Jeder der zweiten Bondhügel 75 kann durch Stapeln einer Mehrzahl von Stift-Bondhügeln gebildet werden. Das heißt, die zweiten Bondhügel 75 können so gebildet werden, dass sie höher als die ersten Bondhügel 57 sind. Spezieller kann die Höhe der zweiten Bondhügel 75 größer als jene der Summe der Höhe der ersten Bondhügel 57 und der Dicke des unteren Flip-Chips 53 sein. Alternativ kann ein Teil der zweiten Bondhügel 75 aus einem einzelnen Lothügel 75a anstelle von gestapelten Stift-Bondhügeln gebildet werden. In einer Ausführungsform kann die Höhe des einzelnen Lothügels 75a außerdem größer als die Summe der Höhe der ersten Bondhügel 75 und der Dicke des unteren Flip-Chips 53 sein.
Bezugnehmend auf 11 wird dann der zweite Chip 71 mit den zweiten Bondhügeln 75 und/oder 75a auf der Leiterplatte angebracht, genau auf dem unteren Flip-Chip 53. In einer Ausführungsform wird der zweite Chip 71 umgedreht, so dass die zweiten Bondhügel 75 bzw. 75a dem Substrat 51 zugewandt sind. Demgemäß kann der zweite Chip 71 einem oberen Flip-Chip entsprechen. Des Weiteren wird der obere Flip-Chip 71 so angeordnet, dass die zweiten Bondhügel 75 bzw. 75a jeweils die entsprechenden zweiten Leitungen 61b kontaktieren. Die zweiten Bondhügel 75 bzw. 75a können zum Beispiel unter Verwendung einer Ultraschall-Chipbondvorrichtung an die zweiten Leitungen 61b gebondet werden.
In dem Fall, dass der obere Flip-Chip 71 von oben betrachtet die gleiche rechteckige Form wie der untere Flip-Chip 53 aufweist, kann der obere Flip-Chip 71 so angebracht werden, dass er quer zum unteren Flip-Chip 53 liegt oder in anderer Weise einen Überhang erzeugt, wie in 7 gezeigt. In einer Ausführungsform erzeugen beide Enden des oberen Flip-Chips 71 Überhänge, die mit dem unteren Flip-Chip 53 nicht überlappen. Gemäß dieser Ausführungsform stützen die zweiten Bondhügel 75 oder 75a die Überhänge. Mit anderen Worten besteht möglicherweise keine Notwendigkeit, Bonddrähte auf den Überhängen zu bilden. Demgemäß können Kontaktausfälle der Bonddrähte reduziert werden.
Ein Haftmittel 77 wird auf dem unteren Flip-Chip 53 angebracht, um den oberen Flip-Chip 71 auf dem unteren Flip-Chip 53 anzubringen. In einer Ausführungsform füllt das Haftmittel 77 den Zwischenraum zwischen dem oberen Flip-Chip 71 und dem unteren Flip-Chip 53, wenn der obere Flip-Chip 71 angebracht und gebondet ist. Auf diese Weise kann die Haftung zwischen den Flip-Chips 53 und 71 erhöht werden.
Außerdem können die Haftmittel 59 und 77 die Wahrscheinlichkeit einer Verbiegung des unteren Flip-Chips 53 reduzieren oder diese Verbiegung verhindern. Eine Verbiegung des unteren Flip-Chips 53 kann durch eine mechanische Spannung einer auf einer Vorderseite des unteren Flip-Chips 53 ausgebildeten Polyimidschicht verursacht werden. Wenn die Dicke der Polyimidschicht erhöht wird, wird auch die an dem unteren Flip-Chip 53 anliegende mechanische Spannung erhöht. So kann die Verbiegung des unteren Flip-Chips 53 durch Verwenden der Haftmittel 59 und 77 reduziert oder verhindert werden, die den Zwischenraum zwischen dem unteren Flip-Chip 53 und der Leiterplatte ebenso wie den Zwischenraum zwischen den Flip-Chips 53 und 77 füllen.
Bezugnehmend auf 12 wird der Zwischenraum zwischen dem oberen Flip-Chip 71 und der Leiterplatte mit einem Epoxidharz 81 gefüllt.
Das Epoxidharz 81 kann durch eine Düse 79 zugeführt werden. Als Ergebnis kann das Epoxidharz 81 den unteren Flip-Chip 53 und die Bondhügel 57, 75 und/oder 75a einkapseln. In einer Ausführungsform kann eine Rückseite 71b des oberen Flip-Chips 71 freiliegen. Das Epoxidharz 81, die Flip-Chips 53 und 71 sowie die Bondhügel 57, 75 bzw. 75a bilden eine obere Mehrchippackung 101a.
Gemäß den vorstehend beschriebenen Ausführungsformen kann eine Mehrzahl von Flip-Chips gestapelt werden, um eine Dicke der Packung zu reduzieren oder zu minimieren. Des Weiteren können gestapelte Chips durch die Bondhügel mit der Leiterplatte elektrisch verbunden werden. Das heißt, Ausführungsformen der Erfindung erfordern nicht zwingend die Bildung von Bonddrähten, die eine hohe parasitäre Induktivität und/oder einen hohen Widerstand verursachen können. Daher ist es möglich, Packungen mit höherer Leistungsfähigkeit zu realisieren, die für schnellere Bauelemente geeignet sind.
13 ist eine Schnittansicht, um ein beispielhaftes Verfahren zur Herstellung der in 5 gezeigten Mehrchippackung zu veranschaulichen. Bezugnehmend auf 13 werden ein unterer Flip-Chip 53 und ein oberer Flip-Chip 71 unter Verwendung der gleichen Techniken) wie bei der unter Bezugnahme auf die 8 bis 12 beschriebenen Ausführungsform auf einer Leiterplatte gestapelt. Eine Epoxidgießverbindung 83 wird auf einer Vorderseite der Leiterplatte gebildet, um die Flip-Chips 53 und 71 sowie die Bondhügel 57, 75 und/oder 75a einzukapseln. Die Epoxidgießverbindung 83 kann so gebildet werden, dass sie den oberen Flip-Chip 71 vollständig bedeckt. Die Epoxidgießverbindung 83, die Flip-Chips 53 und 71 sowie die Bondhügel 57, 75 und/oder 75a bilden eine obere Mehrchippackung 103a.
Ausführungsformen nach Art von 13 können ebenfalls Packungen mit höherer Leistungsfähigkeit bereitstellen, die für schnelle Bauelemente geeignet sind.
14 ist eine Schnittansicht, die ein beispielhaftes Verfahren zur Herstellung der in 6 gezeigten Mehrchippackung veranschaulicht. Bezugnehmend auf 14 werden ein unterer Flip-Chip 53 und ein oberer Flip-Chip 71 in der gleichen Weise wie bei der unter Bezugnahme auf die 8 bis 12 beschriebenen Ausführungsform auf einer Leiterplatte gestapelt. Die Leiterplatte kann eine dritte Gruppe von Zwischenverbindungsleitungen 61c zusätzlich zu der ersten und der zweiten Gruppe von Zwischenverbindungsleitungen 61a und 61b beinhalten, die in 6 dargestellt sind. Ein dritter Chip 87 wird auf dem oberen Flip-Chip 71 angebracht. Der dritte Chip 87 weist Kontaktstellen 89 auf, die auf einer den Flip-Chips 53 und 71 entgegengesetzten Oberfläche ausgebildet sind. Ein Haftmittel 85 wird vor der Anbringung des dritten Chips 87 auf dem oberen Flip-Chip 71 bereitgestellt. Somit kann der dritte Chip 87 durch das Haftmittel 85 auf dem oberen Flip-Chip 71 befestigt werden.
Bonddrähte 91 zur elektrischen Verbindung der Kontaktstellen 89 mit den dritten Leitungen 61c können zum Beispiel unter Verwendung einer herkömmlichen Drahtbondtechnik gebildet werden. In einer Ausführungsform kann der dritte Chip 87 ein langsameres Bauelement sein, das eine im Vergleich zu den Flip-Chips 53 und 71 langsamere Betriebsgeschwindigkeit besitzt. Wie daraus ersichtlich, ist die Erfindung auch zur Herstellung einer Mehrchippackung mit Bauelementen unterschiedlicher Geschwindigkeit geeignet, zum Beispiel einer Mehrchippackung mit sowohl langsameren als auch schnelleren Bauelementen.
Eine Epoxidgießverbindung 93 kann auf einer Vorderseite der Leiterplatte gebildet werden, wodurch die Flip-Chips 53 und 71, der dritte Chip 87, die Bondhügel 57, 75 und/oder 75a sowie die Bonddrähte 91 eingekap selt werden. Die Epoxidgießverbindung 93, die Flip-Chips 53 und 71, der dritte Chip 87, die Bondhügel 57, 75 und/oder 75a sowie die Bonddrähte 91 bilden eine obere Mehrchippackung 105a.
Wie vorstehend beschrieben, wird gemäß Ausführungsformen der Erfindung eine Mehrzahl von Flip-Chips auf der Leiterplatte gestapelt. Daher kann bei der Realisierung einer Packung mit hoher Kapazität eine verbesserte Betriebsgeschwindigkeit und/oder eine reduzierte Dicke erzielt werden.

Claims

Mehrchippackung mit – einem Leiterplattensubstrat (51) mit einer Vorderseite, auf der eine Mehrzahl von Zwischenverbindungsleitungen (61a, 61b) ausgebildet ist, – einer Mehrzahl von Flip-Chips (53, 71), die auf der Vorderseite des Leiterplattensubstrats gestapelt sind und einen unteren Flip-Chip, der Kontaktstellen (55) aufweist, die dem Leiterplattensubstrat zugewandt sind, und wenigstens einen darüberliegenden, oberen Flip-Chip beinhalten, – einer ersten Gruppe von Bondhügeln (57), die zwischen die Kontaktstellen des unteren Flip-Chips einerseits und einer ersten Gruppe der Mehrzahl von Zwischenverbindungsleitungen andererseits eingefügt sind, und – einer zweiten Gruppe von Bondhügeln (75), die zwischen Kontaktstellen (73) des oberen Flip-Chips einerseits und einer zweiten Gruppe der Mehrzahl von Zwischenverbindungsleitungen andererseits eingefügt sind, dadurch gekennzeichnet, dass – jeder oder wenigstens ein Teil der zweiten Gruppe von Bondhügeln eine Mehrzahl gestapelter Stift-Bondhügel aufweist.
Mehrchippackung nach Anspruch 1, weiter gekennzeichnet durch ein Epoxidharz (81), das einen Zwischenraum zwischen einem obersten der Mehrzahl von Flip-Chips und dem Leiterplattensubstrat unter Bildung einer substratvorderseitigen Mehrchippackungseinheit füllt.
Mehrchippackung nach Anspruch 1, weiter gekennzeichnet durch eine Epoxidgießverbindung (83), welche unter Bildung einer substratvorderseitigen Mehrchippackungseinheit die Mehrzahl von Flip-Chips und die erste und die zweite Gruppe von Bondhügeln einkapselt und einen obersten der Mehrzahl von Flip-Chips bedeckt.
Mehrchippackung nach einem der Ansprüche 1 bis 3, weiter gekennzeichnet durch wenigstens ein Haftmittel, das den Zwischenraum zwischen dem unteren Flip-Chip und dem Leiterplattensubstrat und/oder den Zwischenraum zwischen je zwei der Mehrzahl von Flip-Chips füllt.
Mehrchippackung nach einem der Ansprüche 1 bis 4, weiter gekennzeichnet durch: – einen dritten Chip (87), der auf einem obersten der Mehrzahl von Flip-Chips gestapelt ist und Kontaktstellen (89) aufweist, die auf einer der Mehrzahl von Flip-Chips entgegengesetzten Oberfläche ausgebildet sind, und – Bonddrähte (91), welche die Kontaktstellen des dritten Chips mit einer dritten Gruppe von Zwischenverbindungsleitungen (61c) der Mehrzahl von Zwischenverbindungsleitungen elektrisch verbindet.
Mehrchippackung nach Anspruch 5, weiter gekennzeichnet durch eine Epoxidgießverbindung, welche unter Bildung einer substratvorderseitigen Mehrchippackungseinheit die Mehrzahl von Flip-Chips, den dritten Chip, die erste und die zweite Gruppe von Bondhügeln und die Bonddrähte einkapselt und den dritten Chip bedeckt.
Mehrchippackung nach Anspruch 5 oder 6, weiter gekennzeichnet durch wenigstens ein Haftmittel, das einen Zwischenraum zwischen dem obersten Flip-Chip und dem dritten Chip füllt.
Mehrchippackung nach einem der Ansprüche 2 bis 7, weiter gekennzeichnet durch eine substratrückseitige Mehrchippackungseinheit (101b), die auf einer Rückseite des Leiterplattensubstrats ausgebildet ist und die gleiche Konfiguration wie die substratvorderseitige Mehrchippackungseinheit aufweist.
Mehrchippackung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die erste Gruppe von Bondhügeln einzelne Stift-Bondhügel und/oder einzelne Lothügel beinhaltet.
Mehrchippackung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der obere Flip-Chip quer über dem unteren Flip-Chip gestapelt ist, um Überhänge zu bilden, die den unteren Flip-Chip nicht überlappen, und dass die zweite Gruppe von Bondhügeln zwischen die Überhänge einerseits und die zweite Gruppe von Zwischenverbindungen andererseits eingefügt ist.
Mehrchippackung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der obere Flip-Chip eine größere planare Fläche als der untere Flip-Chip aufweist.
Verfahren zur Herstellung einer Mehrchippackung mit folgenden Schritten: – Bereitstellen eines Leiterplattensubstrats mit einer Mehrzahl von Zwischenverbindungen auf einer Oberfläche desselben, – Stapeln einer Mehrzahl von Flip-Chips auf der Oberfläche des Leiterplattensubstrats, wobei ein unterer Flip-Chip Kontaktstellen aufweist, die dem Leiterplattensubstrat zugewandt sind, – Einfügen einer ersten Gruppe von Bondhügeln zwischen die Kontaktstellen des unteren Flip-Chips einerseits und einer ersten Gruppe der Mehrzahl von Zwischenverbindungsleitungen andererseits und – Einfügen einer zweiten Gruppe von Bondhügeln zwischen die Kontaktstellen des oberen Flip-Chips einerseits und einer zweiten Gruppe der Mehrzahl von Zwischenverbindungsleitungen andererseits, wobei jeder oder wenigstens ein Teil der zweiten Gruppe von Bondhügeln jeweils durch eine Mehrzahl gestapelter Stift-Bondhügel gebildet wird.
Verfahren nach Anspruch 12, weiter dadurch gekennzeichnet, dass ein Zwischenraum zwischen dem oberen Flip-Chip und dem Leiterplattensubstrat mit einem Epoxidharz gefüllt wird.
Verfahren nach Anspruch 12 oder 13, weiter dadurch gekennzeichnet, dass der untere und der obere Flip-Chip und die erste und die zweite Gruppe von Bondhügeln mit einer Epoxidgießverbindung derart eingekapselt werden, dass die Epoxidgießverbindung den oberen Flip-Chip bedeckt.