DE102005001851A1 - Mehrchippackung und Herstellungsverfahren - Google Patents
Mehrchippackung und Herstellungsverfahren Download PDFInfo
- Publication number
- DE102005001851A1 DE102005001851A1 DE200510001851 DE102005001851A DE102005001851A1 DE 102005001851 A1 DE102005001851 A1 DE 102005001851A1 DE 200510001851 DE200510001851 DE 200510001851 DE 102005001851 A DE102005001851 A DE 102005001851A DE 102005001851 A1 DE102005001851 A1 DE 102005001851A1
- Authority
- DE
- Germany
- Prior art keywords
- spacer
- chip
- power
- semiconductor chip
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 117
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract 31
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Die
Erfindung bezieht sich auf eine Mehrchippackung mit einem Substrat
(10), auf dem mehrere Substratbondkontaktstellen (11, 12) ausgebildet sind,
die wenigstens Leistungs- und/oder Massekontaktstellen binhalten,
und unter dem mehrere Anschlüsse
(15) ausgebildet sind, einem auf dem Substrat ausgebildeten ersten
Halbleiterchip (20) mit mehreren Kontaktstellen (21), die wenigstens
Leistungs- und/oder Massekontaktstellen beinhalten, einem auf dem
ersten Halbleiterchip ausgebildeten Abstandshalter (30) und einem
auf dem Abstandshalter ausgebildeten zweiten Halbleiterchip (40)
mit mehreren Kontaktstellen (41, 42), die wenigstens Leistungs- und/oder
Massekontaktstellen beinhalten, sowie auf ein zugehöriges Herstellungsverfahren.
Erfindungsgemäß weist der Abstandshalter (30) auf ihm ausgebildete Kontaktstellen (31), die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, und wenigstens ein passives Element auf und sind die Leistungs- und/oder Massekontaktstellen des ersten und des zweiten Halbleiters und des Abstandshalters mit Leistungs- und/oder Massekontaktstellen der Substratbondkontaktstellen (11, 12) elektrisch verbunden.
Verwendung in der Chippackungstechnologie.
Erfindungsgemäß weist der Abstandshalter (30) auf ihm ausgebildete Kontaktstellen (31), die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, und wenigstens ein passives Element auf und sind die Leistungs- und/oder Massekontaktstellen des ersten und des zweiten Halbleiters und des Abstandshalters mit Leistungs- und/oder Massekontaktstellen der Substratbondkontaktstellen (11, 12) elektrisch verbunden.
Verwendung in der Chippackungstechnologie.
Description
- Die Erfindung bezieht sich auf eine Mehrchippackung mit mehreren gestapelten Chips und auf ein zugehöriges Herstellungsverfahren.
- Auf dem Markt tragbarer elektronischer Geräte kann eine wichtige Herausforderung darin bestehen, so viele Elemente wie möglich in ein derartiges Gerät zu packen. Es können verschiedene Wege eingeschlagen werden, um dünnere, kleinere und/oder leichtere Elemente zu erhalten, z.B. eine System-auf-Chip(SOC)-Technik, bei der mehrere einzelne Elemente in einen einzelnen Chip integriert werden, und eine System-in-Packung(SIP)-Technik, bei der mehrere einzelne Elemente in eine einzelne Packung integriert werden.
- Die SIP-Technik ähnelt der herkömmlichen Mehrchipmodul(MCM)-Technik, um mehrere Siliciumchips horizontal, d.h. nebeneinander, oder vertikal, d.h. übereinander bzw. gestapelt, in einer einzelnen Packung anzubringen. Gemäß der Mehrchipmodul-Technik werden mehrere Chips meist in einer horizontalen Richtung nebeneinander angebracht. Gemäß der SIP-Technik werden Chips meist in einer vertikalen Richtung übereinander angebracht.
- Passive Elemente, die insbesondere aus Widerständen, Kondensatoren und/oder Induktoren bestehen können, werden unter Berücksichtigung der Charakteristika von mehreren gestapelten Chips und/oder Leistungseingangsrauschreduktion auf einer Systemplatine angeordnet bzw. angebracht. Die Induktivität eines Kondensators kann in Abhängigkeit der Nähe des Kondensators zu anderen, im jeweiligen Chip integrierten Elementen bestimmt werden. Ein Platzieren des Kondensators näher zu anderen, im Chip integrierten Elementen kann die Induktivität reduzieren. In der SIP-Technik, bei der mehrere Chips vertikal gestapelt sind, kann ein Abstandshalter, der einen Abstand zum Drahtbonden bereitstellen kann, zwischen einem oberen und einem unteren Chip vorgesehen sein. Ein Bereitstellen von Kondensatoren und Abstandshaltern auf derartige Weise kann die Reduktion der Abmessung der Mehrchippackung begrenzen.
- Der Erfindung liegt als technisches Problem die Bereitstellung einer Mehrchippackung der eingangs genannten Art und eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben genannten Schwierigkeiten herkömmlicher Packungen dieser Art wenigstens teilweise vermeiden lassen und die insbesondere eine Verbesserung der elektrischen Eigenschaften und/oder eine geringe Packungsabmessung und hohe Drahtbondstabilität erlauben.
- Die Erfindung löst dieses Problem durch die Bereitstellung einer Mehrchippackung mit den Merkmalen des Anspruchs 1 oder 11 sowie eines Verfahrens zur Herstellung einer Mehrchippackung mit den Merkmalen des Anspruchs 12.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt. Hierbei zeigen:
-
1 eine Draufsicht auf eine erste Mehrchippackung, -
2 eine Querschnittansicht der Packung von1 , -
3 eine Querschnittansicht der Packung von1 in einer zu2 senkrechten Schnittrichtung, -
4 eine Draufsicht auf eine zweite Mehrchippackung, -
5 eine Querschnittansicht der Packung von4 , -
6 eine Draufsicht auf eine dritte Mehrchippackung, -
7 eine Querschnittansicht der Packung von6 , -
8 eine Querschnittansicht der Packung von7 in einer zu7 senkrechten Schnittrichtung, -
9A ,9B und9C eine Draufsicht und zwei senkrechte Querschnittansichten, die einen ersten Teil eines Verfahrens zur Herstellung einer Mehrchippackung darstellen, -
10A ,10B und10C eine Draufsicht und zwei senkrechte Querschnittansichten, die einen zweiten Teil des Verfahrens zur Herstellung der Mehrchippackung darstellen, -
11A und11B eine Draufsicht und zwei senkrechte Querschnittansichten, die einen dritten Teil des Verfahrens zur Herstellung der Mehrchippackung darstellen, -
12 eine Draufsicht auf eine weitere Mehrchippackung, -
13 eine Querschnittansicht der Mehrchippackung von12 und -
14 eine Querschnittansicht der Mehrchippackung von12 in einer zu13 senkrechten Schnittrichtung. - In der gesamten Beschreibung bezeichnen gleiche Bezugszeichen identische oder funktionell äquivalente Elemente. Die relativen Dicken und die Positionierung von Elementen, wie Bauteilen, Schichten oder Bereichen, können zwecks Deutlichkeit reduziert oder übertrieben dargestellt sein. Des Weiteren wird ein Element als "auf" einem anderen Element ausgebildet bezeichnet, wenn es entweder direkt auf dem bezeichneten Element ausgebildet ist oder auf einem oder mehreren weiteren Elementen ausgebildet ist, das bzw. die über dem bezeichneten Element liegen.
- Eine Mehrchippackung gemäß einer ersten Ausführungsform der Erfindung wird nachfolgend unter Bezugnahme auf die
1 bis3 beschrieben und beinhaltet einen ersten Chip20 , der auf einem Substrat10 angebracht ist, auf dem mehrere Substratbondkontaktstellen11 ,12 und13 ausgebildet sind und unter dem mehrere Anschlüsse15 ausgebildet sind. - Die jeweilige Substratbondkontaktstelle
11 ist mit dem ersten Chip20 verbunden, die jeweilige Substratbondkontaktstelle12 ist mit einem Abstandshalter30 verbunden, und die jeweilige Substratbondkontaktstelle13 ist mit einem zweiten Chip40 verbunden. - Der Abstandshalter
30 , der an dem ersten Chip20 angebracht ist, ist in einer ersten Richtung länger als der erste Chip20 und in einer zweiten, zur ersten senkrechten Richtung kürzer als der erste Chip20 . Die erste Richtung und die zweite Richtung können z.B. als eine Längsrichtung beziehungsweise eine Querrichtung bezeichnet werden. - Der zweite Chip
40 ist auf dem Abstandshalter30 angebracht und in der ersten Richtung kürzer als der Abstandshalter30 und in der zweiten Richtung länger als der Abstandshalter30 . - Der Abstandshalter
30 ist z.B. aus Silicium gebildet. Auf dem Abstandshalter30 sind mehrere Abstandshalterkontaktstellen31 ausgebildet, und die Abstandshalterkontaktstellen31 sind groß genug, um doppelt drahtgebondet zu werden. - Der erste und der zweite Chip
20 und40 sind z.B. Chips vom Kantenkontaktstellentyp. Chipkontaktstellen21 sind z.B. an zwei entgegengesetzten Ecken des ersten Chips20 ausgebildet, und Chipkontaktstellen41 und42 sind entlang vier Seiten des zweiten Chips40 ausgebildet. Die Oberflächen des ersten und des zweiten Chips20 und40 , auf denen die Chipkontaktstellen21 ,41 und42 ausgebildet sind, sind aktive Oberflächen, und die entgegengesetzten Seiten der aktiven Oberflächen sind inaktive Oberflächen, wobei die aktiven Oberflächen des ersten und des zweiten Chips20 und40 in die gleiche Richtung weisen. Die inaktiven Oberflächen des ersten und des zweiten Chips20 und40 werden zum Bonden des ersten und des zweiten Chips20 und40 an andere Elemente der Mehrchippackung verwendet. Der erste Chip20 , der zweite Chip40 und der Abstandshalter30 sind z.B. unter Verwendung eines dielektrischen Klebemittels aneinander gebondet. - Der Abstandshalter
30 beinhaltet ein oder mehrere darin eingebettete passive Elemente, und einige oder alle der Abstandshalterkontaktstellen31 werden als Leistungs- und/oder Massekontaktstellen zum Anlegen einer Leistungsspannung und einer Massespannung an das passive Element verwendet. Das passive Element ist z.B. ein Kondensator. - Die Abstandshalterkontaktstellen
31 , die als Leistungs- und/oder Massekontaktstellen verwendet werden, dienen z.B. als Elektroden eines Kondensators, und der Teil des Abstandshalters30 , der nicht die Abstandshalterkontaktstellen31 beinhaltet und z.B. aus Silicium gebildet ist, dient als dielektrische Schicht des Kondensators. Der Abstandshalter30 weist z.B. eine Dicke von 80μm bis 200μm auf. - Jede der Abstandshalterkontaktstellen
31 liefert eine elektrische Verbindung derart, dass die Chipkontaktstellen42 des zweiten Chips40 über die Abstandshalterkontaktstellen31 mit den zweiten Substratbondkontaktstellen12 elektrisch verbunden sind. - Leistungs- und/oder Massekontaktstellen des zweiten Chips
40 sind über die Leistungs- und/oder Massekontaktstellen der Abstandshalterkontaktstellen31 , welche die elektrischen Eigenschaften, wie Induktivität, der Mehrchippackung verbessern können, mit den zweiten Substratbondkontaktstellen12 verbunden. - Die Chipkontaktstelle
21 des ersten Chips20 ist mit der ersten Substratbondkontaktstelle11 elektrisch über einen ersten Bonddraht51 verbunden. Die Höhe einer Schleife des ersten Bonddrahts51 ist von der Höhe des Abstandshalters30 zwischen dem ersten und dem zweiten Chip20 und40 abhängig. Die Chipkontaktstelle41 auf dem zweiten Chip40 und die dritte Substratbondkontaktstelle13 sind unter Verwendung eines zweiten Bonddrahts52 elektrisch miteinander verbunden. - Die Chipkontaktstelle
42 auf dem zweiten Chip40 und die zweite Substratbondkontaktstelle12 sind im gezeigten Beispiel über eine der Abstandshalterkontaktstellen31 unter Verwendung eines dritten bzw. vierten Bonddrahtes53 ,54 elektrisch miteinander verbunden. Alternativ können die Chipkontaktstelle42 und die zweite Substratbondkontaktstel le12 unter Verwendung eines einzelnen Bonddrahts z.B. direkt miteinander verbunden sein. - Die Abstandshalterkontaktstellen
31 , die als Leistungs- und/oder Massekontaktstellen verwendet werden, sind mit den Leistungs- und/oder Massekontaktstellen des ersten und/oder zweiten Chips20 und40 elektrisch verbunden. - Der erste Chip
20 , der zweite Chip40 , der Abstandshalter30 , die Bonddrähte51 ,52 ,53 und54 und mit diesen verbundene Teile sind in einem Packungskörper60 enthalten, z.B. verkapselt. Eine Lotkugel70 , die als ein externer Anschlussknoten dient, ist an jedem der Anschlüsse15 unter dem Substrat10 angebracht. Die Lotkugeln70 können über nicht gezeigte Schaltkreiszwischenverbindungen, die auf dem Substrat10 ausgebildet sein können, mit der ersten bis dritten Substratbondkontaktstelle11 bis13 verbunden sein, so dass sie mit dem ersten Chip20 , dem Abstandshalter30 und dem zweiten Chip40 elektrisch verbunden sein können. - In der erfindungsgemäßen Mehrchippackung kann der Abstandshalter
30 z.B. als passives Element dienen. Die Drahtbondstabilität wird durch Drahtbonden des zweiten Chips40 über den Abstandshalter30 an die zweiten Substratbondkontaktstellen12 verbessert. - In einer weiteren Ausführungsform der Erfindung, wie sie in
4 und5 dargestellt ist, ist ein erster Chip20 auf einem Substrat10 angebracht, auf dem mehrere Substratbondkontaktstellen11 ausgebildet sind und unter dem mehrere Anschlüsse15 ausgebildet sind. Ein Abstandshalter30 , der eine geringere Breite und Länge als der erste Chip20 aufweist, ist an dem ersten Chip20 angebracht. Ein zweiter Chip40 ist in einer ersten und zweiten Richtung kürzer als der Abstandshalter30 ausgebildet. Alternativ zeigen die12 bis14 ein ansonsten gleichartiges Bei spiel, bei dem der zweite Chip40 in der einen Richtung länger und in der dazu senkrechten Chipebenenrichtung kürzer als der Abstandshalter30 ist. - Der Abstandshalter
30 ist z.B. aus Silicium gebildet, und mehrere Abstandshalterkontaktstellen31 sind auf dem Abstandshalter30 ausgebildet. Die Abstandshalterkontaktstellen31 können doppelt drahtgebondet sein. - Der erste und der zweite Chip
20 und40 können Chips vom Kantenkontaktstellentyp sein. Chipkontaktstellen21 und22 sind entlang aller vier Seiten des ersten Chips20 ausgebildet, und Chipkontaktstellen41 sind entlang aller vier Seiten des zweiten Chips40 ausgebildet. Die Chipkontaktstellen22 des ersten Chips20 können größer als die Chipkontaktstellen21 sein, so dass sie doppelt drahtgebondet sein können. - Die Oberflächen des ersten und des zweiten Chips
20 und40 , auf denen die Chipkontaktstellen21 und22 (oder die Chipkontaktstelle41 ) ausgebildet sind, sind aktive Oberflächen, und der Rest der Oberflächen des ersten und des zweiten Chips20 und40 sind inaktive Oberflächen. Die aktiven Oberflächen des ersten und des zweiten Chips20 und40 weisen in die gleiche Richtung. Die inaktiven Oberflächen des ersten und des zweiten Chips20 und40 werden zum Bonden des ersten und des zweiten Chips20 und40 an andere Elemente der Mehrchippackung verwendet. Der erste Chip20 und der Abstandshalter30 sind z.B. unter Verwendung eines dielektrischen Klebemittels aneinander gebondet, und der Abstandshalter30 und der zweite Chip40 sind unter Verwendung des dielektrischen Klebemittels aneinander gebondet. - Der Abstandshalter
30 beinhaltet ein passives Element, und einige oder alle der Abstandshalterkontaktstellen31 werden als Leistungs- und/oder Massekontaktstellen zum Anlegen einer Leistungsspannung und/oder einer Massespannung an das passive Element verwendet. Das passive Element kann ein Kondensator sein. Die Abstandshalterkontaktstellen31 , die als Leistungs- und/oder Massekontaktstellen verwendet werden, können dann als Elektroden eines Kondensators dienen, und der Teil des Abstandshalters30 , der die Abstandshalterkontaktstellen31 nicht beinhaltet und aus Silicium gebildet ist, dient als dielektrische Schicht des Kondensators. Der Abstandshalter30 weist z.B. eine Dicke von 80μm bis 200μm auf. - Jede der Abstandshalterkontaktstellen
31 stellt eine elektrische Verbindung derart bereit, dass die Chipkontaktstelle41 des zweiten Chips40 mit der zweiten Substratbondkontaktstelle12 elektrisch verbunden wird. Leistungs- und/oder Massekontaktstellen des zweiten Chips40 werden so über die Leistungs- und/oder Massekontaktstellen der Abstandshalterkontaktstellen31 mit den zweiten Substratbondkontaktstellen12 verbunden, was die elektrischen Charakteristika der Mehrchippackung, wie die Induktivität, verbessern kann. - Die Chipkontaktstellen
21 und22 des ersten Chips sind unter Verwendung eines ersten Bonddrahtes51 mit der ersten Substratbondkontaktstelle11 elektrisch verbunden. Die Abstandshalterkontaktstellen31 sind über die Chipkontaktstellen22 des ersten Chips20 unter Verwendung des ersten und/oder eines zweiten Bonddrahtes51 und52 mit den ersten Substratbondkontaktstellen11 elektrisch verbunden. - Die Chipkontaktstellen
41 des zweiten Chips40 sind über die Abstandshalterkontaktstellen31 mit den ersten Substratbondkontaktstellen11 über dritte Bonddrähte53 elektrisch verbunden, und die Chipkontaktstellen22 des ersten Chips20 verwenden den ersten, zweiten beziehungsweise dritten Bonddraht51 ,52 und53 . Im gezeigten Beispiel sind die Chipkontaktstellen41 des zweiten Chips40 über die Abstandshalterkontaktstellen31 und die Chipkontaktstellen22 des ersten Chips20 mit den ersten Substratbondkontaktstellen11 elektrisch verbunden. Alternativ sind die Chipkontaktstellen41 des zweiten Chips40 nur über die Abstandshalterkontaktstellen31 oder nur über die Chipkontaktstellen22 des ersten Chips20 mit den ersten Substratbondkontaktstellen11 oder direkt mit den ersten Substratbondkontaktstellen11 elektrisch verbunden. - Die Abstandshalterkontaktstellen
31 , die als Leistungs- und/oder Massekontaktstellen verwendet werden, sind mit den Leistungs- und/oder Massekontaktstellen des ersten und/oder zweiten Chips20 und40 elektrisch verbunden. - Der erste Chip
20 , der zweite Chip40 , der Abstandshalter30 , die Bonddrähte51 ,52 ,53 sowie mit diesen verbundene Bereiche sind in einem Packungskörper60 enthalten, z.B. verkapselt. Lotkugeln70 , die als externe Anschlussknoten dienen, sind unter dem Substrat10 an den Anschlüssen15 angebracht. Die Lotkugeln70 können über nicht gezeigte Schaltkreiszwischenverbindungen, die auf dem Substrat10 ausgebildet sind, mit der ersten bis dritten Substratbondkontaktstelle11 bis13 verbunden sein, so dass sie mit dem ersten Chip 20, dem Abstandshalter30 und dem zweiten Chip40 elektrisch verbunden sind. Der Abstandshalter30 dient als passives Element und die Drahtbondstabilität wird verbessert. - In einer weiteren Ausführungsform der Erfindung ist unter Bezugnahme auf die
6 bis8 ein erster Chip20 auf einem Substrat10 angebracht, auf dem mehrere Substratbondkontaktstellen11 ,12 ausgebildet sind und unter dem mehrere Anschlüsse15 ausgebildet sind. Erste Substratbondkontaktstellen11 sind in einer ersten Richtung ausgebildet, und zweite Substratbondkontaktstellen12 sind in einer zweiten, zur ersten senkrechten Richtung ausgebildet. - Ein Abstandshalter
30 ist an dem ersten Chip20 angebracht. Der Abstandshalter30 ist in der ersten Richtung länger als der erste Chip20 und ist in der zweiten Richtung kürzer als der erste Chip20 . Ein zweiter Chip40 , der eine geringere Länge und Breite als der Abstandshalter30 aufweist, ist auf dem Abstandshalter30 ausgebildet. Der Abstandshalter30 kann aus Silicium gebildet sein. Erste und zweite Abstandshalterkontaktstellen31 und32 sind auf dem Abstandshalter30 ausgebildet. Die erste Abstandshalterkontaktelle31 ist in der ersten Richtung ausgebildet, und die zweite Abstandshalterkontaktstelle32 ist in der zweiten Richtung ausgebildet. Die Abstandshalterkontaktstellen31 und32 sind doppelt drahtgebondet. - Der erste und der zweite Chip
20 und40 sind Chips vom Kantenkontaktstellentyp. Chipkontaktstellen21 sind an zwei entgegengesetzten Seiten des ersten Chips20 ausgebildet, und Chipkontaktstellen41 und42 sind entlang vier Seiten des zweiten Chips40 ausgebildet. Die Chipkontaktstellen21 sind doppelt drahtgebondet. - Die aktiven Oberflächen des ersten und des zweiten Chips
20 und40 , auf denen die Chipkontaktstellen21 ,41 und42 ausgebildet sind, sind in die gleiche Richtung gewandt. Die inaktiven Oberflächen des ersten und des zweiten Chips20 und40 werden zum Bonden des ersten und des zweiten Chips20 und40 an andere Elemente der Mehrchippackung verwendet. Der erste Chip20 und der Abstandshalter30 sind unter Verwendung eines dielektrischen Klebemittels aneinander gebondet. - Der Abstandshalter
30 beinhaltet ein passives Element, und die Abstandshalterkontaktstellen31 und32 werden als Leistungs- und/oder Massekontaktstellen zum Anlegen einer Leistungsspannung und/oder einer Massespannung an das passive Element verwendet. Das passive Element kann ein Kondensator sein. Die Abstandshalterkontaktstellen31 und32 , die als Leistungs- und/oder Massekontaktstellen verwendet werden, dienen als Elektroden des Kondensators, und der Teil des Abstandshalters30 , der die Abstandshalterkontaktstellen31 und32 nicht beinhaltet, ist aus Silicium gebildet und dient als dielektrische Schicht des Kondensators. Der Abstandshalter30 weist eine Dicke von ca. 80μm bis 200μm auf. - Die Abstandshalterkontaktstellen
31 und32 sind mit den Chipkontaktstellen41 und42 des zweiten Chips40 elektrisch verbunden, die dadurch mit den ersten und zweiten Substratbondkontaktstellen11 und12 über die Abstandshalterkontaktstellen31 und32 drahtgebondet sind, so dass die Chipkontaktstellen41 und42 des zweiten Chips40 mit den ersten und zweiten Substratbondkontaktstellen11 und12 elektrisch verbunden sind. - Leistungs- und/oder Massekontaktstellen des zweiten Chips
40 sind über die Leistungs- und/oder Massekontaktstellen der Abstandshalterkontaktstellen31 und32 mit den ersten Substratbondkontaktstellen11 verbunden und können die elektrischen Charakteristika, wie die Induktivität, der Mehrchippackung verbessern. - Die Chipkontaktstelle
21 des ersten Chips20 ist unter Verwendung eines ersten Bonddrahtes51 mit der ersten Substratbondkontaktstelle11 elektrisch verbunden. Die ersten Abstandshalterkontaktstellen31 sind über die Chipkontaktstellen21 des ersten Chips20 mit den ersten Substratbondkontaktstellen11 elektrisch verbunden und verwenden die ersten Bonddrähte51 und zweiten Bonddrähte52 . Die Chipkontaktstellen41 auf dem zweiten Chip40 sind über die ersten Abstandshalterkontaktstellen31 und die Chipkontaktstellen21 des ersten Chips20 unter Verwendung der ersten, zweiten beziehungsweise von dritten Bonddrähten51 ,52 und53 mit den ersten Substratbondkontaktstellen11 elektrisch verbunden. - Die zweiten Abstandshalterkontaktstellen
32 sind unter Verwendung von vierten Bonddrähten54 mit den zweiten Substratbondkontaktstellen12 elektrisch verbunden. Die Chipkontaktstellen42 auf dem zweiten Chip20 sind über die zweiten Abstandshalterkontaktstellen32 mit den zweiten Substratbondkontaktstellen12 elektrisch verbunden und verwenden die vierten Bonddrähte54 und fünfte Bonddrähte55 . - Die Abstandshalterkontaktstellen
31 , die als Leistungs- und/oder Massekontaktstellen verwendet werden, sind mit den Leistungs- und/oder Massekontaktstellen des ersten und des zweiten Chips20 und40 elektrisch verbunden. - Der erste Chip
20 , der zweite Chip40 , der Abstandshalter30 , die Bonddrähte51 ,52 ,53 ,54 und55 und damit verbundene Bereiche sind in einem Packungskörper60 enthalten, z.B. verkapselt. Lotkugeln70 , die als externe Anschlussknoten dienen, sind an den Anschlüssen15 unter dem Substrat10 angebracht. Die Lotkugeln70 sind mit den ersten bis dritten Substratbondkontaktstellen11 bis13 über nicht gezeigte Schaltkreiszwischenverbindungen verbunden, die auf dem Substrat10 ausgebildet sind, so dass sie mit dem ersten Chip20 , dem Abstandshalter30 und dem zweiten Chip40 elektrisch verbunden sind. - Die
9A bis11B zeigen ein Herstellungsverfahren für die Ausführungsform der Erfindung. Zunächst wird die inaktive Oberfläche des ersten Chips20 , wie in den9A bis9C gezeigt, auf dem Substrat10 befestigt. Die ersten bis dritten Substratbondkontaktstellen11 bis13 sind auf dem Substrat10 ausgebildet, und mehrere Anschlüsse15 sind unter dem Substrat10 unter Verwendung eines Klebemittels, wie eines Epoxids, eines dielektrischen Bandes oder dergleichen, ausgebildet. - Ein erster Drahtbondvorgang wird unter Verwendung des ersten Bonddrahtes
51 , wie eines Gold(Au)-Drahtes oder dergleichen, derart ausge führt, dass die Chipkontaktstellen21 mit den ersten Substratbondkontaktstellen11 auf dem Substrat10 elektrisch verbunden werden. - Bezugnehmend auf die
10A bis10C wird dann der Abstandshalter30 unter Verwendung des Klebemittels an den ersten Chip20 derart gebondet, dass der Abstandshalter30 in der ersten Richtung länger als der erste Chip20 und in der zweiten Richtung kürzer als der erste Chip20 ist. - Bezugnehmend auf die
1 ,11A und11B wird dann der zweite Chip40 unter Verwendung des Klebemittels an den Abstandshalter30 derart gebondet, dass der zweite Chip40 in der zweiten Richtung länger als der Abstandshalter30 und in der ersten Richtung kürzer als der Abstandshalter30 ist. - Ein zweiter Drahtbondvorgang wird anschließend unter Verwendung der zweiten bis vierten Bonddrähte
52 bis54 durchgeführt. Die Chipkontaktstelle41 auf dem zweiten Chip40 wird unter Verwendung des zweiten Bonddrahtes52 an die dritte Substratbondkontaktstelle13 drahtgebondet, so dass sie elektrisch miteinander verbunden sind. Die Chipkontaktstelle42 auf dem zweiten Chip40 wird unter Verwendung des dritten Bonddrahtes53 an die Abstandshalterkontaktstelle31 drahtgebondet, so dass sie elektrisch miteinander verbunden sind. Die zweite Substratbondkontaktstelle12 wird unter Verwendung des vierten Bonddrahtes54 an die Abstandshalterkontaktstelle31 drahtgebondet, so dass sie elektrisch miteinander verbunden sind. - Wie in den
2 und3 gezeigt, besteht der Packungskörper60 aus Epoxidharz oder dergleichen, so dass der erste Chip20 , der zweite Chip40 , der Abstandshalter30 , die Bonddrähte51 bis54 und damit verbundene Bereiche darin enthalten sind, zum Beispiel verkapselt. Lotkugeln70 , die als externe Anschlussknoten dienen, sind an den Anschlüssen15 angebracht. - Mehrere Mehrchippackungen können im Stapel(Batch)-Betrieb hergestellt und voneinander separiert werden.
- Wenngleich vorstehend Ausführungsformen der Erfindung beschrieben wurden, bei denen Substratbondkontaktstellen auf dem Substrat ausgebildet sind und mehrere Anschlüsse unter dem Substrat ausgebildet sind, versteht es sich, dass die Kontaktstellen und Anschlüsse nach Wunsch des Fachmanns austauschbar verwendet werden können.
- Wenngleich Abstandshalterkontaktstellen doppeltgebondet sein können, wie in den Ausführungsformen der Erfindung offenbart, versteht es sich, dass die Abstandshalterkontaktstellen nach Wunsch des Fachmanns eine beliebige Anzahl von Drähten aufweisen können, die an dieselben gebondet sind.
- Gemäß der Erfindung dienen in einer Mehrchippackung, in der mehrere Chips übereinander gestapelt sind, wobei Abstandshalter zwischen je zwei Chips zwischengefügt sind, die Abstandshalter als passive Elemente, und die Drahtbondstabilität und/oder die elektrischen Charakteristika der Mehrchippackung werden verbessert.
Claims (12)
- Mehrchippackung mit – einem Substrat (
10 ), auf dem mehrere Substratbondkontaktstellen (11 ,12 ) ausgebildet sind, die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, und unter dem mehrere Anschlüsse (15 ) ausgebildet sind, – einem auf dem Substrat ausgebildeten ersten Halbleiterchip (20 ) mit mehreren Kontaktstellen (21 ), die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, – einem auf dem ersten Halbleiterchip ausgebildeten Abstandshalter (30 ) und – einem auf dem Abstandshalter ausgebildeten zweiten Halbleiterchip (40 ) mit mehreren Kontaktstellen (41 ,42 ), die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, dadurch gekennzeichnet, dass – der Abstandshalter (30 ) auf ihm ausgebildete Kontaktstellen (31 ), die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, und wenigstens ein passives Element aufweist und – die Leistungs- und/oder Massekontaktstellen des ersten und des zweiten Halbleiterchips (20 ,40 ) und des Abstandshalters mit Leistungs- und/oder Massekontaktstellen der Substratbondkontaktstellen (11 ,12 ) elektrisch verbunden sind. - Mehrchippackung nach Anspruch 1, dadurch gekennzeichnet, dass sich der Abstandshalter und/oder das wenigstens eine passive Element in wenigstens einer von einer ersten und einer zur ersten senkrechten, zweiten Richtung über den ersten Halbleiterchip hinaus erstreckt.
- Mehrchippackung nach Anspruch 1, dadurch gekennzeichnet, dass der Abstandshalter und/oder das wenigstens eine passive Element in wenigstens einer von einer ersten und einer zur ersten senkrechten, zweiten Richtung kürzer als der erste Halbleiterchip ist.
- Mehrchippackung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Leistungs- und/oder Massekontaktstellen des ersten Halbleiterchips mit den Leistungs- und/oder Massekontaktstellen des Substrats elektrisch verbunden sind.
- Mehrchippackung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der zweite Halbleiterchip eine Länge in einer ersten Richtung und eine andere Länge in einer zweiten Richtung senkrecht zu der ersten Richtung aufweist und kürzer als der Abstandshalter in wenigstens einer der ersten und der zweiten Richtung ist.
- Mehrchippackung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass wenigstens ein Teil der Leistungs- und/oder Massekontaktstellen des zweiten Halbleiterchips mit Leistungs- und/oder Massekontaktstellen des Substrats über Leistungs- und/oder Massekontaktstellen des Abstandshalters elektrisch verbunden ist.
- Mehrchippackung nach Anspruch 6, dadurch gekennzeichnet, dass wenigstens ein Teil der Leistungs- und/oder Massekontaktstellen des zweiten Halbleiterchips mit Leistungs- und/oder Massekontaktstellen des Substrats über Leistungs- und/oder Massekontaktstellen des Abstandshalters und Leistungs- und/oder Massekontaktstellen des ersten Halbleiterchips elektrisch verbunden sind.
- Mehrchippackung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Abstandshalter aus Silicium mit einer Dicke von etwa 80μm bis etwa 120μm gebildet ist, das wenigstens eine in dem Abstandshalter enthaltene passive Element ein Kondensator ist und Leistungs- und/oder Massekontaktstellen des Abstandshalters als Elektroden des Kondensators dienen.
- Mehrchippackung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die elektrische Verbindung durch eine Drahtbondverbindung gebildet wird.
- Mehrchippackung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der erste Halbleiterchip, der zweite Halbleiterchip, der Abstandshalter und damit verbundene Bereiche verkapselt sind.
- Mehrchippackung mit – einem Substrat (
10 ), auf dem mehrere Substratbondkontaktstellen (11 ,12 ), die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, ausgebildet sind und unter dem mehrere Anschlüsse (15 ) ausgebildet sind, – einem ersten Halbleiterchip (20 ) mit mehreren Kontaktstellen (21 ), die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, - einem Abstandshalter (30 ) und – einem zweiten Halbleiterchip (40 ) mit mehreren Kontaktstellen (41 ,42 ), die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, – wobei der erste Halbleiterchip, der zweite Halbleiterchip und der Abstandshalter auf dem Substrat platziert sind, dadurch gekennzeichnet, dass – der Abstandshalter (30 ) auf ihm ausgebildete Leistungs- und/oder Massekontaktstellen und wenigstens ein passives Element beinhaltet, – die Leistungs- und/oder Massekontaktstellen des ersten Halbleiterchips (20 ) und des zweiten Halbleiterchips (40 ) und des Abstandshalters mit Leistungs- und/oder Massekontaktstellen der Substratbondkontaktstellen (11 ,12 ) elektrisch verbunden sind und – zwei der drei Komponenten erster Halbleiterchip, zweiter Halbleiterchip und Abstandshalter in wenigstens einer Richtung eine größere, kleinere oder gleich große Abmessung wie die dritte Komponente aufweisen. - Verfahren zur Herstellung einer Mehrchippackung, gekennzeichnet durch folgende Schritte: – Bilden von mehreren Substratbondkontaktstellen (
11 ,12 ), die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, auf einem Substrat (10 ) und mehreren Anschlüssen (15 ) unter dem Substrat, – Bilden von mehreren Kontaktstellen (21 ), die wenigstens Leistungs- und/oder Massekontaktstellen beinhalten, auf einem ersten Halbleiterchip (20 ), – Bilden wenigstens eines passiven Elements mit wenigstens Leistungs- und/oder Massekontaktstellen auf einem Abstandshalter (30 ), – Bilden mehrerer Kontaktstellen (41 ,42 ), die wenigstens darauf ausgebildete Leistungs- und/oder Massekontaktstellen beinhalten, auf einem zweiten Halbleiterchip (40 ), – Platzieren des ersten Halbleiterchips, des zweiten Halbleiterchips und des Abstandshalters auf dem Substrat und – elektrisches Verbinden des ersten Halbleiterchips, des zweiten Halbleiterchips und der Leistungs- und/oder Massekontaktstel len des Abstandshalters mit den Leistungs- und/oder Massekontaktstellen der Substratbondkontaktstellen, – wobei zwei Komponenten aus einer Gruppe, die den ersten Halbleiterchip, den zweiten Halbleiterchip und den Abstandshalter beinhaltet, in wenigstens einer Richtung eine größere, kleinere oder gleich große Abmessung wie die dritte Komponente aufweisen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0002373 | 2004-01-13 | ||
KR1020040002373A KR100621547B1 (ko) | 2004-01-13 | 2004-01-13 | 멀티칩 패키지 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005001851A1 true DE102005001851A1 (de) | 2005-08-25 |
Family
ID=34805992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200510001851 Ceased DE102005001851A1 (de) | 2004-01-13 | 2005-01-10 | Mehrchippackung und Herstellungsverfahren |
Country Status (7)
Country | Link |
---|---|
US (1) | US20050200003A1 (de) |
JP (1) | JP2005203775A (de) |
KR (1) | KR100621547B1 (de) |
CN (1) | CN1641874A (de) |
DE (1) | DE102005001851A1 (de) |
NL (1) | NL1027869C2 (de) |
TW (1) | TW200532756A (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7884443B2 (en) | 2005-09-06 | 2011-02-08 | Panasonic Corporation | Semiconductor device having a mounting substrate with a capacitor interposed therebetween |
JP4881620B2 (ja) * | 2006-01-06 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP5207336B2 (ja) * | 2006-06-05 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100761860B1 (ko) | 2006-09-20 | 2007-09-28 | 삼성전자주식회사 | 와이어 본딩 모니터링이 가능한 인터포저 칩을 갖는 적층반도체 패키지 및 이의 제조방법 |
KR101349591B1 (ko) * | 2007-02-22 | 2014-01-08 | 엘지이노텍 주식회사 | 다이 스태킹 구조의 칩소자 |
KR101185886B1 (ko) | 2007-07-23 | 2012-09-25 | 삼성전자주식회사 | 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템 |
US7972902B2 (en) * | 2007-07-23 | 2011-07-05 | Samsung Electronics Co., Ltd. | Method of manufacturing a wafer including providing electrical conductors isolated from circuitry |
KR100992344B1 (ko) * | 2008-10-23 | 2010-11-04 | 삼성전기주식회사 | 반도체 멀티칩 패키지 |
US9117790B2 (en) * | 2012-06-25 | 2015-08-25 | Marvell World Trade Ltd. | Methods and arrangements relating to semiconductor packages including multi-memory dies |
KR102053349B1 (ko) | 2013-05-16 | 2019-12-06 | 삼성전자주식회사 | 반도체 패키지 |
CN103441107B (zh) * | 2013-07-24 | 2016-08-10 | 三星半导体(中国)研究开发有限公司 | 半导体封装件及其制造方法 |
US9468098B2 (en) * | 2014-03-20 | 2016-10-11 | Qualcomm Incorporated | Face-up substrate integration with solder ball connection in semiconductor package |
KR102592640B1 (ko) | 2016-11-04 | 2023-10-23 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
CN113380755B (zh) * | 2021-06-11 | 2023-07-25 | 西安微电子技术研究所 | 一种多层芯片叠层组件封装结构及其制备工艺 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6135544A (ja) * | 1984-07-27 | 1986-02-20 | Fujitsu Ltd | 半導体装置 |
US6005778A (en) * | 1995-06-15 | 1999-12-21 | Honeywell Inc. | Chip stacking and capacitor mounting arrangement including spacers |
US5721452A (en) * | 1995-08-16 | 1998-02-24 | Micron Technology, Inc. | Angularly offset stacked die multichip device and method of manufacture |
US7166495B2 (en) * | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
US5864177A (en) * | 1996-12-12 | 1999-01-26 | Honeywell Inc. | Bypass capacitors for chip and wire circuit assembly |
US6274937B1 (en) * | 1999-02-01 | 2001-08-14 | Micron Technology, Inc. | Silicon multi-chip module packaging with integrated passive components and method of making |
US6351028B1 (en) * | 1999-02-08 | 2002-02-26 | Micron Technology, Inc. | Multiple die stack apparatus employing T-shaped interposer elements |
TW434854B (en) * | 1999-11-09 | 2001-05-16 | Advanced Semiconductor Eng | Manufacturing method for stacked chip package |
US6731009B1 (en) * | 2000-03-20 | 2004-05-04 | Cypress Semiconductor Corporation | Multi-die assembly |
JP4570809B2 (ja) * | 2000-09-04 | 2010-10-27 | 富士通セミコンダクター株式会社 | 積層型半導体装置及びその製造方法 |
JP2002141459A (ja) * | 2000-10-31 | 2002-05-17 | Sony Corp | 半導体装置および製造方法 |
US6503776B2 (en) * | 2001-01-05 | 2003-01-07 | Advanced Semiconductor Engineering, Inc. | Method for fabricating stacked chip package |
SG95637A1 (en) * | 2001-03-15 | 2003-04-23 | Micron Technology Inc | Semiconductor/printed circuit board assembly, and computer system |
US6586825B1 (en) * | 2001-04-26 | 2003-07-01 | Lsi Logic Corporation | Dual chip in package with a wire bonded die mounted to a substrate |
JP4454181B2 (ja) * | 2001-05-15 | 2010-04-21 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
TW498470B (en) * | 2001-05-25 | 2002-08-11 | Siliconware Precision Industries Co Ltd | Semiconductor packaging with stacked chips |
US6700794B2 (en) * | 2001-07-26 | 2004-03-02 | Harris Corporation | Decoupling capacitor closely coupled with integrated circuit |
JP2003060151A (ja) * | 2001-08-10 | 2003-02-28 | Fujitsu Ltd | 半導体装置 |
DE10142120A1 (de) * | 2001-08-30 | 2003-03-27 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung |
GB2385984B (en) * | 2001-11-07 | 2006-06-28 | Micron Technology Inc | Semiconductor package assembly and method for electrically isolating modules |
JP3507059B2 (ja) * | 2002-06-27 | 2004-03-15 | 沖電気工業株式会社 | 積層マルチチップパッケージ |
US8089142B2 (en) * | 2002-02-13 | 2012-01-03 | Micron Technology, Inc. | Methods and apparatus for a stacked-die interposer |
US6933597B1 (en) * | 2002-07-09 | 2005-08-23 | National Semiconductor Corporation | Spacer with passive components for use in multi-chip modules |
US6861288B2 (en) * | 2003-01-23 | 2005-03-01 | St Assembly Test Services, Ltd. | Stacked semiconductor packages and method for the fabrication thereof |
US6853064B2 (en) * | 2003-05-12 | 2005-02-08 | Micron Technology, Inc. | Semiconductor component having stacked, encapsulated dice |
US6943294B2 (en) * | 2003-12-22 | 2005-09-13 | Intel Corporation | Integrating passive components on spacer in stacked dies |
US8026129B2 (en) * | 2006-03-10 | 2011-09-27 | Stats Chippac Ltd. | Stacked integrated circuits package system with passive components |
-
2004
- 2004-01-13 KR KR1020040002373A patent/KR100621547B1/ko not_active IP Right Cessation
- 2004-12-23 NL NL1027869A patent/NL1027869C2/nl not_active IP Right Cessation
-
2005
- 2005-01-06 JP JP2005001941A patent/JP2005203775A/ja active Pending
- 2005-01-10 DE DE200510001851 patent/DE102005001851A1/de not_active Ceased
- 2005-01-12 TW TW094100815A patent/TW200532756A/zh unknown
- 2005-01-12 CN CNA200510004473XA patent/CN1641874A/zh active Pending
- 2005-01-13 US US11/033,993 patent/US20050200003A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
NL1027869A1 (nl) | 2005-07-14 |
KR100621547B1 (ko) | 2006-09-14 |
US20050200003A1 (en) | 2005-09-15 |
CN1641874A (zh) | 2005-07-20 |
TW200532756A (en) | 2005-10-01 |
NL1027869C2 (nl) | 2007-05-10 |
JP2005203775A (ja) | 2005-07-28 |
KR20050074145A (ko) | 2005-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005001851A1 (de) | Mehrchippackung und Herstellungsverfahren | |
DE69325749T2 (de) | Gestapelte Mehrchip-Module und Verfahren zur Herstellung | |
DE60101159T2 (de) | Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene | |
DE60030931T2 (de) | Halbleiteranordnung und Herstellungsverfahren dafür | |
DE602004005760T2 (de) | Halbleitervorrichtung | |
DE102004031920B4 (de) | Mehrchippackung und Herstellungsverfahren | |
DE102005002631B4 (de) | Mehrchippackung | |
DE10259221B4 (de) | Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben | |
DE69732166T2 (de) | In der mitte bestückte lötballgitter-packung | |
DE102010016566B4 (de) | Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins | |
DE112012004185T5 (de) | Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten | |
DE102008048420A1 (de) | Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung | |
DE102004001829A1 (de) | Halbleitervorrichtung | |
DE10142120A1 (de) | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung | |
DE10339770B4 (de) | Verfahren zum Herstellen einer FBGA-Anordnung | |
DE102014111829A1 (de) | Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien | |
DE102006016345A1 (de) | Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben | |
DE10142119B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE102004008135A1 (de) | Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102006000724A1 (de) | Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils | |
DE10251530A1 (de) | Stapelanordnung eines Speichermoduls | |
WO2004093190A2 (de) | Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten | |
DE112013004858T5 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE69033280T2 (de) | Anschlussrahmen mit ausgeglichener Kapazität für integrierte Schaltungen | |
DE10394239B4 (de) | Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |