DE602004005760T2 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE602004005760T2
DE602004005760T2 DE200460005760 DE602004005760T DE602004005760T2 DE 602004005760 T2 DE602004005760 T2 DE 602004005760T2 DE 200460005760 DE200460005760 DE 200460005760 DE 602004005760 T DE602004005760 T DE 602004005760T DE 602004005760 T2 DE602004005760 T2 DE 602004005760T2
Authority
DE
Germany
Prior art keywords
chip
bond pads
semiconductor
semiconductor device
intermediate chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE200460005760
Other languages
English (en)
Other versions
DE602004005760D1 (de
Inventor
Hisashige Nishida
Yoshiki Sota
Hiroyuki Juso
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE602004005760D1 publication Critical patent/DE602004005760D1/de
Application granted granted Critical
Publication of DE602004005760T2 publication Critical patent/DE602004005760T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D5/00—Bulkheads, piles, or other structural elements specially adapted to foundation engineering
    • E02D5/72—Pile shoes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine Halbleitervorrichtung, in der eine Mehrzahl von Halbleiterchips gestapelt sind.
  • HINTERGRUND DER ERFINDUNG
  • Um Aufbauten von Halbleiterchips mit hoher Dichte zu realisieren, worin eine Schlüsseltechnologie zum Herstellen kleinerer, leichterer und dünnerer elektronischer Geräte liegt, wurden verschiedenartige Verpackungstechniken für eine Halbleitervorrichtung entwickelt.
  • Als Technik, die eine Gehäusestruktur einer Halbleitervorrichtung betrifft und eine für den Aufbau der Halbleitervorrichtung auf eine Hauptplatine erforderliche Fläche reduziert, wurden entwickelt: ein Pin-Insert Package wie ein DIP (Dual Inline Package); ein Surface Installation Package, wie ein SOP (Small Outline Package) durch Führen eines Randbereichs; ein Gehäuse wie ein BGA (Ball Grid Array), bei dem externe Ausgangsanschlüsse auf einer Unterseite des Gehäuses gitterförmig positioniert sind. Zusätzlich wurden als Technik zur Realisierung eines sehr dichten Aufbaus durch Reduzieren eines Flächenverhältnisses eines Gehäuses in Bezug auf die Halbleiterchips verschiedenartige Anstrengungen unternommen, um einen Abstand der externen Ausgangsanschlüsse enger zu gestalten und eine Gehäusegröße mittels feinerer Substratleitungen zu verkleinern.
  • Als Mehrfachchipgehäuse, das eine Mehrzahl von Halbleiterchips erfasst und in einem einzelnen Gehäuse unterbringt, wurde eine Technik wie ein Chip-Stapelgehäuse entwickelt, bei dem eine Mehrzahl von Halbleiterchips gestapelt sind, um den Aufbau bei höherer Dichte zu realisieren. Zudem wurde als Mehrfachchipgehäuse ein System-in-Package entwickelt, bei dem jeweils eine Mehrzahl von Halbleiterchips, die voneinander verschiedene Aufgaben erfüllen, abgedichtet und in einem einzelnen Gehäuse angeordnet werden.
  • Als Verfahren zum Erzielen kleinerer, leichterer und dünnerer elektronischer Geräte findet ein von dem Verfahren zum Verpacken und Aufbauen der Halbleiterchips bei hoher Dichte verschiedenes Verfahren Beachtung. Dieses Verfahren verwendet ein System-on Chip, wobei: Schaltkreise wie ein Speicherschaltkreis, ein Logikschaltkreis und ein Analogschaltkreis, die auf herkömmliche Weise getrennt voneinander vorgesehen sind, in Kombination angeordnet und in einem einzelnen Chip integriert werden, um als einzelnes System zu wirken.
  • Falls jedoch Schaltkreise wie der Speicherschaltkreis und der Logikschaltkreis in einen einzelnen Chip integriert werden, führt dies zu Problemen dahingehend, dass es schwierig wird, eine Spannung des Speicherschaltkreises zu erniedrigen und es notwendig wird, einen zusätzlichen Prozess zur Erniedrigung von Rauschen im Logikschaltkreis auszuführen. Falls ein Analogschaltkreis, der herkömmlich aus einer Bipolarkomponente besteht, in Kombination mit weiteren Schaltkreisen bereitgestellt wird, ist es schwierig, den Analogschaltkreis unter Zuhilfenahme desselben CMOS wie beim Speicherschaltkreis und dem Logikschaltkreis herzustellen.
  • Dann findet nicht das System-on Chip, sondern das System-in Gehäuse (d. h. System-in Package) mehr Beachtung, das dieselbe Funktion wie das System-on Chip erfüllt, und in einer kürzeren Zeitspanne und zu geringeren Kosten hergestellt werden kann.
  • Als herkömmliche System-in Package Halbleitervorrichtung zeigen 9(a) und 9(b) Beispiele eines Aufbaus einer Halbleitervorrichtung mit Chip-Stapelung, bei der eine Mehrzahl von Halbleiterchips gestapelt und drahtgebondet sind. 9(a) zeigt eine Aufsicht bei Betrachtung der Halbleitervorrichtung von oben entlang einer Stapelrichtung, und 9(b) zeigt eine Querschnittsansicht entlang E-E' von 9(a). Wie in 9(b) gezeigt ist, ist die Halbleitervorrichtung derart angeordnet, dass: ein Substrat 4, das aus einem Polyimidsubstrat oder einem Druckträger besteht, als Träger verwendet wird, und ein Halbleiterchip 2 und ein kleinerer Halbleiterchip 1 in dieser Reihenfolge auf und über dem Substrat 4 gestapelt sind. Durch Verwendung von Die-Klebeschichten 9 sind das Substrat 4 und der Halbleiterchip 4 miteinander verbunden und der Halbleiterchip 1 und der Halbleiterchip 2 sind ebenso miteinander verbunden.
  • Die Halbleiterchips 1 und 2 weisen jeweils drahtbondbare Bondpads 15 ⋯ und 25 auf, von denen jedes eine Verbindung mit externen Komponenten ermöglicht. Die Bondpads 15 ⋯ und 25 ⋯ sind jeweils mit Bondan schlössen 6 verbunden, die sich auf dem Substrat 4 befinden. Wie in 9(b) gezeigt ist, wird beim Verbinden dieser Elemente häufig ein Drahtbondverfahren unter Zuhilfenahme eines Metalldrahtes wie den Drähten 8 verwendet. Das Drahtbondverfahren wird auch dann verwendet, falls der Träger ein Leiterrahmen (Lead Frame) ist.
  • Es gilt zu berücksichtigen, dass auch ein Fall auftreten kann, bei dem die Bondpads des gestapelten Halbleiterchips nicht mit den auf dem Substrat bereitgestellten Bondanschlüssen verbunden sind, sondern mit Bondpads eines weiteren gestapelten Halbleiterchips.
  • Falls, wie oben erläutert wurde, die Halbleiterchips gestapelt sind und der Chip und das Substrat elektrisch miteinander durch Drahtbonden verbunden sind, sind die Chips gestapelt, so dass die Größen der Chips nach oben hin abnehmen. Diese Anordnung dient dazu, dass der gestapelte Halbleiterchip nicht die Bondpads des unteren Chips bedeckt. Die Bondanschlüsse des Substrats sind außerhalb des untersten Halbleiterchips angeordnet. Falls der oberste Halbleiterchip und der unterste Halbleiterchip voneinander hinsichtlich der Chipgröße abweichen, ist ein Abstand zwischen dem Bondpad des obersten Halbleiterchips und dem Bondanschluss des Substrats lang, so dass auch eine Drahtlänge groß wird.
  • Falls bei der auf vorgehende Weise angeordneten Systemgehäuse-Halbleitervorrichtung ein Logik/Analog LSI auf einem Speicher LSI gestapelt wird und diese miteinander drahtgebondet werden, tritt das folgende Problem auf.
  • Oft ist der Logik-Analog LSI im Hinblick auf die Chipgröße erheblich kleiner als der Speicher LSI. Somit erfolgt die Halbleitervorrichtungsanordnung derart, dass der Logik/Analog LSI, der im Hinblick auf die Chipgröße verschieden von dem Speicher LSI ist, auf dem Speicher LSI gestapelt wird und diese miteinander drahtgebondet werden, wobei der Draht länger gewählt wird, so dass dieser brüchig wird und abbröckelt, wenn die Halbleiterchips abgedichtet werden. Zudem tritt ein weiteres Problem auf: der Draht hängt aufgrund seines Gewichtes durch, so dass dieser einen weiteren Draht und eine Kante des unteren Halbleiterchips berührt. Um dieses Problem zu lösen, wurden die folgenden Verfahren vorgeschlagen.
  • Beispielsweise schlägt die ungeprüfte Japanische Patentoffenlegung Nr. 257307/2001 (Tokukai 2001-257307)(Veröffentlichungsdatum: 21. September 2001) folgende Anordnung vor: ein Halbleiterchip wird auf einem weiteren Halbleiterchip mit einer Verdrahtungsebene, die vorab auf dessen Schaltkreisoberfläche ausgebildet wurde, gestapelt und die Verdrahtungsebene dient der Signalweiterleitung von einem Bonddraht, der sich vom obe ren Halbleiterchip aus erstreckt. Eine solche Anordnung führt zu einer größeren Verdrahtungslänge einer einzelnen Schleife.
  • Zudem offenbart die ungeprüfte Japanische Patentoffenlegung Nr. 76250/2002 (Tokukai 2002-76250)(Veröffentlichungsdatum: 15. März 2002) eine solche Anordnung, bei der ein Polyimidband, auf dem eine Verdrahtungsebene zur Signalweiterleitung von einem Bonddraht vorgesehen ist, zwischen dem oberen Halbleiterchip und dem unteren Halbleiterchip positioniert ist. Eine solche Anordnung verlängert die Verdrahtungslänge für eine einzelne Schleife.
  • Bei der oben beschriebenen herkömmlichen Halbleitervorrichtung mit der Verdrahtungsebene auf der Schaltkreisoberfläche ist es erforderlich, einen Schritt zum zusätzlichen Ausbilden der Verdrahtungsebene zur Weiterverdrahtung des Bonddrahts auf dem fertiggestellten Halbleiterchip durchzuführen. Dies führt zu einem Problem dahingehend, dass sich eine elektrische Eigenschaft eines Halbleiterelements in dem Halbleiterchip mit der Verdrahtungsebene aufgrund von Schädigungen, die durch Sputtern eines Aluminiumfilms und Durchführen eines Fotolithographieprozesses wie eines Belichtungs- und Ätzprozesses, während dem Ausbilden der Verdrahtungsebene auftreten, verschlechtert.
  • Wird beim Ausbilden der Verbindungen, d. h. Verdrahtungen, der Verdrahtungsebene ein Ätzlack während eines zusätzlichen Ausbildens einer isolierenden Schicht auf dem Bondpad des vorgehend fertig gestellten Halbleiterchips erzeugt oder entfernt, verbleibt Schmutzmaterial auf einer Oberfläche des Bondpads. Dies führt dann zu dem Problem, dass das Schmutzmaterial die Bondstärke der Drahtbondung verschlechtert.
  • Wird beim Drahtbonden zudem eine Belastung auf das Bondpad der Verdrahtungsebene, die auf dem Halbleiterchip mit der Verdrahtungsebene ausgebildet ist, ausgeübt, kann das Halbleiterelement, das unterhalb des Bondpads der Verdrahtungsebene ausgebildet ist, aufgrund der Belastung beschädigt werden.
  • Bei der Halbleitervorrichtung, bei der die Verdrahtungsebene durch Ausbilden von Verbindungen auf einem Polyimidband erzeugt wurde, tritt ein Problem dahingehend auf, dass es schwieriger wird, feine Leitungen zu erzeugen als dies bei der oben beschriebenen Technik zum Ausbilden der Verdrahtungsebene auf dem Halbleiterchip der Fall ist. Dies hat folgende Ursachen: da diese Techniken im Hinblick auf ein Material und eine Fotolackvorrichtung voneinander verschieden sind, kann im Falle des Ausbildens der Verdrahtungsebene auf dem Halbleiterchip ein minimaler Leitungsabstand nicht kleiner als 1 μm gewählt werden, jedoch kann beim Ausbilden der Leitungen auf dem Polyimidband ein minimaler Verbindungsabstand mit einer gegenwärtigen Technik bestenfalls auf 50 bis 60 μm eingestellt werden.
  • Zudem kann Polyimid, das ein Material für die Verdrahtungsebene darstellt, Wasser einfacher absorbieren als weitere Materialien. Dies kann zum sogenannten Reflow-Riss (Reflow Crack) führen. Reflow-Riss bedeutet, dass bei Anordnung der Halbleiterpackung auf dem Substrat durch thermisches Verfließen absorbiertes Wasser aufbauscht, so dass die Verdrahtungsebene und der darauf ausgebildete Halbleiterchip abblättern. Dies führt zu dem Problem, dass die Qualität der Halbleitervorrichtung abnimmt.
  • Weitere Information, welche den Stand der Technik betrifft, findet sich in US 2001/020735 , in welcher eine Verdrahtungsebene auf einer einen Schaltkreis ausbildenden Oberfläche eines IC Chips im Bereich einer Fläche vorgesehen ist, die verschieden ist von einer Fläche mit nach außen führenden Elektroden.
  • In US 5,789,816 wird ein Mehrfachchip-IC Gehäuse angegeben, das eine Mehrzahl von Chips beinhaltet. Das Mehrfachchip-IC Gehäuse enthält einen Leiterrahmen, wenigstens einen auf dem Leiterrahmen montierten IC Chip und wenigstens einen auf einer zweiten Fläche des Leiterrahmens montierten Dummy-Chip.
  • US 2002/140110 beschreibt ein Verdrahtungssubstrat mit einer Halbleiterchipmontageoberfläche. Die Halbleiterchipmontageoberfläche ist mit einer Mehrzahl teilweise überlappender Chipmontageflächen ausgestattet, die der Montage einer Mehrzahl von Halbleiterchip-Typen verschiedener Größen dienen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung wurde im Hinblick auf obiges Problem ausgearbeitet und dient der Bereitstellung einer Halbleitervorrichtung, bei der ein funktionelles Element (Schaltkreiselement, Halbleiterelement) wie ein Speicherelement und ein Logikelement, die jeweils in einem der auf einem Träger gestapelten Halbleiterchips ausgebildet sind, davor bewahrt wird, hinsichtlich der elektrischen Eigenschaften beeinträchtigt zu werden, und ebenso soll eine Abnahme der Drahtbondstärke verhindert werden und ein feinerer Leitungsabstand der Leitungen zum Weiterverbinden eines darauf anzubringenden Bonddrahts ermöglicht werden.
  • Die Erfindung ist in Anspruch 1 definiert.
  • Um obige Probleme zu lösen, enthält die Halbleitervorrichtung dieser Erfindung, in der ein oder mehrere Halbleiterchips mit jeweils einer nach außen führenden Elektrode auf einem Träger gestapelt sind, einen zwischen geschalteten Chip, auf dem ein oder mehrere Verbindungsleitungen ausgebildet sind, wobei: die nach außen führende Elektrode, welche auf wenigstens einem der Halbleiterchips ausgebildet ist, mit der Verbindungsleitung des zwischengeschalteten Chips durch Drahtbonden verbunden ist, und die nach außen führende Elektrode, welche mit der Verbindungsleitung verbunden und auf dem Halbleiterchip vorgesehen ist, die Verbindungsleitung weiter verbindet, um mit einer Elektrode einer auf dem Träger oder einem weiteren der Halbleiterchips vorgesehenen Leitung elektrisch verbunden wird.
  • Gemäß dieser Anordnung wird der zwischengeschaltete Chip, der mit einer oder mehrerer Verbindungsleitungen ausgestattet ist, z. B. zwischen den gestapelten Halbleiterchips oder auf dem Träger angeordnet, so dass dieser an der Oberseite in einer Stapelrichtung positioniert ist. Zudem ist die nach außen führende Elektrode, die auf dem Halbleiterchip vorgesehen ist, mit der Verbindungsleitung des zwischengeschalteten Chips verbunden und verbindet die Verbindungsleitung weiter, so dass eine elektrische Verbindung mit einer Elektrode des Trägers oder einem weiteren Halbleiterchip vorliegt. Beim Verbinden der nach außen führenden Elektrode, die auf dem Halbleiterchip vorgesehen ist, mit der Elektrode des Trägers oder eines weiteren Halbleiterchips, ist es möglich, den zwischengeschalteten Chip mit zu verbinden, so dass es möglich wird, die Länge eines Drahts beim Drahtbonden zu verkürzen. Dadurch wird es möglich, folgendes Problem zu unterdrücken: der Draht wird brüchig, falls dieser lang wird, und dieser hängt aufgrund seines Gewichtes durch, was dazu führt, dass dieser einen weiteren Draht berührt als auch eine Kante des unteren Halbleiterchips.
  • Im Gegensatz zu einer herkömmlichen Halbleitervorrichtung, bei der eine Verdrahtungsebene auf einem beliebigen der gestapelten Halbleiterchips vorgesehen ist, wird bei dem Aufbau gemäß dieser Erfindung der zwischengeschaltete Chip einschließlich der Verbindungsebene genutzt, so dass es nicht erforderlich ist, einen Vorgang wie Sputtern und Fotolithographie zum Ausbilden einer Verdrahtungsebene auf dem Halbleiterchip durchzuführen, um die Leitungen auszubilden. Somit führt diese Anordnung nicht zu dem Problem, dass die Ausbildung der Verdrahtungsebene die elektrische Eigenschaft des Halbleiterelements im Halbleiterchip verschlechtert.
  • Zudem wird die Verdrahtungsebene bei der herkömmlichen Halbleitervorrichtung, bei der diese auf dem Halbleiterchip vorgesehen ist, erzeugt, nachdem ein Bondpad auf dem Halbleiterchip als Elektrode ausgebildet wurde. Somit ist es erforderlich, einen Ätzlack auszubilden und zu entfernen, so dass Schmutzmaterial auf einer Oberfläche des Bondpads verbleibt. Folglich nimmt die Verbindungsstärke bei der Drahtbondung ab. Anderer seits wird die Verdrahtungsebene bei dem erfindungsgemäßen Aufbau nicht ausgebildet, so dass die Verbindungsstärke beim Drahtbonden nicht abnimmt. Wird zudem eine Belastung auf die Verdrahtungsebene beim Drahtbinden der herkömmlichen Halbleitervorrichtung ausgeübt, können die Verbindungen auf dem Halbleiterchip, die unterhalb der Verdrahtungsebene positioniert sind, Schaden nehmen. Jedoch unterbinden bei dem erfindungsgemäßen Aufbau eine Dicke und Härte des zwischengeschalteten Chips die beim Drahtbonden ausgeübte Belastung.
  • Somit ist es gemäß dieser Anordnung möglich zu verhindern, dass das Halbleiterelement, das in jedem der mehreren auf dem Träger gestapelten Halbleiterchips ausgebildet ist, sich in den elektrischen Eigenschaften verschlechtert und physikalisch beschädigt wird, und es ist zudem möglich, die Drahtbondstärke zu verbessern.
  • Für ein weitergehendes Verständnis der Natur und der Vorteile dieser Erfindung wird Bezug auf die folgende detaillierte Beschreibung mit Bezug auf die begleitenden Abbildungen genommen.
  • KURZBESCHREIBUNG DER ABBILDUNGEN
  • 1(a) zeigt eine Aufsicht zum Aufbau einer Halbleitervorrichtung gemäß einer Ausführungsform 1 der Erfindung.
  • 1(b) zeigt eine Querschnittsansicht entlang von A-A' von 1(a).
  • 2(a) zeigt eine Aufsicht eines Aufbaus einer Halbleitervorrichtung gemäß einer Ausführungsform 2 der Erfindung.
  • 2(b) zeigt eine Querschnittsansicht entlang von B-B' von 2(a).
  • 3(a) zeigt eine Aufsicht eines Aufbaus einer Halbleitervorrichtung gemäß einer Ausführungsform 3 der Erfindung.
  • 3(b) zeigt eine Querschnittsansicht entlang von C-C' von 3(a).
  • 4 zeigt eine Aufsicht eines Aufbaus auf einen zwischengeschalteten Chip einer Halbleitervorrichtung gemäß einer Ausführungsform 4 der Erfindung.
  • 5(a) zeigt eine Aufsicht einer Halbleitervorrichtung, in der Halbleiterchips auf und über dem in 4 gezeigten zwischengeschalteten Chip gestapelt sind.
  • 5(b) zeigt eine Querschnittsansicht entlang von D-D' von 5(a).
  • 6 zeigt eine Aufsicht eines zwischengeschalteten Chips einer Halbleitervorrichtung gemäß einer Ausführungsform 5 der Erfindung.
  • 7 zeigt eine Aufsicht einer Halbleitervorrichtung, in der Halbleiterchips auf und über dem in 6 gezeigten zwischengeschalteten Chip gestapelt sind.
  • 8 zeigt eine Aufsicht einer Halbleitervorrichtung, in der weitere Halbleiterchips auf und über dem in 6 gezeigten zwischengeschalteten Chip gestapelt sind.
  • 9(a) zeigt eine Aufsicht eines Aufbaus einer herkömmlichen Halbleitervorrichtung.
  • 9(b) zeigt eine Querschnittsansicht entlang von E-E' von 9(a).
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • [Ausführungsform 1]
  • Die nachfolgende Beschreibung erläutert eine Ausführungsform der Halbleitervorrichtung gemäß der Erfindung mit Bezug auf 1(a) und 1(b). Es gilt zu berücksichtigen, dass die Erfindung nicht hierauf beschränkt ist.
  • 1(a) zeigt eine Aufsicht, die durch Betrachten der Halbleitervorrichtung dieser Ausführungsform von oben entlang einer Stapelrichtung erzielt wird, und 1(b) zeigt eine Querschnittsansicht entlang von A-A' der 1(a).
  • (Aufbau der Halbleitervorrichtung)
  • Wie in 1(a) und 1(b) gezeigt ist, ist die Halbleitervorrichtung dieser Ausführungsform derart aufgebaut, dass: ein Substrat 4 als Träger verwendet wird, und ein Halbleiterchip 2, ein zwischengeschalteter Chip 3 und ein Halbleiterchip 1 in dieser Reihenfolge auf und über dem Träger gestapelt sind. Es gilt zu berücksichtigen, dass unter Verwendung von Die-Klebeschichten 9 das Substrat 4 und der Halbleiterchip 2 sowie der Halbleiterchip 2 und der zwischengeschaltete Chip 3 als auch der zwischengeschaltete Chip 3 und der Halbleiterchip 1 miteinander verbunden sind.
  • Das Substrat 4 besteht aus einem Element, das durch Ausbilden einer Verdrahtungsebene auf einer isolierenden Schicht wie einer dünnen Platte aus einer anorganischen Substanz erhalten wird. Auf der Verdrahtungsebene werden Bondanschlüsse 6 ⋯ zur Verbindung des Substrats 4 mit den Halbleiterchips 1 und 2 ausgebildet. Jeder der Bondanschlüsse 6 ⋯ wird als Elektrodenpad einer nach außen geführten Elektrode verwendet, um eine Verbindung mit der Außenwelt herzustellen, als auch als Bondpad, das drahtgebondet wird. Es gilt zu beachten, dass als dünne Platte aus anorganischer Substanz bevorzugt ein Harzfilm, ein Harz enthaltendes Glass Cloth Basismaterial, Keramik und dergleichen verwendet werden. Falls eine Halbleitervorrichtung mit einer Produktionsmodellgröße bereitgestellt wird, kann ein Leiterrahmen als Substrat 4 verwendet werden. Wird ein Substrat aus isolierendem Harz verwendet, so ist es möglich, eine Halbleitervorrichtung mit einer Anordnung hoher Dichte anzugeben.
  • Der Halbleiterchip 1 beinhaltet eine Verdrahtung (nicht gezeigt), die auf einer Oberseite in der Stapelrichtung ausgebildet ist sowie Bondpads 15 ⋯. Der Halbleiterchip 2 enthält eine Verdrahtung (nicht gezeigt), die auf einer Oberseite in der Stapelrichtung ausgebildet ist sowie Bondpads 25 ⋯ Jedes der Bondpads 15 ⋯ wird als Elektrodenpad einer nach außen geführten Elektrode verwendet, um eine Verbindung zur Außenwelt herzustellen, sowie als Bondpad, das drahtgebondet werden soll. Zudem wird jedes der Bondpads 25 ⋯ als Elektrodenpad einer nach außen führenden Elektrode verwendet, als auch als Bondpad, das drahtgebondet werden soll. Jeder der Halbleiterchips 1 und 2 ist auf gewöhnliche Weise eingerichtet, so dass ein funktionelles Element (Schaltkreiselement) wie ein Transistor auf einem Siliziumsubstrat ausgebildet ist. In bevorzugter Weise ist die Verdrahtungsebene des Halbleiterchips 1 mit einem isolierenden Film, auf den mit Passivierungsfilm (Oberflächenschutzfilm) aus Si oder Polyimid Bezug genommen wird, bedeckt, so dass die Bondpads 15 ⋯ freiliegend verbleiben, und in bevorzugter Weise ist die Verdrahtungsebene des Halbleiterchips 2 mit einem isolierenden Film bedeckt, der als Passivierungsfilm (Oberflächenschutzfilm) bezeichnet wird und aus Si oder Polyimid besteht, so dass die Bondpads 25 ⋯ freiliegend verbleiben.
  • Der zwischengeschaltete Chip 3 ist als Dummy-Halbleiterchip ausgebildet, der kein funktionelles Element aufweist. Auf dem zwischengeschalteten Chip 3 ist eine Verdrahtungsebene vorgesehen. Die Verdrahtungsebene weist einer Drahtbondung unterziehbare erste Bondpads 35a ⋯, einer Drahtbondung unterziehbare zweite Bondbads 35b ⋯, und Leitungen 7 ⋯ auf, welche eine Verbindung zur Außenwelt herstellen. In der Verdrahtungsebene sind die ersten Bondpads 35a ⋯ auf der Seite in der Nähe des Halbleiterchips 2 positioniert, und die zweiten Bondpads 35b ⋯ sind auf der zum Halbleiterchip 1 im Vergleich zu den ersten Bondpads 35a ⋯ näheren Seite angeordnet. Jede der Verbindungen 7 verbindet jeweils eines der ersten Bondpads 35a mit jeweils einem der zweiten Bondpads 35b ⋯. In dieser Ausführungsform erstrecken sich Verbindungsleitungen von den Leitungen 7 ⋯, den ersten Bondpads 35a ⋯ und den zweiten Bondpads 35b ⋯.
  • Es gilt zu berücksichtigen, dass eine Anordnung der Verbindungsleitung nicht auf die vorhergehende Anordnung beschränkt ist. Falls es beispielsweise möglich ist, die Leitungen 7 ⋯ direkt einer Drahtbondung zu unterziehen, ist es nicht erforderlich, die Bondpads auf den Verbindungslei tungen bereitzustellen. Darüber hinaus können lediglich die ersten Bondpads 35a ⋯ als Verbindungsleitungen verwendet werden.
  • In dieser Ausführungsform sind die ersten Bondpads 35a ⋯ entlang eines Rands des zwischengeschalteten Chips 3 angeordnet. Darüber hinaus sind die zweiten Bondpads 35b ⋯ entlang eines Rands des ersten Halbleiterchips 1 angeordnet und von den ersten Bondpads 35a ⋯ umgeben. Darüber hinaus sind all die Leitungen 7 ⋯ in allen Richtungen von den zweiten Bondpads 35b ⋯ zu den ersten Bondpads 35a angeordnet und kreuzen einander nicht. Es gilt zu berücksichtigen, dass eine Oberfläche der Verdrahtungsebene in bevorzugter Weise mit einem Passivierungsfilm bedeckt ist, so dass die ersten Bondpads 35a ⋯ und die zweiten Bondpads 35b freiliegend verbleiben.
  • Der zwischengeschaltete Chip 3 wird ausgebildet, indem einer Scheibe aus demselben Material und mit derselben Struktur wie beim Halbleiterchip 1 und/oder Halbleiterchip 2, die über/auf dem Substrat 4 gestapelt sind, verwendet wird. Durch Verwenden desselben Prozesses und derselben Vorrichtung wie beim Ausbilden der Verdrahtungsebene auf dem Halbleiterchip 1 und/oder dem Halbleiterchip 2, die über/auf dem Substrat 4 gestapelt sind, werden die ersten Bondpads 35a ⋯, die zweiten Bondpads 35b ⋯ und die Leitungen 7 ⋯ auf dem zwischengeschalteten Chip 3 ausgebildet. Somit ist es beim Ausbilden des zwischengeschalteten Chips 3 möglich, denselben Prozess und dieselbe Vorrichtung wie beim Ausbilden des Halbleiterchips 1 und/oder des Halbleiterchips 2 zu verwenden, so dass es möglich wird, die Herstellungskosten und die Herstellungsdauer, welche zum Ausbilden des zwischengeschalteten Chips 3 erforderlich sind, zu reduzieren. Falls darüber hinaus die Verdrahtungsebene auf die beim Ausbilden des Halbleiterchips 1 und/oder des Halbleiterchips 2 verwendete Scheibe ausgebildet wird, ist es möglich, den minimalen Leitungsabstand auf nicht mehr als 1 μm einzustellen, so dass es möglich wird, die Verdrahtungsebene des zwischengeschalteten Chips 3 derart fein zu gestalten, dass der Leitungsabstand nicht mehr als 1 μm beträgt.
  • In dieser Ausführungsform wird das Drahtbonden unter Verwenden des zwischengeschalteten Chips 3 ausgeführt. Jedes der Bondpads 15 ⋯ auf den Halbleiterchips 1 und jeder der Bondanschlüsse 6 ⋯ auf dem Substrat 4 sind elektrisch miteinander über die Drähte 8 und den zwischengeschalteten Chip 3 verbunden. Es gilt zu berücksichtigen, dass für die Drähte 8 vorzugsweise ein feiner Draht aus Gold oder Aluminium verwendet wird.
  • (Schritte zum Herstellen der Halbleitervorrichtung)
  • Die nachfolgende Beschreibung erläutert sequenziell die Schritte zum Ausbilden der Halbleitervorrichtung dieser Ausführungsform.
    • (a) Der Halbleiterchip 2, der zwischengeschaltete Chip 3 und der Halbleiterchip 1 sind in dieser Reihenfolge auf und über der Oberseite des Substrats 4 positioniert und dann fixiert. Durch Verwenden der Die-Klebeschichten 9, sind die entsprechenden Chips miteinander verbunden und ebenso sind der Halbleiterchip 2 und das Substrat 4 miteinander verbunden.
    • (b) Die Bondpads 25 ⋯ auf dem zweiten Halbleiterchip 2 und die Bondanschlüsse 6 ⋯ auf dem Substrat 4 sind über die Drähte 8 elektrisch miteinander verbunden.
    • (c) Die Bondpads 15 ⋯ auf dem Halbleiterchip 1 und die zweiten Bondpads 35b ⋯ auf dem zwischengeschalteten Chip 3 sind über die Drähte 8 elektrisch miteinander verbunden.
    • (d) Die ersten Bondpads 35a auf dem zwischengeschalteten Chip 3 und einige der Bondanschlüsse 6 ⋯, die nicht nicht mit den Bondpads 35 ⋯ verbunden sind, sind miteinander elektrisch über die Drähte 8 ⋯ verbunden.
  • Wie oben erläutert wurde, sind die zweiten Bondpads 35b ⋯ und die ersten Bondpads 35a jeweils miteinander über die Leitungen 7 verbunden. Somit verbinden die Drähte 8 ⋯ die Bondpads 15 ⋯ auf dem ersten Halbleiterchip 1 elektrisch mit den Bondanschlüssen 6 ⋯ auf dem Substrat 4 über die zweiten Bondpads 35b ⋯, die Leitungen 7 ⋯, und die ersten Bondpads 35a ⋯.
  • Es gilt zu berücksichtigen, siehe 1(a), dass die an die Bondanschlüsse 6 angeschlossenen Drähte 8 ⋯ einander in einer horizontalen Richtung nicht kreuzen, so dass die Drähte 8 ⋯ mit dem Bondpad 25 ⋯ auf dem ersten Halbleiterchip 2 in der entlang von A-A' aufgenommenen Querschnittsansicht nicht unterhalb der Drähte 8 ⋯ zum Verbinden der Bondanschlüsse 6 ⋯ mit den ersten Bondpads liegen. Um jedoch darzulegen, dass die mit den Bondanschlüssen 6 ⋯ verbundenen Drähte 8 ⋯ einander nicht in einer vertikalen Richtung kreuzen, zeigt 1(b) der Einfachheit halber eine von der in 1(a) gezeigte verschiedene Ansicht.
  • Wie in dieser Ausführungsform in 1(a) gezeigt ist, sind die Drähte 8 jeweils derart drahtgebondet, dass diese einander nicht kreuzen. Dies basiert auf den folgenden beiden Gründen. (a) Die Bondpads 35b ⋯ des zwischengeschalteten Chips 3 sind um den Halbleiterchip 1 in derselben Reihenfolge angeordnet wie die Bondpads 15 ⋯, und (b) die Bondpads 35a ⋯ des zwischengeschalteten Chips 3 sind mit den Bondanschlüssen 6 ⋯ drahtgebondet und treten zwischen die Drähte 8 ⋯,welche die Bondpads 25 ⋯ des Halbleiterchips 2 mit den Bondanschlüssen 6 ⋯ des Substrats 4 verbinden. Bei einer derartigen Anordnung berühren die Drähte 8 einander nicht, so dass es möglich wird, einen Nachteil wie etwa einen Kurzschluss zu verhindern, so dass die elektrische Verbindung zwischen den Elektroden des Halbleiterchips 1 und den Elektroden des Substrats 4 sichergestellt wird.
  • Zudem sind in dieser Ausführungsform alle Bondpads 15 des ersten Halbleiterchips 1 mit den zweiten Bondpads 35b des zwischengeschalteten Chips 3 verbunden; diese können jedoch auch mit den Bondpads 25 ⋯ des Halbleiterchips 2 verbunden sein. Somit kann eine Anordnung vorliegen, bei der Bondpads auf einem Halbleiterchip mit Bondpads eines weiteren Halbleiterchips verbunden sind.
  • [Ausführungsform 2]
  • Die nachfolgende Beschreibung erläutert eine weitere Ausführungsform der Halbleitervorrichtung dieser Erfindung mit Bezug auf 2(a) und 2(b). Es gilt zu berücksichtigen, dass im Hinblick auf die Einfachheit der Beschreibung dieselben Bezugskennzeichen für Elemente verwendet werden, die dieselbe Funktion wie die in der Ausführungsform 1 erläuterten Elemente aufweisen und es wird auf eine Beschreibung derselben verzichtet.
  • 2(a) zeigt eine Aufsicht, die bei Ansicht der Halbleitervorrichtung dieser Ausführungsform von oben entlang einer Stapelrichtung erzielt wird, und 2(b) zeigt eine Querschnittsansicht entlang von B-B' von 2(b). Wie in 2(a) und 2(b) gezeigt ist, ist die Halbleitervorrichtung dieser Ausführungsform derart angeordnet, dass: der Halbleiterchip 2 auf einer Oberseite des Substrats 4 gestapelt ist und der Halbleiterchip 1 und der zwischengeschaltete Chip 3 hierauf Seite an Seite positioniert sind. Es gilt zu berücksichtigen, dass unter Verwendung der Die-Klebeschichten 9 das Substrat 4 und der Halbleiterchip 2, der Halbleiterchip 2 und der zwischengeschaltete Chip 3 als auch der Halbleiterchip 2 und der Halbleiterchip 1 miteinander verbunden sind.
  • Bei den entlang von Randseiten des Halbleiterchips 1 angeordneten Bondpads 15 ⋯ sind einige Pads, die näher zum zwischengeschalteten Chip 3 positioniert sind, mit den zweiten Bondpads 35b des zwischengeschalteten Chips 3 über Drähte 8 ⋯ verbunden. Die zweiten Bondpads 35b ⋯ und die ersten Bondpads 35a sind miteinander über die Leitungen 7 ⋯ verbunden. Darüber hinaus sind die ersten Bondpads 35a ⋯ und die Bondanschlüsse 6 ⋯ über die Drähte 8 ⋯ verbunden. Zudem sind mittels der Drähte 8 ⋯ einige der Bondpads 15 ⋯, welche nicht mit den zweiten Bondpads 35b ⋯ verbunden sind, und Bondpads 25 ⋯ des zweiten Halbleiterchips 2 mit einigen der Bondanschlüsse 6 ⋯, die nicht mit den ersten Bondpads 35a verbunden sind, verbunden. Somit sind lediglich die Bondpads 15 ⋯, die auf einer Randseite in der Nähe des zwischengeschalteten Chips 3 positioniert sind, elektrisch mit den Bondanschlüssen 6 ⋯ des Substrats 4 über Drähte 8 ⋯ und den zwischengeschalteten Chip 3 elektrisch verbunden.
  • Als Schritte zum Herstellen der Halbleitervorrichtung dieser Erfindung wird zunächst der Halbleiterchip 2 auf der Oberseite des Substrats 4 ausgebildet, und der zwischengeschaltete Chip 3 und der Halbleiterchip 1 werden Seite an Seite auf dem Halbleiterchip 2 ausgebildet und dann werden diese fixiert. Unter Verwendung der Die-Klebeschichten 9 werden das Substrat 4 und der Halbleiterchip 2, der Halbleiterchip 2 und der Halbleiterchip 1 als auch der Halbleiterchip 2 und der zwischengeschaltete Chip 3 miteinander verbunden. Nachfolgend werden die Bondpads 25 ⋯ auf dem Halbleiterchip 2 und die Bondanschlüsse 6 ⋯ auf dem Substrat 4 über die Drähte 8 ⋯ miteinander verbunden.
  • Nachfolgend werden die Bondpads 15 ⋯, die auf einer Randseite des ersten Halbleiterchips 1 positioniert sind, wobei die Seite nahe zum zwischengeschalteten Chip 3 liegt, und die zweiten Bondpads 35b ⋯ auf dem zwischengeschalteten Chip 3 elektrisch miteinander über die Drähte 8 verbunden. Nachfolgend werden die ersten Bondpads 35a auf dem zwischengeschalteten Chip 3 und einige der Bondanschlüsse 6 ⋯, die nicht mit den Bondpads 25 ⋯ auf dem Halbleiterchip 2 verbunden sind, elektrisch miteinander über die Drähte 8 ⋯ verbunden.
  • Zudem werden (i) einige Bondpads 15 ⋯, die verschieden sind von den Bondpads 15 ⋯ entlang einer Randseite des Halbleiterchips, die nahe zum zwischengeschalteten Chip 3 liegt, und (ii) einige Bondanschlüsse 6 ⋯, die verschieden sind von den Bondanschlüssen 6 ⋯, welche mit den Bondpads 25 ⋯ auf dem Halbleiterchip 2 und den ersten Bondpads 35a auf dem zwischengeschalteten Chip 3 verbunden sind, elektrisch miteinander über die Drähte 8 verbunden.
  • Um, wie in 1(b) gezeigt ist, darzustellen, dass die mit den Bondanschlüssen 6 ⋯ verbundenen Drähte 8 ⋯ einander nicht kreuzen, zeigt 2(b) zur Vereinfachung der Beschreibung eine Darstellung der Drahtbindung, die verschieden ist von der Darstellung in 2(a).
  • Gemäß der Anordnung dieser Ausführungsform sind der Halbleiterchip 1 und der zwischengeschaltete Chip 3 Seite an Seite auf dem Halbleiterchip 2 positioniert und es existiert ein Gebiet, das eine Drahtbindung ermöglicht. Solange ein derartiger Aufbau erfolgt, ist es selbst bei Stapelung des zwischengeschalteten Chips möglich, die Halbleitervorrichtung ohne Dickenvergrößerung der gestapelten Chips herzustellen.
  • [Ausführungsform 3]
  • Die nachfolgende Beschreibung erläutert eine weitere Ausführungsform der Halbleitervorrichtung dieser Erfindung mit Bezug auf 3(a) und 3(b). Es gilt zu berücksichtigen, dass zur Vereinfachung der Beschreibung dieselben Bezugskennzeichen für Elemente verwendet werden, die dieselbe Funktion wie die in Ausführungsform 1 erläuterten Elemente aufweisen und es wird auf eine Beschreibung derselben verzichtet.
  • 3(a) zeigt eine Aufsicht, die durch Ansicht der Halbleitervorrichtung dieser Ausführungsform von oben entlang einer Stapelrichtung erzielt wird, und 3(b) zeigt eine Querschnittsansicht entlang von C-C' von 3(a). Wie in 3(a) und 3(b) gezeigt ist, ist die Halbleitervorrichtung dieser Ausführungsform derart angeordnet, dass: der zwischengeschaltete Chip 3 auf einer Oberseite des Substrats 4 gestapelt ist, und die Halbleiterchips 1 und 2 hierauf in dieser Reihenfolge gestapelt sind. Somit ist der zwischengeschaltete Chip 3 in dieser Ausführungsform zwischen dem Substrat 4 und dem Halbleiterchip 2 ausgebildet.
  • Die Bondpads 15 ⋯ des Halbleiterchips 1 und die Bondpads 25 ⋯ des Halbleiterchips 2 sind mit den zweiten Bondpads 35b ⋯ des zwischengeschalteten Chips 3 verbunden, so dass jedes Bondpad 15 einem zweiten Bondpad 35b zugeordnet ist und jedes Bondpad 25 einem weiteren zweiten Bondpad 35b zugeordnet ist. Die zweiten Bondpads 35b ⋯ und die ersten Bondpads 35a ⋯ sind über die Leitungen 7 ⋯ miteinander verbunden. Darüber hinaus sind die ersten Bondpads 35a ⋯ und die Bondanschlüsse 6 ⋯ des Substrats 4 miteinander über die Drähte 8 ⋯ verbunden. Somit sind die Bondpads 15 ⋯ des Halbleiterchips 1 und die Bondpads 25 ⋯ des Halbleiterchips 2 elektrisch mit den Bondanschlüssen 6 ⋯ auf dem Substrat 4 über die Drähte 8 ⋯ und den zwischengeschalteten Chip 3 verbunden.
  • Als Schritte zum Herstellen der Halbleitervorrichtung dieser Erfindung werden zunächst der zwischengeschaltete Chip 3, der Halbleiterchip 2 und der Halbleiterchip 1 in dieser Reihenfolge auf und über dem Substrat 4 gestapelt und dann fixiert. Mit Hilfe von Die-Klebeschichten 9 werden die jeweiligen Chips miteinander verbunden und ebenso wird der zwischengeschaltete Chip 3 und das Substrat 4 miteinander verbunden. Dann werden die ersten Bondpads 35 ⋯ auf dem zwischengeschalteten Chip 3 und die Bondanschlüsse 6 auf dem Substat 4 miteinander über die Drähte 8 ⋯ elektrisch verbunden. Die Bondpads 15 ⋯ auf dem Halbleiterchip 1 und die zweiten Bondpads 35b ⋯ auf dem zwischengeschalteten Chip 3 werden elektrisch miteinander über die Drähte 8 ⋯ verbunden. Zudem werden (i) die Bondpads 25 ⋯ auf dem Halbleiterchip 2 und (ii) einige zweite Bondpads 35b auf dem zwischengeschalteten Chip 3, die von den zweiten Bondpads 35b ⋯, welche mit den Bondpads 15 ⋯ auf dem Halbleiterchip 1 verbunden sind, verschieden sind, miteinander über die Drähte 8 ⋯ elektrisch verbunden.
  • Um zur Vereinfachung der Beschreibung darzulegen, dass die Drähte 8 ⋯, welche mit den Bondanschlüssen 6 ⋯ verbunden sind, einander wie in 1(b) nicht kreuzen, zeigt 3(b) eine Darstellung der Drahtbondung, die verschieden ist von der in 3(a) gezeigten Darstellung.
  • Gemäß der vorangehenden Anordnung ist es möglich, eine elektrische Verbindung mit Hilfe des zwischengeschalteten Chips zu erreichen, selbst falls der Halbleiterchip 2 erheblich kleiner ist als das Substrat 4.
  • [Ausführungsform 4]
  • Die nachfolgende Beschreibung erläutert eine weitere Ausführungsform der Halbleitervorrichtung der Erfindung mit Bezug auf 4, 5(a), und 5(b). Es gilt zu berücksichtigen, dass zur Vereinfachung der Beschreibung dieselben Bezugskennzeichen für Elemente verwendet werden, die dieselbe Funktion wie die in der Ausführungsform 1 beschriebenen Elemente aufweisen, und es wird auf eine Beschreibung derselben verzichtet.
  • 4 zeigt eine Aufsicht auf einen zwischengeschalteten Chip, der von den in den Ausführungsformen 1 bis 3 gezeigten zwischengeschalteten Chips hinsichtlich der Leitungen zum Verbinden der ersten Bondpads mit den zweiten Bondpads verschieden ist. Wie in 4 gezeigt ist, sind die ersten Bondpads 35a ⋯ im zwischengeschalteten Chip 30 dieser Ausführungsform, wie auch im in 1(a) der Ausführungsform 1 gezeigten zwischengeschalteten Chip 3 entlang von Umfangsseiten des zwischengeschalteten Chips 3 angeordnet. Zudem sind die zweiten Bondpads 35b ⋯ derart angeordnet, dass diese von den ersten Bondpads 35a ⋯ umgeben sind und entlang von Umfangsseiten eines auf den zwischengeschalteten Chip 3 gestapelten Chips positioniert sind.
  • Zudem sind die ersten Bondpads 35a ⋯ und die zweiten Bondpads 35b ⋯ miteinander über Leitungen 7 ⋯ verbunden. Jeweils eine der Leitungen 7 ⋯ verbindet jeweils eines der ersten Bondpads 35a ⋯ mit einem der zweiten Bondpads 35b ⋯.
  • In der Ausführungsform 1 sind alle Leitungen 7 in allen Richtungen von den zweiten Bondpads 35b ⋯ zu den ersten Bondpads 35a ⋯ angeordnet, ohne sich zu kreuzen. In dieser Ausführungsform ist die Anordnung, in der die Leitungen 7 ⋯ positioniert sind, komplizierter. Dies wird nachfolgend erläutert.
  • Hierbei wird ein Chip oder ein Substrat, das auf der unteren Seite des zwischengeschalteten Chips 3 vorgesehen ist, als unteres Schichtsubstrat bezeichnet und ein auf einer Unterseite des zwischengeschalteten Chips 3 gestapelter Chip wird als oberes Schichtsubstrat bezeichnet. Zudem sind eine Mehrzahl von Bondpads auf dem unteren Schichtsubstrat und eine Mehrzahl von Bondpads auf dem oberen Schichtsubstrat jeweils miteinander über die ersten Bondpads 35a ⋯, die Leitungen 7 ⋯, und die zweiten Bondpads 35b verbunden.
  • Falls nun eine Reihenfolge, in der die Mehrzahl von Bondpads auf dem unteren Schichtsubstrat angeordnet sind, verschieden ist von einer Reihenfolge, in der die Mehrzahl von Bondpads auf dem oberen Schichtsubstrat angeordnet sind, führt dies bei einer Anordnung der Leitungen 7 wie in der Ausführungsform 1 zu folgendem Problem. Die Drähte 8 ⋯, welche (i) die Mehrzahl von Bondpads auf dem oberen Schichtsubstrat oder dem unteren Schichtsubstrat mit (ii) den ersten Bondpads 35a ⋯ oder den zweiten Bondpads 35b verbinden, kreuzen einander.
  • Nun sind in dieser Ausführungsform die ersten Bondpads 35a ⋯ und die zweiten Bondpads 35b ⋯ derart angeordnet, dass sich die Drähte 8 ⋯, welche die Mehrzahl von Bondpads auf dem oberen Schichtsubstrat mit den zweiten Bondpads 35b ⋯, als auch die Mehrzahl von Bondpads auf dem unteren Schichtsubstrat mit den ersten Bondpads 35a ⋯ verbinden, nicht kreuzen. Zudem sind die Leitungen 7 ringsum angeordnet, so dass die ersten Bondpads 35a ⋯ und die zweiten Bondpads 35b ⋯ jeweils miteinander verbunden sind und einander entsprechen. Die Leitungen 7 ⋯ sind ringsum angeordnet und kreuzen einander nicht.
  • Beispielsweise zeigt 4 eine Darstellung, bei der wenigstens ein Teil der Leitungen 7 ⋯ (i) die ersten Bondpads 35a ⋯, die entlang einer Seite des zwischengeschalteten Chips 3 positioniert sind, mit (ii) nicht nächst benachbart zur vorhergehenden Seite des zwischengeschalteten Chips positionierten zweiten Bondpads 35b ⋯ verbindet. Zudem sind die Leitungen 7 derart positioniert, dass keine der Leitungen 7 ⋯ einander kreuzen. Ebenso ist eine Anordnung möglich, bei der die Leitungen 7 ⋯ die entlang einer Seite des zwischengeschalteten Chips 3 positionierten ersten Bondpads 35a ⋯ mit den zweiten Bondpads 35b ⋯, die entlang einer zur vorhergehenden Seite nächst benachbarten Seite eines oberen Chips positioniert sind, verbinden.
  • Auf diese Weise wird eine Gesamtlänge der Verbindungsleitung nicht notwendigerweise am kürzesten. Solange die Leitungen 7 ⋯ die ersten Bondpads 35a mit den jeweils zweiten Bondpads 35b ⋯ verbinden, so dass die Leitungen 7 ⋯ einander nicht kreuzen, ist es möglich, die Leitungen 7 auf beliebige Weise anzuordnen.
  • 5(a) zeigt eine Aufsicht bei Betrachtung der Halbleitervorrichtung einschließlich des in 4 gezeigten zwischengeschalteten Chips von oben entlang einer Stapelrichtung und 5(b) zeigt eine Querschnittsansicht entlang von D-D' in 5(a). Wie in 5(a) und 5(b) gezeigt ist, ist die Halbleitervorrichtung dieser Ausführungsform derart aufgebaut, dass: der Halbleiterchip 2, der zwischengeschaltete Chip 30 und der Halbleiterchip 1 in dieser Reihenfolge auf und über einer Oberseite des Substrats 4 gestapelt sind. Es gilt zu berücksichtigen, dass über die Die-Klebeschichten 9 das Substrat 4 und der Halbleiterchip 2 der Halbleiterchip 2 und der zwischengeschaltete Chip 30 als auch der zwischengeschaltete Chip 3 und der Halbleiterchip 1 miteinander verbunden sind.
  • Alle Drähte 8 sind auf dieselbe Weise wie in 1(a) und 1(b) drahtgebondet.
  • Wie auch in 1(a) und 1(b) sind ebenso in der Halbleitervorrichtung dieser Ausführungsform die zweiten Bondpads 35b ⋯ und die ersten Bondpads 35a ⋯ jeweils über die Leitungen 7 untereinander verbunden. Somit verbinden die Drähte 8 die Bondpads 15 ⋯ elektrisch mit den Bondanschlüssen 6 ⋯ über die zweiten Bondpads 35b ⋯, die Leitungen 7 und die ersten Bondpads 35a ⋯.
  • Gemäß der vorhergehenden Anordnung der Leitungen 7 ist es selbst dann, wenn eine Reihenfolge, in der die Bondpads 15 des Halbleiterchips 1 angeordnet sind, verschieden ist von einer Reihenfolge, in der die Bondanschlüsse 6 ⋯ des Substrats 4 angeordnet sind, möglich, die entsprechenden Anschlüsse miteinander zu verbinden, so dass die Drähte 8 ⋯ einander nicht kreuzen. Somit ist es nicht notwendig, die Leitungen derart zu gestalten, dass diese jeweils den gestapelten Halbleiterchips auf dem Substrat 4 entsprechen, wodurch es einfacher wird, das Substrat 4 zu gestalten und herzustellen.
  • [Ausführungsform 5]
  • Die nachfolgende Beschreibung erläutert eine weitere Ausführungsform der Vorrichtung der Erfindung mit Bezug auf 6 bis 8. Zur Vereinfachung der Beschreibung werden dieselben Bezugskennzeichen für Elemente verwendet, die dieselbe Funktion wie die in Ausführungsform 1 beschriebenen Elemente aufweisen und es wird auf eine Beschreibung derselben verzichtet.
  • 6 zeigt eine Aufsicht eines zwischengeschalteten Chips, auf dem als zusätzliche Bondpads dritte Bondpads zwischen einer Bahn der ersten Bondpads und einer Bahn der zweiten Bondpads ausgebildet sind. Wie in 6 gezeigt ist, beinhaltet ein zwischengeschalteter Chip 31 die dritten Bondpads 35c, die zwischen einer Bahn der ersten Bondpads 35a und einer Bahn der zweiten Bondpads 35b ⋯ positioniert sind. Jeweils eine der Leitungen 7 ⋯ verbindet eines der ersten Bondpads 35a mit einem der dritten Bondpads 35c ⋯ als auch eines der dritten Bondpads 35c v mit einem der zweiten Bondpads 35b ⋯.
  • In dieser Ausführungsform sind die ersten Bondpads 35a entlang von Umfangsseiten des zwischengeschalteten Chips 3 positioniert. Zusätzlich sind die dritten Bondpads 35c ⋯ derart angeordnet, dass diese von den ersten Bondpads 35a ⋯ umgeben sind und entlang der ersten Bondpads 35a ⋯ verlaufen. Zudem sind die zweiten Bondpads 35b ⋯ derart angeordnet, dass diese von den dritten Bondpads 35c ⋯ umgeben sind und entlang der dritten Bondpads 35c verlaufen. Somit sind die dritten Bondpads 35c derart positioniert, dass diese von den ersten Bondpads 35a umgeben sind und die zweiten Bondpads 35b sind derart positioniert, dass diese von den dritten Bondpads 35c ⋯ umgeben sind.
  • Der zwischengeschaltete Chip 31 beinhaltet die wie oben erläuterten dritten Bondpads 35c ⋯, so dass es möglich wird, dass derselbe zwischengeschaltete Chip 31 mehreren, voneinander hinsichtlich ihrer Größe verschiedenen Halbleiterchips zugeordnet ist, wie in 7 und 8 gezeigt ist. Dies wird nachfolgend erläutert.
  • 7 zeigt eine Aufsicht, die durch Betrachtung von oben entlang einer Stapelrichtung der Halbleitervorrichtung dieser Ausführungsform erzielt wird, wobei ein Halbleiterchip 1 auf dem zwischengeschalteten Chip 31 von 6 gestapelt ist und 8 zeigt eine Aufsicht, die durch Betrachtung von oben entlang einer Stapelrichtung auf die Halbleitervorrichtung dieser Erfindung erzielt wird, wobei ein weiterer Halbleiterchip 1, der hinsichtlich der Größe verschieden ist vom vorhergehenden Halbleiterchip 1, auf dem zwischengeschalteten Chip von 6 gestapelt ist.
  • Wie in 7 gezeigt ist, ist der Halbleiterchip 1, dessen Größe es ermöglicht, dass die zweiten Bondpads 35b den Halbleiterchip 1 umgeben, auf dem zwischengeschalteten Chip 31 von 6 gestapelt. Die Bondpads 15 ⋯ des Halbleiterchips 1 und die zweiten Bondpads 35b auf dem zwischengeschalteten Chip 31 sind drahtgebondet und elektrisch miteinander über die Drähte 8 ⋯ verbunden.
  • Wie zudem in 8 gezeigt ist, ist der Halbleiterchip 1 auf dem zwischengeschalteten Chip 31 von 6 gestapelt, wobei dessen Größe es nicht erlaubt, dass die zweiten Bondpads 35b den Halbleiterchip 1 umgeben, je doch können die dritten Bondpads 35c den Halbleiterchip umgeben. Die Bondpads 15 ⋯ des Halbleiterchips 1 und die dritten Bondpads 35c sind Drahtgebondet und elektrisch miteinander über die Drähte 8 ⋯ verbunden.
  • Auf diese Weise ermöglicht es der in 6 gezeigte zwischengeschaltete Chip 31, verschieden große Halbleiterchips 1 darauf zu stapeln.
  • Falls lediglich erste und zweite Bondpads als Bondpads auf dem zwischengeschalteten Chip ausgebildet sind, kann lediglich der Halbleiterchip, dessen Größe es ermöglicht, dass die zweiten Bondpads den Halbleiterchip umgeben, auf dem zwischengeschalteten Chip gestapelt werden. Falls die zweiten Bondpads weiter außen positioniert sind ist es möglich, einen größeren Halbleiterchip abzudecken. Falls der Halbleiterchip, dessen Größe erheblich kleiner als die von den zweiten Bondpads umgebene Fläche ist, gestapelt wird, ist eine Länge eines Drahtes, der das zweite Bondpad mit dem Bondpad auf dem Halbleiterchip verbindet, zu groß.
  • Andererseits ist es gemäß der Anordnung dieser Erfindung möglich, die mit den Bondpads auf dem Halbleiterchip drahtgebondeten und auf dem zwischengeschalteten Chip bereitgestellten Bondpads entsprechend der Größe des Halbleiterchips zu tauschen. Falls somit die Größe des gestapelten Halbleiterchips variiert, ist es möglich, eine elektrische Verbindung derart herzustellen, dass die Länge des Drahts zum Verbinden des zweiten Bondpads mit dem Bondpad auf dem Halbleiterchip nicht zu groß wird.
  • Zusatzlich kann eine Anordnung derart sein, dass: vierte oder weitere Bondpads zwischen Bahnen der vorhergehenden Bondpads positioniert sind und die Bondpads jeweils über die Leitungen 7 miteinander verbunden sind. Bei Erhöhung der Anzahl der Bondpads beschränkt somit die Größe des auf den zwischengeschalteten Chip 31 gestapelten Halbleiterchips die Anordnung in geringem Ausmaß.
  • Wie in der Ausführungsform 4 ist es auch in dieser Ausführungsform möglich, die Leitungen 7 ⋯ zwischen den ersten Bondpads 35a ⋯ und den dritten Bondpads 35c ⋯, und/oder zwischen den zweiten Bondpads 35b ⋯ und den dritten Bondpads 35c anzuordnen, so dass die Leitungen 7 ⋯ einander nicht kreuzen. Selbst falls die Größe des Halbleiterchips 1 variiert, ist es möglich, die Bondpads 15 des Halbleiterchips 1 mit den Bondanschlüssen 6 ⋯ auf dem Substrat 4 zu verbinden, so dass jeder der Bondanschlüsse 6 ⋯ keinem nächsten Bondpad 15 zugeordnet ist. Somit ist es möglich, einen zwischengeschalteten Chip herzustellen, der es ermöglicht, verschiedene Arten von Halbleiterchips darauf zu stapeln.
  • Zusätzlich zur vorhergehenden Anordnung kann die Halbleitervorrichtung dieser Erfindung derart aufgebaut sind, dass: der zwischengeschaltete Chip mit einer Scheibe hergestellt wird, die aus demselben Material wie eine beim Erzeugen des vorhergehenden Halbleiterchips verwendete Scheibe aufgebaut ist und denselben Aufbau aufweist.
  • Gemäß dem Aufbau wird der zwischengeschaltete Chip durch Verwenden einer Scheibe hergestellt, die dasselbe Material und dieselbe Struktur wie eine beim Ausbilden des Halbleiterchips verwendete Scheibe aufweist, so dass es möglicht wird, Leitungen mit einem feinen Leitungsabstand herzustellen, um einen Bonddraht weiter zu verbinden. Somit ist es in Bezug auf den Halbleiterchip beim Ausbilden einer Verdrahtungsebene auf der Scheibe möglich, den minimalen Leitungsabstand auf nicht mehr als 1 μm einzustellen. Auch ist es ebenso beim zwischengeschalteten Chip möglich, Verbindungsleitungen auszubilden, deren Leitungsabstand derart fein ist, dass ihr minimaler Wert ebenso 1 μm beträgt.
  • Zudem ist es möglich, den zwischengeschalteten Chip unter Verwendung derselben Scheibe auszubilden, die auch beim Ausbilden des Halbleiterchips verwendet wurde, so dass es nicht erforderlich ist, ein weiteres Substrat für den zwischengeschalteten Chip vorzubereiten. Somit ist es möglich, die Herstellungskosten und die Vorrichtungskosten zu reduzieren.
  • Die in den vorangegangenen Ausführungsformen beschriebenen Anordnungen können selbst bei erhöhter Anzahl gestapelter Halbleiterchips verwendet werden.
  • Wie oben erläutert wurde, beinhaltet die Halbleitervorrichtung gemäß der Erfindung, in der ein oder mehrere Halbleiterchips mit einer jeweils nach außen führenden Elektrode auf einen Träger gestapelt sind, einen zwischengeschalteten Chip, auf dem eine oder mehrere Verbindungsleitungen ausgebildet sind, wobei: die nach außen führende Elektrode, die auf wenigstens einem der Halbleiterchips vorgesehen ist, mit der Verbindungsleitung des zwischengeschalteten Chips durch Drahtbonden verbunden ist, und die nach außen führende Elektrode, welche mit der Verbindungsleitung verbunden und auf dem Halbleiterchip vorgesehen ist, die Verbindungsleitung weiter verbindet, so dass diese elektrisch mit einer Elektrode einer auf dem Träger oder einem weiteren der Halbleiterchips vorgesehenen Leitung verbunden ist.
  • Zudem ist die Halbleitervorrichtung gemäß dieser Erfindung derart angeordnet, dass der zwischengeschaltete Chip unter Verwendung einer selben Vorrichtung wie beim Ausbilden des Halbleiterchips erzeugt wird.
  • Gemäß dieser Anordnung wird der zwischengeschaltete Chip durch Verwenden derselben Vorrichtung, die auch zum Ausbilden des Halbleiterchips dient, erzeugt. Somit ist es beim Ausbilden der Verbindungsleitungen des zwischengeschalteten Chips möglich, Verbindungsleitungen zu erzeugen, deren Leitungsabstand feiner ist verglichen mit dem Fall des Ausbildens der Verdrahtungsebene auf der Scheibe beim Ausbilden des Halbleiterchips. Im Hinblick auf die Vorrichtung zum Ausbilden des zwischengeschalteten Chips ist es ebenso möglich, dieselbe Vorrichtung zu verwenden, die als Vorrichtung zum Ausbilden des Halbleiterchips dient, so dass es möglich ist, die Herstellungskosten zu reduzieren.
  • Zusätzlich zur vorhergehenden Anordnung kann die Halbleitervorrichtung gemäß dieser Erfindung derart angeordnet sein, dass wenigstens einer der Halbleiterchips an einer Position gestapelt wird, die über derjenigen des zwischengeschalteten Chips entlang einer Stapelrichtung liegt.
  • Gemäß dieser Anordnung ist der Halbleiterchip über den zwischengeschalteten Chip drahtgebondet, so dass es möglich wird, die an einer im Vergleich zum zwischengeschalteten Chip in der Stapelrichtung weiter oben positionierte Elektrode mit der im Vergleich zum zwischengeschalteten Chip in der Stapelrichtung tiefer liegenden Elektrode zu verbinden.
  • Zusätzlich zur vorhergehenden Anordnung kann die Halbleitervorrichtung gemäß dieser Erfindung derart angeordnet sein, dass die eine oder mehreren auf dem zwischengeschalteten Chip vorgesehenen Verbindungsleitungen enthalten: ein oder mehrere erste Bondpads, die mit externen Elektroden, die an einer zum zwischengeschalteten Chip in der Stapelrichtung tiefer liegenden Position vorgesehen sind, durch Drahtbonden elektrisch verbunden sind; und ein oder mehrere zweite mit Elektroden, die an einer im Vergleich zum zwischengeschalteten Chip in der Stapelrichtung höheren Position vorgesehen sind, durch Drahtbonden elektrisch verbunden sind.
  • Gemäß dieser Anordnung sind die Bondpads auf den Verbindungsleitungen des zwischengeschalteten Chips vorgesehen, so dass es möglich ist, die Bondpads als Drahtbondpads und Elektrodenpads, die zum Herstellen einer externen Verbindung dienen, zu verwenden. Somit ist es möglich den zwischengeschalteten Chip mit externen Elektroden elektrisch zu verbinden. Falls das Drahtbonden über die Pads des zwischengeschalteten Chips erfolgt, ist es möglich, jeden Draht kürzer zu gestalten, verglichen mit dem Fall, bei dem der in einer oberen Lage positionierte Halbleiterchip direkt mittels Drahtbonden mit dem Träger verbunden wird.
  • Somit ist es möglich, den auf einem Halbleiterchip vorgesehenen Draht zu verkürzen, da es beim Durchführen eines einzelnen Drahtbondens notwendig wäre, den Draht bei der Verbindung mit dem Träger äußerst lang zu gestalten.
  • Zudem können die ersten Bondpads gemäß dieser Anordnung mit den externen Elektroden durch Drahtbonden verbunden sein, wobei die externen Elektroden an einer in der Stapelrichtung tiefer gelegenen Position als der zwischengeschaltete Chip vorgesehen sind, und die zweiten Bondpads können mit den externen Elektroden durch Drahtbonden verbunden sein, wobei die externen Elektroden in der Stapelrichtung an einer höheren Position als der zwischengeschaltete Chip vorgesehen sind. Zudem sind die ersten Bondpads und die zweiten Bondpads miteinander über Verbindungsleitungen verbunden.
  • Somit können die Elektroden des Halbleiterchips, die an einer im Vergleich zum zwischengeschalteten Chip höheren Position vorgesehen sind, elektrisch mit den Elektroden des Trägers oder eines weiteren Halbleiterchips über zwei Bahnen von Bondpads des zwischengeschalteten Chips verbunden werden.
  • Zusätzlich zur vorangehenden Anordnung kann die Halbleitervorrichtung dieser Erfindung derart aufgebaut sein, dass der zwischengeschaltete Chip und der Halbleiterchip auf dem Träger oder einem weiteren der Halbleiterchips Seite an Seite gestapelt sind.
  • Gemäß dieser Anordnung können hinsichtlich der auf dem Halbleiterchip vorgesehenen und nach außen führenden Elektroden, solche Elektroden, die von den auf dem Träger oder einem weiteren Halbleiterchip vorgesehenen Elektroden weiter entfernt sind, elektrisch über den mit dem Halbleiterchip Seite an Seite vorgesehenen zwischengeschalteten Chip verbunden werden.
  • Hierbei kann eine derartige Anordnung erfolgen, dass der zwischengeschaltete Chip auf dem Träger oder einem weiteren Halbleiterchip gestapelt ist, und hierauf ein Halbleiterchip gestapelt ist, wodurch jedoch diese Anordnung zu einer dickeren Halbleitervorrichtung führt. Auf der anderen Seite ist der zwischengeschaltete Chip gemäß der vorhergehenden Anordnung mit dem Halbleiterchip Seite an Seite positioniert, so dass es möglich wird, eine Dickenerhöhung der Halbleitervorrichtung zu unterdrücken. Somit ist es beim Stapeln der Chips möglich, eine Fläche des Halbleiterchips oder eine Fläche des Trägers, die in der Stapelrichtung tiefer als der zwischengeschaltete Chip positioniert sind, effizient zu nutzen.
  • Zudem kann die Halbleitervorrichtung der Erfindung zusätzlich zur vorangehenden Anordnung derart aufgebaut werden, dass eine oder mehrere auf dem zwischengeschalteten Chip vorgesehene Verbindungsleitungen beinhalten: ein oder mehrere erste Bondpads, die mit externen Elektroden durch Drahtbonden elektrisch verbunden sind, wobei die externen Elektro den an einer in der Stapelrichtung tiefer gelegenen Position als der zwischengeschaltete Chip vorgesehen sind; und eine oder mehrere mit Elektroden durch Drahtbonden elektrisch verbundene zweite Bondpads, wobei die Elektroden an einer in der Stapelrichtung höher gelegenen Position als der zwischengeschaltete Chip positioniert sind.
  • Gemäß einer Anordnung sind der zwischengeschaltete Chip und der Halbleiterchip auf dem Träger oder einem weiteren Halbleiterchip Seite an Seite positioniert, und die ersten Bondpads sind mit externen Elektroden drahtgebondet, wobei die externen Elektroden an einer in der Stapelrichtung tiefer gelegenen Position als der zwischengeschaltete Chip positioniert sind, und die zweiten Bondpads sind mit Elektroden des mit dem zwischengeschalteten Chip Seite an Seite positionierten Halbleiterchips drahtgebondet.
  • Somit können die Elektroden des Halbleiterchips, die an einer im Vergleich zum zwischengeschalteten Chip in der Stapelrichtung höher gelegenen Position angeordnet sind, elektrisch mit den Elektroden des Trägers oder des weiteren Halbleiterchips über zwei Bahnen von Bondpads des zwischengeschalteten Chips durch Drahtbonden verbunden werden, ohne die Dicke der gestapelten Chips der Halbleitervorrichtung zu erhöhen, selbst falls der zwischengeschaltete Chip gestapelt wird.
  • Zusätzlich zur vorangehenden Anordnung kann die Halbleitervorrichtung dieser Erfindung derart aufgebaut sein, dass: die Anzahl der auf dem zwischengeschalteten Chip vorgesehenen Verbindungsleitungen eine Mehrzahl ist und die Verbindungsleitungen derart angeordnet sind, dass diese einander nicht kreuzen.
  • Gemäß dieser Anordnung ist eine Mehrzahl von Verbindungsleitungen auf dem zwischengeschalteten Chip vorgesehen, so dass eine Mehrzahl von Elektroden des Halbleiterchips über die Verbindungsleitungen elektrisch mit einer Mehrzahl von Elektroden des Trägers oder eines weiteren Halbleiterchips verbunden werden können.
  • Zudem sind die entsprechenden Verbindungsleitungen derart angeordnet, dass diese einander nicht kreuzen, so dass es möglich wird, nachteilige Kurzschlüsse zu verhindern. Folglich ist es möglich, die elektrische Verbindung ohne Fehler herzustellen.
  • Zusätzlich zur vorangehenden Anordnung kann die Halbleitervorrichtung dieser Erfindung derart aufgebaut sein, so dass eine Reihenfolge, in der die ersten Bondpads positioniert sind, verschieden ist von einer Reihenfolge, in der die zweiten Bondpads, welche mit den ersten Bondpads über Verbindungsleitungen verbunden sind, positioniert sind.
  • Gemäß dieser Anordnung sind die ersten Bondpads und die diesen entsprechenden zweiten Bondpads hinsichtlich einer Reihenfolge verschieden voneinander, so dass eine Reihenfolge, in der die mit den ersten Bondpads verbundenen ersten Elektroden positioniert sind, verschieden sein kann von einer Reihenfolge, in der die mit den zweiten Bondpads verbundenen externen Elektroden positioniert sind. Somit können die Elektroden des Halbleiterchips, der an einer im Vergleich zum zwischengeschalteten Chip in der Stapelrichtung höher gelegenen Position angeordnet ist, mit einer Elektrode des Trägers oder eines weiteren Halbleiterchips elektrisch verbunden werden, wobei die Elektrode an einer im Vergleich zum zwischengeschalteten Chip tiefer gelegenen Position angeordnet ist. Somit ist es nicht erforderlich, die Leitungen des Trägers derart zu gestalten, dass diese den jeweiligen Halbleiterchips entsprechen, so dass es möglich ist, den Träger auf einfachere Weise zu gestalten und herzustellen.
  • Zusätzlich zur vorangehenden Anordnung kann die Halbleitervorrichtung gemäß dieser Erfindung derart aufgebaut sein, dass: ein oder mehrere zusätzliche Bondpads auf der Verbindungsleitung des zwischengeschalteten Chips vorgesehen sind und zwischen dem ersten Bondpad und dem zweiten Bondpad positioniert sind, und zwei beliebige Bondpads aus dem ersten Bondpad, dem zweiten Bondpad und dem zusätzlichen Bondpad mittels Drahtbonden mit externen Elektroden verbunden sind.
  • Gemäß dieser Anordnung sind die ersten Bondpads und die zusätzlichen Bondpads durch Leitungen miteinander verbunden, und die zusätzlichen Bondpads und die zweiten Bondpads sind ebenso über die Leitungen miteinander verbunden. Zusätzlich können beliebige zwei Bahnen der Bahnen der ersten, zweiten und zusätzlichen Bondpads zur Herstellung der Verbindung mit den externen Elektroden verwendet werden.
  • Falls ein Halbleiterchip mit einer bestimmten Größe auf dem zwischengeschalteten Chip bereitgestellt wird, ist es möglich, die zweiten Bondpads mit Elektroden des Halbleiterchips zu verbinden, und es ist möglich die ersten Bondpads mit Elektroden zu verbinden, die auf einer tiefer gelegenen Ebene positioniert sind. Falls zudem ein Halbleiterchip mit einer anderen Größe auf dem zwischengeschalteten Chip bereitgestellt wird, ist es möglich, weitere Bondpads mit Elektroden des Halbleiterchips zu verbinden, und es ist möglich die ersten Bondpads mit den auf einer tieferen Ebene positionierten Elektroden zu verbinden. Somit ist es möglich, Halbleiterchips mit verschiedenen Größen auf demselben zwischengeschalteten Chip einschließlich des ersten, zweiten und zusätzlichen Bondpads bereitzustellen.
  • Auf diese Weise wird die Anordnung des zwischengeschalteten Chips weniger von dem Halbleiterchip beeinflusst, so dass es möglich wird zu verhindern, dass die Ausbeute des Drahtbondschrittes abnimmt, wodurch gestapelte Halbleiterchips freier miteinander kombiniert werden können.
  • Zusätzlich zur vorangehenden Anordnung kann die Halbleitervorrichtung gemäß dieser Erfindung derart aufgebaut sein, dass: die Anzahl der auf dem zwischengeschalteten Chip, der die ersten, zweiten und zusätzlichen Bondpads aufweist, vorgesehenen Verbindungsleitungen eine Mehrzahl ist, und die Verbindungsleitungen derart angeordnet sind, dass diese einander nicht kreuzen.
  • Gemäß dieser Anordnung sind die Mehrzahl von Verbindungsleitungen derart vorgesehen, dass eine Mehrzahl der Elektroden des Halbleiterchips mit einer Mehrzahl von Elektroden des Trägers oder eines weiteren Halbleiterchips über die Verbindungsleitungen elektrisch verbunden werden können, selbst falls der zwischengeschaltete Chip mit den ersten, zweiten und zusätzlichen Bondpads verwendet wird.
  • Zudem sind die Verbindungsleitungen derart angeordnet, dass diese einander nicht kreuzen, so dass es möglich wird, die elektrische Verbindung ohne Fehler herzustellen.
  • Zusätzlich zur vorangehenden Anordnung kann die Halbleitervorrichtung gemäß dieser Erfindung derart aufgebaut sein, dass wenigstens zwei Reihenfolgen aus (i) einer Reihenfolge, in der die ersten Bondpads angeordnet sind (ii) einer Reihenfolge, in der die mit den ersten Bondpads über die Verbindungsleitungen verbundenen zweiten Bondpads angeordnet sind, und (iii) einer Reihenfolge, in der die mit den zweiten Bondpads über die Verbindungsleitungen verbundenen zusätzlichen Bondpads angeordnet sind, verschieden voneinander sind.
  • Gemäß dieser Anordnung sind wenigstens zwei Reihenfolgen aus (i) der Reihenfolge, in der die ersten Bondpads angeordnet sind, (ii) der Reihenfolge, in der die zweiten Bondpads angeordnet sind, und (iii) der Reihenfolge, in der die zusätzlichen Bondpads angeordnet sind, verschieden voneinander, so dass wenigstens zwei Reihenfolgen aus (a) einer Reihenfolge, in der die mit den ersten Bondpads verbundenen externen Elektroden angeordnet sind, (b) einer Reihenfolge, in der die mit den zweiten Bondpads verbundenen externen Elektroden angeordnet sind, und (c) einer Reihenfolge, in der die mit den zusätzlichen Bondpads verbundenen externen Elektroden angeordnet sind, verschieden voneinander sein können.
  • Falls auf dem zwischengeschalteten Chip eine Mehrzahl von Halbleiterchips mit verschiedenen Bondpad-Anordnungen bereitgestellt werden, können Elektroden des Halbleiterchips, die an einer im Vergleich zum zwischengeschalteten Chip in einer Stapelrichtung höher gelegenen Position vorgesehen sind, elektrisch mit Elektroden des Trägers oder eines weiteren Halbleiterchips, die an einer im Vergleich zum zwischengeschalteten Chip tiefer gelegenen Position angeordnet sind, elektrisch verbunden werden.

Claims (15)

  1. Halbleitervorrichtung, in der wenigstens zwei Halbleiterchips (1, 2) mit einer nach außen führenden Elektrode (15) auf einem Träger (4) übereinander gestapelt sind, umfassend: einen zwischengeschalteten Chip (3), auf dem eine oder mehrere Verbindungsleitungen (7) ausgebildet sind, wobei: der zwischengeschaltete Chip keine funktionellen Elemente, abgesehen von der darauf ausgebildeten Verbindungsleitung, aufweist, die nach außen führende Elektrode (15), welche auf wenigstens einem der Halbleiterchips (1) ausgebildet ist, mit der Verbindungsleitung (7) des zwischengeschalteten Chips (3) durch Drahtbonden verbunden ist und die nach außen führende Elektrode, welche mit der Verbindungsleitung (7) verbunden und auf dem Halbleiterchip (1) vorgesehen ist, elektrisch über die Verbindungsleitung (7) mit einer Elektrode (6) einer auf dem Träger (4) oder einem weiteren der Halbleiterchips (2) vorgesehenen Leitung verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der zwischengeschaltete Chip (3) aus einem Wafer gebildet ist, der aus demselben Material besteht und denselben Aufbau aufweist wie ein für den Halbleiterchip (1) verwendeter Wafer.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Halbleiterchip (1) mit einem Oberflächenschutzfilm bedeckt ist, so dass die nach außen führende Elektrode (15) unbedeckt verbleibt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei wenigstens einer der Halbleiterchips (1) in einer Stapelrichtung an einer über dem zwischengeschalteten Chip (3) liegenden Position gestapelt ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die eine oder mehreren Verbindungsleitungen (7), welche auf dem zwischengeschalteten Chip (3) vorgesehen sind, beinhalten: ein oder mehrere erste Bondpads (35a), die mittels Drahtbonden elektrisch mit externen Elektroden verbunden sind, wobei die externen Elekt roden an einer in der Stapelrichtung tiefer gelegenen Position als der zwischengeschaltete Chip (3) vorgesehen sind; und ein oder mehrere zweite Bondpads (35b), die elektrisch mittels Drahtbonden mit Elektroden verbunden sind, wobei die Elektroden in der Stapelrichtung an einer höheren Position als der zwischengeschaltete Chip (3) vorgesehen sind.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der zwischengeschaltete Chip (3) und wenigstens einer der Halbleiterchips (1) auf dem Träger (4) oder einem weiteren der Halbleiterchips (2) Seite an Seite liegend gestapelt sind.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die auf dem zwischengeschalteten Chip (3) vorgesehene eine oder mehreren Verbindungsleitungen (7) beinhalten: ein oder mehrere erste Bondpads (35a), die elektrisch mittels Drahtbonden mit externen Elektroden verbunden sind und an einer in der Stapelrichtung tiefer liegenden Position als der zwischengeschaltete Chip (3) vorgesehen sind; und ein oder mehrere zweite Bondpads (35b), die elektrisch mittels Drahtbonden mit Elektroden verbunden sind, wobei die Elektroden auf dem Halbleiterchip (1) angeordnet sind, der seitlich zum zwischengeschalteten Chip (3) positioniert ist.
  8. Halbleitervorrichtung nach Anspruch 5 oder 7, wobei die Anzahl auf dem zwischengeschalteten Chip (3) vorgesehenen Verbindungsleitungen (7) eine Mehrzahl ist und die Verbindungsleitungen (7) derart angeordnet sind, dass diese einander nicht kreuzen.
  9. Halbleitervorrichtung nach Anspruch 8, wobei jede der Verbindungsleitungen (7) ein erstes Bondpad (35a) mit einem entsprechenden zweiten Bondpad (35b) verbindet, wobei wenigstens ein erstes Bondpad (35a) entlang einer ersten Seite des zwischengeschalteten Chips (3) angeordnet und mit einem entsprechenden zweiten Bondpad (35b) verbunden ist, das entlang einer Seite des oberen Chips (1), die nicht nächst benachbart zur ersten Seite des zwischengeschalteten Chips (3) ist, angeordnet ist.
  10. Halbleitervorrichtung nach Anspruch 5 oder 7, wobei: ein oder mehrere zusätzliche Bondpads (35c) auf der Verbindungsleitung (7) des zwischengeschalteten Chips (3) vorgesehen sind und zwischen dem ersten Bondpad (35a) und dem zweiten Bondpad (35b) positioniert sind, und zwei beliebige Bondpads aus dem ersten Bondpad (35a), dem zweiten Bondpad (35b), und dem zusätzlichen Bondpad (35c) mittels Drahtbonden mit externen Elektroden verbunden sind.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die Anzahl von Verbindungsleitungen (7) auf dem zwischengeschalteten Chip (3) eine Mehrzahl ist und die Verbindungsleitungen (7) derart positioniert sind, dass diese einander nicht kreuzen.
  12. Halbleitervorrichtung nach Anspruch 11, wobei jede der Verbindungsleitungen (7) ein erstes Bondpad (35a) mit einem entsprechenden zweiten Bondpad (35b) verbindet, wobei wenigstens ein erstes Bondpad (35a) entlang einer ersten Seite des zwischengeschalteten Chips (3) angeordnet und mit einem entsprechenden zweiten Bondpad (35b) verbunden ist, welches entlang einer Seite des oberen Chips (1) positioniert ist, die nicht nächst benachbart zur ersten Seite des zwischengeschalteten Chips (3) liegt.
  13. Halbleitervorrichtung nach Anspruch 8, wobei jede der Verbindungsleitungen (7) ein erstes Bondpad (35a) mit einem entsprechenden zweiten Bondpad (35b) verbindet, wobei in Bezug auf wenigstens ein Paar benachbarter erster Bondpads (35a), die mit jedem des wenigstens einen Paars erster Bondpads (35a) über die Verbindungsleitungen (7) verbundenen zweiten Bondpads (35b) nicht benachbart sind.
  14. Halbleitervorrichtung nach Anspruch 11, wobei die Verbindungsleitungen (7) jedes zusätzliche Bondpad (35c) mit einem entsprechenden ersten Bondpad (35a) und mit einem entsprechenden zweiten Bondpad (35b) verbinden, wobei für wenigstens ein Paar benachbarter zusätzlicher Bondpads (35c), wenigstens (i) die mit jedem des wenigstens einen Paars zusätzlicher Bondpads (35c) über die Verbindungsleitungen (7) verbundenen ersten Bondpads (35a) oder (ii) die mit jedem des wenigstens einen Paars zusätzlicher Bondpads (35c) über die Verbindungsleitungen (7) verbundenen zweiten Bondpads (35b) nicht benachbart sind.
  15. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1 oder 2, umfassend: Ausbilden wenigstens einer der Halbleiterchips (1) unter Verwendung einer vorgegebenen Chipbildenden Vorrichtung; Ausbilden des zwischengeschalteten Chips (3) unter Verwendung der vorgegebenen Chipausbildenden Vorrichtung; Stapeln der Halbleiterchips (1) und des zwischengeschalteten Chips (3) auf den Träger; Verbinden der nach außen führenden Elektrode (15), die auf wenigstens einem der Halbleiterchips (1) vorgesehen ist, mit der Verbindungsleitung des zwischengeschalteten Chips (3) mittels Drahtbonden.
DE200460005760 2003-01-29 2004-01-26 Halbleitervorrichtung Expired - Lifetime DE602004005760T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003020971 2003-01-29
JP2003020971A JP4615189B2 (ja) 2003-01-29 2003-01-29 半導体装置およびインターポーザチップ

Publications (2)

Publication Number Publication Date
DE602004005760D1 DE602004005760D1 (de) 2007-05-24
DE602004005760T2 true DE602004005760T2 (de) 2008-01-10

Family

ID=32652876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200460005760 Expired - Lifetime DE602004005760T2 (de) 2003-01-29 2004-01-26 Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US6979905B2 (de)
EP (1) EP1443558B1 (de)
JP (1) JP4615189B2 (de)
KR (1) KR100750764B1 (de)
DE (1) DE602004005760T2 (de)
TW (1) TWI230992B (de)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098528B2 (en) * 2003-12-22 2006-08-29 Lsi Logic Corporation Embedded redistribution interposer for footprint compatible chip package conversion
JP3881658B2 (ja) * 2004-01-23 2007-02-14 沖電気工業株式会社 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
JP2006086149A (ja) * 2004-09-14 2006-03-30 Toshiba Corp 半導体装置
US8212367B2 (en) * 2004-11-10 2012-07-03 Sandisk Il Ltd. Integrated circuit die with logically equivalent bonding pads
KR100843137B1 (ko) * 2004-12-27 2008-07-02 삼성전자주식회사 반도체 소자 패키지
JP2006186053A (ja) * 2004-12-27 2006-07-13 Shinko Electric Ind Co Ltd 積層型半導体装置
US7508261B2 (en) * 2005-01-19 2009-03-24 Micro-Mobio, Inc. Systems of miniaturized compatible radio frequency wireless devices
TWI249831B (en) * 2005-02-21 2006-02-21 Touch Micro System Tech Chip type micro connector and method of packaging the sane
US20060289981A1 (en) * 2005-06-28 2006-12-28 Nickerson Robert M Packaging logic and memory integrated circuits
JP4703300B2 (ja) * 2005-07-20 2011-06-15 富士通セミコンダクター株式会社 中継基板及び当該中継基板を備えた半導体装置
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
KR100690922B1 (ko) 2005-08-26 2007-03-09 삼성전자주식회사 반도체 소자 패키지
JP2009510759A (ja) * 2005-09-30 2009-03-12 エヌエックスピー ビー ヴィ リードフレームベースのシステム−イン−パッケージデバイスにおけるファインピッチ配線
JP4268607B2 (ja) * 2005-09-30 2009-05-27 富士通マイクロエレクトロニクス株式会社 半導体装置に配設される中継部材及び半導体装置
KR100714917B1 (ko) * 2005-10-28 2007-05-04 삼성전자주식회사 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
JP2007142128A (ja) * 2005-11-18 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法
KR100648040B1 (ko) 2005-11-25 2006-11-23 삼성전자주식회사 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지
JP4930970B2 (ja) * 2005-11-28 2012-05-16 ルネサスエレクトロニクス株式会社 マルチチップモジュール
JP4707548B2 (ja) 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
JP4881620B2 (ja) * 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4726640B2 (ja) * 2006-01-20 2011-07-20 ルネサスエレクトロニクス株式会社 半導体装置
KR100728977B1 (ko) * 2006-02-24 2007-06-15 주식회사 하이닉스반도체 스택 패키지
JP4958257B2 (ja) * 2006-03-06 2012-06-20 オンセミコンダクター・トレーディング・リミテッド マルチチップパッケージ
JP4942020B2 (ja) * 2006-05-12 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
KR100800149B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 스택 패키지
US7615412B2 (en) 2006-09-18 2009-11-10 Faraday Technology Corp. System in package (SIP) integrated circuit and packaging method thereof
KR100813621B1 (ko) * 2006-10-03 2008-03-17 삼성전자주식회사 적층형 반도체 소자 패키지
TWI324817B (en) * 2006-12-20 2010-05-11 Advanced Semiconductor Eng Multiple chip package
US7518226B2 (en) * 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
JP5131812B2 (ja) * 2007-02-07 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8922028B2 (en) * 2007-02-13 2014-12-30 Advanced Semiconductor Engineering, Inc. Semiconductor package
US7911053B2 (en) * 2007-04-19 2011-03-22 Marvell World Trade Ltd. Semiconductor packaging with internal wiring bus
US7816154B2 (en) 2007-06-06 2010-10-19 Renesas Electronics Corporation Semiconductor device, a method of manufacturing a semiconductor device and a testing method of the same
JP5165404B2 (ja) * 2007-06-06 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置と半導体装置の製造方法及びテスト方法
KR100876868B1 (ko) 2007-06-19 2008-12-31 에스티에스반도체통신 주식회사 인터포저를 이용한 칩 크기 패키지 및 그 제조방법
KR101185886B1 (ko) * 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
US7972902B2 (en) * 2007-07-23 2011-07-05 Samsung Electronics Co., Ltd. Method of manufacturing a wafer including providing electrical conductors isolated from circuitry
TW200933868A (en) * 2008-01-28 2009-08-01 Orient Semiconductor Elect Ltd Stacked chip package structure
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5103245B2 (ja) * 2008-03-31 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US7687921B2 (en) * 2008-05-05 2010-03-30 Super Talent Electronics, Inc. High density memory device manufacturing using isolated step pads
US20090302483A1 (en) * 2008-06-04 2009-12-10 Himax Technologies Limited Stacked die package
JP2010010407A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 半導体記憶装置
JP2010034294A (ja) * 2008-07-29 2010-02-12 Nec Electronics Corp 半導体装置およびその設計方法
KR101024748B1 (ko) * 2008-12-15 2011-03-24 하나 마이크론(주) 서포터 칩을 갖는 반도체 패키지 및 그 제조 방법
KR20100117977A (ko) 2009-04-27 2010-11-04 삼성전자주식회사 반도체 패키지
JP5099714B2 (ja) * 2009-04-27 2012-12-19 ルネサスエレクトロニクス株式会社 マルチチップモジュール
US8237278B2 (en) 2009-11-16 2012-08-07 International Business Machines Corporation Configurable interposer
US8735735B2 (en) * 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US8653377B2 (en) * 2011-04-05 2014-02-18 Raytheon Company Microelectronic assemblies
JP2012222326A (ja) * 2011-04-14 2012-11-12 Elpida Memory Inc 半導体装置
KR20130028352A (ko) * 2011-09-09 2013-03-19 박병규 반도체 패키지 및 반도체 패키지 방법
KR101901324B1 (ko) 2011-10-25 2018-09-27 삼성전자주식회사 네 개의 채널들을 가진 반도체 패키지
CN103391093B (zh) * 2012-05-09 2018-10-19 恩智浦美国有限公司 可重构集成电路
JP5959097B2 (ja) 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
JP5968713B2 (ja) * 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
KR102053349B1 (ko) 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
KR102108325B1 (ko) * 2013-10-14 2020-05-08 삼성전자주식회사 반도체 패키지
CN104637911B (zh) * 2013-11-08 2019-07-05 恩智浦美国有限公司 具有路由基板的基于引线框架的半导体装置
JP2015177171A (ja) 2014-03-18 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6352447B2 (ja) * 2014-12-24 2018-07-04 ルネサスエレクトロニクス株式会社 半導体装置
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
WO2018058359A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Stacked chip package having substrate interposer and wirebonds
JP6761180B2 (ja) * 2016-12-28 2020-09-23 株式会社バッファロー 半導体装置
KR20190098132A (ko) * 2016-12-30 2019-08-21 인텔 코포레이션 와이어 본딩 애플리케이션들을 위한 패키지 구조체들에서의 인터포저 설계
CN112309875A (zh) * 2020-11-02 2021-02-02 南方电网科学研究院有限责任公司 一种芯片封装方法
CN112802834A (zh) * 2020-11-23 2021-05-14 西安微电子技术研究所 一种基于硅转接四层立体堆叠的SiP模块及制作方法
CN113410196A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种基于硅转接基板的prom与fpga集成结构及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US140110A (en) * 1873-06-24 Improvement in wagon-springs
US222339A (en) * 1879-12-02 Improvement in preserving and drawing fluids
JPS6094755A (ja) * 1983-10-29 1985-05-27 Toshiba Corp 半導体装置
JP2563652B2 (ja) * 1990-07-17 1996-12-11 株式会社東芝 半導体装置及びその製造方法
JPH0629458A (ja) 1992-07-09 1994-02-04 Mitsubishi Materials Corp 電気回路の実装構造およびその製造方法
JPH0645498A (ja) * 1992-07-22 1994-02-18 Nec Corp 半導体装置
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5789816A (en) 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
US6057598A (en) * 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
JP3437477B2 (ja) 1999-02-10 2003-08-18 シャープ株式会社 配線基板および半導体装置
JP2001059467A (ja) * 1999-08-20 2001-03-06 Mitsubishi Electric Corp 高圧燃料ポンプ
JP3415509B2 (ja) * 1999-09-28 2003-06-09 エヌイーシーマイクロシステム株式会社 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP3471270B2 (ja) * 1999-12-20 2003-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2001257307A (ja) 2000-03-09 2001-09-21 Sharp Corp 半導体装置
JP2002043503A (ja) * 2000-07-25 2002-02-08 Nec Kyushu Ltd 半導体装置
JP2002076250A (ja) * 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP2002217354A (ja) * 2001-01-15 2002-08-02 Shinko Electric Ind Co Ltd 半導体装置
JP2002359316A (ja) 2001-03-27 2002-12-13 Toshiba Corp 半導体チップ搭載基板及びそれを用いた半導体装置
JP2003023135A (ja) 2001-07-06 2003-01-24 Sharp Corp 半導体集積回路装置
JP2003347478A (ja) 2002-05-30 2003-12-05 Mitsubishi Electric Corp 配線基板及び半導体装置
TW562240U (en) 2003-01-27 2003-11-11 Walton Advanced Eng Inc Electronic package with bonding wire bridge chip
JP2005062240A (ja) 2003-08-13 2005-03-10 Fujitsu Ltd 音声応答システム

Also Published As

Publication number Publication date
EP1443558A1 (de) 2004-08-04
USRE41826E1 (en) 2010-10-19
KR100750764B1 (ko) 2007-08-20
EP1443558B1 (de) 2007-04-11
JP2004235352A (ja) 2004-08-19
JP4615189B2 (ja) 2011-01-19
TWI230992B (en) 2005-04-11
US20040150084A1 (en) 2004-08-05
KR20040070020A (ko) 2004-08-06
TW200425362A (en) 2004-11-16
DE602004005760D1 (de) 2007-05-24
US6979905B2 (en) 2005-12-27

Similar Documents

Publication Publication Date Title
DE602004005760T2 (de) Halbleitervorrichtung
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE69433736T2 (de) Mehrchipmodul
DE69732166T2 (de) In der mitte bestückte lötballgitter-packung
DE10234208B4 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE10231385B4 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE102008045744B4 (de) Halbleiterbaustein mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente und Verfahren zur Herstellung
DE19725464C2 (de) Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE112014001274T5 (de) Halbleitervorrichtung
DE112012004185T5 (de) Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
DE102007059162A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE112009001746T5 (de) Verpackung eines eingebetteten Chips und Verfahrensablauf unter Verwendung eines vorgeformten Trägers
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102005001851A1 (de) Mehrchippackung und Herstellungsverfahren
DE102005020972A1 (de) Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE112004002466B4 (de) Vorrichtung und Verfahren zur verbesserten Energieführung
DE10238781A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition