JP2006186053A - 積層型半導体装置 - Google Patents

積層型半導体装置 Download PDF

Info

Publication number
JP2006186053A
JP2006186053A JP2004376996A JP2004376996A JP2006186053A JP 2006186053 A JP2006186053 A JP 2006186053A JP 2004376996 A JP2004376996 A JP 2004376996A JP 2004376996 A JP2004376996 A JP 2004376996A JP 2006186053 A JP2006186053 A JP 2006186053A
Authority
JP
Japan
Prior art keywords
spacer
ground
semiconductor element
semiconductor device
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004376996A
Other languages
English (en)
Inventor
Hiroshi Murayama
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004376996A priority Critical patent/JP2006186053A/ja
Priority to KR1020050119309A priority patent/KR20060074829A/ko
Priority to EP05027679A priority patent/EP1675179A1/en
Priority to US11/320,306 priority patent/US20060138623A1/en
Publication of JP2006186053A publication Critical patent/JP2006186053A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 複数の半導体素子を、各半導体素子間にスペーサを介在させて積層した積層型半導体装置において、ボンディングワイヤに伴う電気的特性を改善し、且つ狭いピッチ化を実現する。
【解決手段】 配線基板（１）上に固着した下段半導体素子（２）と、該下段半導体素子上に固着された絶縁スペーサ（４）と、該絶縁スペーサ上に固着された、上面の全面又は部分的にグランド用導体面を有するグランド付スペーサ（１０）と、該グランド付スペーサ上に固着された上段半導体素子（５）と、前記下段半導体素子と前記配線基板と間、前記上段半導体素子と前記配線基板と間、及び前記グランド付スペーサのグランド用導体面と前記配線基板のグランド用端子との間をそれぞれ電気的に接続するボンディングワイヤ（３，６，１２）と、これらを封止する封止樹脂（７）とからなる。
【選択図】 図３

Description

本発明は、複数の半導体素子が積層された積層型半導体装置に関する。より詳細には、積層型半導体装置において、各半導体素子を接続するためのボンディングワイヤが長くなって電気的特性を低下させるのを防止し、積層型半導体装置の信頼性を向上させるのに有利な技術に関する。
従来、配線基板上に複数の半導体素子が積み重ねられた半導体装置は、積層型半導体装置又はスタック型半導体装置と呼ばれている（以下、本明細書では「積層型半導体装置」と称する）。この種の積層型半導体装置は、例えば、制御用のチップとメモリ用のチップ等の異なる機能を有する複数の半導体素子を混在させる場合、半導体装置のメモリ容量を増加させる場合等に、配線基板上に複数の半導体素子を積み重ねて１つの複合型半導体装置として構成したものである。
この種の積層型半導体装置は、小型で高密度な電子機器、例えば、携帯電話、デジタルカメラ等の電子機器、光学機器等の電子部品として好適に使用されている。
図１及び図２に従来の積層型半導体装置を示す。配線基板１の上面に下段半導体素子２を搭載し、この下段半導体素子２と配線基板１との間でボンディングワイヤ３により必要な電気的接続を行い、下段半導体素子２の上面にスペーサ４を配置し、このスペーサ３上に上段半導体素子５を搭載し、この上段半導体素子５と配線基板１との間でボンディングワイヤ６により必要な電気的接続を行った後、半導体素子２、５、スペーサ４、ボンディングワイヤ３、６、等をモールド樹脂７で封止して、積層型半導体装置を完成させる。
本発明に関連する先行技術として、特許文献１には、積層型半導体装置において、ボンディングワイヤ同士が短絡する危険性を低減するために、配線中継部材を用いている。
即ち、特許文献１に開示されている積層型半導体装置は、配線基板の上に下段半導体素子を固着し、その上に配線中継部材を固着し、更にその上に上段半導体素子を固着している。そして、配線基板と下段半導体素子とを第１ボンディングワイヤで接続し、上段半導体素子と配線中継部材とを第２ボンディングワイヤで接続し、更に配線中継部材と配線基板とを第３ボンディングワイヤで接続し、これらの第１〜第３ボンディングワイヤを樹脂で封止している。
他の関連する先行技術として、特許文献２には、半導体素子を複数個積み重ねて、１つの半導体パッケージに封入する構造を有し、少なくとも１つの半導体素子がワイヤボンディングによる金線を介して、半導体素子間及び半導体パッケージ外部と接続されている積層型半導体装置の製造方法が開示されている。これによると、金線により接続された半導体素子の入出力端子及びワイヤボンディング干渉区域を除いた半導体素子機能面全面に金線のループの最高点よりも、高さのあるスペーサが形成されている。
特開２００２−２１７３５４号公報 特開２００４−１５８７４７号公報
上述のように、図１及び図２に示した従来の積層型半導体装置、或いは特許文献１及び２に開示されている積層型半導体装置においては、積み重ねる複数の半導体素子同士の間にスペーサ或いは配線中継部材を介在させることにより、半導体素子相互間、或いはボンディングワイヤ相互間の交錯等による短絡の危険性を回避するようにしている。
しかしながら、図１及び図２に示した従来技術或いは特許文献１又は２に開示されている先行技術に係る積層型半導体装置では、半導体素子同士の間にスペーサや配線中継部材を配置しているので、ボンディングワイヤの交錯等による短絡の危険性を低下させることができるものの、各半導体素子を接続するためのボンディングワイヤが長くなって、必要なボンディングワイヤをグランド用の接続端子等に接続させるための配線引き回し等が煩雑となり、また、ボンディングワイヤによる電気的特性を向上するのが難しいという問題があった。
そこで、本発明では、複数の半導体素子を、各半導体素子間にスペーサを介在させて積層した積層型半導体装置において、ボンディングワイヤに伴う電気的特性を改善し、且つ狭いピッチ化を実現することのできる積層型半導体装置を提供することを課題とする。
上記の課題を達成するために、本発明によれば、配線基板と、該配線基板上に固着した下段半導体素子と、該下段半導体素子上に固着された絶縁スペーサと、該絶縁スペーサ上に固着された、少なくとも上面の全面又は一部の領域にグランド用導体面を有するグランド付スペーサと、該グランド付スペーサ上に固着された上段半導体素子と、前記下段半導体素子と前記配線基板と間を電気的に接続する第１ボンディングワイヤと、前記上段半導体素子と前記配線基板と間を電気的に接続する第２ボンディングワイヤと、前記グランド付スペーサのグランド用導体面と前記配線基板のグランド用端子との間を電気的に接続する第３ボンディングワイヤと、前記第１〜第３ボンディングワイヤを封止する封止樹脂と、からなる積層型半導体装置が提供される。
本発明では、このように、積層型半導体装置において、配線基板上に積層する複数の半導体素子の間にスペーサを介在させるだけでなく、グランド付スペーサをも介在させ、グランド付スペーサのグランド用導体面と配線基板のグランド用端子との間を第３ボンディングワイヤによって電気的な接続を行っているので、スペーサによって下段半導体素子と上段半導体素子との間隔を確保してボンディングワイヤの引き回しスペースを確保できると共に、上段半導体素子と最も下の位置にある配線基板との間を電気的に接続する第２ボンディングワイヤの本数を減らすことができ、全体としてボンディングワイヤの長さを減少させることができ、また、ボンディングワイヤ相互間の短絡の危険性を減少することができ、ボンディングワイヤによる接続に伴う電気的特性の向上を図ることができる。
前記グランド付スペーサは、絶縁板の表面に互いに分離された複数の金属面が形成され、これらの複数の金属面は前記グランド用導体面の他に、電源用導体パターンを含み、前記上段半導体素子の電源端子と該グランド付スペーサの電源用導体パターンとの間を第４ボンディングワイヤにて電気的に接続し、前記グランド付スペーサの電源用導体パターンと前記配線基板の電源用端子との間を第５ボンディングワイヤにて電気的に接続することを特徴とする。
このように、第４ボンディングワイヤ及び第５ボンディングワイヤにより、上段半導体素子の電源端子とグランド付スペーサ上の電源用導体パターンとの間、及びこのグランド付スペーサ上の電源用導体パターンと配線基板の電源用端子との間をそれぞれ電気的に接続することにより、前述の第２ボンディングワイヤの本数を更に減らすことができ、全体としてのボンディングワイヤの長さを更に減少させ、電気的特性の向上に寄与することができる。
更に、前記グランド付スペーサは、更に、信号用導体パターンを含み、前記上段半導体素子の信号端子と該グランド付スペーサの信号用導体パターンとの間を第６ボンディングワイヤにて電気的に接続し、前記グランド付スペーサの信号用導体パターンと前記配線基板の信号用端子との間を第７ボンディングワイヤにて電気的に接続する。
このように、第６ボンディングワイヤ及び第７ボンディングワイヤにより、上段半導体素子の信号端子とグランド付スペーサ上の信号用導体パターンとの間、及びこのグランド付スペーサ上の信号用導体パターンと配線基板の信号用端子との間をそれぞれ電気的に接続することにより、前述の場合と同様、第２ボンディングワイヤの本数を更に減らすことができ、全体としてのボンディングワイヤの長さを更に減少させ、電気的特性の向上に寄与することができる。
更に、前記グランド付スペーサは、セラミック材料からなる板状体に金属導体面が形成されたものであることを特徴とする。
以下、添付図面を参照して本発明の実施形態を詳細に説明する。
図３及び図４は本発明の第１実施形態に係る積層型半導体装置を示す。配線基板１の上面の素子搭載領域に例えば接着剤８等を使用して下段半導体素子２が固着され、この下段半導体素子２と配線基板１との間でボンディングワイヤ３により必要な電気的接続が行われる。
この下段半導体素子２の信号用等の電極や端子類は、半導体素子２の上面の周囲領域に集中的に配置されており、半導体素子２の上面の中央領域に、ボンディングワイヤ３のループ等の間隔を確保するためのセラミック等の絶縁材料からなるスペーサ４が固着される。したがって、このスペーサ４は下段半導体素子２の平面状領域面積より小さい面積の矩形板状体で、このスペーサ４上に搭載するものが上述のボンディングワイヤ３のループと干渉させない程度の厚さを有する。
このスペーサ４上には板状のグランド付スペーサ１０が固着される。このグランド付スペーサ１０は、セラミック等の絶縁材料からなる板状体の表面にグランド用導体面が形成されたものである。この第１実施形態では、グランド付スペーサ１０の上面に全面にわたってグランド導体面１０ａが形成されている。
グランド付スペーサ１０の上面には、上段半導体素子５が固着される。この半導体素子５は裏面にグランド用接続部を有するもので、半導体素子５がグランド付スペーサ１０上に導電性の接着剤等（図示せず））を使用して搭載されると同時に、半導体素子５がグランド付スペーサ１０上のグランド導体面１０ａに電気的に接続され、半導体素子５の接地を確保することができる。
一方、上段半導体素子５はその信号用の電極端子等がボンディングワイヤ６により配線基板１の信号用パッド等の端子にとの間の必要な電気的接続が行われる。また、グランド付スペーサ１０の上面のグランド導体面１０ａと配線基板１のグランド用端子部との間はボンディングワイヤ１２により電気的に接続され、接地が確保される。この場合において、ボンディングワイヤ１２はグランド導体面１０ａの縁部からその直ぐ下方にある配線基板１の部分に接続することができるので、比較的短い長さとすることができる。
その後、半導体素子２、５、スペーサ４、グランド付スペーサ１０及びボンディングワイヤ３、６、１２がモールド樹脂７により一体的に封止されて、第１実施形態に係る積層型半導体装置が完成される。
図５及び図６は本発明の第２実施形態に係る積層型半導体装置を示す。第１実施形態と相違する点のみを説明すると、第１実施形態では、グランド付スペーサ１０の上面が全面にわたってグランド導体面１０ａが形成されていたが、この第２実施形態では、グランド付スペーサ１０の上面に、複数の金属導体面が形成されている。
即ち、図６の平面図において、グランド付スペーサ１０の上面は、上段半導体素子５の搭載領域５ａを含む大部分の領域（斜線で示す）にグランド導体面１０ａが形成され、上段半導体素子５の搭載領域５ａの両側に導体が形成されていない領域１４があり、これらの領域の内部に、必要の本数の信号用導体パターン１０ｂが形成されている。
そして、グランド付スペーサ１０の上面に固着された上段半導体素子５の信号用電極とグランド付スペーサ１０の信号用導体パターン１０ｂとの間がボンディングワイヤ１６により電気的に接続される。更に、これらのグランド付スペーサ１０の信号用導体パターン１０ｂと配線基板１の信号用端子部との間がボンディングワイヤ１８により電気的に接続され、信号線の接続回路が確保される。この場合において、ボンディングワイヤ１６は上段半導体素子５の周辺部に設けられた信号用電極とその直ぐ下方の位置にあるグランド付スペーサ１０の信号用導体パターン１０ｂとの間で接続され、ボンディングワイヤ１６はグランド付スペーサ１０の信号用導体パターン１０ｂの縁部とその直ぐ下方の位置にある配線基板１の信号用端子との間で接続することができるので、これらのボンディングワイヤの長さを比較的短くすることができる。
なお、上段半導体素子５の電源用の電極、或いは他の信号用電極は、第１実施形態の場合と同様、上段半導体素子５から直接ボンディングワイヤ６を介して回路基板１側と電気的な接続が行われる。
これらの半導体素子２、５、スペーサ４、グランド付スペーサ１０及びボンディングワイヤ３、６、１２、１６、１８がモールド樹脂７により一体的に封止される点は第１実施形態に係る積層型半導体装置の場合と同様である。
なお、第２実施形態においては、グランド付スペーサ１０の上面にグランド用導体面１０ａに加えて、信号用の導体パターン１０ｂを形成しておき、上段半導体素子５の信号用電極との電気的接続をこれらの導体パターン１０ｂを介して行ったが、これらの信号用の導体パターン１０ｂの代わりに、又はこれらのこれらの信号用の導体パターン１０ｂに更に加えて、グランド付スペーサ１０の上面に電源用の導体パターンを形成しておき、上段半導体素子５の電源用端子との電気的接続をこれらの導体パターンを介して行うことも可能である。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
以上説明したように、本発明によれば、積層型半導体装置において、配線基板上に積層する複数の半導体素子の間にスペーサを介在させるだけでなく、グランド付スペーサをも介在させ、グランド付スペーサのグランド用導体面と配線基板のグランド用端子との間を別のボンディングワイヤによって電気的な接続を行っているので、スペーサによって下段半導体素子と上段半導体素子との間隔を確保してボンディングワイヤの引き回しスペースを確保できるだけでなく、全体としてボンディングワイヤの長さを減少させ、ボンディングワイヤ同士の短絡の危険性を減少し、電気的特性の向上した積層型半導体素子を得ることができる。
従来の積層型半導体装置の断面図である。 従来の積層型半導体装置の平面図である。 本発明の第１実施形態に係る積層型半導体装置の断面図である。 本発明の第１実施形態に係る積層型半導体装置の平面図である。 本発明の第２実施形態に係る積層型半導体装置の断面図である。 本発明の第２実施形態に係る積層型半導体装置の平面図である。
符号の説明
１ 配線基板
２ 下段半導体素子
３、６ ボンディングワイヤ
４ スペーサ
５ 上段半導体素子
７ 封止樹脂
１０ グランド付スペーサ
１２、１４、１６、１８ ボンディングワイヤ

Claims (4)

  1. 配線基板と、該配線基板上に固着した下段半導体素子と、該下段半導体素子上に固着された絶縁スペーサと、該絶縁スペーサ上に固着された、少なくとも上面の全面又は一部の領域にグランド用導体面を有するグランド付スペーサと、該グランド付スペーサ上に固着された上段半導体素子と、前記下段半導体素子と前記配線基板と間を電気的に接続する第１ボンディングワイヤと、前記上段半導体素子と前記配線基板と間を電気的に接続する第２ボンディングワイヤと、前記グランド付スペーサのグランド用導体面と前記配線基板のグランド用端子との間を電気的に接続する第３ボンディングワイヤと、前記第１〜第３ボンディングワイヤを封止する封止樹脂と、からなる積層型半導体装置。
  2. グランド付スペーサは、絶縁板の表面に互いに分離された複数の金属面が形成され、これらの複数の金属面は前記グランド用導体面の他に、電源用導体パターンを含み、前記上段半導体素子の電源端子と該グランド付スペーサの電源用導体パターンとの間を第４ボンディングワイヤにて電気的に接続し、前記グランド付スペーサの電源用導体パターンと前記配線基板の電源用端子との間を第５ボンディングワイヤにて電気的に接続することを特徴とする請求項１に記載の積層型半導体装置。
  3. グランド付スペーサは、更に、信号用導体パターンを含み、前記上段半導体素子の信号端子と該グランド付スペーサの信号用導体パターンとの間を第６ボンディングワイヤにて電気的に接続し、前記グランド付スペーサの信号用導体パターンと前記配線基板の信号用端子との間を第７ボンディングワイヤにて電気的に接続することを特徴とする請求項１又は２に記載の積層型半導体装置。
  4. グランド付スペーサは、セラミック材料からなる板状体に金属導体面が形成されたものであることを特徴とする請求項１〜３のいずれか１項記載の積層型半導体装置。
JP2004376996A 2004-12-27 2004-12-27 積層型半導体装置 Pending JP2006186053A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004376996A JP2006186053A (ja) 2004-12-27 2004-12-27 積層型半導体装置
KR1020050119309A KR20060074829A (ko) 2004-12-27 2005-12-08 적층형 반도체 장치
EP05027679A EP1675179A1 (en) 2004-12-27 2005-12-16 Stacked-type semiconductor device
US11/320,306 US20060138623A1 (en) 2004-12-27 2005-12-27 Stacked-type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004376996A JP2006186053A (ja) 2004-12-27 2004-12-27 積層型半導体装置

Publications (1)

Publication Number Publication Date
JP2006186053A true JP2006186053A (ja) 2006-07-13

Family

ID=35734988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004376996A Pending JP2006186053A (ja) 2004-12-27 2004-12-27 積層型半導体装置

Country Status (4)

Country Link
US (1) US20060138623A1 (ja)
EP (1) EP1675179A1 (ja)
JP (1) JP2006186053A (ja)
KR (1) KR20060074829A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141059A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp 半導体装置
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683460B2 (en) 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
DE102006044836B4 (de) * 2006-09-22 2012-08-30 Infineon Technologies Ag Module mit einem Abschirm- und/oder Wärmeableitungselement und Verfahren zu ihrer Herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340081A (ja) * 1995-06-14 1996-12-24 Matsushita Electron Corp 半導体装置とその製造方法
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2004022996A (ja) * 2002-06-19 2004-01-22 Mitsui Chemicals Inc 半導体チップの積層方法
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2004140294A (ja) * 2002-10-21 2004-05-13 Shinko Electric Ind Co Ltd スペーサの形成方法及び半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4995591A (ja) * 1973-01-12 1974-09-10
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
US6437446B1 (en) * 2000-03-16 2002-08-20 Oki Electric Industry Co., Ltd. Semiconductor device having first and second chips
FR2812453B1 (fr) * 2000-07-25 2004-08-20 3D Plus Sa Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions , dispositif ainsi obtenu et procede d'obtention de celui- ci
JP2002076250A (ja) * 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP2002134685A (ja) * 2000-10-26 2002-05-10 Rohm Co Ltd 集積回路装置
JP2002217354A (ja) * 2001-01-15 2002-08-02 Shinko Electric Ind Co Ltd 半導体装置
JP2004158747A (ja) * 2002-11-08 2004-06-03 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
US7479407B2 (en) * 2002-11-22 2009-01-20 Freescale Semiconductor, Inc. Digital and RF system and method therefor
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
US20040245651A1 (en) * 2003-06-09 2004-12-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340081A (ja) * 1995-06-14 1996-12-24 Matsushita Electron Corp 半導体装置とその製造方法
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2004022996A (ja) * 2002-06-19 2004-01-22 Mitsui Chemicals Inc 半導体チップの積層方法
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2004140294A (ja) * 2002-10-21 2004-05-13 Shinko Electric Ind Co Ltd スペーサの形成方法及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141059A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp 半導体装置
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
US9087710B2 (en) 2009-02-25 2015-07-21 Ps4 Luxco S.A.R.L. Semiconductor device with stacked semiconductor chips

Also Published As

Publication number Publication date
KR20060074829A (ko) 2006-07-03
EP1675179A1 (en) 2006-06-28
US20060138623A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4071914B2 (ja) 半導体素子及びこれを用いた半導体装置
US9847282B2 (en) Semiconductor device
US8466564B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
JP2001044362A (ja) 半導体装置の実装構造および実装方法
JP3832170B2 (ja) マルチベアチップ実装体
US20060138623A1 (en) Stacked-type semiconductor device
US20090057917A1 (en) Semiconductor device
JP2008124072A (ja) 半導体装置
JP2020025076A (ja) モジュール
JP5404454B2 (ja) 半導体装置及び半導体装置の製造方法
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP2010183100A (ja) 半導体増幅器
JP3090115B2 (ja) 半導体装置およびその製造方法
JP4545537B2 (ja) 半導体装置及び半導体装置ユニット
JP3096536B2 (ja) 混成集積回路
JP2009004528A (ja) 半導体装置
JP2009141229A (ja) 半導体装置およびその製造方法
JP4384143B2 (ja) Ｉｃチップ積層構造を有する電子機器用モジュール
JP2007103391A (ja) 半導体増幅器
JP2010027856A (ja) 半導体装置
JP2001298039A (ja) 半導体装置
JP2008311379A (ja) 半導体装置
JP4480418B2 (ja) 配線基板
JP3645701B2 (ja) 半導体装置
JP2758322B2 (ja) 電子部品搭載用回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019