JP3096536B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP3096536B2 JP3096536B2 JP6673893A JP6673893A JP3096536B2 JP 3096536 B2 JP3096536 B2 JP 3096536B2 JP 6673893 A JP6673893 A JP 6673893A JP 6673893 A JP6673893 A JP 6673893A JP 3096536 B2 JP3096536 B2 JP 3096536B2
- Authority
- JP
- Japan
- Prior art keywords
- copper plate
- fixed
- copper
- switching element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、混成集積回路に関し、
特にインバータ回路等のパワー回路を実装した大電流用
の混成集積回路に関する。
特にインバータ回路等のパワー回路を実装した大電流用
の混成集積回路に関する。
【０００２】
【従来の技術】従来、混成集積回路としては、セラミッ
クス基板をベースにしたものが多く使用されてきたが、
セラミックス基板上に形成される回路パターンは貴金属
ペーストによって形成されるためにそのシート抵抗が大
きいことおよびセラミックス基板の熱伝導性の悪いこと
から大電流タイプの混成集積回路としては不向きとなっ
ており、近年の大電流タイプの混成集積回路は金属基
板、例えばアルミニウム、銅ベースの基板上に絶縁樹脂
層を介して形成された銅箔パターン上にパワー回路を構
成する部品が実装されている。すなわち、パワー回路部
品は銅等の金属片（ヒートシンク）上に実装されて基板
上に実装され、外部回路と接続するための複数のパワー
用の外部リード端子は基板上の所定位置に半田付けされ
る構造となっている。かかる、大電流用の混成集積回路
としては特開昭６３−３０２５３０号公報、特開昭６４
−２５５５４号公報および特開昭６４−５０９２号公報
に記載されている。
クス基板をベースにしたものが多く使用されてきたが、
セラミックス基板上に形成される回路パターンは貴金属
ペーストによって形成されるためにそのシート抵抗が大
きいことおよびセラミックス基板の熱伝導性の悪いこと
から大電流タイプの混成集積回路としては不向きとなっ
ており、近年の大電流タイプの混成集積回路は金属基
板、例えばアルミニウム、銅ベースの基板上に絶縁樹脂
層を介して形成された銅箔パターン上にパワー回路を構
成する部品が実装されている。すなわち、パワー回路部
品は銅等の金属片（ヒートシンク）上に実装されて基板
上に実装され、外部回路と接続するための複数のパワー
用の外部リード端子は基板上の所定位置に半田付けされ
る構造となっている。かかる、大電流用の混成集積回路
としては特開昭６３−３０２５３０号公報、特開昭６４
−２５５５４号公報および特開昭６４−５０９２号公報
に記載されている。
【０００３】
【発明が解決しようとする課題】従来構造の大電流用混
成集積回路では上記したように外部回路と接続するため
の各リード端子が半田層を介して基板上に固着される構
造であるため、以下の不具合がある。すなわち、 半田層自体の電気抵抗値が大きいために電流損失を起
し発熱量が増加する。
成集積回路では上記したように外部回路と接続するため
の各リード端子が半田層を介して基板上に固着される構
造であるため、以下の不具合がある。すなわち、 半田層自体の電気抵抗値が大きいために電流損失を起
し発熱量が増加する。
【０００４】電流出力径路の導電路上に半田層を介し
て外部リード端子が固着される場合、半田層表面が酸化
したとき経時変化に伴って半田層が劣化し、信頼性面で
著しく低下するという問題があった。 基板上に各リード端子を半田固着するための専用のラ
ンド（パッド）を形成しなければならず基板サイズを小
型化する場合の弊害となり、大電流用の混成集積回路自
体のサイズを小型化にすることができない。
て外部リード端子が固着される場合、半田層表面が酸化
したとき経時変化に伴って半田層が劣化し、信頼性面で
著しく低下するという問題があった。 基板上に各リード端子を半田固着するための専用のラ
ンド（パッド）を形成しなければならず基板サイズを小
型化する場合の弊害となり、大電流用の混成集積回路自
体のサイズを小型化にすることができない。
【０００５】また、金属基板上にインバータ回路を形成
し、そのインバータ回路の各スイッチング手段を図３に
示す如く、パラレルに接続し、電流量を例えば１００Ａ
以上のハイパワーインバータ用の混成集積回路では、各
スイッチング素子と導電路とを接続するワイヤ配線がパ
ターン設計上どうしても長くなるものが生じる。そのた
め、 ワイヤ配線が長くなったものは、ワイヤ配線自体の抵
抗およびインダクタンス成分が増加し、スイッチング素
子のスイッチングノイズを増加させてスイッチング素子
を誤動作させる問題があった。
し、そのインバータ回路の各スイッチング手段を図３に
示す如く、パラレルに接続し、電流量を例えば１００Ａ
以上のハイパワーインバータ用の混成集積回路では、各
スイッチング素子と導電路とを接続するワイヤ配線がパ
ターン設計上どうしても長くなるものが生じる。そのた
め、 ワイヤ配線が長くなったものは、ワイヤ配線自体の抵
抗およびインダクタンス成分が増加し、スイッチング素
子のスイッチングノイズを増加させてスイッチング素子
を誤動作させる問題があった。
【０００６】ワイヤ配線の長さが異なることにより、
パラレルに接続された各スイッチング素子に流れる電流
量が異なるため、ワイヤ配線が短いスイッチング素子に
はスイッチング素子の定格以上の過電流が流れ、スイッ
チング素子が破壊するおそれがある。
パラレルに接続された各スイッチング素子に流れる電流
量が異なるため、ワイヤ配線が短いスイッチング素子に
はスイッチング素子の定格以上の過電流が流れ、スイッ
チング素子が破壊するおそれがある。
【０００７】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、第１の発明に係わる混成集積回路
は、金属基板上に絶縁層を介してインバータ回路が形成
され、インバータ回路を構成する第１電源ラインは第１
の銅板、第２電源ラインは第２の銅板、負荷に接続され
且つ電流を供給する出力ラインは第３の銅板で形成さ
れ、第１の銅板上にはソース側のスイッチング素子が、
第３の銅板上にはシンク側のスイッチング素子が固着さ
れ、第１の銅板および第３の銅板の一部を基板上に固着
し、且つスイッチング素子が固着された領域上で第３の
銅板の一部を第１の銅板表面と第２の銅板を第３の銅板
表面とそれぞれ離間して交差するように配置したことを
特徴としている。
目的を達成するため、第１の発明に係わる混成集積回路
は、金属基板上に絶縁層を介してインバータ回路が形成
され、インバータ回路を構成する第１電源ラインは第１
の銅板、第２電源ラインは第２の銅板、負荷に接続され
且つ電流を供給する出力ラインは第３の銅板で形成さ
れ、第１の銅板上にはソース側のスイッチング素子が、
第３の銅板上にはシンク側のスイッチング素子が固着さ
れ、第１の銅板および第３の銅板の一部を基板上に固着
し、且つスイッチング素子が固着された領域上で第３の
銅板の一部を第１の銅板表面と第２の銅板を第３の銅板
表面とそれぞれ離間して交差するように配置したことを
特徴としている。
【０００８】また、第２の発明に係わる混成集積回路
は、金属基板上に絶縁層を介してインバータ回路が形成
され、インバータ回路を構成する第１電源ラインは第１
の銅板、第２電源ラインは第２の銅板、負荷に接続され
且つ電流を供給する出力ラインは第３の銅板で形成さ
れ、第１の銅板上には並列接続された複数のソース側の
スイッチング素子が、第３の銅板上には並列接続された
複数のシンク側のスイッチング素子が固着され、少なく
とも第３の銅板の一部を折曲げて外部リード端子として
兼用した混成集積回路であって、第１の銅板および第３
の銅板の一部を基板上に固着し、且つスイッチング素子
が固着された領域上で第３の銅板の一部を第１の銅板表
面と第２の銅板を第３の銅板表面とそれぞれ離間して交
差するように配置したことを特徴としている。
は、金属基板上に絶縁層を介してインバータ回路が形成
され、インバータ回路を構成する第１電源ラインは第１
の銅板、第２電源ラインは第２の銅板、負荷に接続され
且つ電流を供給する出力ラインは第３の銅板で形成さ
れ、第１の銅板上には並列接続された複数のソース側の
スイッチング素子が、第３の銅板上には並列接続された
複数のシンク側のスイッチング素子が固着され、少なく
とも第３の銅板の一部を折曲げて外部リード端子として
兼用した混成集積回路であって、第１の銅板および第３
の銅板の一部を基板上に固着し、且つスイッチング素子
が固着された領域上で第３の銅板の一部を第１の銅板表
面と第２の銅板を第３の銅板表面とそれぞれ離間して交
差するように配置したことを特徴としている。
【０００９】
【作用】以上のように構成される混成集積回路において
は、スイッチング素子が固着された第１および第３の銅
板の一部または全部を基板上に固着し、且つ、スイッチ
ング素子が固着された領域上で第３の銅板の一部を第１
の銅板表面と第２の銅板を第３の銅板表面とそれぞれ離
間して交差させることにより、スイッチング素子と第２
および第３の銅板を接続する各ワイヤ配線の長さを均一
にしかも最短で接続することができる。
は、スイッチング素子が固着された第１および第３の銅
板の一部または全部を基板上に固着し、且つ、スイッチ
ング素子が固着された領域上で第３の銅板の一部を第１
の銅板表面と第２の銅板を第３の銅板表面とそれぞれ離
間して交差させることにより、スイッチング素子と第２
および第３の銅板を接続する各ワイヤ配線の長さを均一
にしかも最短で接続することができる。
【００１０】また、シンク側のスイッチング素子が固着
された第３の銅板の一部分を折曲げて外部リード端子と
して兼用することにより、外部リード端子のみの半田固
着を不要とすることができる。その結果、リード端子の
半田層による電流損失を抑制することができる。また、
リード端子を固着する専用のランド（パッド）を基板上
に形成する必要がないことおよび第３の銅板が中空に位
置するために基板サイズを小型化にすることができる。
された第３の銅板の一部分を折曲げて外部リード端子と
して兼用することにより、外部リード端子のみの半田固
着を不要とすることができる。その結果、リード端子の
半田層による電流損失を抑制することができる。また、
リード端子を固着する専用のランド（パッド）を基板上
に形成する必要がないことおよび第３の銅板が中空に位
置するために基板サイズを小型化にすることができる。
【００１１】また、半田接続点数が減り、信頼性を向上
させることができる。
させることができる。
【００１２】
【実施例】以下図１および図２に示した実施例に基づい
て本発明の混成集積回路を詳細に説明する。図１は本発
明の混成集積回路の断面図、図２は本発明の混成集積回
路の平面図である。
て本発明の混成集積回路を詳細に説明する。図１は本発
明の混成集積回路の断面図、図２は本発明の混成集積回
路の平面図である。
【００１３】図１および図２に示す如く、本発明の混成
集積回路は、金属基板（１）と、その基板（１）上に絶
縁層（２）を介して形成された導電路（３）と、その導
電路（３）の所定位置に固着された第１の銅板（４）、
第２の銅板（５）および第３の銅板（６）と、第１およ
び第３の銅板（４）（６）上に固着されたスイッチング
素子（７）（８）、ケース材（１０）とから構成され
る。
集積回路は、金属基板（１）と、その基板（１）上に絶
縁層（２）を介して形成された導電路（３）と、その導
電路（３）の所定位置に固着された第１の銅板（４）、
第２の銅板（５）および第３の銅板（６）と、第１およ
び第３の銅板（４）（６）上に固着されたスイッチング
素子（７）（８）、ケース材（１０）とから構成され
る。
【００１４】金属基板（１）は、放熱特性および加工性
を考慮して約２〜５ｍｍ厚のアルミニウム基板あるいは
銅基板が使用される。その金属基板（１）は所定サイズ
で矩形状に形成され、混成集積回路が完成する前あるい
は後に所望サイズに分割プレスされる。アルミニウム基
板を用いる場合には、そのアルミニウム基板の表面を薄
膜の酸化アルミニウムで被覆してもよい。また、銅基板
を用いる場合には、その銅基板の表面はニッケルあるい
はクロムメッキが行われ表面保護が行われている。
を考慮して約２〜５ｍｍ厚のアルミニウム基板あるいは
銅基板が使用される。その金属基板（１）は所定サイズ
で矩形状に形成され、混成集積回路が完成する前あるい
は後に所望サイズに分割プレスされる。アルミニウム基
板を用いる場合には、そのアルミニウム基板の表面を薄
膜の酸化アルミニウムで被覆してもよい。また、銅基板
を用いる場合には、その銅基板の表面はニッケルあるい
はクロムメッキが行われ表面保護が行われている。
【００１５】金属基板（１）の一主面上には、エポキシ
あるいはポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と約３５〜１０５μｍ厚の銅箔とのクラッド材が
温度１５０〜１８０℃、１平方センチメートル当り５０
〜１００Ｋｇの圧力でホットプレスされる。前記クラッ
ド材を基板（１）上にホットプレスすることにより前記
熱硬化性絶縁樹脂が絶縁層（２）となり、その絶縁層
（２）上の銅箔をホトエッチング等して所望形状の導電
路（３）が形成される。
あるいはポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と約３５〜１０５μｍ厚の銅箔とのクラッド材が
温度１５０〜１８０℃、１平方センチメートル当り５０
〜１００Ｋｇの圧力でホットプレスされる。前記クラッ
ド材を基板（１）上にホットプレスすることにより前記
熱硬化性絶縁樹脂が絶縁層（２）となり、その絶縁層
（２）上の銅箔をホトエッチング等して所望形状の導電
路（３）が形成される。
【００１６】金属基板（１）上に形成される導電路
（３）は、図３に示したインバータ回路を構成するよう
に、例えば図１および図２に示す如く、第１および第３
の銅板（４）（６）を固着するための導電路（３Ａ）と
複数本の信号用の導電路（３Ｂ）が形成される。尚、本
発明では外部リード端子を固着するための専用のランド
（パッド）は形成されていない。導電路（３Ａ）上には
スクリーン印刷により印刷したソルダーペーストが付着
されて半田層（９）が形成される。その半田層（９）上
に第１および第３の銅板（４）（６）が載置されて半田
リフロー工程によりソルダーペーストを溶解し導電路
（３Ａ）と各銅板（４）（６）を固着接続する。
（３）は、図３に示したインバータ回路を構成するよう
に、例えば図１および図２に示す如く、第１および第３
の銅板（４）（６）を固着するための導電路（３Ａ）と
複数本の信号用の導電路（３Ｂ）が形成される。尚、本
発明では外部リード端子を固着するための専用のランド
（パッド）は形成されていない。導電路（３Ａ）上には
スクリーン印刷により印刷したソルダーペーストが付着
されて半田層（９）が形成される。その半田層（９）上
に第１および第３の銅板（４）（６）が載置されて半田
リフロー工程によりソルダーペーストを溶解し導電路
（３Ａ）と各銅板（４）（６）を固着接続する。
【００１７】図３に示したインバータ回路の第１電源ラ
イン（例えばＶCCライン）は第１の銅板（４）、第２電
源ライン（例えばアースライン）は第２の銅板（５）お
よび電流を供給する出力ラインは第３の銅板（６）によ
り形成されている。第１〜第３の銅板（４）（５）
（６）は約５０〜３００Ａの大電流に対応できるように
する必要からその厚みは約１〜５ｍｍ程度の肉厚を有し
ている。
イン（例えばＶCCライン）は第１の銅板（４）、第２電
源ライン（例えばアースライン）は第２の銅板（５）お
よび電流を供給する出力ラインは第３の銅板（６）によ
り形成されている。第１〜第３の銅板（４）（５）
（６）は約５０〜３００Ａの大電流に対応できるように
する必要からその厚みは約１〜５ｍｍ程度の肉厚を有し
ている。
【００１８】第１の銅板（４）上にはインバータ回路の
ソース側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）
が半田層（１１）によって固着されている。本発明の混
成集積回路では約１００Ａ以上の電流に対応できるもの
とするために各スイッチング素子は例えば図３に示す如
く、４並列接続されている。並列接続されたスイッチン
グ素子は３つのブロック毎にそれぞれ隣接するように固
着される。それらソース側のスイッチング素子（７Ａ）
（７Ｂ）（７Ｃ）は第１の電源ラインにより共通接続さ
れるために本実施例では第１の銅板（４）を共通とし、
スイッチング素子（７Ａ）（７Ｂ）（７Ｃ）を固着した
が、第１の銅板（４）を３つに分割し、分割された第１
の銅板上にそれぞれ並列接続されたスイッチング素子を
固着することも可能である。
ソース側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）
が半田層（１１）によって固着されている。本発明の混
成集積回路では約１００Ａ以上の電流に対応できるもの
とするために各スイッチング素子は例えば図３に示す如
く、４並列接続されている。並列接続されたスイッチン
グ素子は３つのブロック毎にそれぞれ隣接するように固
着される。それらソース側のスイッチング素子（７Ａ）
（７Ｂ）（７Ｃ）は第１の電源ラインにより共通接続さ
れるために本実施例では第１の銅板（４）を共通とし、
スイッチング素子（７Ａ）（７Ｂ）（７Ｃ）を固着した
が、第１の銅板（４）を３つに分割し、分割された第１
の銅板上にそれぞれ並列接続されたスイッチング素子を
固着することも可能である。
【００１９】金属基板（１）を銅基板とした場合には、
第１の銅板（４）を共通使用し、アルミニウム基板とし
た場合には、第１の銅板（４）を共通使用するとアルミ
ニウムと銅との熱膨張係数の差が大きいためにアルミニ
ウム基板に反りが生じるおそれがあるために第１の銅板
（４）を各スイッチング素子の数だけ分割するのが好ま
しい。
第１の銅板（４）を共通使用し、アルミニウム基板とし
た場合には、第１の銅板（４）を共通使用するとアルミ
ニウムと銅との熱膨張係数の差が大きいためにアルミニ
ウム基板に反りが生じるおそれがあるために第１の銅板
（４）を各スイッチング素子の数だけ分割するのが好ま
しい。
【００２０】一方、第３の銅板（６）上には、インバー
タ回路のシンク側のスイッチング素子（８Ａ）（８Ｂ）
（８Ｃ）が半田層（１１）を介して固着されている。シ
ンク側のスイッチング素子もソース側のスイッチング素
子と同様に第３の銅板（６）上に隣接して固着されてい
る。第３の銅板（６）は出力ラインの数に対応して個別
に分割されている。
タ回路のシンク側のスイッチング素子（８Ａ）（８Ｂ）
（８Ｃ）が半田層（１１）を介して固着されている。シ
ンク側のスイッチング素子もソース側のスイッチング素
子と同様に第３の銅板（６）上に隣接して固着されてい
る。第３の銅板（６）は出力ラインの数に対応して個別
に分割されている。
【００２１】第１および第３の銅板（４）（６）上に半
田層（１１）（１１）を介して固着されたスイッチング
素子（７Ａ）〜（７Ｃ），（８Ａ）〜（８Ｃ）はパワー
トランジスタ、パワーＭＯＳＦＥＴ、あるいはＩＧＢＴ
等の大電流タイプの半導体スイッチング素子が用いられ
ている。本発明の特徴とするところは、スイッチング素
子が固着される第１の銅板（４）および第３の銅板
（６）の一部分を基板（１）上に固着し、且つ、ソース
側スイッチング素子（７Ａ）〜（７Ｃ）が固着された固
着領域上で第３の銅板（６）の一部分と第１の銅板
（４）を、シンク側のスイッチング素子（８Ａ）〜（８
Ｃ）が固着された固着領域上で第２の銅板（５）と第３
の銅板（６）をそれぞれ離間させて交差配置するところ
にある。すなわち、シンク側のスイッチング素子（８
Ａ）〜（８Ｃ）が固着された第３の銅板（６）の固着領
域を基板（１）上に固着し、その延在される先端部を第
１の銅板（４）上に固着されたソース側のスイッチング
素子（７Ａ）〜（７Ｃ）の一部分と重畳するように配置
し、第２の銅板（５）をシンク側のスイッチング素子
（８Ａ）〜（８Ｃ）と重畳するように空間に配置するこ
とである。
田層（１１）（１１）を介して固着されたスイッチング
素子（７Ａ）〜（７Ｃ），（８Ａ）〜（８Ｃ）はパワー
トランジスタ、パワーＭＯＳＦＥＴ、あるいはＩＧＢＴ
等の大電流タイプの半導体スイッチング素子が用いられ
ている。本発明の特徴とするところは、スイッチング素
子が固着される第１の銅板（４）および第３の銅板
（６）の一部分を基板（１）上に固着し、且つ、ソース
側スイッチング素子（７Ａ）〜（７Ｃ）が固着された固
着領域上で第３の銅板（６）の一部分と第１の銅板
（４）を、シンク側のスイッチング素子（８Ａ）〜（８
Ｃ）が固着された固着領域上で第２の銅板（５）と第３
の銅板（６）をそれぞれ離間させて交差配置するところ
にある。すなわち、シンク側のスイッチング素子（８
Ａ）〜（８Ｃ）が固着された第３の銅板（６）の固着領
域を基板（１）上に固着し、その延在される先端部を第
１の銅板（４）上に固着されたソース側のスイッチング
素子（７Ａ）〜（７Ｃ）の一部分と重畳するように配置
し、第２の銅板（５）をシンク側のスイッチング素子
（８Ａ）〜（８Ｃ）と重畳するように空間に配置するこ
とである。
【００２２】第３の銅板（６）はシンク側のスイッチン
グ素子（８Ａ）〜（８Ｃ）が固着される固着領域が基板
（１）上に固着され、その固着領域より延在される先端
部が第１の銅板（４）と重畳離間するようにその中間部
分で折曲げ加工されている。さらに、その先端部は第１
の銅板（４）上に固着された全てのソース側のスイッチ
ング素子（７Ａ）〜（７Ｃ）の一部と重畳するように配
置されている。具体的には、各スイッチング素子のエミ
ッタあるいはソース電極と第３の銅板（６）とがワイヤ
で接続した際、各ワイヤ配線の長さが均一にしかも最短
の長さとなるように重畳設計されている。すなわち、第
３の銅板（６）の先端部はソースあるいはエミッタ電極
とは重畳せず、並列接続されたスイッチング素子固着領
域の略中心線で線対象となる構造とされている。
グ素子（８Ａ）〜（８Ｃ）が固着される固着領域が基板
（１）上に固着され、その固着領域より延在される先端
部が第１の銅板（４）と重畳離間するようにその中間部
分で折曲げ加工されている。さらに、その先端部は第１
の銅板（４）上に固着された全てのソース側のスイッチ
ング素子（７Ａ）〜（７Ｃ）の一部と重畳するように配
置されている。具体的には、各スイッチング素子のエミ
ッタあるいはソース電極と第３の銅板（６）とがワイヤ
で接続した際、各ワイヤ配線の長さが均一にしかも最短
の長さとなるように重畳設計されている。すなわち、第
３の銅板（６）の先端部はソースあるいはエミッタ電極
とは重畳せず、並列接続されたスイッチング素子固着領
域の略中心線で線対象となる構造とされている。
【００２３】また、第３の銅板（６）上に固着されたシ
ンク側のスイッチング素子（８Ａ）〜（８Ｃ）と接続さ
れる第２の銅板（５）は第３の銅板（６）と重畳するよ
うに離間配置される。具体的には、第２の銅板（５）は
後述するケース材（１０）によって支持されており、基
板（１）とケース材（１０）とを一体化した際第３の銅
板（６）と離間重畳するように配置される。第２の銅板
（５）はシンク側のスイッチング素子（８Ａ）〜（８
Ｃ）とワイヤで接続されるためにスイッチング素子（８
Ａ）〜（８Ｃ）のエミッタあるいはソース電極を残した
領域と重畳するように配置される。
ンク側のスイッチング素子（８Ａ）〜（８Ｃ）と接続さ
れる第２の銅板（５）は第３の銅板（６）と重畳するよ
うに離間配置される。具体的には、第２の銅板（５）は
後述するケース材（１０）によって支持されており、基
板（１）とケース材（１０）とを一体化した際第３の銅
板（６）と離間重畳するように配置される。第２の銅板
（５）はシンク側のスイッチング素子（８Ａ）〜（８
Ｃ）とワイヤで接続されるためにスイッチング素子（８
Ａ）〜（８Ｃ）のエミッタあるいはソース電極を残した
領域と重畳するように配置される。
【００２４】スイッチング素子の固着領域上で離間され
た第１の銅板（４）と第３の銅板（６）および第３の銅
板（６）と第２の銅板（５）との離間距離は、図面上で
は比較的にあるように見えるが、実際には約２〜５ｍｍ
程度の距離で離間配置される。ところで、第３の銅板
（６）の一部分は外部回路と接続するための外部リード
端子（６Ａ）として兼用されている。すなわち、第３の
銅板（６）の一部分を上面方向に略９０°の角度で折曲
げ加工し、折曲げ加工された先端部を外部リード端子
（６Ａ）として用い、ヒートシンクとなる銅板（６）と
外部リード（６Ａ）とを兼用させることである。第３の
銅板（６）の外部リード端子（６Ａ）は後述するケース
材の上面部よりも突出するように延在され、本実施例で
は上述したように略９０°の角度で折曲げ加工される
が、外部回路との接続状態に応じてその角度は任意に調
整することができる。
た第１の銅板（４）と第３の銅板（６）および第３の銅
板（６）と第２の銅板（５）との離間距離は、図面上で
は比較的にあるように見えるが、実際には約２〜５ｍｍ
程度の距離で離間配置される。ところで、第３の銅板
（６）の一部分は外部回路と接続するための外部リード
端子（６Ａ）として兼用されている。すなわち、第３の
銅板（６）の一部分を上面方向に略９０°の角度で折曲
げ加工し、折曲げ加工された先端部を外部リード端子
（６Ａ）として用い、ヒートシンクとなる銅板（６）と
外部リード（６Ａ）とを兼用させることである。第３の
銅板（６）の外部リード端子（６Ａ）は後述するケース
材の上面部よりも突出するように延在され、本実施例で
は上述したように略９０°の角度で折曲げ加工される
が、外部回路との接続状態に応じてその角度は任意に調
整することができる。
【００２５】第３の銅板（６）の一部分を折曲げ加工し
その先端部を外部リード端子（６Ａ）として兼用するこ
とにより、外部リード端子専用の固着パッドを基板
（１）上に形成する必要がないため基板（１）のサイズ
を小型化にすることができる。また、外部リード端子専
用の固着パッドが無くなるのに伴いリード端子を固着す
るための専用の半田層が無くなるために半田層による出
力電流の損失を抑制することができ信頼性の向上に寄与
することができる。
その先端部を外部リード端子（６Ａ）として兼用するこ
とにより、外部リード端子専用の固着パッドを基板
（１）上に形成する必要がないため基板（１）のサイズ
を小型化にすることができる。また、外部リード端子専
用の固着パッドが無くなるのに伴いリード端子を固着す
るための専用の半田層が無くなるために半田層による出
力電流の損失を抑制することができ信頼性の向上に寄与
することができる。
【００２６】金属基板（１）上にソース側のスイッチン
グ素子が固着された第１の銅板（４）を固着し、その第
１の銅板（４）と交差するようにシンク側のスイッチン
グ素子が固着された第３の銅板（６）を隣接配置して基
板（１）上に固着し、小信号用の導電路（３Ｂ）上に抵
抗体等の回路素子を実装した後、基板（１）はケース材
（１０）と一体化される。
グ素子が固着された第１の銅板（４）を固着し、その第
１の銅板（４）と交差するようにシンク側のスイッチン
グ素子が固着された第３の銅板（６）を隣接配置して基
板（１）上に固着し、小信号用の導電路（３Ｂ）上に抵
抗体等の回路素子を実装した後、基板（１）はケース材
（１０）と一体化される。
【００２７】ケース材（１０）はファイバグラス・レイ
ンホースＰＥＴ（ＦＲＰＥＴ）等の絶縁樹脂で射出成形
により略枠状に形成される。ケース材（１０）の射出成
形時に第２の銅板（５）がインサート成形されるように
なっており、具体的にはケース材（１０）内に設けられ
た各バー（１０Ａ）によって第２の銅板（５）が固定支
持される構造となっている。すなわち、インサート成形
時に第２の銅板（５）は各バー（１０Ａ）に埋没するよ
うに形成されるため第２の銅板（５）は各バー（１０
Ａ）によって固定されると共に支持されることになる。
ンホースＰＥＴ（ＦＲＰＥＴ）等の絶縁樹脂で射出成形
により略枠状に形成される。ケース材（１０）の射出成
形時に第２の銅板（５）がインサート成形されるように
なっており、具体的にはケース材（１０）内に設けられ
た各バー（１０Ａ）によって第２の銅板（５）が固定支
持される構造となっている。すなわち、インサート成形
時に第２の銅板（５）は各バー（１０Ａ）に埋没するよ
うに形成されるため第２の銅板（５）は各バー（１０
Ａ）によって固定されると共に支持されることになる。
【００２８】ケース材（１０）は基板（１）の周端辺と
略一致するようにエポキシ系あるいはシリコン系の接着
剤によって固着一体化される。金属基板（１）とケース
材（１０）を一体化した後、図３に示したインバータ回
路に基づいてワイヤで各銅板およびスイッチング素子が
接続される。具体的には、ソース側のスイッチング素子
（７Ａ）（７Ｂ）（７Ｃ）のベースあるいはゲート電極
は小信号用の導電路（３Ｂ）とＡｌワイヤで接続され、
そのスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）のエミ
ッタあるいはソース電極は第３の銅板（６）とＡｌワイ
ヤで接続されている。また、シンク側のスイッチング素
子（８Ａ）（８Ｂ）（８Ｃ）のベースあるいはゲート電
極は小信号用の導電路（３Ｂ）とＡｌワイヤで接続さ
れ、そのスイッチング素子（８Ａ）（８Ｂ）（８Ｃ）の
エミッタあるいはソース電極は第３の銅板（６）と重畳
された第２の銅板（５）と接続される。
略一致するようにエポキシ系あるいはシリコン系の接着
剤によって固着一体化される。金属基板（１）とケース
材（１０）を一体化した後、図３に示したインバータ回
路に基づいてワイヤで各銅板およびスイッチング素子が
接続される。具体的には、ソース側のスイッチング素子
（７Ａ）（７Ｂ）（７Ｃ）のベースあるいはゲート電極
は小信号用の導電路（３Ｂ）とＡｌワイヤで接続され、
そのスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）のエミ
ッタあるいはソース電極は第３の銅板（６）とＡｌワイ
ヤで接続されている。また、シンク側のスイッチング素
子（８Ａ）（８Ｂ）（８Ｃ）のベースあるいはゲート電
極は小信号用の導電路（３Ｂ）とＡｌワイヤで接続さ
れ、そのスイッチング素子（８Ａ）（８Ｂ）（８Ｃ）の
エミッタあるいはソース電極は第３の銅板（６）と重畳
された第２の銅板（５）と接続される。
【００２９】並列接続された各シンク側のスイッチング
素子（７Ａ）（７Ｂ）（７Ｃ）のエミッタあるいはソー
ス電極と第２の銅板（５）および並列接続されたソース
側の各スイッチング素子（８Ａ）〜（８Ｃ）のエミッタ
あるいはソース電極と第３の銅板（６）をワイヤでボン
ディング接続する際、第２および第３の銅板（５）
（６）とスイッチング素子（７Ａ）〜（７Ｃ）（８Ａ）
〜（８Ｃ）との離間距離が約２〜５ｍｍ程度であるこ
と、および第２および３の銅板（５）（６）が線対象と
なるように重畳配置されていることにより、ボンディン
グ時のワイヤを最短の長さで、しかも各ワイヤ配線の長
さを均一にできることになる。一方、ボンディング時に
おける応力も第２の銅板（５）はケース材（１０）のバ
ー（１０Ａ）によって固定支持されているために超音波
ボンディング装置を用いても何んら支障はない。
素子（７Ａ）（７Ｂ）（７Ｃ）のエミッタあるいはソー
ス電極と第２の銅板（５）および並列接続されたソース
側の各スイッチング素子（８Ａ）〜（８Ｃ）のエミッタ
あるいはソース電極と第３の銅板（６）をワイヤでボン
ディング接続する際、第２および第３の銅板（５）
（６）とスイッチング素子（７Ａ）〜（７Ｃ）（８Ａ）
〜（８Ｃ）との離間距離が約２〜５ｍｍ程度であるこ
と、および第２および３の銅板（５）（６）が線対象と
なるように重畳配置されていることにより、ボンディン
グ時のワイヤを最短の長さで、しかも各ワイヤ配線の長
さを均一にできることになる。一方、ボンディング時に
おける応力も第２の銅板（５）はケース材（１０）のバ
ー（１０Ａ）によって固定支持されているために超音波
ボンディング装置を用いても何んら支障はない。
【００３０】各銅板（４）〜（６）と各スイッチング素
子（７Ａ）〜（７Ｃ）（８Ａ）〜（８Ｃ）をワイヤで相
互接続した後、ケース材（１０）内に囲まれた空間領域
内にシリコンゲル（１２）およびエポキシ樹脂（１３）
を順次充填しインバータ回路に必要な各部品および素子
を保護する。本実施例ではインバータ回路の出力端子は
上部方向に導出形成されているが、ＶCCラインおよびア
ースラインの第１および第２の銅板（４）（５）は基板
（１）の一周端辺に延在され折曲げ加工されネジ止め出
来るように設計されている。
子（７Ａ）〜（７Ｃ）（８Ａ）〜（８Ｃ）をワイヤで相
互接続した後、ケース材（１０）内に囲まれた空間領域
内にシリコンゲル（１２）およびエポキシ樹脂（１３）
を順次充填しインバータ回路に必要な各部品および素子
を保護する。本実施例ではインバータ回路の出力端子は
上部方向に導出形成されているが、ＶCCラインおよびア
ースラインの第１および第２の銅板（４）（５）は基板
（１）の一周端辺に延在され折曲げ加工されネジ止め出
来るように設計されている。
【００３１】
【発明の効果】以上に詳述した如く、本発明に依れば、
並列接続された複数のスイッチング素子が固着された第
１および第３の銅板の一部または全部を基板上に固着
し、且つ、スイッチング素子が固着された領域上で第３
の銅板の一部を第１の銅板表面と第２の銅板を第３の銅
板表面とそれぞれ離間して交差させることにより、スイ
ッチング素子と第２および第３の銅板を接続する各ワイ
ヤ配線の長さを均一にしかも最短で接続することができ
る。その結果、ワイヤ配線の抵抗およびインダクタンス
成分を最小限にすることができスイッチングノイズによ
るスイッチング素子の誤動作のない信頼性の優れた混成
集積回路を提供することができる。また、ワイヤ配線が
各スイッチング素子において均一であるため安定した電
流を流すことができる。
並列接続された複数のスイッチング素子が固着された第
１および第３の銅板の一部または全部を基板上に固着
し、且つ、スイッチング素子が固着された領域上で第３
の銅板の一部を第１の銅板表面と第２の銅板を第３の銅
板表面とそれぞれ離間して交差させることにより、スイ
ッチング素子と第２および第３の銅板を接続する各ワイ
ヤ配線の長さを均一にしかも最短で接続することができ
る。その結果、ワイヤ配線の抵抗およびインダクタンス
成分を最小限にすることができスイッチングノイズによ
るスイッチング素子の誤動作のない信頼性の優れた混成
集積回路を提供することができる。また、ワイヤ配線が
各スイッチング素子において均一であるため安定した電
流を流すことができる。
【００３２】また、シンク側のスイッチング素子が固着
された第３の銅板の一部分を折曲げて外部リード端子と
して兼用することにより、外部リード端子のみの半田固
着を不要とすることができる。その結果、リード端子の
半田層による電流損失を抑制することができ、発熱量を
低減できる。また、リード端子を固着する専用のランド
（パッド）を基板上に形成する必要がないことおよび第
３の銅板が中空に位置するために基板サイズを小型化に
することができる。
された第３の銅板の一部分を折曲げて外部リード端子と
して兼用することにより、外部リード端子のみの半田固
着を不要とすることができる。その結果、リード端子の
半田層による電流損失を抑制することができ、発熱量を
低減できる。また、リード端子を固着する専用のランド
（パッド）を基板上に形成する必要がないことおよび第
３の銅板が中空に位置するために基板サイズを小型化に
することができる。
【図１】本発明の混成集積回路の断面図である。
【図２】本発明の混成集積回路の平面図である。
【図３】インバータ回路図である。
（１） 金属基板 （２） 絶縁層 （３） 導電路 （４） 第１の銅板 （５） 第２の銅板 （６） 第３の銅板 （７）（８） スイッチング素子 （９）（１１）半田層 （１０） ケース材 （１０Ａ） バー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04
Claims (2)
- 【請求項１】 金属基板上に絶縁層を介してインバータ
回路が形成され、前記インバータ回路を構成する第１電
源ラインは第１の銅板、第２電源ラインは第２の銅板、
負荷に接続され且つ電流を供給する出力ラインは第３の
銅板で形成され、前記第１の銅板上にはソース側のスイ
ッチング素子が、前記第３の銅板上にはシンク側のスイ
ッチング素子が固着され、前記第１の銅板および前記第
３の銅板の一部を前記基板上に固着し、且つスイッチン
グ素子が固着された領域上で第３の銅板の一部を前記第
１の銅板表面と前記第２の銅板を前記第３の銅板表面と
それぞれ離間して交差するように配置したことを特徴と
する混成集積回路。 - 【請求項２】 金属基板上に絶縁層を介してインバータ
回路が形成され、前記インバータ回路を構成する第１電
源ラインは第１の銅板、第２電源ラインは第２の銅板、
負荷に接続され且つ電流を供給する出力ラインは第３の
銅板で形成され、前記第１の銅板上には並列接続された
複数のソース側のスイッチング素子が、前記第３の銅板
上には並列接続された複数のシンク側のスイッチング素
子が固着され、少なくとも前記第３の銅板の一部を折曲
げて外部リード端子として兼用した混成集積回路であっ
て、前記第１の銅板および前記第３の銅板の一部を前記
基板上に固着し、且つスイッチング素子が固着された領
域上で第３の銅板の一部を前記第１の銅板表面と前記第
２の銅板を前記第３の銅板表面とそれぞれ離間して交差
するように配置したことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6673893A JP3096536B2 (ja) | 1993-03-25 | 1993-03-25 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6673893A JP3096536B2 (ja) | 1993-03-25 | 1993-03-25 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283637A JPH06283637A (ja) | 1994-10-07 |
| JP3096536B2 true JP3096536B2 (ja) | 2000-10-10 |
Family
ID=13324528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6673893A Expired - Fee Related JP3096536B2 (ja) | 1993-03-25 | 1993-03-25 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3096536B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142189A (ja) * | 2003-11-04 | 2005-06-02 | Toyota Industries Corp | 半導体装置 |
| KR101391926B1 (ko) * | 2007-08-28 | 2014-05-28 | 페어차일드코리아반도체 주식회사 | 파워 모듈 패키지 |
| JP5749468B2 (ja) * | 2010-09-24 | 2015-07-15 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置およびその製造方法 |
-
1993
- 1993-03-25 JP JP6673893A patent/JP3096536B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283637A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559374A (en) | Hybrid integrated circuit | |
| JP3410969B2 (ja) | 半導体装置 | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| JP3476612B2 (ja) | 半導体装置 | |
| JPH06283639A (ja) | 混成集積回路 | |
| JPH09321216A (ja) | 電力用半導体装置 | |
| JP3133544B2 (ja) | 混成集積回路 | |
| JP3096536B2 (ja) | 混成集積回路 | |
| JP3658946B2 (ja) | 電力用トランジスタの実装構造 | |
| JPH06291235A (ja) | 混成集積回路 | |
| US5650665A (en) | Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate | |
| JP3033662B2 (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH06291433A (ja) | 混成集積回路 | |
| JP2867737B2 (ja) | 混成集積回路 | |
| JPH104167A (ja) | 半導体装置 | |
| JP2576531B2 (ja) | ハイブリッドｉｃ | |
| JP2527507B2 (ja) | リ―ドフレ―ムおよびこれを用いた半導体装置 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JPH0442942Y2 (ja) | ||
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| US6411518B1 (en) | High-density mounted device employing an adhesive sheet | |
| JPH0741167Y2 (ja) | 絶縁物封止型回路装置 | |
| JPH04111460A (ja) | 混成集積回路装置 | |
| JP3205272B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |