JPH06291433A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH06291433A JPH06291433A JP5074215A JP7421593A JPH06291433A JP H06291433 A JPH06291433 A JP H06291433A JP 5074215 A JP5074215 A JP 5074215A JP 7421593 A JP7421593 A JP 7421593A JP H06291433 A JPH06291433 A JP H06291433A
- Authority
- JP
- Japan
- Prior art keywords
- copper plate
- hybrid integrated
- integrated circuit
- copper
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 外部リード端子の固着部分における電流損失
を抑制し、且つパワー混成集積回路のサイズを小型化に
する。 【構成】 金属基板（１）上に絶縁層（２）を介してイ
ンバータ回路が形成された混成集積回路のインバータ回
路を構成する第１電源ラインは第１の銅板（４）、第２
電源ラインは第２の銅板（５）、負荷に接続され且つ電
流を供給する出力ラインは第３の銅板（６）で形成さ
れ、第１の銅板（４）上にはソース側のスイッチング素
子（７）が、第３の銅板（６）上にはシンク側のスイッ
チング素子（８）が固着され、少なくとも第３の銅板
（６）の一部は垂直方向に突出するように延在され、そ
の突出された一部を外部リード端子（６Ａ）として兼用
する。
を抑制し、且つパワー混成集積回路のサイズを小型化に
する。 【構成】 金属基板（１）上に絶縁層（２）を介してイ
ンバータ回路が形成された混成集積回路のインバータ回
路を構成する第１電源ラインは第１の銅板（４）、第２
電源ラインは第２の銅板（５）、負荷に接続され且つ電
流を供給する出力ラインは第３の銅板（６）で形成さ
れ、第１の銅板（４）上にはソース側のスイッチング素
子（７）が、第３の銅板（６）上にはシンク側のスイッ
チング素子（８）が固着され、少なくとも第３の銅板
（６）の一部は垂直方向に突出するように延在され、そ
の突出された一部を外部リード端子（６Ａ）として兼用
する。
Description
【０００１】
【産業上の利用分野】本発明は、混成集積回路に関し、
特にインバータ回路等のパワー回路を実装した大電流用
の混成集積回路に関する。
特にインバータ回路等のパワー回路を実装した大電流用
の混成集積回路に関する。
【０００２】
【従来の技術】従来、混成集積回路としては、セラミッ
クス基板をベースにしたものが多く使用されてきたが、
セラミックス基板上に形成される回路パターンは貴金属
ペーストによって形成されるためにそのシート抵抗が大
きいことおよびセラミックス基板の熱伝導性の悪いこと
から大電流タイプの混成集積回路としては不向きとなっ
ており、近年の大電流タイプの混成集積回路は金属基
板、例えばアルミニウム、銅ベースの基板上に絶縁樹脂
層を介して形成された銅箔パターン上にパワー回路を構
成する部品が実装されている。すなわち、パワー回路部
品は銅等の金属片（ヒートシンク）上に実装されて基板
上に実装され、外部回路と接続するための複数のパワー
用の外部リード端子は基板上の所定位置に半田付けされ
る構造となっている。かかる、大電流用の混成集積回路
としては特開昭６３−３０２５３０号公報、特開昭６４
−２５５５４号公報および特開昭６４−５０９２号公報
に記載されている。
クス基板をベースにしたものが多く使用されてきたが、
セラミックス基板上に形成される回路パターンは貴金属
ペーストによって形成されるためにそのシート抵抗が大
きいことおよびセラミックス基板の熱伝導性の悪いこと
から大電流タイプの混成集積回路としては不向きとなっ
ており、近年の大電流タイプの混成集積回路は金属基
板、例えばアルミニウム、銅ベースの基板上に絶縁樹脂
層を介して形成された銅箔パターン上にパワー回路を構
成する部品が実装されている。すなわち、パワー回路部
品は銅等の金属片（ヒートシンク）上に実装されて基板
上に実装され、外部回路と接続するための複数のパワー
用の外部リード端子は基板上の所定位置に半田付けされ
る構造となっている。かかる、大電流用の混成集積回路
としては特開昭６３−３０２５３０号公報、特開昭６４
−２５５５４号公報および特開昭６４−５０９２号公報
に記載されている。
【０００３】
【発明が解決しようとする課題】従来構造の大電流用混
成集積回路では上記したように外部回路と接続するため
の各リード端子が半田層を介して基板上に固着される構
造であるため、以下の不具合がある。すなわち、 半田層自体の電気抵抗値が大きいために電流損失を起
し発熱量が増加する。
成集積回路では上記したように外部回路と接続するため
の各リード端子が半田層を介して基板上に固着される構
造であるため、以下の不具合がある。すなわち、 半田層自体の電気抵抗値が大きいために電流損失を起
し発熱量が増加する。
【０００４】電流出力径路の導電路上に半田層を介し
て外部リード端子が固着される場合、半田層表面が酸化
したとき経時変化に伴って半田層が劣化し、信頼性面で
著しく低下するという問題があった。 基板上に各リード端子を半田固着するための専用のラ
ンド（パッド）を形成しなければならず基板サイズを小
型化する場合の弊害となり、大電流用の混成集積回路自
体のサイズを小型化にすることができない。
て外部リード端子が固着される場合、半田層表面が酸化
したとき経時変化に伴って半田層が劣化し、信頼性面で
著しく低下するという問題があった。 基板上に各リード端子を半田固着するための専用のラ
ンド（パッド）を形成しなければならず基板サイズを小
型化する場合の弊害となり、大電流用の混成集積回路自
体のサイズを小型化にすることができない。
【０００５】本発明は上述した課題に鑑みてなされたも
のでこの発明の目的は、外部リード端子の固着部分にお
ける電流損失を抑制し、且つパワー用の混成集積回路の
サイズを極めて小型化にし信頼性を向上させた混成集積
回路を提供することを目的とする。
のでこの発明の目的は、外部リード端子の固着部分にお
ける電流損失を抑制し、且つパワー用の混成集積回路の
サイズを極めて小型化にし信頼性を向上させた混成集積
回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる第１の混成集積
回路は、金属基板上に絶縁層を介して固着された複数の
銅板上にパワー半導体素子を固着した混成集積回路の銅
板の一部を垂直方向に突出するように延在し、その突出
された銅板の一部を外部回路の接続手段と接続すること
を特徴としている。
目的を達成するため、この発明に係わる第１の混成集積
回路は、金属基板上に絶縁層を介して固着された複数の
銅板上にパワー半導体素子を固着した混成集積回路の銅
板の一部を垂直方向に突出するように延在し、その突出
された銅板の一部を外部回路の接続手段と接続すること
を特徴としている。
【０００７】また、この発明に係わる第２の混成集積回
路は、金属基板上に絶縁層を介してインバータ回路が形
成された混成集積回路のインバータ回路を構成する第１
電源ラインは第１の銅板、第２電源ラインは第２の銅
板、負荷に接続され且つ電流を供給する出力ラインは第
３の銅板で形成され、第１の銅板上にはソース側のスイ
ッチング素子が第３の銅板上にはシンク側のスイッチン
グ素子が固着され、少なくとも第３の銅板の一部は垂直
方向に突出するように延在され、その突出された一部を
外部回路の接続手段と接続することを特徴としている。
路は、金属基板上に絶縁層を介してインバータ回路が形
成された混成集積回路のインバータ回路を構成する第１
電源ラインは第１の銅板、第２電源ラインは第２の銅
板、負荷に接続され且つ電流を供給する出力ラインは第
３の銅板で形成され、第１の銅板上にはソース側のスイ
ッチング素子が第３の銅板上にはシンク側のスイッチン
グ素子が固着され、少なくとも第３の銅板の一部は垂直
方向に突出するように延在され、その突出された一部を
外部回路の接続手段と接続することを特徴としている。
【０００８】
【作用】以上のように構成される混成集積回路において
は、パワー半導体素子が固着された銅板の一部分を垂直
方向に突出延在させて、その一部分の先端部を外部回路
の接続手段と接続させることにより、外部リード端子の
みの半田固着を不要とすることができる。その結果、リ
ード端子の半田層による電流損失を抑制することができ
る。
は、パワー半導体素子が固着された銅板の一部分を垂直
方向に突出延在させて、その一部分の先端部を外部回路
の接続手段と接続させることにより、外部リード端子の
みの半田固着を不要とすることができる。その結果、リ
ード端子の半田層による電流損失を抑制することができ
る。
【０００９】また、リード端子を固着する専用のランド
（パッド）を基板上に形成する必要がないため基板サイ
ズを小型化にすることができる。また、半田接続点数が
減り、信頼性を向上させることができる。
（パッド）を基板上に形成する必要がないため基板サイ
ズを小型化にすることができる。また、半田接続点数が
減り、信頼性を向上させることができる。
【００１０】
【実施例】以下図１〜図３に示した実施例に基づいて本
発明の混成集積回路を詳細に説明する。図１は本発明の
混成集積回路の断面図、図２は本発明の混成集積回路の
基板の平面図である。
発明の混成集積回路を詳細に説明する。図１は本発明の
混成集積回路の断面図、図２は本発明の混成集積回路の
基板の平面図である。
【００１１】図１および図２に示す如く、本発明の混成
集積回路は、金属基板（１）と、その基板（１）上に絶
縁層（２）を介して形成された導電路（３）と、その導
電路（３）の所定位置に固着された第１の銅板（４）、
第２の銅板（５）および第３の銅板（６）と、第１およ
び第３の銅板（４）（６）上に固着されたスイッチング
素子（７）（８）とから構成される。
集積回路は、金属基板（１）と、その基板（１）上に絶
縁層（２）を介して形成された導電路（３）と、その導
電路（３）の所定位置に固着された第１の銅板（４）、
第２の銅板（５）および第３の銅板（６）と、第１およ
び第３の銅板（４）（６）上に固着されたスイッチング
素子（７）（８）とから構成される。
【００１２】金属基板（１）は、放熱特性および加工性
を考慮して約２〜５mm厚のアルミニウム基板あるいは銅
基板が使用される。その金属基板（１）は所定サイズで
矩形状に形成され、混成集積回路が完成する前あるいは
後に所望サイズに分割プレスされる。アルミニウム基板
を用いる場合には、そのアルミニウム基板の表面を薄膜
の酸化アルミニウムで被覆してもよい。また、銅基板を
用いる場合には、その銅基板の表面はニッケルあるいは
クロムメッキが行われ表面保護が行われている。
を考慮して約２〜５mm厚のアルミニウム基板あるいは銅
基板が使用される。その金属基板（１）は所定サイズで
矩形状に形成され、混成集積回路が完成する前あるいは
後に所望サイズに分割プレスされる。アルミニウム基板
を用いる場合には、そのアルミニウム基板の表面を薄膜
の酸化アルミニウムで被覆してもよい。また、銅基板を
用いる場合には、その銅基板の表面はニッケルあるいは
クロムメッキが行われ表面保護が行われている。
【００１３】金属基板（１）の一主面上には、エポキシ
あるいはポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と約３５〜１０５μｍ厚の銅箔とのクラッド材が
温度１５０〜１８０℃、１平方センチメートル当り５０
〜１００Ｋｇの圧力でホットプレスされる。前記クラッ
ド材を基板（１）上にホットプレスすることにより前記
熱硬化性絶縁樹脂が絶縁層（２）となり、その絶縁層
（２）上の銅箔をホトエッチング等して所望形状の導電
路（３）が形成される。
あるいはポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と約３５〜１０５μｍ厚の銅箔とのクラッド材が
温度１５０〜１８０℃、１平方センチメートル当り５０
〜１００Ｋｇの圧力でホットプレスされる。前記クラッ
ド材を基板（１）上にホットプレスすることにより前記
熱硬化性絶縁樹脂が絶縁層（２）となり、その絶縁層
（２）上の銅箔をホトエッチング等して所望形状の導電
路（３）が形成される。
【００１４】金属基板（１）上に形成される導電路
（３）は、図３に示したインバータ回路を構成するよう
に、例えば図１および図２に示す如く、第１、第２およ
び第３の銅板（４）（５）（６）を固着するための導電
路（３Ａ）と複数本の信号用の導電路（３Ｂ）が形成さ
れる。尚、本発明では外部リード端子を固着するための
専用のランド（パッド）は形成されていない。導電路
（３Ａ）上にはスクリーン印刷により印刷したソルダー
ペーストが付着されて半田層（９）が形成される。その
半田層（９）上に第１〜第３の銅板（４）（５）（６）
が載置されて半田リフロー工程によりソルダーペースト
を溶触し導電路（３Ａ）と各銅板（４）（５）（６）を
固着接続する。
（３）は、図３に示したインバータ回路を構成するよう
に、例えば図１および図２に示す如く、第１、第２およ
び第３の銅板（４）（５）（６）を固着するための導電
路（３Ａ）と複数本の信号用の導電路（３Ｂ）が形成さ
れる。尚、本発明では外部リード端子を固着するための
専用のランド（パッド）は形成されていない。導電路
（３Ａ）上にはスクリーン印刷により印刷したソルダー
ペーストが付着されて半田層（９）が形成される。その
半田層（９）上に第１〜第３の銅板（４）（５）（６）
が載置されて半田リフロー工程によりソルダーペースト
を溶触し導電路（３Ａ）と各銅板（４）（５）（６）を
固着接続する。
【００１５】図３に示したインバータ回路の第１電源ラ
イン（例えばＶCCライン）は第１の銅板（４）、第２電
源ライン（例えばアースライン）は第２の銅板（５）お
よび電流を供給する出力ラインは第３の銅板（６）によ
り形成されている。第１〜第３の銅板（４）（５）
（６）は約５０〜３００Ａの大電流に対応できるように
する必要からその厚みは約１〜５ｍｍ程度の肉厚を有し
ている。
イン（例えばＶCCライン）は第１の銅板（４）、第２電
源ライン（例えばアースライン）は第２の銅板（５）お
よび電流を供給する出力ラインは第３の銅板（６）によ
り形成されている。第１〜第３の銅板（４）（５）
（６）は約５０〜３００Ａの大電流に対応できるように
する必要からその厚みは約１〜５ｍｍ程度の肉厚を有し
ている。
【００１６】第１の銅板（４）上にはインバータ回路の
ソース側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）
が半田層（１１）によって固着されている。それらソー
ス側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）は第
１の電源ラインにより共通接続されるために本実施例で
は第１の銅板（４）を共通とし、スイッチング素子（７
Ａ）（７Ｂ）（７Ｃ）を固着したが、第１の銅板（４）
を３つに分割し、分割された第１の銅板上にそれぞれの
スイッチング素子を固着することも可能である。
ソース側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）
が半田層（１１）によって固着されている。それらソー
ス側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）は第
１の電源ラインにより共通接続されるために本実施例で
は第１の銅板（４）を共通とし、スイッチング素子（７
Ａ）（７Ｂ）（７Ｃ）を固着したが、第１の銅板（４）
を３つに分割し、分割された第１の銅板上にそれぞれの
スイッチング素子を固着することも可能である。
【００１７】金属基板（１）を銅基板とした場合には、
第１の銅板（４）を共通使用し、アルミニウム基板とし
た場合には、第１の銅板（４）を共通使用するとアルミ
ニウムと銅との熱膨張係数の差が大きいためにアルミニ
ウム基板に反りが生じるおそれがあるために第１の銅板
（４）を各スイッチング素子の数だけ分割するのが好ま
しい。
第１の銅板（４）を共通使用し、アルミニウム基板とし
た場合には、第１の銅板（４）を共通使用するとアルミ
ニウムと銅との熱膨張係数の差が大きいためにアルミニ
ウム基板に反りが生じるおそれがあるために第１の銅板
（４）を各スイッチング素子の数だけ分割するのが好ま
しい。
【００１８】一方、第３の銅板（６）上には、インバー
タ回路のシンク側のスイッチング素子（８Ａ）（８Ｂ）
（８Ｃ）が半田層（１１）を介して固着されている。第
３の銅板（６）はシンク側のスイッチング素子（８Ａ）
（８Ｂ）（８Ｃ）の数に対応して個別に分割されてい
る。第１および第３の銅板（４）（６）上に半田層（１
１）（１１）を介して固着されたスイッチング素子（７
Ａ）〜（７Ｃ），（８Ａ）〜（８Ｃ）はパワートランジ
スタ、パワーＭＯＳＦＥＴ、あるいはＩＧＢＴ等の大電
流タイプの半導体スイッチング素子が用いられている。
タ回路のシンク側のスイッチング素子（８Ａ）（８Ｂ）
（８Ｃ）が半田層（１１）を介して固着されている。第
３の銅板（６）はシンク側のスイッチング素子（８Ａ）
（８Ｂ）（８Ｃ）の数に対応して個別に分割されてい
る。第１および第３の銅板（４）（６）上に半田層（１
１）（１１）を介して固着されたスイッチング素子（７
Ａ）〜（７Ｃ），（８Ａ）〜（８Ｃ）はパワートランジ
スタ、パワーＭＯＳＦＥＴ、あるいはＩＧＢＴ等の大電
流タイプの半導体スイッチング素子が用いられている。
【００１９】本発明の特徴とするところは、第１〜第３
の銅板（４）（５）（６）のうち、少なくともシンク側
のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）が固着さ
れた第３の銅板（６）の一部分を外部回路との接続を行
う外部リード端子として兼用することにある。すなわ
ち、第３の銅板（６）の一部分を上面方向に略９０°の
角度で折曲げ加工し、折曲げ加工された先端部を外部リ
ード端子（６Ａ）として用い、ヒートシンクとなる銅板
（６）と外部リード（６Ａ）とを兼用させることであ
る。第３の銅板（６）の外部リード端子（６Ａ）は後述
するケース材の上面部よりも突出するように延在され、
本実施例では上述したように略９０°の角度で折曲げ加
工されるが、外部回路との接続状態に応じてその角度は
任意に調整することができる。
の銅板（４）（５）（６）のうち、少なくともシンク側
のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）が固着さ
れた第３の銅板（６）の一部分を外部回路との接続を行
う外部リード端子として兼用することにある。すなわ
ち、第３の銅板（６）の一部分を上面方向に略９０°の
角度で折曲げ加工し、折曲げ加工された先端部を外部リ
ード端子（６Ａ）として用い、ヒートシンクとなる銅板
（６）と外部リード（６Ａ）とを兼用させることであ
る。第３の銅板（６）の外部リード端子（６Ａ）は後述
するケース材の上面部よりも突出するように延在され、
本実施例では上述したように略９０°の角度で折曲げ加
工されるが、外部回路との接続状態に応じてその角度は
任意に調整することができる。
【００２０】本実施例では、第３の銅板（６）のみでは
なく、第１の銅板（４）および第２の銅板（５）の一部
分を折曲げ加工して外部リード端子（４Ａ）（５Ａ）を
それぞれの銅板（４）（５）と兼用させている。第１〜
第３の銅板（４）（５）（６）の一部分を折曲げ加工し
その先端部を外部リード端子（４Ａ）（５Ａ）（６Ａ）
として兼用することにより、外部リード端子専用の固着
パッドを基板（１）上に形成する必要がないため基板
（１）のサイズを小型化にすることができる。また、外
部リード端子専用の固着パッドが無くなるのに伴いリー
ド端子を固着するための専用の半田層が無くなるために
半田層による出力電流の損失を抑制することができ信頼
性の向上に寄与することができる。
なく、第１の銅板（４）および第２の銅板（５）の一部
分を折曲げ加工して外部リード端子（４Ａ）（５Ａ）を
それぞれの銅板（４）（５）と兼用させている。第１〜
第３の銅板（４）（５）（６）の一部分を折曲げ加工し
その先端部を外部リード端子（４Ａ）（５Ａ）（６Ａ）
として兼用することにより、外部リード端子専用の固着
パッドを基板（１）上に形成する必要がないため基板
（１）のサイズを小型化にすることができる。また、外
部リード端子専用の固着パッドが無くなるのに伴いリー
ド端子を固着するための専用の半田層が無くなるために
半田層による出力電流の損失を抑制することができ信頼
性の向上に寄与することができる。
【００２１】第１〜第３の銅板（４）（５）（６）およ
び各スイッチング素子（７Ａ）〜（７Ｃ），（８Ａ）〜
（８Ｃ）は図３のインバータ回路に基づいて約２００〜
５００μｍのワイヤで相互接続される。具体的には、ソ
ース側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）の
ベースあるいはゲート電極は小信号用の導電路（３Ｂ）
とＡｌワイヤで接続され、そのスイッチング素子（７
Ａ）（７Ｂ）（７Ｃ）のエミッタあるいはソース電極は
第３の銅板（６）とＡｌワイヤで接続されている。ま
た、シンク側のスイッチング素子（８Ａ）（８Ｂ）（８
Ｃ）のベースあるいはゲート電極は小信号用の導電路
（３Ｂ）とＡｌワイヤで接続され、そのスイッチング素
子（８Ａ）（８Ｂ）（８Ｃ）のエミッタあるいはソース
電極は第２の銅板（５）と接続されている。
び各スイッチング素子（７Ａ）〜（７Ｃ），（８Ａ）〜
（８Ｃ）は図３のインバータ回路に基づいて約２００〜
５００μｍのワイヤで相互接続される。具体的には、ソ
ース側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）の
ベースあるいはゲート電極は小信号用の導電路（３Ｂ）
とＡｌワイヤで接続され、そのスイッチング素子（７
Ａ）（７Ｂ）（７Ｃ）のエミッタあるいはソース電極は
第３の銅板（６）とＡｌワイヤで接続されている。ま
た、シンク側のスイッチング素子（８Ａ）（８Ｂ）（８
Ｃ）のベースあるいはゲート電極は小信号用の導電路
（３Ｂ）とＡｌワイヤで接続され、そのスイッチング素
子（８Ａ）（８Ｂ）（８Ｃ）のエミッタあるいはソース
電極は第２の銅板（５）と接続されている。
【００２２】金属基板（１）は、略枠状に形成されたケ
ース材（１０）と一体化され、ケース材（１０）として
は、例えばファイバグラス、レインホースＰＥＴ（ＦＲ
ＰＥＴ）を射出成形し、上述したように略枠状に形成さ
れる。ケース材（１０）は基板（１）の周端辺と一致す
るようにエポキシ系あるいはシリコン系の接着剤によっ
て固着される。
ース材（１０）と一体化され、ケース材（１０）として
は、例えばファイバグラス、レインホースＰＥＴ（ＦＲ
ＰＥＴ）を射出成形し、上述したように略枠状に形成さ
れる。ケース材（１０）は基板（１）の周端辺と一致す
るようにエポキシ系あるいはシリコン系の接着剤によっ
て固着される。
【００２３】ケース材（１０）で囲まれた領域内にはシ
リコンゲル（１２）およびエポキシ樹脂（１３）を順次
充填しインバータ回路に必要な各部分および素子を保護
している。
リコンゲル（１２）およびエポキシ樹脂（１３）を順次
充填しインバータ回路に必要な各部分および素子を保護
している。
【００２４】
【発明の効果】以上に詳述した如く、本発明に依れば、
パワー半導体素子（パワー用スイッチング素子）が固着
された第３の銅板の一部分を上面方向に突出延在させ、
その突出された先端部を外部リード端子として用いるこ
とにより、複数の外部リード端子を固着するための専用
の固着用ランド（パッド）を設ける必要がないため基板
サイズを小さくすることができる。その結果、極めて小
型化されたインバータ用の混成集積回路を提供すること
ができる。
パワー半導体素子（パワー用スイッチング素子）が固着
された第３の銅板の一部分を上面方向に突出延在させ、
その突出された先端部を外部リード端子として用いるこ
とにより、複数の外部リード端子を固着するための専用
の固着用ランド（パッド）を設ける必要がないため基板
サイズを小さくすることができる。その結果、極めて小
型化されたインバータ用の混成集積回路を提供すること
ができる。
【００２５】また、専用の外部リード端子を固着するパ
ッドを形成する必要性がないことに伴い、外部リード端
子を固着する専用の半田層が無いために出力電流の電流
損失を抑制することができ発熱量を低減できる。また、
半田接続点数を減少させることができ、半田層の劣化に
伴う不具合を抑制し信頼性を向上させることができる。
ッドを形成する必要性がないことに伴い、外部リード端
子を固着する専用の半田層が無いために出力電流の電流
損失を抑制することができ発熱量を低減できる。また、
半田接続点数を減少させることができ、半田層の劣化に
伴う不具合を抑制し信頼性を向上させることができる。
【００２６】さらに、外部リード端子専用の固着工程を
省略することができ作業性を向上させることができる。
省略することができ作業性を向上させることができる。
【図１】本発明の混成集積回路の断面図である。
【図２】ケース付けする前の本発明の混成集積回路の平
面図である。
面図である。
【図３】インバータ回路図である。
（１） 金属基板 （２） 絶縁層 （３） 導電路 （４） 第１の銅板 （５） 第２の銅板 （６） 第３の銅板 （７）（８） スイッチング素子 （９）（１１） 半田層 （１０） ケース材
Claims (2)
- 【請求項１】 金属基板上に絶縁層を介して固着された
複数の銅板上にパワー半導体素子を固着した混成集積回
路において、前記銅板の一部を垂直方向に突出するよう
に延在し、その突出された銅板の一部を外周回路の接続
手段と接続することを特徴とする混成集積回路。 - 【請求項２】 金属基板上に絶縁層を介してインバータ
回路が形成された混成集積回路において、前記インバー
タ回路を構成する第１電源ラインは第１の銅板、第２電
源ラインは第２の銅板、負荷に接続され且つ電流を供給
する出力ラインは第３の銅板で形成され、前記第１の銅
板上にはソース側のスイッチング素子が前記第３の銅板
上にはシンク側のスイッチング素子が固着され、少なく
とも前記第３の銅板の一部は垂直方向に突出するように
延在され、その突出された一部を外部回路の接続手段と
接続することを特徴とする混成集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074215A JPH06291433A (ja) | 1993-03-31 | 1993-03-31 | 混成集積回路 |
| US08/218,604 US5559374A (en) | 1993-03-25 | 1994-03-25 | Hybrid integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074215A JPH06291433A (ja) | 1993-03-31 | 1993-03-31 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291433A true JPH06291433A (ja) | 1994-10-18 |
Family
ID=13540757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5074215A Pending JPH06291433A (ja) | 1993-03-25 | 1993-03-31 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291433A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001286156A (ja) * | 2000-03-31 | 2001-10-12 | Toshiba Corp | 基板実装インバータ装置 |
| JP2005259880A (ja) * | 2004-03-10 | 2005-09-22 | Fuji Electric Holdings Co Ltd | 半導体装置 |
-
1993
- 1993-03-31 JP JP5074215A patent/JPH06291433A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001286156A (ja) * | 2000-03-31 | 2001-10-12 | Toshiba Corp | 基板実装インバータ装置 |
| JP2005259880A (ja) * | 2004-03-10 | 2005-09-22 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| JP4524570B2 (ja) * | 2004-03-10 | 2010-08-18 | 富士電機システムズ株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5902959A (en) | Lead frame with waffled front and rear surfaces | |
| US6841421B2 (en) | Method of manufacturing wiring structure of a power semiconductor device | |
| US6822338B2 (en) | Wiring structure of semiconductor device | |
| US6906410B2 (en) | Semiconductor device and method for manufacturing same | |
| JPH06283639A (ja) | 混成集積回路 | |
| JPH09321216A (ja) | 電力用半導体装置 | |
| JPS59126665A (ja) | 厚膜混成集積回路 | |
| JP3258428B2 (ja) | 複合半導体装置の製造方法 | |
| JP3133544B2 (ja) | 混成集積回路 | |
| JPH06291433A (ja) | 混成集積回路 | |
| JP3096536B2 (ja) | 混成集積回路 | |
| JP3183063B2 (ja) | 半導体装置 | |
| JP2002026246A (ja) | 半導体装置 | |
| JPH06291235A (ja) | 混成集積回路 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JPH104167A (ja) | 半導体装置 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JPS595977Y2 (ja) | 集積回路の塔載装置 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JP2545077Y2 (ja) | チツプ形抵抗器 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP2744097B2 (ja) | 混成集積回路 | |
| JPH09283887A (ja) | 半導体装置及びこの装置に用いる金属絶縁基板 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH08181001A (ja) | 面実装用チップ抵抗器とその面実装方法 |