JPH06291235A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH06291235A JPH06291235A JP5074217A JP7421793A JPH06291235A JP H06291235 A JPH06291235 A JP H06291235A JP 5074217 A JP5074217 A JP 5074217A JP 7421793 A JP7421793 A JP 7421793A JP H06291235 A JPH06291235 A JP H06291235A
- Authority
- JP
- Japan
- Prior art keywords
- copper plate
- copper
- fixed
- switching element
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Inverter Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 外部リード端子の固着部分における電流損失
を抑制し、且つパワー混成集積回路のサイズを小型化に
する。 【構成】 金属基板（１）上に絶縁層（２）を介してイ
ンバータ回路が形成され、インバータ回路を構成する第
１電源ラインは第１の銅板（４）、第２電源ラインは第
２の銅板（５）、負荷に接続され且つ電流を供給する出
力ラインは第３の銅板（６）で形成され、第１の銅板
（４）上には複数のソース側のスイッチング素子が、第
３の銅板（６）上には複数のシンク側のスイッチング素
子が固着されており、第１の銅板（４）および第３の銅
板（６）の一部は基板（１）上に固着され、第３の銅板
（６）の一部分と第１の銅板（４）表面を、第２の銅板
（５）と第３の銅板（６）表面をそれぞれ離間するよう
に交差配置し、第１の銅板（４）と前記第２の銅板
（５）を第１および第２の銅板（４）（５）間に配置し
たコンデンサー（３０）（５０）で接続する。
を抑制し、且つパワー混成集積回路のサイズを小型化に
する。 【構成】 金属基板（１）上に絶縁層（２）を介してイ
ンバータ回路が形成され、インバータ回路を構成する第
１電源ラインは第１の銅板（４）、第２電源ラインは第
２の銅板（５）、負荷に接続され且つ電流を供給する出
力ラインは第３の銅板（６）で形成され、第１の銅板
（４）上には複数のソース側のスイッチング素子が、第
３の銅板（６）上には複数のシンク側のスイッチング素
子が固着されており、第１の銅板（４）および第３の銅
板（６）の一部は基板（１）上に固着され、第３の銅板
（６）の一部分と第１の銅板（４）表面を、第２の銅板
（５）と第３の銅板（６）表面をそれぞれ離間するよう
に交差配置し、第１の銅板（４）と前記第２の銅板
（５）を第１および第２の銅板（４）（５）間に配置し
たコンデンサー（３０）（５０）で接続する。
Description
【０００１】
【産業上の利用分野】本発明は、混成集積回路に関し、
特にインバータ回路等のパワー回路を実装した大電流用
の混成集積回路に関する。
特にインバータ回路等のパワー回路を実装した大電流用
の混成集積回路に関する。
【０００２】
【従来の技術】従来、混成集積回路としては、セラミッ
クス基板をベースにしたものが多く使用されてきたが、
セラミックス基板上に形成される回路パターンは貴金属
ペーストによって形成されるためにそのシート抵抗が大
きいことおよびセラミックス基板の熱伝導性の悪いこと
から大電流タイプの混成集積回路としては不向きとなっ
ており、近年の大電流タイプの混成集積回路は金属基
板、例えばアルミニウム、銅ベースの基板上に絶縁樹脂
層を介して形成された銅箔パターン上にパワー回路を構
成する部品が実装されている。すなわち、パワー回路部
品は銅等の金属片（ヒートシンク）上に実装されて基板
上に実装され、外部回路と接続するための複数のパワー
用の外部リード端子は基板上の所定位置に半田付けされ
る構造となっている。かかる、大電流用の混成集積回路
としては特開昭６３−３０２５３０号公報、特開昭６４
−２５５５４号公報および特開昭６４−５０９２号公報
に記載されている。
クス基板をベースにしたものが多く使用されてきたが、
セラミックス基板上に形成される回路パターンは貴金属
ペーストによって形成されるためにそのシート抵抗が大
きいことおよびセラミックス基板の熱伝導性の悪いこと
から大電流タイプの混成集積回路としては不向きとなっ
ており、近年の大電流タイプの混成集積回路は金属基
板、例えばアルミニウム、銅ベースの基板上に絶縁樹脂
層を介して形成された銅箔パターン上にパワー回路を構
成する部品が実装されている。すなわち、パワー回路部
品は銅等の金属片（ヒートシンク）上に実装されて基板
上に実装され、外部回路と接続するための複数のパワー
用の外部リード端子は基板上の所定位置に半田付けされ
る構造となっている。かかる、大電流用の混成集積回路
としては特開昭６３−３０２５３０号公報、特開昭６４
−２５５５４号公報および特開昭６４−５０９２号公報
に記載されている。
【０００３】
【発明が解決しようとする課題】従来構造の大電流用混
成集積回路では上記したように外部回路と接続するため
の各リード端子が半田層を介して基板上に固着される構
造であるため、以下の不具合がある。すなわち、 半田層自体の電気抵抗値が大きいために電流損失を起
し発熱量が増加する。
成集積回路では上記したように外部回路と接続するため
の各リード端子が半田層を介して基板上に固着される構
造であるため、以下の不具合がある。すなわち、 半田層自体の電気抵抗値が大きいために電流損失を起
し発熱量が増加する。
【０００４】電流出力経路の導電路上に半田層を介し
て外部リード端子が固着される場合、半田層表面が酸化
したとき経時変化に伴って半田層が劣化し、信頼性面で
著しく低下するという問題がある。また、金属基板上に
インバータ回路を形成した場合、基板上には図６の点線
領域内が実装形成されるのが一般的である。インバータ
回路の電源入力端子には平滑用のコンデンサーＣ1が接
続され、電源入力端子に入出される交流電源を直流電源
に変換している。平滑用コンデンサーＣ1は大型である
ために金属基板上に形成されたインバータ回路の電源入
力端子と接続する場合には外付け部品となり、電源入力
端子と平滑用コンデンサーＣ1はリード線等の配線によ
り行われている。このリード線の長さが比較的長くなっ
た場合には、リード線の自己インダクタンス成分が大き
くなり、そのインダクタンス成分の影響を抑制するため
に平滑コンデンサーＣ1と電源入力端子間にスナバ用の
コンデンサーＣ2を外付けで接続している。
て外部リード端子が固着される場合、半田層表面が酸化
したとき経時変化に伴って半田層が劣化し、信頼性面で
著しく低下するという問題がある。また、金属基板上に
インバータ回路を形成した場合、基板上には図６の点線
領域内が実装形成されるのが一般的である。インバータ
回路の電源入力端子には平滑用のコンデンサーＣ1が接
続され、電源入力端子に入出される交流電源を直流電源
に変換している。平滑用コンデンサーＣ1は大型である
ために金属基板上に形成されたインバータ回路の電源入
力端子と接続する場合には外付け部品となり、電源入力
端子と平滑用コンデンサーＣ1はリード線等の配線によ
り行われている。このリード線の長さが比較的長くなっ
た場合には、リード線の自己インダクタンス成分が大き
くなり、そのインダクタンス成分の影響を抑制するため
に平滑コンデンサーＣ1と電源入力端子間にスナバ用の
コンデンサーＣ2を外付けで接続している。
【０００５】スナバ用のコンデンサーＣ2を外付けする
ことで平滑コンデンサーＣ1を接続するリード線のイン
ダクタンス成分を抑制することができるが、金属基板上
に形成された導電パターン配線の自己インダクタンス成
分は除去することはできず、導電パターンに大電流を流
すような場合には、導電パターン配線の自己インダクタ
ンスの影響でスパイク電圧が大きくなると共にスイッチ
ング素子のスイッチングノイズが大きくなるという問題
がある。すなわち、例えば、図６に示すインバータ回路
では、平滑コンデンサーＣ1と電源入力端子を接続する
リード配線のインダクタンスＬ1，Ｌ2は、上述したよう
にスナバ用コンデンサーＣ2によって抑制される。この
状態で例えばスイッチング素子ＳＷ１とＳＷ５がＯＮし
負荷に電流が供給される場合、その電流経路は電源端子
―導電パターンＵ１―ＳＷ１―出力端子Ｕ―負荷―出力
端子Ｖ―ＳＷ５―導電パターンＶ2―導電パターンＵ2―
電源端子の経路で流れる。この場合、導電パターンＵ
１，Ｖ２，Ｕ２の各内部インダクタンスが電流経路に介
在されることになり、上述したスイッチングノイズ等の
問題を有する。
ことで平滑コンデンサーＣ1を接続するリード線のイン
ダクタンス成分を抑制することができるが、金属基板上
に形成された導電パターン配線の自己インダクタンス成
分は除去することはできず、導電パターンに大電流を流
すような場合には、導電パターン配線の自己インダクタ
ンスの影響でスパイク電圧が大きくなると共にスイッチ
ング素子のスイッチングノイズが大きくなるという問題
がある。すなわち、例えば、図６に示すインバータ回路
では、平滑コンデンサーＣ1と電源入力端子を接続する
リード配線のインダクタンスＬ1，Ｌ2は、上述したよう
にスナバ用コンデンサーＣ2によって抑制される。この
状態で例えばスイッチング素子ＳＷ１とＳＷ５がＯＮし
負荷に電流が供給される場合、その電流経路は電源端子
―導電パターンＵ１―ＳＷ１―出力端子Ｕ―負荷―出力
端子Ｖ―ＳＷ５―導電パターンＶ2―導電パターンＵ2―
電源端子の経路で流れる。この場合、導電パターンＵ
１，Ｖ２，Ｕ２の各内部インダクタンスが電流経路に介
在されることになり、上述したスイッチングノイズ等の
問題を有する。
【０００６】また、金属基板上にインバータ回路を形成
し、そのインバータ回路の各スイッチング手段を図５に
示す如く、パラレルに接続し、電流量を例えば１００Ａ
以上のハイパワーインバータ用の混成集積回路では、各
スイッチング素子と導電路とを接続するワイヤ配線がパ
ターン設計上どうしても長くなるものが生じる。そのた
め、 ワイヤ配線が長くなったものは、ワイヤ配線自体の抵
抗およびインダクタンス成分が増加し、スイッチング素
子のスイッチングノイズを増加させてスイッチング素子
を誤動作させる問題があった。
し、そのインバータ回路の各スイッチング手段を図５に
示す如く、パラレルに接続し、電流量を例えば１００Ａ
以上のハイパワーインバータ用の混成集積回路では、各
スイッチング素子と導電路とを接続するワイヤ配線がパ
ターン設計上どうしても長くなるものが生じる。そのた
め、 ワイヤ配線が長くなったものは、ワイヤ配線自体の抵
抗およびインダクタンス成分が増加し、スイッチング素
子のスイッチングノイズを増加させてスイッチング素子
を誤動作させる問題があった。
【０００７】ワイヤ配線の長さが異なることにより、
パラレルに接続された各スイッチング素子に流れる電流
量が異なるため、ワイヤ配線が短いスイッチング素子に
はスイッチング素子の定格以上の過電流が流れ、スイッ
チング素子が破壊するおそれがある。本発明は上述した
課題に鑑みてなされたものでこの発明の目的は、外部リ
ード端子の固着部分における電流損失を抑制し、且つ、
パワー用の混成集積回路のサイズを極めて小型化にし信
頼性を向上させた混成集積回路を提供することを目的と
する。
パラレルに接続された各スイッチング素子に流れる電流
量が異なるため、ワイヤ配線が短いスイッチング素子に
はスイッチング素子の定格以上の過電流が流れ、スイッ
チング素子が破壊するおそれがある。本発明は上述した
課題に鑑みてなされたものでこの発明の目的は、外部リ
ード端子の固着部分における電流損失を抑制し、且つ、
パワー用の混成集積回路のサイズを極めて小型化にし信
頼性を向上させた混成集積回路を提供することを目的と
する。
【０００８】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる第１の混成集積
回路は、金属基板上に絶縁層を介してインバータ回路が
形成され、インバータ回路を構成する第１電源ラインは
第１の銅板、第２電源ラインは第２の銅板、負荷に接続
され且つ電流を供給する出力ラインは第３の銅板で形成
され、第１の銅板上には複数のソース側のスイッチング
素子が、第３の銅板上には複数のシンク側のスイッチン
グ素子が固着されており、第１の銅板および第３の銅板
の一部は基板上に固着され、且つ、スイッチング素子が
固着された領域上で第３の銅板の一部分と第１の銅板表
面を、第２の銅板と第３の銅板をそれぞれ離間するよう
に交差配置し、第１の銅板と第２の銅板を第１および第
２の銅板間に配置したコンデンサーで接続したことを特
徴としている。
目的を達成するため、この発明に係わる第１の混成集積
回路は、金属基板上に絶縁層を介してインバータ回路が
形成され、インバータ回路を構成する第１電源ラインは
第１の銅板、第２電源ラインは第２の銅板、負荷に接続
され且つ電流を供給する出力ラインは第３の銅板で形成
され、第１の銅板上には複数のソース側のスイッチング
素子が、第３の銅板上には複数のシンク側のスイッチン
グ素子が固着されており、第１の銅板および第３の銅板
の一部は基板上に固着され、且つ、スイッチング素子が
固着された領域上で第３の銅板の一部分と第１の銅板表
面を、第２の銅板と第３の銅板をそれぞれ離間するよう
に交差配置し、第１の銅板と第２の銅板を第１および第
２の銅板間に配置したコンデンサーで接続したことを特
徴としている。
【０００９】また、この発明に係わる第２の混成集積回
路は、金属基板上に絶縁層を介してインバータ回路が形
成され、インバータ回路を構成する第１電源ラインは第
１の銅板、第２電源ラインは第２の銅板、負荷に接続さ
れ且つ電流を供給する出力ラインは第３の銅板で形成さ
れ、第１の銅板上には並列接続された複数のソース側の
スイッチング素子が、第３の銅板上には並列接続された
複数のシンク側のスイッチング素子が固着されると共に
第２および第３の銅板上には絶縁層を介して各スイッチ
ング素子を制御するための第１および第２の制御パター
ンが形成され、少なくとも第３の銅板の一部を折曲げ外
部リード端子として兼用した混成集積回路であって、第
１の銅板および第３の銅板の一部は基板上に固着され、
且つ、スイッチング素子が固着された領域上で第３の銅
板の一部分と第１の銅板表面を、第２の銅板と第３の銅
板表面をそれぞれ離間するように交差配置し、ソース側
のスイッチング素子の制御電極と第１の制御パターン、
シンク側のスイッチング素子の制御電極と第２の制御パ
ターンをそれぞれワイヤで接続し、第１の銅板と第２の
銅板を第１および第２の銅板間に配置したコンデンサー
で接続したことを特徴としている。
路は、金属基板上に絶縁層を介してインバータ回路が形
成され、インバータ回路を構成する第１電源ラインは第
１の銅板、第２電源ラインは第２の銅板、負荷に接続さ
れ且つ電流を供給する出力ラインは第３の銅板で形成さ
れ、第１の銅板上には並列接続された複数のソース側の
スイッチング素子が、第３の銅板上には並列接続された
複数のシンク側のスイッチング素子が固着されると共に
第２および第３の銅板上には絶縁層を介して各スイッチ
ング素子を制御するための第１および第２の制御パター
ンが形成され、少なくとも第３の銅板の一部を折曲げ外
部リード端子として兼用した混成集積回路であって、第
１の銅板および第３の銅板の一部は基板上に固着され、
且つ、スイッチング素子が固着された領域上で第３の銅
板の一部分と第１の銅板表面を、第２の銅板と第３の銅
板表面をそれぞれ離間するように交差配置し、ソース側
のスイッチング素子の制御電極と第１の制御パターン、
シンク側のスイッチング素子の制御電極と第２の制御パ
ターンをそれぞれワイヤで接続し、第１の銅板と第２の
銅板を第１および第２の銅板間に配置したコンデンサー
で接続したことを特徴としている。
【００１０】
【作用】以上のように構成される混成集積回路において
は、インバータ回路の第１電源となる第１の銅板と第２
電源となる第２の銅板間に両銅板を接続するコンデンサ
ーを配置することにより、金属基板上に形成されたイン
バータ回路の電流経路における導電パターン、即ち、第
１の銅板、第２の銅板の有する自己インダクタンス成分
の影響を著しく抑制することができる。
は、インバータ回路の第１電源となる第１の銅板と第２
電源となる第２の銅板間に両銅板を接続するコンデンサ
ーを配置することにより、金属基板上に形成されたイン
バータ回路の電流経路における導電パターン、即ち、第
１の銅板、第２の銅板の有する自己インダクタンス成分
の影響を著しく抑制することができる。
【００１１】また、スイッチング素子が固着された第１
および第３の銅板の一部または全部を基板上に固着し、
且つ、スイッチング素子が固着された領域上で第３の銅
板の一部を第１の銅板表面と第２の銅板を第３の銅板表
面とそれぞれ離間して交差させることにより、スイッチ
ング素子と第２および第３の銅板を接続する各ワイヤ配
線の長さを均一にしかも最短で接続することができる。
および第３の銅板の一部または全部を基板上に固着し、
且つ、スイッチング素子が固着された領域上で第３の銅
板の一部を第１の銅板表面と第２の銅板を第３の銅板表
面とそれぞれ離間して交差させることにより、スイッチ
ング素子と第２および第３の銅板を接続する各ワイヤ配
線の長さを均一にしかも最短で接続することができる。
【００１２】また、第２および第３の銅板上には絶縁層
を介してスイッチング素子の制御電極と接続される制御
パターンが形成されることにより、第２あるいは第３の
銅板―絶縁層―制御パターン間に寄生容量が形成され、
且つ、その容量がスイッチング素子のゲート―ソース間
（あるいはベース―エミッタ間）に接続される構造とな
るためにノイズ除去用のコンデンサーを必要とせずにノ
イズ除去を行うことができる。
を介してスイッチング素子の制御電極と接続される制御
パターンが形成されることにより、第２あるいは第３の
銅板―絶縁層―制御パターン間に寄生容量が形成され、
且つ、その容量がスイッチング素子のゲート―ソース間
（あるいはベース―エミッタ間）に接続される構造とな
るためにノイズ除去用のコンデンサーを必要とせずにノ
イズ除去を行うことができる。
【００１３】さらに、シンク側のスイッチング素子が固
着された第３の銅板の一部分を折曲げて外部リード端子
として兼用することにより、外部リード端子のみの半田
固着を不要とすることができる。その結果、リード端子
の半田層による電流損失を抑制することができる。さら
に、リード端子を固着する専用のランド（パッド）を基
板上に形成する必要がないことおよび第３の銅板が中空
に位置するために基板サイズを小型化にすることができ
る。
着された第３の銅板の一部分を折曲げて外部リード端子
として兼用することにより、外部リード端子のみの半田
固着を不要とすることができる。その結果、リード端子
の半田層による電流損失を抑制することができる。さら
に、リード端子を固着する専用のランド（パッド）を基
板上に形成する必要がないことおよび第３の銅板が中空
に位置するために基板サイズを小型化にすることができ
る。
【００１４】さらに、第３の銅板上に配置された制御基
板と第２および第３の銅板上に形成された制御パターン
がワイヤ配線により接続されているために駆動回路を有
した小型化されたインバータ用の混成集積回路を提供す
ることができる。
板と第２および第３の銅板上に形成された制御パターン
がワイヤ配線により接続されているために駆動回路を有
した小型化されたインバータ用の混成集積回路を提供す
ることができる。
【００１５】
【実施例】以下図１〜図４に示した実施例に基づいて本
発明の混成集積回路を詳細に説明する。図１は本発明の
混成集積回路の断面図、図２は本発明の混成集積回路の
平面図である。
発明の混成集積回路を詳細に説明する。図１は本発明の
混成集積回路の断面図、図２は本発明の混成集積回路の
平面図である。
【００１６】図１および図２に示す如く、本発明の混成
集積回路は、金属基板（１）と、その基板（１）上に絶
縁層（２）を介して形成された導電路（３）と、その導
電路（３）の所定位置に固着された第１の銅板（４）、
第２の銅板（５）および第３の銅板（６）と、第１およ
び第３の銅板（４）（６）上に固着されたスイッチング
素子（７）（８）、ケース材（１０）と、スイッチング
素子（７）（８）を駆動するための制御基板（２０）
と、第１の銅板（４）と第２の銅板（５）を接続するコ
ンデンサ（５０）とから構成される。
集積回路は、金属基板（１）と、その基板（１）上に絶
縁層（２）を介して形成された導電路（３）と、その導
電路（３）の所定位置に固着された第１の銅板（４）、
第２の銅板（５）および第３の銅板（６）と、第１およ
び第３の銅板（４）（６）上に固着されたスイッチング
素子（７）（８）、ケース材（１０）と、スイッチング
素子（７）（８）を駆動するための制御基板（２０）
と、第１の銅板（４）と第２の銅板（５）を接続するコ
ンデンサ（５０）とから構成される。
【００１７】金属基板（１）は、放熱特性および加工性
を考慮して約２〜５ｍｍ厚のアルミニウム基板あるいは
銅基板が使用される。その金属基板（１）は所定サイズ
で矩形状に形成され、混成集積回路が完成する前あるい
は後に所望サイズに分割プレスされる。アルミニウム基
板を用いる場合には、そのアルミニウム基板の表面を薄
膜の酸化アルミニウムで被覆してもよい。また、銅基板
を用いる場合には、その銅基板の表面はニッケルあるい
はクロムメッキが行われ表面保護が行われている。
を考慮して約２〜５ｍｍ厚のアルミニウム基板あるいは
銅基板が使用される。その金属基板（１）は所定サイズ
で矩形状に形成され、混成集積回路が完成する前あるい
は後に所望サイズに分割プレスされる。アルミニウム基
板を用いる場合には、そのアルミニウム基板の表面を薄
膜の酸化アルミニウムで被覆してもよい。また、銅基板
を用いる場合には、その銅基板の表面はニッケルあるい
はクロムメッキが行われ表面保護が行われている。
【００１８】金属基板（１）の一主面上には、エポキシ
あるいはポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と約３５〜１０５μｍ厚の銅箔とのクラッド材が
温度１５０〜１８０℃、１平方センチメートル当り５０
〜１００Ｋｇの圧力でホットプレスされる。前記クラッ
ド材を基板（１）上にホットプレスすることにより前記
熱硬化性絶縁樹脂が絶縁層（２）となり、その絶縁層
（２）上の銅箔をホトエッチング等して所望形状の導電
路（３）が形成される。
あるいはポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と約３５〜１０５μｍ厚の銅箔とのクラッド材が
温度１５０〜１８０℃、１平方センチメートル当り５０
〜１００Ｋｇの圧力でホットプレスされる。前記クラッ
ド材を基板（１）上にホットプレスすることにより前記
熱硬化性絶縁樹脂が絶縁層（２）となり、その絶縁層
（２）上の銅箔をホトエッチング等して所望形状の導電
路（３）が形成される。
【００１９】金属基板（１）上に形成される導電路
（３）は、図５に示したインバータ回路を構成するよう
に、例えば図１および図２に示す如く、第１および第３
の銅板（４）（６）を固着するための導電路（３）のみ
が形成されている。尚、本発明では外部リード端子を固
着するための専用のランド（パッド）は形成されていな
い。導電路（３）上にはスクリーン印刷により印刷した
ソルダーペーストが付着されて半田層（９）が形成され
る。その半田層（９）上に第１および第３の銅板（４）
（６）が載置されて半田リフロー工程によりソルダーペ
ーストを溶解し導電路（３）と各銅板（４）（６）を固
着接続する。
（３）は、図５に示したインバータ回路を構成するよう
に、例えば図１および図２に示す如く、第１および第３
の銅板（４）（６）を固着するための導電路（３）のみ
が形成されている。尚、本発明では外部リード端子を固
着するための専用のランド（パッド）は形成されていな
い。導電路（３）上にはスクリーン印刷により印刷した
ソルダーペーストが付着されて半田層（９）が形成され
る。その半田層（９）上に第１および第３の銅板（４）
（６）が載置されて半田リフロー工程によりソルダーペ
ーストを溶解し導電路（３）と各銅板（４）（６）を固
着接続する。
【００２０】図５に示したインバータ回路の第１電源ラ
イン（例えばＶCCライン）は第１の銅板（４）、第２電
源ライン（例えばアースライン）は第２の銅板（５）お
よび電流を供給する出力ラインは第３の銅板（６）によ
り形成されている。第１〜第３の銅板（４）（５）
（６）は約５０〜３００Ａの大電流に対応できるように
する必要からその厚みは約１〜５ｍｍ程度の肉厚を有し
ている。
イン（例えばＶCCライン）は第１の銅板（４）、第２電
源ライン（例えばアースライン）は第２の銅板（５）お
よび電流を供給する出力ラインは第３の銅板（６）によ
り形成されている。第１〜第３の銅板（４）（５）
（６）は約５０〜３００Ａの大電流に対応できるように
する必要からその厚みは約１〜５ｍｍ程度の肉厚を有し
ている。
【００２１】第１の銅板（４）上にはインバータ回路の
ソース側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）
が半田層（１１）によって固着されている。本発明の混
成集積回路では約１００Ａ以上の電流に対応できるもの
とするために各スイッチング素子は例えば図５に示す如
く、４並列接続されている。並列接続されたスイッチン
グ素子は３つのブロック毎にそれぞれ隣接するように固
着される。それらソース側のスイッチング素子（７Ａ）
（７Ｂ）（７Ｃ）は第１の電源ラインにより共通接続さ
れるために本実施例では第１の銅板（４）を共通とし、
スイッチング素子（７Ａ）（７Ｂ）（７Ｃ）を固着した
が、第１の銅板（４）を３つに分割し、分割された第１
の銅板上にそれぞれ並列接続されたスイッチング素子を
固着することも可能である。
ソース側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）
が半田層（１１）によって固着されている。本発明の混
成集積回路では約１００Ａ以上の電流に対応できるもの
とするために各スイッチング素子は例えば図５に示す如
く、４並列接続されている。並列接続されたスイッチン
グ素子は３つのブロック毎にそれぞれ隣接するように固
着される。それらソース側のスイッチング素子（７Ａ）
（７Ｂ）（７Ｃ）は第１の電源ラインにより共通接続さ
れるために本実施例では第１の銅板（４）を共通とし、
スイッチング素子（７Ａ）（７Ｂ）（７Ｃ）を固着した
が、第１の銅板（４）を３つに分割し、分割された第１
の銅板上にそれぞれ並列接続されたスイッチング素子を
固着することも可能である。
【００２２】金属基板（１）を銅基板とした場合には、
第１の銅板（４）を共通使用し、アルミニウム基板とし
た場合には、第１の銅板（４）を共通使用するとアルミ
ニウムと銅との熱膨張係数の差が大きいためにアルミニ
ウム基板に反りが生じるおそれがあるために第１の銅板
（４）を各スイッチング素子の数だけ分割するのが好ま
しい。
第１の銅板（４）を共通使用し、アルミニウム基板とし
た場合には、第１の銅板（４）を共通使用するとアルミ
ニウムと銅との熱膨張係数の差が大きいためにアルミニ
ウム基板に反りが生じるおそれがあるために第１の銅板
（４）を各スイッチング素子の数だけ分割するのが好ま
しい。
【００２３】一方、第３の銅板（６）上には、インバー
タ回路のシンク側のスイッチング素子（８Ａ）（８Ｂ）
（８Ｃ）が半田層（１１）を介して固着されている。シ
ンク側のスイッチング素子もソース側のスイッチング素
子と同様に第３の銅板（６）上に隣接して固着されてい
る。第３の銅板（６）は出力ラインの数に対応して個別
に分割されている。
タ回路のシンク側のスイッチング素子（８Ａ）（８Ｂ）
（８Ｃ）が半田層（１１）を介して固着されている。シ
ンク側のスイッチング素子もソース側のスイッチング素
子と同様に第３の銅板（６）上に隣接して固着されてい
る。第３の銅板（６）は出力ラインの数に対応して個別
に分割されている。
【００２４】第１および第３の銅板（４）（６）上に半
田層（１１）（１１）を介して固着されたスイッチング
素子（７Ａ）〜（７Ｃ）（８Ａ）〜（８Ｃ）はパワート
ランジスタ、パワーＭＯＳＦＥＴ、あるいはＩＧＢＴ等
の大電流タイプの半導体スイッチング素子が用いられて
いる。スイッチング素子が固着される第１の銅板（４）
および第３の銅板（６）の一部分は基板（１）上に固着
され、且つ、ソース側スイッチング素子（７Ａ）〜（７
Ｃ）が固着された固着領域上で第３の銅板（６）の一部
分と第１の銅板（４）を、シンク側のスイッチング素子
（８Ａ）〜（８Ｃ）が固着された固着領域上で第２の銅
板（５）と第３の銅板（６）をそれぞれ離間させて交差
配置されている。そして、第２および第３の銅板（５）
（６）上に形成された第１および第２の制御パターン
（２１）（２２）とスイッチング素子（７Ａ）〜（７
Ｃ）（８Ａ）〜（８Ｃ）がワイヤで接続されている。
田層（１１）（１１）を介して固着されたスイッチング
素子（７Ａ）〜（７Ｃ）（８Ａ）〜（８Ｃ）はパワート
ランジスタ、パワーＭＯＳＦＥＴ、あるいはＩＧＢＴ等
の大電流タイプの半導体スイッチング素子が用いられて
いる。スイッチング素子が固着される第１の銅板（４）
および第３の銅板（６）の一部分は基板（１）上に固着
され、且つ、ソース側スイッチング素子（７Ａ）〜（７
Ｃ）が固着された固着領域上で第３の銅板（６）の一部
分と第１の銅板（４）を、シンク側のスイッチング素子
（８Ａ）〜（８Ｃ）が固着された固着領域上で第２の銅
板（５）と第３の銅板（６）をそれぞれ離間させて交差
配置されている。そして、第２および第３の銅板（５）
（６）上に形成された第１および第２の制御パターン
（２１）（２２）とスイッチング素子（７Ａ）〜（７
Ｃ）（８Ａ）〜（８Ｃ）がワイヤで接続されている。
【００２５】具体的に述べると、シンク側のスイッチン
グ素子（８Ａ）〜（８Ｃ）が固着された第３の銅板
（６）の固着領域を基板（１）上に固着し、その延在さ
れる先端部を第１の銅板（４）上に固着されたソース側
のスイッチング素子（７Ａ）〜（７Ｃ）の一部分を重畳
するように配置し、第２の銅板（５）をシンク側のスイ
ッチング素子（８Ａ）〜（８Ｃ）と重畳するように離間
させ空間に配置されている。
グ素子（８Ａ）〜（８Ｃ）が固着された第３の銅板
（６）の固着領域を基板（１）上に固着し、その延在さ
れる先端部を第１の銅板（４）上に固着されたソース側
のスイッチング素子（７Ａ）〜（７Ｃ）の一部分を重畳
するように配置し、第２の銅板（５）をシンク側のスイ
ッチング素子（８Ａ）〜（８Ｃ）と重畳するように離間
させ空間に配置されている。
【００２６】上記したように、第３の銅板（６）はシン
ク側のスイッチング素子（８Ａ）〜（８Ｃ）が固着され
る固着領域が基板（１）上に固着され、その固着領域よ
り延在される先端部が第１の銅板（４）と重畳離間する
ように、その中間部分で折曲げ加工されている。さら
に、その先端部は第１の銅板（４）上に固着された全て
のソース側のスイッチング素子（７Ａ）〜（７Ｃ）の一
部と重畳するように配置されている。具体的には、各ス
イッチング素子のエミッタあるいはソース電極と第３の
銅板（６）とをワイヤで接続した際、各ワイヤ配線の長
さが均一にしかも最短の長さとなるように、第３の銅板
（６）の先端部は、各スイッチング素子のソースあるい
はエミッタ電極、ゲートあるいはベース電極と重畳され
ず、並列接続されたスイッチング素子の固着領域の略中
心線で線対象となるように重畳配置されている。
ク側のスイッチング素子（８Ａ）〜（８Ｃ）が固着され
る固着領域が基板（１）上に固着され、その固着領域よ
り延在される先端部が第１の銅板（４）と重畳離間する
ように、その中間部分で折曲げ加工されている。さら
に、その先端部は第１の銅板（４）上に固着された全て
のソース側のスイッチング素子（７Ａ）〜（７Ｃ）の一
部と重畳するように配置されている。具体的には、各ス
イッチング素子のエミッタあるいはソース電極と第３の
銅板（６）とをワイヤで接続した際、各ワイヤ配線の長
さが均一にしかも最短の長さとなるように、第３の銅板
（６）の先端部は、各スイッチング素子のソースあるい
はエミッタ電極、ゲートあるいはベース電極と重畳され
ず、並列接続されたスイッチング素子の固着領域の略中
心線で線対象となるように重畳配置されている。
【００２７】また、上記した第３の銅板（６）の先端部
にはスイッチング素子（７Ａ）〜（７Ｃ）と接続される
第１の制御パターン（２１）が形成されている。第１の
制御パターン（２１）は第３の銅板（６）上にエポキシ
樹脂をベースにした絶縁層（２３）を介して銅箔等の金
属箔により形成されている。第１の制御パターン（２
１）はソース側のスイッチング素子（７Ａ）〜（７Ｃ）
のゲートあるいはベース電極とソースあるいはエミッタ
電極と接続されるための２種類のパターンが形成され
る。すなわち、第１の制御パターン（２１Ａ）はゲート
あるいはベース電極と、第１の制御パターン（２１Ｂ）
はソースあるいはエミッタ電極と接続される。本実施例
では第１の制御パターン（２１Ａ）（２１Ｂ）は第３の
銅板（６）の先端部を囲むようにコの字状に形成されて
いる。
にはスイッチング素子（７Ａ）〜（７Ｃ）と接続される
第１の制御パターン（２１）が形成されている。第１の
制御パターン（２１）は第３の銅板（６）上にエポキシ
樹脂をベースにした絶縁層（２３）を介して銅箔等の金
属箔により形成されている。第１の制御パターン（２
１）はソース側のスイッチング素子（７Ａ）〜（７Ｃ）
のゲートあるいはベース電極とソースあるいはエミッタ
電極と接続されるための２種類のパターンが形成され
る。すなわち、第１の制御パターン（２１Ａ）はゲート
あるいはベース電極と、第１の制御パターン（２１Ｂ）
はソースあるいはエミッタ電極と接続される。本実施例
では第１の制御パターン（２１Ａ）（２１Ｂ）は第３の
銅板（６）の先端部を囲むようにコの字状に形成されて
いる。
【００２８】第３の銅板（６）上に固着されたシンク側
のスイッチング素子（８Ａ）〜（８Ｃ）と接続される第
２の銅板（５）は第３の銅板（６）と重畳するように離
間配置される。具体的には、第２の銅板（５）は後述す
るケース材（１０）によって支持されており、基板
（１）とケース材（１０）とを一体化した際、第３の銅
板（６）と離間重畳するように配置される。第２の銅板
（５）はシンク側のスイッチング素子（８Ａ）〜（８
Ｃ）とワイヤで接続されるためにスイッチング素子（８
Ａ）〜（８Ｃ）のベースあるいはゲート電極とエミッタ
あるいはソース電極を残した他の領域と重畳するように
配置される。
のスイッチング素子（８Ａ）〜（８Ｃ）と接続される第
２の銅板（５）は第３の銅板（６）と重畳するように離
間配置される。具体的には、第２の銅板（５）は後述す
るケース材（１０）によって支持されており、基板
（１）とケース材（１０）とを一体化した際、第３の銅
板（６）と離間重畳するように配置される。第２の銅板
（５）はシンク側のスイッチング素子（８Ａ）〜（８
Ｃ）とワイヤで接続されるためにスイッチング素子（８
Ａ）〜（８Ｃ）のベースあるいはゲート電極とエミッタ
あるいはソース電極を残した他の領域と重畳するように
配置される。
【００２９】また、第２の銅板（５）上にはスイッチン
グ素子（８Ａ）〜（８Ｃ）と接続される第２の制御パタ
ーン（２２）が形成されている。第２の制御パターン
（２２）はエポキシ樹脂をベースにした絶縁層（２４）
を介して銅箔等の金属箔により形成されている。第２の
制御パターン（２２）はシンク側のスイッチング素子
（８Ａ）〜（８Ｃ）のゲートあるいはベース電極とソー
スあるいはエミッタ電極と接続されるための２種類のパ
ターンが形成される。すなわち、第２の制御パターン
（２２Ａ）はゲートあるいはベース電極と、第２の制御
パターン（２２Ｂ）はソースあるいはエミッタ電極と接
続される。本実施例では、ベースあるいはゲート電極と
接続される第２の制御パターン（２２Ａ）は各スイッチ
ング数（出力数）に対応して形成され、ソースあるいは
エミッタ電極と接続される第２の制御パターン（２２
Ｂ）は共通接続されるために第２の銅板（５）の長手方
向の全面に形成されている。
グ素子（８Ａ）〜（８Ｃ）と接続される第２の制御パタ
ーン（２２）が形成されている。第２の制御パターン
（２２）はエポキシ樹脂をベースにした絶縁層（２４）
を介して銅箔等の金属箔により形成されている。第２の
制御パターン（２２）はシンク側のスイッチング素子
（８Ａ）〜（８Ｃ）のゲートあるいはベース電極とソー
スあるいはエミッタ電極と接続されるための２種類のパ
ターンが形成される。すなわち、第２の制御パターン
（２２Ａ）はゲートあるいはベース電極と、第２の制御
パターン（２２Ｂ）はソースあるいはエミッタ電極と接
続される。本実施例では、ベースあるいはゲート電極と
接続される第２の制御パターン（２２Ａ）は各スイッチ
ング数（出力数）に対応して形成され、ソースあるいは
エミッタ電極と接続される第２の制御パターン（２２
Ｂ）は共通接続されるために第２の銅板（５）の長手方
向の全面に形成されている。
【００３０】スイッチング素子の固着領域上で離間配置
された第１の銅板（４）と第３の銅板（６）および第３
の銅板（６）と第２の銅板（５）との離間距離は、図面
上では比較的にあるように見えるが、実際には約２〜５
ｍｍ程度の距離で離間配置される。ところで、第３の銅
板（６）の一部分は外部回路と接続するための外部リー
ド端子（６Ａ）として兼用されている。すなわち、第３
の銅板（６）の一部分を上面方向に略９０°の角度で折
曲げ加工し、折曲げ加工された先端部を外部リード端子
（６Ａ）として用い、ヒートシンクとなる銅板（６）と
外部リード（６Ａ）とを兼用させることである。第３の
銅板（６）の外部リード端子（６Ａ）は後述するケース
材の上面部よりも突出するように延在され、本実施例で
は上述したように略９０°の角度で折曲げ加工される
が、外部回路との接続状態に応じてその角度は任意に調
整することができる。
された第１の銅板（４）と第３の銅板（６）および第３
の銅板（６）と第２の銅板（５）との離間距離は、図面
上では比較的にあるように見えるが、実際には約２〜５
ｍｍ程度の距離で離間配置される。ところで、第３の銅
板（６）の一部分は外部回路と接続するための外部リー
ド端子（６Ａ）として兼用されている。すなわち、第３
の銅板（６）の一部分を上面方向に略９０°の角度で折
曲げ加工し、折曲げ加工された先端部を外部リード端子
（６Ａ）として用い、ヒートシンクとなる銅板（６）と
外部リード（６Ａ）とを兼用させることである。第３の
銅板（６）の外部リード端子（６Ａ）は後述するケース
材の上面部よりも突出するように延在され、本実施例で
は上述したように略９０°の角度で折曲げ加工される
が、外部回路との接続状態に応じてその角度は任意に調
整することができる。
【００３１】第３の銅板（６）の一部分を折曲げ加工し
その先端部を外部リード端子（６Ａ）として兼用するこ
とにより、外部リード端子専用の固着パッドを基板
（１）上に形成する必要がないため基板（１）のサイズ
を小型化にすることができる。また、外部リード端子専
用の固着パッドが無くなるのに伴いリード端子を固着す
るための専用の半田層が無くなるために半田層による出
力電流の損失を抑制することができ信頼性の向上に寄与
することができる。
その先端部を外部リード端子（６Ａ）として兼用するこ
とにより、外部リード端子専用の固着パッドを基板
（１）上に形成する必要がないため基板（１）のサイズ
を小型化にすることができる。また、外部リード端子専
用の固着パッドが無くなるのに伴いリード端子を固着す
るための専用の半田層が無くなるために半田層による出
力電流の損失を抑制することができ信頼性の向上に寄与
することができる。
【００３２】金属基板（１）上にソース側のスイッチン
グ素子が固着された第１の銅板（４）を固着し、その第
１の銅板（４）と交差するようにシンク側のスイッチン
グ素子が固着された第３の銅板（６）を隣接配置して基
板（１）上に固着した後、基板（１）はケース材（１
０）と一体化される。ケース材（１０）はファイバグラ
ス・レインホースＰＥＴ（ＦＲＰＥＴ）等の絶縁樹脂で
射出成形により略枠状に形成される。ケース材（１０）
の射出成形時に第２の銅板（５）がインサート成形され
るようになっており、具体的にはケース材（１０）内に
設けられた各バー（１０Ａ）によって第２の銅板（５）
が固定支持される構造となっている。すなわち、インサ
ート成形時に第２の銅板（５）は各バー（１０Ａ）に埋
没するように形成されるため、第２の銅板（５）は各バ
ー（１０Ａ）によって強固に固定支持されることにな
る。
グ素子が固着された第１の銅板（４）を固着し、その第
１の銅板（４）と交差するようにシンク側のスイッチン
グ素子が固着された第３の銅板（６）を隣接配置して基
板（１）上に固着した後、基板（１）はケース材（１
０）と一体化される。ケース材（１０）はファイバグラ
ス・レインホースＰＥＴ（ＦＲＰＥＴ）等の絶縁樹脂で
射出成形により略枠状に形成される。ケース材（１０）
の射出成形時に第２の銅板（５）がインサート成形され
るようになっており、具体的にはケース材（１０）内に
設けられた各バー（１０Ａ）によって第２の銅板（５）
が固定支持される構造となっている。すなわち、インサ
ート成形時に第２の銅板（５）は各バー（１０Ａ）に埋
没するように形成されるため、第２の銅板（５）は各バ
ー（１０Ａ）によって強固に固定支持されることにな
る。
【００３３】ケース材（１０）は基板（１）の周端辺と
略一致するようにエポキシ系あるいはシリコン系の接着
剤によって固着一体化される。金属基板（１）とケース
材（１０）を一体化した後、図５に示したインバータ回
路に基づいて、ボンディングワイヤにより各銅板および
各スイッチング素子が相互接続されることになる。すな
わち、ソース側のスイッチング素子（７Ａ）〜（７Ｃ）
のベースあるいはゲート電極は第３の銅板（６）上に形
成された第１の制御パターン（２１Ａ）と接続され、エ
ミッタあるいはソース電極は第１の制御パターン（２１
Ｂ）および第３の銅板（６）と直接約２００〜５００μ
ｍ径のＡｌワイヤでボンディング接続される。
略一致するようにエポキシ系あるいはシリコン系の接着
剤によって固着一体化される。金属基板（１）とケース
材（１０）を一体化した後、図５に示したインバータ回
路に基づいて、ボンディングワイヤにより各銅板および
各スイッチング素子が相互接続されることになる。すな
わち、ソース側のスイッチング素子（７Ａ）〜（７Ｃ）
のベースあるいはゲート電極は第３の銅板（６）上に形
成された第１の制御パターン（２１Ａ）と接続され、エ
ミッタあるいはソース電極は第１の制御パターン（２１
Ｂ）および第３の銅板（６）と直接約２００〜５００μ
ｍ径のＡｌワイヤでボンディング接続される。
【００３４】また、シンク側のスイッチング素子（８
Ａ）〜（８Ｃ）のベースあるいはゲート電極は第２の銅
板（５）上に形成された第２の制御パターン（２２Ａ）
と接続され、エミッタあるいはソース電極は第２の制御
パターン（２２Ｂ）および第２の銅板（５）と直接約２
００〜５００μｍ径のＡｌワイヤでボンディング接続さ
れる。
Ａ）〜（８Ｃ）のベースあるいはゲート電極は第２の銅
板（５）上に形成された第２の制御パターン（２２Ａ）
と接続され、エミッタあるいはソース電極は第２の制御
パターン（２２Ｂ）および第２の銅板（５）と直接約２
００〜５００μｍ径のＡｌワイヤでボンディング接続さ
れる。
【００３５】第１および第２の制御パターン（２１Ａ）
（２１Ｂ）（２２Ａ）（２２Ｂ）は銅板（４）（５）上
に絶縁層（２３）（２４）を介して形成されるために、
それら制御パターン（２１Ａ）（２１Ｂ）（２２Ａ）
（２２Ｂ）と銅板（４）（５）間には所定の寄生容量が
形成され、上述したように各スイッチング素子（７Ａ）
〜（７Ｃ）（８Ａ）〜（８Ｃ）のベースあるいはゲート
電極と第１の制御パターン（２１Ａ）および第２の制御
パターン（２２Ａ）、エミッタあるいはソース電極と第
１の制御パターン（２１Ｂ）および第２の制御パターン
（２２Ｂ）を接続すると、図３に示す如く、例えばＭＯ
Ｓ型のスイッチング素子のゲート―ソース間に寄生容量
が接続される構造となる。従って、ノイズ除去を行うた
めの専用のコンデンサー部品を必要とせずにゲート―ソ
ース間のノイズを除去できスイッチング素子の信頼性を
向上することができる。
（２１Ｂ）（２２Ａ）（２２Ｂ）は銅板（４）（５）上
に絶縁層（２３）（２４）を介して形成されるために、
それら制御パターン（２１Ａ）（２１Ｂ）（２２Ａ）
（２２Ｂ）と銅板（４）（５）間には所定の寄生容量が
形成され、上述したように各スイッチング素子（７Ａ）
〜（７Ｃ）（８Ａ）〜（８Ｃ）のベースあるいはゲート
電極と第１の制御パターン（２１Ａ）および第２の制御
パターン（２２Ａ）、エミッタあるいはソース電極と第
１の制御パターン（２１Ｂ）および第２の制御パターン
（２２Ｂ）を接続すると、図３に示す如く、例えばＭＯ
Ｓ型のスイッチング素子のゲート―ソース間に寄生容量
が接続される構造となる。従って、ノイズ除去を行うた
めの専用のコンデンサー部品を必要とせずにゲート―ソ
ース間のノイズを除去できスイッチング素子の信頼性を
向上することができる。
【００３６】並列接続された各シンク側およびソース側
のスイッチング素子（７Ａ）〜（７Ｃ）（８Ａ）〜（８
Ｃ）のベースあるいはゲート電極、エミッタあるいはソ
ース電極と第１、第２の制御パターン（２１Ａ）（２１
Ｂ）（２２Ａ）（２２Ｂ）および第２、第３の銅板
（５）（６）をワイヤでボンディング接続する際、第
２、第３の銅板（５）（６）とスイッチング素子（７
Ａ）〜（７Ｃ）（８Ａ）〜（８Ｃ）との離間距離が約２
〜５ｍｍ程度であること、および第２および３の銅板
（５）（６）が線対象となるように重畳配置されている
ことにより、ボンディング時のワイヤを最短の長さで、
しかも各ワイヤ配線の長さを均一にできることになる。
一方、ボンディング時における応力も第２の銅板（５）
はケース材（１０）のバー（１０Ａ）によって固定支持
されているために超音波ボンディング装置を用いても何
んら支障はない。
のスイッチング素子（７Ａ）〜（７Ｃ）（８Ａ）〜（８
Ｃ）のベースあるいはゲート電極、エミッタあるいはソ
ース電極と第１、第２の制御パターン（２１Ａ）（２１
Ｂ）（２２Ａ）（２２Ｂ）および第２、第３の銅板
（５）（６）をワイヤでボンディング接続する際、第
２、第３の銅板（５）（６）とスイッチング素子（７
Ａ）〜（７Ｃ）（８Ａ）〜（８Ｃ）との離間距離が約２
〜５ｍｍ程度であること、および第２および３の銅板
（５）（６）が線対象となるように重畳配置されている
ことにより、ボンディング時のワイヤを最短の長さで、
しかも各ワイヤ配線の長さを均一にできることになる。
一方、ボンディング時における応力も第２の銅板（５）
はケース材（１０）のバー（１０Ａ）によって固定支持
されているために超音波ボンディング装置を用いても何
んら支障はない。
【００３７】第１の銅板（４）と第２の銅板（５）はそ
れぞれスナバ用コンデンサーＣU，ＣV，ＣW（５０）に
よって接続されている。各コンデンサーＣU，ＣV，ＣW
は金属基板（１）上に形成されたインバータ回路の第
１，第２，第３の銅板（４）〜（６）の自己インダクタ
ンス成分による影響を抑制するために接続配置されたも
のである。
れぞれスナバ用コンデンサーＣU，ＣV，ＣW（５０）に
よって接続されている。各コンデンサーＣU，ＣV，ＣW
は金属基板（１）上に形成されたインバータ回路の第
１，第２，第３の銅板（４）〜（６）の自己インダクタ
ンス成分による影響を抑制するために接続配置されたも
のである。
【００３８】本実施例によれば、コンデンサーＣU，
ＣV，ＣW（５０）は二本のリード端子を有する既製部品
であり、第１の銅板（４）にネジ込み構造により取り付
けられた金属製の支柱（５１）にそのコンデンサー（５
０）のリード端子の一端が半田付けされ、リード端子の
他端が第２の銅板（５）と半田付けされる構造となる。
この場合、コンデンサー（５０）のリード端子が接続さ
れる支柱（５１）の頭部は第３の銅板（６）表面より突
出されているためにコンデンサー（５０）のリード端子
と支柱（５１）は容易に半田付けることができる。ま
た、コンデンサー（５０）は図１および図２では、明ら
かにされないがケース材（１０）のバー（１０Ａ）に接
着剤によって接着固定されているためにコンデンサー
（５０）のリード端子を支柱（５１）と第２の銅板
（５）に接続する場合に容易に接続することができる。
ＣV，ＣW（５０）は二本のリード端子を有する既製部品
であり、第１の銅板（４）にネジ込み構造により取り付
けられた金属製の支柱（５１）にそのコンデンサー（５
０）のリード端子の一端が半田付けされ、リード端子の
他端が第２の銅板（５）と半田付けされる構造となる。
この場合、コンデンサー（５０）のリード端子が接続さ
れる支柱（５１）の頭部は第３の銅板（６）表面より突
出されているためにコンデンサー（５０）のリード端子
と支柱（５１）は容易に半田付けることができる。ま
た、コンデンサー（５０）は図１および図２では、明ら
かにされないがケース材（１０）のバー（１０Ａ）に接
着剤によって接着固定されているためにコンデンサー
（５０）のリード端子を支柱（５１）と第２の銅板
（５）に接続する場合に容易に接続することができる。
【００３９】スナバ用のコンデンサー（５０）で第１お
よび第２の銅板（４）（５）を接続する図５で示したイ
ンバータ用の混成集積回路構造では、平滑コンデンサー
Ｃ1と電源入力端子を接続するリード線の自己インダク
タンスＬ1，Ｌ2は外付けされるスナバ用のコンデンサー
Ｃ2によって抑制され、例えばスイッチング素子ＳＷ１
とＳＷ５とがＯＮし負荷に電流が流れた場合、その電流
経路は電源端子（＋）―第１の銅板（４）―出力端子Ｕ
―ＳＷ１―負荷―出力端子Ｖ―ＳＷ５―第２の銅板
（５）―電源端子（−）という経路で流れる。この際、
電流経路の第１の銅板（４）の自己インダクタンスｌU1
と第２の銅板（５）の自己インダクタンスｌ U2は第１の
銅板（４）と第２の銅板（５）間に接続されたスナバ用
コンデンサ（５０）によって除去されるために、電流経
路に流れる電流に影響を与える自己インダクタンス成分
は第２の銅板（５）のｌU2のみとなり、自己インダクタ
ンス成分によるスパイクノイズの発生を著しく抑制する
ことができる。
よび第２の銅板（４）（５）を接続する図５で示したイ
ンバータ用の混成集積回路構造では、平滑コンデンサー
Ｃ1と電源入力端子を接続するリード線の自己インダク
タンスＬ1，Ｌ2は外付けされるスナバ用のコンデンサー
Ｃ2によって抑制され、例えばスイッチング素子ＳＷ１
とＳＷ５とがＯＮし負荷に電流が流れた場合、その電流
経路は電源端子（＋）―第１の銅板（４）―出力端子Ｕ
―ＳＷ１―負荷―出力端子Ｖ―ＳＷ５―第２の銅板
（５）―電源端子（−）という経路で流れる。この際、
電流経路の第１の銅板（４）の自己インダクタンスｌU1
と第２の銅板（５）の自己インダクタンスｌ U2は第１の
銅板（４）と第２の銅板（５）間に接続されたスナバ用
コンデンサ（５０）によって除去されるために、電流経
路に流れる電流に影響を与える自己インダクタンス成分
は第２の銅板（５）のｌU2のみとなり、自己インダクタ
ンス成分によるスパイクノイズの発生を著しく抑制する
ことができる。
【００４０】第１の銅板（４）と第２の銅板（５）を接
続するスナバ用コンデンサーＣU，ＣV，ＣW（５０）と
して本実施例ではリード線付きの部品を用いたが、コン
デンサーであればこれに限定されるものではなく、例え
ば、表面実装型のコンデンサーであってもよい。この場
合、コンデンサーは第３の銅板上に実装し、ワイヤ配線
により第１の銅板（４）と第２の銅板（５）を接続す
る。
続するスナバ用コンデンサーＣU，ＣV，ＣW（５０）と
して本実施例ではリード線付きの部品を用いたが、コン
デンサーであればこれに限定されるものではなく、例え
ば、表面実装型のコンデンサーであってもよい。この場
合、コンデンサーは第３の銅板上に実装し、ワイヤ配線
により第１の銅板（４）と第２の銅板（５）を接続す
る。
【００４１】ところで、基板（１）とケース材（１０）
を一体化し、各スイッチング素子と各銅板等を接続する
と共にコンデンサー（３０）を第１，第２の銅板（４）
（５）と接続した後、制御基板（２０）と第１および第
２の制御パターン（２１）（２２）とがワイヤにより接
続される。制御基板（２０）はエポキシ、セラミックス
あるいは金属等のベース基板が用いられ、その一主面あ
るいは両主面には銅箔によって所望形成のパターンが形
成されている。本実施例においては、制御基板（２０）
上にはソースおよびシンク側の各スイッチング素子（７
Ａ）〜（７Ｃ）（８Ａ）〜（８Ｃ）を駆動させるために
必要なトランジスタ、チップ抵抗等の複数の回路素子か
ら構成される駆動回路（２５Ａ）〜（２５Ｃ）（２６
Ａ）〜（２６Ｃ）が形成され、その駆動回路（２５Ａ）
〜（２５Ｃ）（２６Ａ）〜（２６Ｃ）からは各スイッチ
ング素子のゲート電極と接続するための専用のパッド
（２７Ａ）〜（２７Ｃ）（２８Ａ）〜（２８Ｃ）および
ソース電極と接続するための専用パッド（２９Ａ）〜
（２９Ｃ）（３０Ａ）〜（３０Ｃ）が形成されている。
また、制御基板（２０）上には、温度補償回路、電流検
出回路等の各種の保護回路が形成されている。さらに、
制御基板（２０）には外部回路と相互接続するためのコ
ネクタ（３１）が所定位置に固着接続される。
を一体化し、各スイッチング素子と各銅板等を接続する
と共にコンデンサー（３０）を第１，第２の銅板（４）
（５）と接続した後、制御基板（２０）と第１および第
２の制御パターン（２１）（２２）とがワイヤにより接
続される。制御基板（２０）はエポキシ、セラミックス
あるいは金属等のベース基板が用いられ、その一主面あ
るいは両主面には銅箔によって所望形成のパターンが形
成されている。本実施例においては、制御基板（２０）
上にはソースおよびシンク側の各スイッチング素子（７
Ａ）〜（７Ｃ）（８Ａ）〜（８Ｃ）を駆動させるために
必要なトランジスタ、チップ抵抗等の複数の回路素子か
ら構成される駆動回路（２５Ａ）〜（２５Ｃ）（２６
Ａ）〜（２６Ｃ）が形成され、その駆動回路（２５Ａ）
〜（２５Ｃ）（２６Ａ）〜（２６Ｃ）からは各スイッチ
ング素子のゲート電極と接続するための専用のパッド
（２７Ａ）〜（２７Ｃ）（２８Ａ）〜（２８Ｃ）および
ソース電極と接続するための専用パッド（２９Ａ）〜
（２９Ｃ）（３０Ａ）〜（３０Ｃ）が形成されている。
また、制御基板（２０）上には、温度補償回路、電流検
出回路等の各種の保護回路が形成されている。さらに、
制御基板（２０）には外部回路と相互接続するためのコ
ネクタ（３１）が所定位置に固着接続される。
【００４２】上記した制御基板（２０）はケース材（１
０）と一体化されたバー（１０Ｂ）上に載置された後、
制御基板（２０）上に形成されたゲート電極用のパッド
（２７Ａ）〜（２７Ｃ）（２８Ａ）〜（２８Ｃ）と第１
および第２の制御パターン（２１Ａ）（２２Ａ）が、ソ
ース電極用のパッド（２９Ａ）〜（２９Ｃ）（３０Ａ）
〜（３０Ｃ）と第１および第２の制御パターン（２１
Ｂ）（２２Ｂ）とがＡｌワイヤで接続される。
０）と一体化されたバー（１０Ｂ）上に載置された後、
制御基板（２０）上に形成されたゲート電極用のパッド
（２７Ａ）〜（２７Ｃ）（２８Ａ）〜（２８Ｃ）と第１
および第２の制御パターン（２１Ａ）（２２Ａ）が、ソ
ース電極用のパッド（２９Ａ）〜（２９Ｃ）（３０Ａ）
〜（３０Ｃ）と第１および第２の制御パターン（２１
Ｂ）（２２Ｂ）とがＡｌワイヤで接続される。
【００４３】スイッチング素子、第１〜第３の銅板およ
び制御基板をワイヤで相互接続した後、ケース材（１
０）内に囲まれた空間領域内にシリコンゲル（４０）お
よびエポキシ樹脂（５０）を順次充填しインバータ回路
に必要な各部品および素子を保護する。制御基板（２
０）と第１および第２の制御パターン（２１）（２２）
を接続するワイヤは約２００〜５００μｍと比較的太い
配線であることおよびワイヤ配線時に余裕を持たせてい
るために、シリコンゲル（４０）が膨張した場合であっ
てもワイヤ配線が膨張応力によって断線するような不具
合は発生しない。
び制御基板をワイヤで相互接続した後、ケース材（１
０）内に囲まれた空間領域内にシリコンゲル（４０）お
よびエポキシ樹脂（５０）を順次充填しインバータ回路
に必要な各部品および素子を保護する。制御基板（２
０）と第１および第２の制御パターン（２１）（２２）
を接続するワイヤは約２００〜５００μｍと比較的太い
配線であることおよびワイヤ配線時に余裕を持たせてい
るために、シリコンゲル（４０）が膨張した場合であっ
てもワイヤ配線が膨張応力によって断線するような不具
合は発生しない。
【００４４】また、本実施例ではインバータ回路の出力
端子は上部方向に導出形成されているが、ＶCCラインお
よびアースラインの第１および第２の銅板（４）（５）
は基板（１）の一周端辺に延在され折曲げ加工されネジ
止め出来るように設計されている。
端子は上部方向に導出形成されているが、ＶCCラインお
よびアースラインの第１および第２の銅板（４）（５）
は基板（１）の一周端辺に延在され折曲げ加工されネジ
止め出来るように設計されている。
【００４５】
【発明の効果】以上に詳述した如く、本発明に依れば、
インバータ回路の第１電源となる第１の銅板と第２電源
となる第２の銅板間に両銅板を接続するコンデンサーを
配置することにより、金属基板上に形成されたインバー
タ回路の電流経路における導電パターン、即ち、第１の
銅板、第２の銅板の有する自己インダクタンス成分の影
響を著しく抑制することができる。その結果、極めて信
頼性の高いインバータ用の混成集積回路を提供すること
ができる。
インバータ回路の第１電源となる第１の銅板と第２電源
となる第２の銅板間に両銅板を接続するコンデンサーを
配置することにより、金属基板上に形成されたインバー
タ回路の電流経路における導電パターン、即ち、第１の
銅板、第２の銅板の有する自己インダクタンス成分の影
響を著しく抑制することができる。その結果、極めて信
頼性の高いインバータ用の混成集積回路を提供すること
ができる。
【００４６】また、本発明に依れば、特に並列接続され
た複数のスイッチング素子が固着された第１および第３
の銅板の一部または全部を基板上に固着し、且つ、スイ
ッチング素子が固着された領域上で第３の銅板の一部を
第１の銅板表面と第２の銅板を第３の銅板表面とそれぞ
れ離間して交差させることにより、スイッチング素子と
第２および第３の銅板を接続する各ワイヤ配線の長さを
均一にしかも最短で接続することができる。その結果、
ワイヤ配線の抵抗およびインダクタンス成分を最小限に
することができスイッチングノイズによるスイッチング
素子の誤動作のない信頼性の優れた混成集積回路を提供
することができる。また、ワイヤ配線が各スイッチング
素子において均一であるため安定した電流を流すことが
できる。
た複数のスイッチング素子が固着された第１および第３
の銅板の一部または全部を基板上に固着し、且つ、スイ
ッチング素子が固着された領域上で第３の銅板の一部を
第１の銅板表面と第２の銅板を第３の銅板表面とそれぞ
れ離間して交差させることにより、スイッチング素子と
第２および第３の銅板を接続する各ワイヤ配線の長さを
均一にしかも最短で接続することができる。その結果、
ワイヤ配線の抵抗およびインダクタンス成分を最小限に
することができスイッチングノイズによるスイッチング
素子の誤動作のない信頼性の優れた混成集積回路を提供
することができる。また、ワイヤ配線が各スイッチング
素子において均一であるため安定した電流を流すことが
できる。
【００４７】さらに、本発明に依れば、第２および第３
の銅板上には絶縁層を介してスイッチング素子の制御電
極と接続される制御パターンが形成されることにより、
第２あるいは第３の銅板―絶縁層―制御パターン間に寄
生容量が形成され、且つ、その容量がスイッチング素子
のゲート―ソース間（あるいはベース―エミッタ間）に
接続される構造となるためにその寄生容量でノイズ除去
を行うことができる。その結果、ノイズ除去専用のコン
デンサ部品を基板上に実装する必要がないため低コスト
でしかも信頼性の高い混成集積回路を提供することがで
きる。
の銅板上には絶縁層を介してスイッチング素子の制御電
極と接続される制御パターンが形成されることにより、
第２あるいは第３の銅板―絶縁層―制御パターン間に寄
生容量が形成され、且つ、その容量がスイッチング素子
のゲート―ソース間（あるいはベース―エミッタ間）に
接続される構造となるためにその寄生容量でノイズ除去
を行うことができる。その結果、ノイズ除去専用のコン
デンサ部品を基板上に実装する必要がないため低コスト
でしかも信頼性の高い混成集積回路を提供することがで
きる。
【００４８】さらに、本発明に依ればシンク側のスイッ
チング素子が固着された第３の銅板の一部分を折曲げて
外部リード端子として兼用することにより、外部リード
端子のみの半田固着を不要とすることができる。その結
果、リード端子の半田層による電流損失を抑制すること
ができ、発熱量を低減できる。
チング素子が固着された第３の銅板の一部分を折曲げて
外部リード端子として兼用することにより、外部リード
端子のみの半田固着を不要とすることができる。その結
果、リード端子の半田層による電流損失を抑制すること
ができ、発熱量を低減できる。
【図１】本発明の混成集積回路を示す断面図である。
【図２】本発明の混成集積回路の平面図である。
【図３】スイッチング素子の等価回路図である。
【図４】制御基板の平面図である。
【図５】インバータ回路を示す回路図である。
【図６】インバータ回路を示す回路図である。
（１） 金属基板 （２） 絶縁層 （３） 導電路 （４） 第１の銅板 （５） 第２の銅板 （６） 第３の銅板 （７）（８） スイッチング素子 （９）（１１） 半田層 （１０） ケース材 （１０Ａ）（１０Ｂ）バー （２０） 制御基板 （２１）（２２）制御パターン （５０） コンデンサー （５１） 支柱
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｕ 6921−4Ｅ
Claims (2)
- 【請求項１】 金属基板上に絶縁層を介してインバータ
回路が形成され、前記インバータ回路を構成する第１電
源ラインは第１の銅板、第２電源ラインは第２の銅板、
負荷に接続され且つ電流を供給する出力ラインは第３の
銅板で形成され、前記第１の銅板上には複数のソース側
のスイッチング素子が、前記第３の銅板上には複数のシ
ンク側のスイッチング素子が固着されており、前記第１
の銅板および前記第３の銅板の一部は前記基板上に固着
され、且つ、スイッチング素子が固着された領域上で前
記第３の銅板の一部分と前記第１の銅板表面を、前記第
２の銅板と前記第３の銅板表面をそれぞれ離間するよう
に交差配置し、前記第１の銅板と前記第２の銅板を前記
第１および第２の銅板間に配置したコンデンサーで接続
したことを特徴とする混成集積回路。 - 【請求項２】 金属基板上に絶縁層を介してインバータ
回路が形成され、前記インバータ回路を構成する第１電
源ラインは第１の銅板、第２電源ラインは第２の銅板、
負荷に接続され且つ電流を供給する出力ラインは第３の
銅板で形成され、前記第１の銅板上には並列接続された
複数のソース側のスイッチング素子が、前記第３の銅板
上には並列接続された複数のシンク側のスイッチング素
子が固着されると共に前記第２および第３の銅板上には
絶縁層を介して各スイッチング素子を制御するための第
１および第２の制御パターンが形成され、少なくとも前
記第３の銅板の一部を折曲げ外部リード端子として兼用
した混成集積回路であって、前記第１の銅板および前記
第３の銅板の一部は前記基板上に固着され、且つ、スイ
ッチング素子が固着された領域上で前記第３の銅板の一
部分と前記第１の銅板表面を、前記第２の銅板と前記第
３の銅板表面をそれぞれ離間するように交差配置し、前
記ソース側のスイッチング素子の制御電極と前記第１の
制御パターン、前記シンク側のスイッチング素子の制御
電極と前記第２の制御パターンをそれぞれワイヤで接続
し、前記第１の銅板と前記第２の銅板を前記第１および
第２の銅板間に配置したコンデンサーで接続したことを
特徴とする混成集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074217A JPH06291235A (ja) | 1993-03-31 | 1993-03-31 | 混成集積回路 |
| US08/218,604 US5559374A (en) | 1993-03-25 | 1994-03-25 | Hybrid integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074217A JPH06291235A (ja) | 1993-03-31 | 1993-03-31 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291235A true JPH06291235A (ja) | 1994-10-18 |
Family
ID=13540809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5074217A Pending JPH06291235A (ja) | 1993-03-25 | 1993-03-31 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291235A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419808B1 (ko) * | 1999-08-25 | 2004-02-21 | 산요덴키가부시키가이샤 | 혼성 집적 회로 장치 |
| JP2008271782A (ja) * | 2008-06-16 | 2008-11-06 | Hitachi Ltd | 自動車用モータ駆動装置 |
| WO2010064565A1 (ja) * | 2008-12-05 | 2010-06-10 | 三菱重工業株式会社 | インバータ一体型電動圧縮機およびそのインバータ装置 |
| DE10066443B4 (de) * | 1999-11-24 | 2011-08-11 | DENSO CORPORATION, Aichi-ken | Halbleitervorrichtung mit Abstrahlungsbauteilen |
| US20120007530A1 (en) * | 2009-04-01 | 2012-01-12 | Visteon Global Technologies, Inc. | noise reduction arrangement related to a three-phase brushless motor |
| JP2017522853A (ja) * | 2014-08-04 | 2017-08-10 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | プログラム可能なスナバ回路 |
-
1993
- 1993-03-31 JP JP5074217A patent/JPH06291235A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419808B1 (ko) * | 1999-08-25 | 2004-02-21 | 산요덴키가부시키가이샤 | 혼성 집적 회로 장치 |
| DE10066443B4 (de) * | 1999-11-24 | 2011-08-11 | DENSO CORPORATION, Aichi-ken | Halbleitervorrichtung mit Abstrahlungsbauteilen |
| DE10066443B8 (de) * | 1999-11-24 | 2012-04-19 | Denso Corporation | Halbleitervorrichtung mit Abstrahlungsbauteilen |
| JP2008271782A (ja) * | 2008-06-16 | 2008-11-06 | Hitachi Ltd | 自動車用モータ駆動装置 |
| JP4491492B2 (ja) * | 2008-06-16 | 2010-06-30 | 日立オートモティブシステムズ株式会社 | 自動車用モータ駆動装置 |
| WO2010064565A1 (ja) * | 2008-12-05 | 2010-06-10 | 三菱重工業株式会社 | インバータ一体型電動圧縮機およびそのインバータ装置 |
| JP2010133366A (ja) * | 2008-12-05 | 2010-06-17 | Mitsubishi Heavy Ind Ltd | インバータ一体型電動圧縮機およびそのインバータ装置 |
| US8717765B2 (en) | 2008-12-05 | 2014-05-06 | Mitsubishi Heavy Industries, Ltd. | Integrated-inverter electric compressor and inverter unit thereof |
| US20120007530A1 (en) * | 2009-04-01 | 2012-01-12 | Visteon Global Technologies, Inc. | noise reduction arrangement related to a three-phase brushless motor |
| JP2017522853A (ja) * | 2014-08-04 | 2017-08-10 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | プログラム可能なスナバ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559374A (en) | Hybrid integrated circuit | |
| JP3206717B2 (ja) | 電力用半導体モジュール | |
| US7872337B2 (en) | Semiconductor device having a flexible board for connection to a semiconductor chip mounted on an insulating substrate | |
| JP5169353B2 (ja) | パワーモジュール | |
| JP4640423B2 (ja) | 電力変換装置 | |
| JP4640425B2 (ja) | 電力変換装置 | |
| JPH08195471A (ja) | モジュール型半導体装置 | |
| JP2009213268A (ja) | 電力変換装置 | |
| JP2000208696A (ja) | 電子半導体素子、多重チップモジュ―ル及びその列 | |
| JPH0855956A (ja) | 駆動回路装置モジュール | |
| US11894290B2 (en) | Packaged stackable electronic power device for surface mounting and circuit arrangement | |
| US20140097501A1 (en) | Integrated power module for multi-device parallel operation | |
| JP3553849B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06291235A (ja) | 混成集積回路 | |
| JPH06283639A (ja) | 混成集積回路 | |
| JP3133544B2 (ja) | 混成集積回路 | |
| JP4461639B2 (ja) | 半導体装置 | |
| JP4062191B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002033446A (ja) | 半導体装置 | |
| JP3096536B2 (ja) | 混成集積回路 | |
| JPH0645515A (ja) | 混成集積回路装置 | |
| JPH0897255A (ja) | 電力用半導体装置 | |
| CN220233181U (zh) | 一种功率模块 | |
| JP4640424B2 (ja) | 電力変換装置 | |
| JP7332537B2 (ja) | パワーモジュール |