JP4461639B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4461639B2
JP4461639B2 JP2001159765A JP2001159765A JP4461639B2 JP 4461639 B2 JP4461639 B2 JP 4461639B2 JP 2001159765 A JP2001159765 A JP 2001159765A JP 2001159765 A JP2001159765 A JP 2001159765A JP 4461639 B2 JP4461639 B2 JP 4461639B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor
source
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001159765A
Other languages
English (en)
Other versions
JP2002353406A (ja
Inventor
一弘 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2001159765A priority Critical patent/JP4461639B2/ja
Priority to US10/156,620 priority patent/US6664629B2/en
Publication of JP2002353406A publication Critical patent/JP2002353406A/ja
Application granted granted Critical
Publication of JP4461639B2 publication Critical patent/JP4461639B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、複数個のトランジスタを内蔵する半導体装置に係わり、特に、その半導体装置の電極の構造に係わる。
【０００２】
【従来の技術】
昨今、電子機器の小型化の流れの中で、発熱の大きな半導体素子を複数個内蔵するパワーモジュールをより小さなサイズで構成した半導体装置が要求されている。
【０００３】
以下、図１０および図１１を参照しながら、既存の半導体装置（パワーモジュール）について説明する。パワーモジュール５１は、複数の半導体素子を含み、その底面には伝熱性部材として伝熱性が高いセラミック材を板状に形成した伝熱ベース板５２が取り付けられている。
【０００４】
伝熱ベース板５２の上面には、基板５５および基板５６が設けられている。基板５５は、導体層５５ａおよび絶縁層５５ｂから構成されており、絶縁層５５ｂが伝熱ベース板５２に接合している。一方、基板５６は、導体層５６ａおよび絶縁層５６ｂから構成されており、絶縁層５６ｂが伝熱ベース板５２に接合している。そして、導体層５５ａの上面には複数の半導体素子５７が設けられており、導体層５６ａの上面には複数の半導体素子５８が設けられている。ここで、半導体素子５７および５８は、それぞれＭＯＳＦＥＴである。また、各半導体素子５７および５８の一方の面にはＭＯＳＦＥＴのドレインが形成されており、他方の面にはＭＯＳＦＥＴのソース及びゲートが形成されている。そして、各半導体素子５７のドレインが基板５５の導体層５５ａに接触しており、各半導体素子５８のドレインが基板５６の導体層５６ａに接触している。
【０００５】
伝熱ベース板５２の上面の中央領域には、基板５３が設けられている。基板５３は、導体層５３ａおよび絶縁層５３ｂから構成されており、絶縁層５３ｂが伝熱ベース板５２に接合されている。そして、ソースドレイン電極５４が導体層５３ａに接続されている。
【０００６】
基板５５、５６、５３（および、半導体素子５７、５８）は、樹脂ケース５９により取り囲まれている。なお、樹脂ケース５９には、ドレイン電極６０、ソース電極６１、ゲート電極６２、６３が取り付けられている。そして、樹脂ケース５９は、伝熱ベース板５２に固定されている。
【０００７】
なお、図１０または図１１に示すように、ドレイン電極６０と基板５５の導体層５５ａとの間、各半導体素子５７のソースと基板５３の導体層５３ａとの間、導体層５３ａと基板５６の導体層５６ａとの間、各半導体素子５８のソースとソース電極６１との間、各半導体素子５７のゲートとゲート電極６２との間、および各半導体素子５８のゲートとゲート電極６３との間は、それぞれワイヤボンディングにより接続されている。
【０００８】
【発明が解決しようとする課題】
上記の構成の半導体装置において、パワーモジュール５１の上面領域の大部分を占める基板５３、５５、５６を小さく形成すれば、より小型のパワーモジュールを製作することが可能である。しかし、基板５３は、ワイヤボンディングのために必要な領域およびソースドレイン電極５４を設けるための領域を確保する必要がある。また、パワーモジュール５１の大容量化を図るためには、半導体素子５７、５８の数を増やす必要があり、それに伴って基板５５、５６を所定サイズよりも大きく形成する必要がある。したがって、基板５３、５５、５６のサイズを小さく形成することには限界があった。すなわち、パワーモジュール等の半導体装置のサイズを小さくすることは、容易ではなかった。
【０００９】
本発明の課題は、複数の半導体素子を備える半導体パワーモジュールのサイズの小型化を図ることである。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明では、半導体素子と、上記半導体素子や当該半導体素子に付随される回路が上面に配置される基板と、上記基板を取り囲むように配置されるケースと、上記半導体素子や当該半導体素子に付随する回路の上方において、上記ケースの内周間を架橋するとともに上記ケースに一体的に形成される少なくとも１つの電極と、少なくとも１つの上記電極の底部に上記ケースの内側領域を複数の領域に分割するための仕切り部材とが設けられる。
【００１１】
請求項１に記載の発明によれば、上記電極を上記半導体素子や当該半導体素子に付随する回路の上方に架橋することができる。したがって、半導体装置のサイズを小さくできる。また、ケースの内側領域にゲルが注入される場合に、そのゲルの揺動を抑えることができる。これにより、電極と半導体素子とがワイヤで接続される場合に、ワイヤに過度の張力が加わることが回避される。
【００１２】
請求項２に記載のように、請求項１に記載の半導体装置において、上記電極には、外部の回路と電気的に接続するための端子が一体的に形成することができる。
【００１３】
請求項３に記載のように、請求項１または２に記載の半導体装置において、上記電極は、ワイヤボンディングにより上記半導体素子も接続することができる。
【００１４】
請求項４に記載のように、請求項１〜３のいずれか１項に記載の半導体装置において、上記ケースの内側領域には、ゲルを注入することができる。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態について説明する。なお、本実施形態の半導体装置は、複数の半導体素子を含むパワーモジュールである。
図１は、本実施形態の半導体装置の中に形成される回路を示す図である。図１に示す回路は、互いに直列に接続される１組のトランジスタＱ１およびＱ２から構成されている。以下では、トランジスタＱ１のドレインをドレインＤ１、トランジスタＱ１のゲートを第１のゲートＧ１、トランジスタＱ２のゲートを第２のゲートＧ２、トランジスタＱ２のソースをソースＳ２、およびトランジスタＱ１とトランジスタＱ２との接続点をソースドレインＳ１Ｄ２と呼ぶことにする。なお、トランジスタＱ１およびＱ２は、それぞれ互いに並列に接続される複数のＭＯＳＦＥＴから構成される。
【００１６】
上記回路において、トランジスタＱ１をオン状態に制御すると共に、トランジスタＱ２をオフ状態に制御すれば、主電流は、ドレインＤ１からトランジスタＱ１を介してソースドレインＳ１Ｄ２へ流れる。また、トランジスタＱ１をオフ状態に制御すると共に、トランジスタＱ２をオン状態に制御すれば、主電流は、ソースドレインＳ１Ｄ２からトランジスタＱ２を介してソースＳ２へ流れる。
【００１７】
図２は、実施形態の半導体装置の概略構成を示す図である。半導体装置としてのパワーモジュール１は、複数の半導体素子が設けられている基板４、５、上記複数の半導体素子を取り囲むようにして伝熱ベース板３に固定される樹脂ケース２などから構成される。そして、樹脂ケース２には、ソース電極２１が一体的に形成されている。ここで、樹脂ケースに一体的に形成される電極は、しばしば、「インサート電極」と呼ばれることがある。なお、基板４、５の上面に設けられる複数の半導体素子は、適切に接続されることにより図１に示した回路を構成する。また、樹脂ケース２には、不図示のソースドレイン電極、ドレイン電極、ゲート電極が設けられており、それらの電極は、対応する領域に電気的に接続される。さらに、ソース電極２１は、後で詳しく説明するが、図１に示すソースＳ２に電気的に接続される。
【００１８】
図３(a) は、パワーモジュール１の内部を上方から見た図である。また、図３(b) は、ソース電極２１が無かったと仮定した場合にパワーモジュール１の内部を上方から見た図である。さらに、図４は、図３(a) に示すパワーモジュールのＸ−Ｘ断面図であり、図５は、図３(a) に示すパワーモジュールのＹ−Ｙ断面図である。
【００１９】
伝熱ベース板３は、例えば、熱伝導性のよいセラミック板であり、複数の半導体素子を配置するための基板であると同時に、半導体素子において発生する熱を逃がすための役割を果たす。なお、セラミック板は、例えば、Ｃ−Ａｌを組成とするセラミックを利用することができる。また、伝熱ベース板３は、必ずしもセラミックである必要はなく、銅板やアルミ板などの金属板を用いてもよい。
【００２０】
伝熱ベース板３の上面には、基板４および基板５が配置されている。基板４および基板５は、それぞれ長方形の板形状であり、互いに隣接するように平行に配置されている。ここで、基板４は、導体層４ａおよび導体層４ａと伝熱ベース板３とを電気的に絶縁する絶縁層４ｂから構成されている。一方、基板５は、導体層５ａおよび導体層５ａと伝熱ベース板３とを電気的に絶縁する絶縁層５ｂから構成されている。
【００２１】
導体層４ａの表面には、複数の半導体素子６が配列されている。なお、半導体素子６は、ＭＯＳＦＥＴが形成された半導体チップであり、そのチップの上面にはＭＯＳＦＥＴのソースおよびゲートが形成されており、その底面にはドレインが形成されている。そして、各半導体素子（ＭＯＳＦＥＴ）６のドレインがそれぞれ導体層４ａと導通している。同様に、基板５の上面には、複数の半導体素子７のドレインがそれぞれ導体層５ａに導通するように配列されている。なお、半導体素子７は、半導体素子６と同じＭＯＳＦＥＴである。
【００２２】
樹脂ケース２は、伝熱ベース板３に取り付けられたときに基板４および基板５（半導体素子６、７を含む）を取り囲む部材であり、底部２ａおよび枠部２ｃから構成されている。底部２ａは、伝熱ベース板３と接触する部分である。また、底部２ａの中央領域には、伝熱ベース板３の表面に基板４及び基板５を配置するための領域よりもやや大きいサイズの穴が形成されている。枠部２ｃは、底部２ａの外周領域に沿ってその底部２ａに対して垂直方向に伸びるように形成されている。すなわち、枠部２ｃは、樹脂ケース２が伝熱ベース板３に取り付けられたときにその伝熱ベース板３の外周に位置することになる。
【００２３】
底部２ａの上面であって基板４に隣接する位置にはドレイン電極８が配置されており、底部２ａの上面であって基板５に隣接する位置にはソースドレイン電極９が配置されている。なお、ドレイン電極８およびソースドレイン電極９は、それぞれ基板４および基板５の短辺方向の縁の長さと同等の長さの銅板である。
【００２４】
底部２ａの上面であって基板４の長手方向に沿った位置に、第１のゲート電極１０が配置されている。また、底部２ａの上面であって基板５の長手方向に沿った位置に、第２のゲート電極１１が配置されている。第１のゲート電極１０および第２のゲート電極１１は、基板４および基板５の長手方向の縁の長さと同等の長さの銅板である。
【００２５】
主電流用電極の１つであるソース電極２１は、例えば、銅板であり、樹脂ケース２に一体的に形成されている。具体的には、ソース電極２１は、その両端の先端部が枠部２ｃに埋め込まれるようにして樹脂ケース２に固定されている。このとき、ソース電極２１は、図５に示すように、樹脂ケース２が伝熱ベース板３に取り付けられたときに、伝熱ベース板３の上面に設けられている回路部品（基板４、５、半導体素子６、７等）の高さよりも高い位置に配置されるように樹脂ケース２に取り付けられている。したがって、ソース電極２１は、伝熱ベース板３の上面に設けられている回路部品（基板４、５、半導体素子６、７等）の上を架橋または跨ぐことになる。換言すれば、ソース電極２１の直下の領域に、回路を配置することができる。ここで、「回路」とは、半導体素子またはその半導体素子に接続する配線パターンを含み、配線パターンは、導体層４ａ、５ａを含む。この結果、伝熱ベース板３の上面の樹脂ケース２に囲まれた領域を有効に利用することができる。
【００２６】
また、ソース電極２１は、樹脂ケース２を伝熱ベース板３に固定したとき、即ち樹脂ケース２が半導体素子６、７に対して予め決められた位置に固定されたときに、そのソース電極２１が半導体素子６、７に対して適切な位置に配置されるように、樹脂ケース２に取り付けられている。適切な位置とは、例えば、ソース電極２１が各半導体素子７のソース領域に近接するような位置、またはソース電極２１と各半導体素子７との距離が均等になるような位置である。
【００２７】
さらに、ソース電極２１は、樹脂ケース２に一体的に形成されているので、ネジ等を用いて樹脂ケース２に固定する必要がない。このため、この構成は、パワーモジュール１の低コスト化および軽量化に寄与する。
各半導体領域と各電極との間の電気的な接続は、以下の通りである。即ち、ドレイン電極８と基板４の導体層４ａとの間、各半導体素子６のソースと基板５の導体層５ａとの間、その導体層５ａとソースドレイン電極９との間、各半導体素子６のゲートと第１のゲート電極１０との間、および各半導体素子７のゲートと第２のゲート電極１１との間が、それぞれボンディングワイヤ１２により接続される。さらに、各半導体素子７のソースとソース電極２１との間がボンディングワイヤ２２により接続される。
【００２８】
ドレイン電極８は、パワーモジュール１のドレインＤ１と外部の回路（電源または負荷など）とを接続するための端子である不図示のドレイン端子に接続される。同様に、ソースドレイン電極９は、パワーモジュール１のソースドレインＳ１Ｄ２と外部の回路とを接続するための端子である不図示のソースドレイン端子に接続される。さらに、ソース電極２１は、パワーモジュール１のソースＳ２と外部の回路とを接続するための端子である不図示のソース端子に接続される。一方、第１のゲート電極１０は、各半導体素子６を制御するためのゲート信号を受信する不図示の第１のゲート端子に接続されており、第２のゲート電極１１は、各半導体素子７を制御するためのゲート信号を受信する不図示の第２のゲート端子に接続されている。
【００２９】
図３〜図５に示したパワーモジュール１と、図１に示した回路との対応関係は以下の通りである。すなわち、半導体素子６に形成されたＭＯＳＦＥＴはトランジスタＱ１に相当し、半導体素子７に形成されたＭＯＳＦＥＴはトランジスタＱ２に相当する。また、ドレインＤ１はパワーモジュール１のドレイン電極８（又は、不図示のドレイン端子）に対応し、ソースＳ２はソース電極２１（又は、不図示のソース端子）に対応し、ソースドレインＳ１Ｄ２はソースドレイン電極９（又は、不図示のソースドレイン端子）に対応する。さらに、ゲートＧ１はパワーモジュール１の第１のゲート電極１０（または、不図示の第１のゲート端子）に対応し、ゲートＧ２は第２のゲート電極１１（または、不図示の第２のゲート端子）に対応する。
【００３０】
上記パワーモジュール１は、例えば以下のようにして使用される。すなわち、ドレインＤ１及びソースＳ２は、それぞれ直流電源の正極および負極に接続される。また、ゲートＧ１及びゲートＧ２は、それぞれ対応するゲート信号を生成する制御回路に接続される。さらに、ソースドレインＳ１Ｄ２には、このパワーモジュール１を介して電力を供給すべき負荷が接続される。そして、ゲートＧ１に対して所定の制御電圧を印加すると、トランジスタＱ１がオン状態（ドレインＤ１とソースドレインＳ１Ｄ２とが導通）になる。一方、ゲートＧ２に対して所定の制御電圧を印加すると、トランジスタＱ２がオン状態（ソースドレインＳ１Ｄ２とソースＳ２とが導通）になる。したがって、ゲートＧ１およびゲートＧ２に対して交互に所定の制御電圧を印加することにより、トランジスタＱ１およびＱ２が交互にオン状態になり、この結果、ソースドレインＳ１Ｄ２から負荷に対して制御電圧に応じた交流電圧が供給されることになる。
【００３１】
なお、半導体素子６、７は、オン状態に制御されると、大電流が流れるので、発熱する。このとき、半導体素子６、７により生じた熱は、基板４、５から伝熱ベース板３に伝わり、パワーモジュール１の外部に放熱される。
図６は、本発明の他の実施形態の半導体装置の斜視図である。この実施例の半導体装置の基本構造は、図２〜図５に示した半導体装置と同じである。ただし、図６に示す半導体装置では、架橋電極３１および外部端子３２が１つの金属部材により一体的に形成されている。架橋電極３１は、半導体素子の主電流を流すための主電流用電極であり、例えば、ソース電極である。また、外部端子３２は、この半導体装置内に形成されている回路（半導体素子を含む）と、この半導体装置の外部に設けられている回路（電源、負荷を含む）とを接続するための端子であり、例えば、ソース端子である。従って、この半導体装置では、主電流用電極としての架橋電極と対応する外部端子とを電気的に接続する作業が不要であり、半導体装置の組立て工程が簡単になる。なお、この半導体装置を外部の回路に接続するためには、たとえば、バスバー等を直接的に外部端子３２に接続すればよい。
【００３２】
架橋電極３１と対応する半導体領域との間は、基本的には、図６に示すようにボンディングワイヤにより接続される。具体的には、まず、架橋電極３１を含む金属部材が一体的に形成されている樹脂ケース２が上述の伝熱ベース板に取り付けられる。その後、架橋電極３１と対応する半導体領域との間がボンディングワイヤにより接続される。
【００３３】
しかし、作業スペースの関係上、ボンディングワイヤを接続することが困難な場合は、架橋電極３１と対応する半導体領域とを直接的に接続するのではなく、図７に示すように、ランド等の金属接触面を介して接続するようにしてもよい。すなわち、例えば、伝熱ベース板３の上面に絶縁層４１を設け、その絶縁層４１の表面にランド４２を形成する。このとき、ランド４２は、樹脂ケース２が伝熱ベース板３に取り付けられたときに、架橋電極３１とランド４２とが重なるような位置に設けられる。また、ランド４２は、樹脂ケース２が伝熱ベース板３に取り付けられる前に架橋電極３１に対応する半導体領域とボンディングワイヤにより接続される。そして、樹脂ケース２が伝熱ベース板３に取り付けられる際に、架橋電極３１は、直接的にランド４２に圧接されるか、或いは導電性接着剤等を利用してランド４２に電気的に接続される。なお、この場合、架橋電極３１は、必ずしも伝熱ベース板３の上面に設けられている回路部品（基板４、５、半導体素子６、７等）の高さよりも高い位置に配置される必要はない。
【００３４】
図８は、さらに他の実施形態の半導体装置の斜視図である。ここでは、半導体素子６、７が搭載された伝熱ベース板３に樹脂ケース２が取り付けられる前の状態が描かれている。この実施形態では、架橋電極３１の下部に、仕切り部材（フィン）３３が形成されている。仕切り部材３３は、樹脂ケース２と同じ材質であってもよいし、他の材質で形成してもよい。或いは、架橋電極自体の形状を、図８に示す架橋電極３１に仕切り部材３３を取り付けたのと同様の形状に加工するようにしてもよい。ただし、この場合は、隣接する部品との間の絶縁性を確保できるようにする必要がある。また、仕切り部材３３は、樹脂ケース２と一体的に形成される。そして、樹脂ケース２が伝熱ベース板３に固定されると、仕切り部材３３は、図９に示すように、伝熱ベース板３の表面領域を２つの領域に分割する。
【００３５】
仕切り部材３３は、ゲル揺動によるボンディングワイヤの断線等を回避する役割を果たす。すなわち、樹脂ケース２の内側領域には、半導体装置を組立てる際の最終工程において、半導体素子６、７を保護するためにゲルが注入される。このとき、何らかの原因でゲルが揺動すると、ワイヤに張力が加わり、断線の危険がある。しかし、図８に示す半導体装置では、仕切り部材３３によりゲルの揺動が抑えられるので、そのような断線が生じる可能性は低くなる。
【００３６】
上記図１〜図９を参照しながら説明した本実施形態の半導体装置は、以下の効果を有する。
（１）ソース電極２１の下方に回路を形成できるので、そのソース電極２１を所望の位置に配置しながら、パワーモジュール１の小型化が実現される。
（２）パワーモジュール１のサイズが小さくなり、その内部の電流経路が短縮されるので、装置内部のインダクタンスが低減し、内部サージが低減する。この結果、より大きな容量に対応するパワーモジュールを構成できる。
（３）ソース電極２１が樹脂ケース２に一体的に形成されているので、樹脂ケース２を伝熱ベース板３に取り付けることにより、ソース電極２１が対応する半導体素子の近くに配置されることになる。よって、半導体装置の組立作業が簡単になる。
（４）架橋電極３１および外部端子３２が一体的に形成されているので、所望の位置に外部端子を設けることができるようになり、半導体素子と外部端子との間の距離を短くできる。また、半導体装置の組立作業の手間が少なくなる。
（５）仕切り部材を設けるようにすれば、ゲル揺動によるボンディングワイヤ断線が生じにくくなる。
（６）ケースを基板に取り付ける前にすべてのワイヤボンディング作業を終了させておくことができるので、組立作業がより簡単になる。
【００３７】
なお、本発明の半導体装置は、上述の実施例に示した形態に限定されるものではなく、例えば、次のような構成であってもよい。
（ａ）半導体素子は、一方の面にＭＯＳＦＥＴのドレインを形成し、他方の面にソース及びゲートを形成した構成に限定されるものではない。例えば、半導体チップの一方の面にドレイン、ソースおよびゲートを形成し、各半導体領域と対応する電極との間をそれぞれワイヤで接続する構成としてもよい。この場合、基板４、５は絶縁層のみから成る構成とすることができる。
（ｂ）並列に接続する半導体素子の個数は、所要の電力容量に応じて選択してもよい。
（ｃ）半導体装置は、１組のスイッチング素子から構成される回路モジュールに限らず、より多くのスイッチング素子から構成される回路モジュールであってもよい。
（ｄ）伝熱ベース板３の上方にソース電極２１を配置した構成に限らず、他の主電流用電極（ドレイン電極、ソースドレイン電極）を半導体素子の上方に配置した構成であってもよい。この場合、各電極のレイアウトに応じて、半導体装置内部の配線を選択することができる。
（ｅ）伝熱ベース板３の上方にソース電極２１のみを配置した構成に限らず、ソース電極、ドレイン電極、およびソースドレイン電極の中の２以上の電極を半導体素子の上方に配置した構成としてもよい。この場合、さらに半導体装置のサイズを小さくできる。
（ｆ）半導体素子は、ＭＯＳＦＥＴに限らず、例えばバイポーラトランジスタ若しくはサイリスタなどであってもよい。この場合、回路仕様に応じた半導体素子を用いて半導体装置を構成することができる。また、半導体装置が複数種類の半導体素子を備える構成であってもよい。
（ｇ）半導体装置内の各部品間をワイヤボンディングにより接続する構成に限らず、半田を利用してワイヤを接続する構成、金属板を接合して接続する構成などの他の構成であってもよい。
（ｈ）伝熱性部材としての伝熱ベース板３は、Ｃ−Ａｌ以外のセラミックを組成とする材質であってもよい。また、セラミックを組成とした材質に限らず、他の熱伝導性の高い材質であってもよい。例えば、熱伝導性の高い材質として銅やアルミなどの金属材が挙げられる。
（ｉ）伝熱性部材は板状の形状に限らなくともよい。例えば、伝熱性部材は、半導体装置から見て外方向に伸びるフィンを備えた形状であってもよい。
（ｊ）半導体装置は、伝熱性部材を備えた構成に限らず、伝熱性部材を備えることなく樹脂ケースに半導体素子を接合した構成であってもよい。この構成は半導体素子の発熱量が少ない場合に適用可能であり、より少ない手間、コストで半導体素子を製作できる。
（ｋ）各電極の材質は銅に限定されるものではない。
（ｌ）樹脂ケースの代わりに金属製のケースを用いてもよい。この場合、各電極は、例えば、絶縁部材を介してその金属製のケースに取り付けるようにしてもよい。
（ｍ）架橋電極は、直線形状である必要はなく、任意の形状でよい。例えば、架橋電極と半導体素子との間のワイヤの距離が最短になるように架橋電極の形状を決めてもよい。
（ｎ）架橋電極は、１つである必要はなく、１つの半導体装置に対して複数の架橋電極を設けるようにしてもよい。
（ｏ）樹脂ケースは、伝熱ベース板に固定する代わりに、基板に固定するようにしてもよい。
（ｐ）半導体素子は、一列または複数列に配列される必要はない。例えば、各電極の形態に応じて、電極と半導体素子との間のワイヤ距離が最短になるように半導体素子の配置を決めるようにしてもよい。
【００３８】
【発明の効果】
本発明によれば、主電流用電極の下方に回路を設けることができるので、半導体パワーモジュールの小型化に寄与する。また、主電流用電極がケースに一体的に形成されているので、半導体装置の組立作業が簡単になる。
【図面の簡単な説明】
【図１】実施形態の半導体装置の中に形成される回路を示す図である。
【図２】実施形態の半導体装置の概略構成を示す図である。
【図３】 (a) は、パワーモジュールの内部を上方から見た図、(b) は、ソース電極が無かったと仮定した場合にパワーモジュールの内部を上方から見た図である。
【図４】図３(a) に示す半導体装置のＸ−Ｘ断面図である。
【図５】図３(a) に示す半導体装置のＹ−Ｙ断面図である。
【図６】本発明の他の実施形態の半導体装置の斜視図である。
【図７】架橋電極と対応する半導体領域とを接続する方法の例を示す図である。
【図８】本発明のさらに他の実施形態の半導体装置の斜視図である。
【図９】図８に示す半導体装置の断面図である。
【図１０】既存の半導体装置の内部を上方から見た図である。
【図１１】図１０に示す半導体装置のＢ−Ｂ断面図である。
【符号の説明】
１ パワーモジュール
２ 樹脂ケース
２ａ 底部
２ｃ 枠部
３ 伝熱ベース板
４、５ 基板
６、７ 半導体素子
２１ ソース電極
２２ ボンディングワイヤ
３１ 架橋電極
３２ 外部端子
３３ 仕切り部材
４２ ランド（金属接触面）

Claims (4)

  1. 半導体素子と、
    上記半導体素子や当該半導体素子に付随される回路が上面に配置される基板と、
    上記基板を取り囲むように配置されるケースと、
    上記半導体素子や当該半導体素子に付随する回路の上方において、上記ケースの内周間を架橋するとともに上記ケースに一体的に形成される少なくとも１つの電極と、
    少なくとも１つの上記電極の底部に上記ケースの内側領域を複数の領域に分割するための仕切り部材と、
    を有することを特徴とすることを特徴とする半導体装置。
  2. 上記電極には、外部の回路と電気的に接続するための端子が一体的に形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 上記電極がワイヤボンディングにより上記半導体素子に接続されることを特徴とする請求項１または２に記載の半導体装置。
  4. 上記ケースの内側領域には、ゲルが注入されることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
JP2001159765A 2001-05-29 2001-05-29 半導体装置 Expired - Fee Related JP4461639B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001159765A JP4461639B2 (ja) 2001-05-29 2001-05-29 半導体装置
US10/156,620 US6664629B2 (en) 2001-05-29 2002-05-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001159765A JP4461639B2 (ja) 2001-05-29 2001-05-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2002353406A JP2002353406A (ja) 2002-12-06
JP4461639B2 true JP4461639B2 (ja) 2010-05-12

Family

ID=19003291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001159765A Expired - Fee Related JP4461639B2 (ja) 2001-05-29 2001-05-29 半導体装置

Country Status (2)

Country Link
US (1) US6664629B2 (ja)
JP (1) JP4461639B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
JP4580270B2 (ja) * 2005-05-11 2010-11-10 株式会社京三製作所 パワーモジュール
JP5336413B2 (ja) * 2010-04-02 2013-11-06 株式会社豊田中央研究所 パワーモジュール
WO2012039115A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置
JP5771136B2 (ja) * 2011-12-21 2015-08-26 日本インター株式会社 樹脂封止型パワー半導体モジュール及びその製造方法
JP6272213B2 (ja) * 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
CN114008765A (zh) * 2019-07-02 2022-02-01 三菱电机株式会社 半导体装置、半导体装置的制造方法以及电力变换装置
CN113097154A (zh) * 2021-03-22 2021-07-09 西安交通大学 一种双向开关功率模块及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283639A (ja) 1993-03-25 1994-10-07 Sanyo Electric Co Ltd 混成集積回路
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置
JPH08162523A (ja) * 1994-12-06 1996-06-21 Nippon Steel Corp 半導体装置及びその製造方法
US6885097B2 (en) * 2000-04-25 2005-04-26 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
JP2002141463A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体モジュール

Also Published As

Publication number Publication date
US20020180036A1 (en) 2002-12-05
US6664629B2 (en) 2003-12-16
JP2002353406A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
US5559374A (en) Hybrid integrated circuit
JP3709116B2 (ja) 電子ハーフブリッジモジュール
KR100430772B1 (ko) 반도체장치
US6642576B1 (en) Power semiconductor device having layered structure of power semiconductor elements and terminal members
US7535076B2 (en) Power semiconductor device
US7821128B2 (en) Power semiconductor device having lines within a housing
US7592688B2 (en) Semiconductor package
JP3476612B2 (ja) 半導体装置
US9159715B2 (en) Miniaturized semiconductor device
CN109995246B (zh) 开关电源装置
JP2002141463A (ja) 半導体モジュール
US6885097B2 (en) Semiconductor device
CN110914975B (zh) 功率半导体模块
JP4461639B2 (ja) 半導体装置
WO2022059272A1 (ja) 半導体装置
JP2001308265A (ja) 半導体装置
JP2005142189A (ja) 半導体装置
WO2023008344A1 (ja) パワー半導体モジュール、半導体装置
JP2013041939A (ja) 半導体モジュール及びそれを搭載したインバータ
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
JP3133544B2 (ja) 混成集積回路
JP3449217B2 (ja) 半導体モジュール
JP2001308264A (ja) 半導体装置
US7087990B2 (en) Power semiconductor device
JP3096536B2 (ja) 混成集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees