JP2002353406A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002353406A
JP2002353406A JP2001159765A JP2001159765A JP2002353406A JP 2002353406 A JP2002353406 A JP 2002353406A JP 2001159765 A JP2001159765 A JP 2001159765A JP 2001159765 A JP2001159765 A JP 2001159765A JP 2002353406 A JP2002353406 A JP 2002353406A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor
source
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001159765A
Other languages
English (en)
Other versions
JP4461639B2 (ja
Inventor
Kazuhiro Maeno
一弘 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2001159765A priority Critical patent/JP4461639B2/ja
Priority to US10/156,620 priority patent/US6664629B2/en
Publication of JP2002353406A publication Critical patent/JP2002353406A/ja
Application granted granted Critical
Publication of JP4461639B2 publication Critical patent/JP4461639B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】 【課題】 複数の半導体素子を備える半導体装置の小型
化を図ると共に、その組立作業を簡単にする。 【解決手段】 複数の半導体素子が伝熱ベース板の上面
に配置されている。樹脂ケース２は、それら複数の半導
体素子を取り囲むように伝熱ベース板に取り付けられ
る。樹脂ケース２の内側には、架橋電極３１を含む金属
部材が一体的に取り付けられている。架橋電極３１は、
ボンディングワイヤにより対応する半導体領域に電気的
に接続される。架橋電極３１には、外部端子３２が一体
的に形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数個のトランジ
スタを内蔵する半導体装置に係わり、特に、その半導体
装置の電極の構造に係わる。
【０００２】
【従来の技術】昨今、電子機器の小型化の流れの中で、
発熱の大きな半導体素子を複数個内蔵するパワーモジュ
ールをより小さなサイズで構成した半導体装置が要求さ
れている。
【０００３】以下、図１０および図１１を参照しなが
ら、既存の半導体装置（パワーモジュール）について説
明する。パワーモジュール５１は、複数の半導体素子を
含み、その底面には伝熱性部材として伝熱性が高いセラ
ミック材を板状に形成した伝熱ベース板５２が取り付け
られている。
【０００４】伝熱ベース板５２の上面には、基板５５お
よび基板５６が設けられている。基板５５は、導体層５
５ａおよび絶縁層５５ｂから構成されており、絶縁層５
５ｂが伝熱ベース板５２に接合している。一方、基板５
６は、導体層５６ａおよび絶縁層５６ｂから構成されて
おり、絶縁層５６ｂが伝熱ベース板５２に接合してい
る。そして、導体層５５ａの上面には複数の半導体素子
５７が設けられており、導体層５６ａの上面には複数の
半導体素子５８が設けられている。ここで、半導体素子
５７および５８は、それぞれＭＯＳＦＥＴである。ま
た、各半導体素子５７および５８の一方の面にはＭＯＳ
ＦＥＴのドレインが形成されており、他方の面にはＭＯ
ＳＦＥＴのソース及びゲートが形成されている。そし
て、各半導体素子５７のドレインが基板５５の導体層５
５ａに接触しており、各半導体素子５８のドレインが基
板５６の導体層５６ａに接触している。
【０００５】伝熱ベース板５２の上面の中央領域には、
基板５３が設けられている。基板５３は、導体層５３ａ
および絶縁層５３ｂから構成されており、絶縁層５３ｂ
が伝熱ベース板５２に接合されている。そして、ソース
ドレイン電極５４が導体層５３ａに接続されている。
【０００６】基板５５、５６、５３（および、半導体素
子５７、５８）は、樹脂ケース５９により取り囲まれて
いる。なお、樹脂ケース５９には、ドレイン電極６０、
ソース電極６１、ゲート電極６２、６３が取り付けられ
ている。そして、樹脂ケース５９は、伝熱ベース板５２
に固定されている。
【０００７】なお、図１０または図１１に示すように、
ドレイン電極６０と基板５５の導体層５５ａとの間、各
半導体素子５７のソースと基板５３の導体層５３ａとの
間、導体層５３ａと基板５６の導体層５６ａとの間、各
半導体素子５８のソースとソース電極６１との間、各半
導体素子５７のゲートとゲート電極６２との間、および
各半導体素子５８のゲートとゲート電極６３との間は、
それぞれワイヤボンディングにより接続されている。
【０００８】
【発明が解決しようとする課題】上記の構成の半導体装
置において、パワーモジュール５１の上面領域の大部分
を占める基板５３、５５、５６を小さく形成すれば、よ
り小型のパワーモジュールを製作することが可能であ
る。しかし、基板５３は、ワイヤボンディングのために
必要な領域およびソースドレイン電極５４を設けるため
の領域を確保する必要がある。また、パワーモジュール
５１の大容量化を図るためには、半導体素子５７、５８
の数を増やす必要があり、それに伴って基板５５、５６
を所定サイズよりも大きく形成する必要がある。したが
って、基板５３、５５、５６のサイズを小さく形成する
ことには限界があった。すなわち、パワーモジュール等
の半導体装置のサイズを小さくすることは、容易ではな
かった。
【０００９】本発明の課題は、複数の半導体素子を備え
る半導体パワーモジュールのサイズの小型化を図ること
である。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子と、上記半導体素子を取り囲むように配置さ
れるケースと、上記ケースに一体的に形成された上記半
導体素子の主電流のための電極とを有し、上記ケースが
上記半導体素子に対して予め決められた位置に固定され
た時に、上記電極が上記半導体素子が設けられる領域を
架橋するように配置される。
【００１１】上記構成によれば、上記電極の下方に半導
体素子（または、それに付随する回路）を設けることが
できる。したがって、半導体装置のサイズを小さくでき
る。また、上記電極は、ケースに一体的に形成されてい
るので、半導体装置を組み立てる作業が簡単になる。
【００１２】なお、上記半導体装置において、上記電極
に、当該半導体装置と当該半導体装置の外部の回路とを
電気的に接続するための端子が一体的に形成されるよう
にしてもよい。この構成によれば、電極と端子とを接続
する作業が不要になるので、半導体装置の組立作業がよ
り簡単になる。
【００１３】また、上記半導体装置において、上記電極
は、ワイヤボンディングにより上記半導体素子に接続さ
れるようにしてもよい。この構成では、ケースの内側領
域のスペース効率が高くなる。さらに、上記半導体装置
において、上記電極を上記半導体素子に対して予め決め
られた位置に設けられている金属接触面に直接的或いは
間接的に接触させ、その金属接触面をワイヤボンディン
グにより上記半導体素子に接続するようにしてもよい。
この構成では、上記ケースを固定する前にワイヤの配線
を行うことが出来るので、ボンディング作業が容易にな
る。
【００１４】さらに、上記半導体装置において、上記電
極の底部に上記ケースの内側領域を複数の領域に分割す
るための仕切り部材を設けるようにしてもよい。この構
成では、ケースの内部にゲルが注入される場合に、その
ゲルの揺動を抑えることができるので、ワイヤに過度の
張力が加わることが回避される。
【００１５】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態について説明する。なお、本実施形態の半導
体装置は、複数の半導体素子を含むパワーモジュールで
ある。図１は、本実施形態の半導体装置の中に形成され
る回路を示す図である。図１に示す回路は、互いに直列
に接続される１組のトランジスタＱ１およびＱ２から構
成されている。以下では、トランジスタＱ１のドレイン
をドレインＤ１、トランジスタＱ１のゲートを第１のゲ
ートＧ１、トランジスタＱ２のゲートを第２のゲートＧ
２、トランジスタＱ２のソースをソースＳ２、およびト
ランジスタＱ１とトランジスタＱ２との接続点をソース
ドレインＳ１Ｄ２と呼ぶことにする。なお、トランジス
タＱ１およびＱ２は、それぞれ互いに並列に接続される
複数のＭＯＳＦＥＴから構成される。
【００１６】上記回路において、トランジスタＱ１をオ
ン状態に制御すると共に、トランジスタＱ２をオフ状態
に制御すれば、主電流は、ドレインＤ１からトランジス
タＱ１を介してソースドレインＳ１Ｄ２へ流れる。ま
た、トランジスタＱ１をオフ状態に制御すると共に、ト
ランジスタＱ２をオン状態に制御すれば、主電流は、ソ
ースドレインＳ１Ｄ２からトランジスタＱ２を介してソ
ースＳ２へ流れる。
【００１７】図２は、実施形態の半導体装置の概略構成
を示す図である。半導体装置としてのパワーモジュール
１は、複数の半導体素子が設けられている基板４、５、
上記複数の半導体素子を取り囲むようにして伝熱ベース
板３に固定される樹脂ケース２などから構成される。そ
して、樹脂ケース２には、ソース電極２１が一体的に形
成されている。ここで、樹脂ケースに一体的に形成され
る電極は、しばしば、「インサート電極」と呼ばれるこ
とがある。なお、基板４、５の上面に設けられる複数の
半導体素子は、適切に接続されることにより図１に示し
た回路を構成する。また、樹脂ケース２には、不図示の
ソースドレイン電極、ドレイン電極、ゲート電極が設け
られており、それらの電極は、対応する領域に電気的に
接続される。さらに、ソース電極２１は、後で詳しく説
明するが、図１に示すソースＳ２に電気的に接続され
る。
【００１８】図３(a) は、パワーモジュール１の内部を
上方から見た図である。また、図３(b) は、ソース電極
２１が無かったと仮定した場合にパワーモジュール１の
内部を上方から見た図である。さらに、図４は、図３
(a) に示すパワーモジュールのＸ−Ｘ断面図であり、図
５は、図３(a) に示すパワーモジュールのＹ−Ｙ断面図
である。
【００１９】伝熱ベース板３は、例えば、熱伝導性のよ
いセラミック板であり、複数の半導体素子を配置するた
めの基板であると同時に、半導体素子において発生する
熱を逃がすための役割を果たす。なお、セラミック板
は、例えば、Ｃ−Ａｌを組成とするセラミックを利用す
ることができる。また、伝熱ベース板３は、必ずしもセ
ラミックである必要はなく、銅板やアルミ板などの金属
板を用いてもよい。
【００２０】伝熱ベース板３の上面には、基板４および
基板５が配置されている。基板４および基板５は、それ
ぞれ長方形の板形状であり、互いに隣接するように平行
に配置されている。ここで、基板４は、導体層４ａおよ
び導体層４ａと伝熱ベース板３とを電気的に絶縁する絶
縁層４ｂから構成されている。一方、基板５は、導体層
５ａおよび導体層５ａと伝熱ベース板３とを電気的に絶
縁する絶縁層５ｂから構成されている。
【００２１】導体層４ａの表面には、複数の半導体素子
６が配列されている。なお、半導体素子６は、ＭＯＳＦ
ＥＴが形成された半導体チップであり、そのチップの上
面にはＭＯＳＦＥＴのソースおよびゲートが形成されて
おり、その底面にはドレインが形成されている。そし
て、各半導体素子（ＭＯＳＦＥＴ）６のドレインがそれ
ぞれ導体層４ａと導通している。同様に、基板５の上面
には、複数の半導体素子７のドレインがそれぞれ導体層
５ａに導通するように配列されている。なお、半導体素
子７は、半導体素子６と同じＭＯＳＦＥＴである。
【００２２】樹脂ケース２は、伝熱ベース板３に取り付
けられたときに基板４および基板５（半導体素子６、７
を含む）を取り囲む部材であり、底部２ａおよび枠部２
ｃから構成されている。底部２ａは、伝熱ベース板３と
接触する部分である。また、底部２ａの中央領域には、
伝熱ベース板３の表面に基板４及び基板５を配置するた
めの領域よりもやや大きいサイズの穴が形成されてい
る。枠部２ｃは、底部２ａの外周領域に沿ってその底部
２ａに対して垂直方向に伸びるように形成されている。
すなわち、枠部２ｃは、樹脂ケース２が伝熱ベース板３
に取り付けられたときにその伝熱ベース板３の外周に位
置することになる。
【００２３】底部２ａの上面であって基板４に隣接する
位置にはドレイン電極８が配置されており、底部２ａの
上面であって基板５に隣接する位置にはソースドレイン
電極９が配置されている。なお、ドレイン電極８および
ソースドレイン電極９は、それぞれ基板４および基板５
の短辺方向の縁の長さと同等の長さの銅板である。
【００２４】底部２ａの上面であって基板４の長手方向
に沿った位置に、第１のゲート電極１０が配置されてい
る。また、底部２ａの上面であって基板５の長手方向に
沿った位置に、第２のゲート電極１１が配置されてい
る。第１のゲート電極１０および第２のゲート電極１１
は、基板４および基板５の長手方向の縁の長さと同等の
長さの銅板である。
【００２５】主電流用電極の１つであるソース電極２１
は、例えば、銅板であり、樹脂ケース２に一体的に形成
されている。具体的には、ソース電極２１は、その両端
の先端部が枠部２ｃに埋め込まれるようにして樹脂ケー
ス２に固定されている。このとき、ソース電極２１は、
図５に示すように、樹脂ケース２が伝熱ベース板３に取
り付けられたときに、伝熱ベース板３の上面に設けられ
ている回路部品（基板４、５、半導体素子６、７等）の
高さよりも高い位置に配置されるように樹脂ケース２に
取り付けられている。したがって、ソース電極２１は、
伝熱ベース板３の上面に設けられている回路部品（基板
４、５、半導体素子６、７等）の上を架橋または跨ぐこ
とになる。換言すれば、ソース電極２１の直下の領域
に、回路を配置することができる。ここで、「回路」と
は、半導体素子またはその半導体素子に接続する配線パ
ターンを含み、配線パターンは、導体層４ａ、５ａを含
む。この結果、伝熱ベース板３の上面の樹脂ケース２に
囲まれた領域を有効に利用することができる。
【００２６】また、ソース電極２１は、樹脂ケース２を
伝熱ベース板３に固定したとき、即ち樹脂ケース２が半
導体素子６、７に対して予め決められた位置に固定され
たときに、そのソース電極２１が半導体素子６、７に対
して適切な位置に配置されるように、樹脂ケース２に取
り付けられている。適切な位置とは、例えば、ソース電
極２１が各半導体素子７のソース領域に近接するような
位置、またはソース電極２１と各半導体素子７との距離
が均等になるような位置である。
【００２７】さらに、ソース電極２１は、樹脂ケース２
に一体的に形成されているので、ネジ等を用いて樹脂ケ
ース２に固定する必要がない。このため、この構成は、
パワーモジュール１の低コスト化および軽量化に寄与す
る。各半導体領域と各電極との間の電気的な接続は、以
下の通りである。即ち、ドレイン電極８と基板４の導体
層４ａとの間、各半導体素子６のソースと基板５の導体
層５ａとの間、その導体層５ａとソースドレイン電極９
との間、各半導体素子６のゲートと第１のゲート電極１
０との間、および各半導体素子７のゲートと第２のゲー
ト電極１１との間が、それぞれボンディングワイヤ１２
により接続される。さらに、各半導体素子７のソースと
ソース電極２１との間がボンディングワイヤ２２により
接続される。
【００２８】ドレイン電極８は、パワーモジュール１の
ドレインＤ１と外部の回路（電源または負荷など）とを
接続するための端子である不図示のドレイン端子に接続
される。同様に、ソースドレイン電極９は、パワーモジ
ュール１のソースドレインＳ１Ｄ２と外部の回路とを接
続するための端子である不図示のソースドレイン端子に
接続される。さらに、ソース電極２１は、パワーモジュ
ール１のソースＳ２と外部の回路とを接続するための端
子である不図示のソース端子に接続される。一方、第１
のゲート電極１０は、各半導体素子６を制御するための
ゲート信号を受信する不図示の第１のゲート端子に接続
されており、第２のゲート電極１１は、各半導体素子７
を制御するためのゲート信号を受信する不図示の第２の
ゲート端子に接続されている。
【００２９】図３〜図５に示したパワーモジュール１
と、図１に示した回路との対応関係は以下の通りであ
る。すなわち、半導体素子６に形成されたＭＯＳＦＥＴ
はトランジスタＱ１に相当し、半導体素子７に形成され
たＭＯＳＦＥＴはトランジスタＱ２に相当する。また、
ドレインＤ１はパワーモジュール１のドレイン電極８
（又は、不図示のドレイン端子）に対応し、ソースＳ２
はソース電極２１（又は、不図示のソース端子）に対応
し、ソースドレインＳ１Ｄ２はソースドレイン電極９
（又は、不図示のソースドレイン端子）に対応する。さ
らに、ゲートＧ１はパワーモジュール１の第１のゲート
電極１０（または、不図示の第１のゲート端子）に対応
し、ゲートＧ２は第２のゲート電極１１（または、不図
示の第２のゲート端子）に対応する。
【００３０】上記パワーモジュール１は、例えば以下の
ようにして使用される。すなわち、ドレインＤ１及びソ
ースＳ２は、それぞれ直流電源の正極および負極に接続
される。また、ゲートＧ１及びゲートＧ２は、それぞれ
対応するゲート信号を生成する制御回路に接続される。
さらに、ソースドレインＳ１Ｄ２には、このパワーモジ
ュール１を介して電力を供給すべき負荷が接続される。
そして、ゲートＧ１に対して所定の制御電圧を印加する
と、トランジスタＱ１がオン状態（ドレインＤ１とソー
スドレインＳ１Ｄ２とが導通）になる。一方、ゲートＧ
２に対して所定の制御電圧を印加すると、トランジスタ
Ｑ２がオン状態（ソースドレインＳ１Ｄ２とソースＳ２
とが導通）になる。したがって、ゲートＧ１およびゲー
トＧ２に対して交互に所定の制御電圧を印加することに
より、トランジスタＱ１およびＱ２が交互にオン状態に
なり、この結果、ソースドレインＳ１Ｄ２から負荷に対
して制御電圧に応じた交流電圧が供給されることにな
る。
【００３１】なお、半導体素子６、７は、オン状態に制
御されると、大電流が流れるので、発熱する。このと
き、半導体素子６、７により生じた熱は、基板４、５か
ら伝熱ベース板３に伝わり、パワーモジュール１の外部
に放熱される。図６は、本発明の他の実施形態の半導体
装置の斜視図である。この実施例の半導体装置の基本構
造は、図２〜図５に示した半導体装置と同じである。た
だし、図６に示す半導体装置では、架橋電極３１および
外部端子３２が１つの金属部材により一体的に形成され
ている。架橋電極３１は、半導体素子の主電流を流すた
めの主電流用電極であり、例えば、ソース電極である。
また、外部端子３２は、この半導体装置内に形成されて
いる回路（半導体素子を含む）と、この半導体装置の外
部に設けられている回路（電源、負荷を含む）とを接続
するための端子であり、例えば、ソース端子である。従
って、この半導体装置では、主電流用電極としての架橋
電極と対応する外部端子とを電気的に接続する作業が不
要であり、半導体装置の組立て工程が簡単になる。な
お、この半導体装置を外部の回路に接続するためには、
たとえば、バスバー等を直接的に外部端子３２に接続す
ればよい。
【００３２】架橋電極３１と対応する半導体領域との間
は、基本的には、図６に示すようにボンディングワイヤ
により接続される。具体的には、まず、架橋電極３１を
含む金属部材が一体的に形成されている樹脂ケース２が
上述の伝熱ベース板に取り付けられる。その後、架橋電
極３１と対応する半導体領域との間がボンディングワイ
ヤにより接続される。
【００３３】しかし、作業スペースの関係上、ボンディ
ングワイヤを接続することが困難な場合は、架橋電極３
１と対応する半導体領域とを直接的に接続するのではな
く、図７に示すように、ランド等の金属接触面を介して
接続するようにしてもよい。すなわち、例えば、伝熱ベ
ース板３の上面に絶縁層４１を設け、その絶縁層４１の
表面にランド４２を形成する。このとき、ランド４２
は、樹脂ケース２が伝熱ベース板３に取り付けられたと
きに、架橋電極３１とランド４２とが重なるような位置
に設けられる。また、ランド４２は、樹脂ケース２が伝
熱ベース板３に取り付けられる前に架橋電極３１に対応
する半導体領域とボンディングワイヤにより接続され
る。そして、樹脂ケース２が伝熱ベース板３に取り付け
られる際に、架橋電極３１は、直接的にランド４２に圧
接されるか、或いは導電性接着剤等を利用してランド４
２に電気的に接続される。なお、この場合、架橋電極３
１は、必ずしも伝熱ベース板３の上面に設けられている
回路部品（基板４、５、半導体素子６、７等）の高さよ
りも高い位置に配置される必要はない。
【００３４】図８は、さらに他の実施形態の半導体装置
の斜視図である。ここでは、半導体素子６、７が搭載さ
れた伝熱ベース板３に樹脂ケース２が取り付けられる前
の状態が描かれている。この実施形態では、架橋電極３
１の下部に、仕切り部材（フィン）３３が形成されてい
る。仕切り部材３３は、樹脂ケース２と同じ材質であっ
てもよいし、他の材質で形成してもよい。或いは、架橋
電極自体の形状を、図８に示す架橋電極３１に仕切り部
材３３を取り付けたのと同様の形状に加工するようにし
てもよい。ただし、この場合は、隣接する部品との間の
絶縁性を確保できるようにする必要がある。また、仕切
り部材３３は、樹脂ケース２と一体的に形成される。そ
して、樹脂ケース２が伝熱ベース板３に固定されると、
仕切り部材３３は、図９に示すように、伝熱ベース板３
の表面領域を２つの領域に分割する。
【００３５】仕切り部材３３は、ゲル揺動によるボンデ
ィングワイヤの断線等を回避する役割を果たす。すなわ
ち、樹脂ケース２の内側領域には、半導体装置を組立て
る際の最終工程において、半導体素子６、７を保護する
ためにゲルが注入される。このとき、何らかの原因でゲ
ルが揺動すると、ワイヤに張力が加わり、断線の危険が
ある。しかし、図８に示す半導体装置では、仕切り部材
３３によりゲルの揺動が抑えられるので、そのような断
線が生じる可能性は低くなる。
【００３６】上記図１〜図９を参照しながら説明した本
実施形態の半導体装置は、以下の効果を有する。 （１）ソース電極２１の下方に回路を形成できるので、
そのソース電極２１を所望の位置に配置しながら、パワ
ーモジュール１の小型化が実現される。 （２）パワーモジュール１のサイズが小さくなり、その
内部の電流経路が短縮されるので、装置内部のインダク
タンスが低減し、内部サージが低減する。この結果、よ
り大きな容量に対応するパワーモジュールを構成でき
る。 （３）ソース電極２１が樹脂ケース２に一体的に形成さ
れているので、樹脂ケース２を伝熱ベース板３に取り付
けることにより、ソース電極２１が対応する半導体素子
の近くに配置されることになる。よって、半導体装置の
組立作業が簡単になる。 （４）架橋電極３１および外部端子３２が一体的に形成
されているので、所望の位置に外部端子を設けることが
できるようになり、半導体素子と外部端子との間の距離
を短くできる。また、半導体装置の組立作業の手間が少
なくなる。 （５）仕切り部材を設けるようにすれば、ゲル揺動によ
るボンディングワイヤ断線が生じにくくなる。 （６）ケースを基板に取り付ける前にすべてのワイヤボ
ンディング作業を終了させておくことができるので、組
立作業がより簡単になる。
【００３７】なお、本発明の半導体装置は、上述の実施
例に示した形態に限定されるものではなく、例えば、次
のような構成であってもよい。 （ａ）半導体素子は、一方の面にＭＯＳＦＥＴのドレイ
ンを形成し、他方の面にソース及びゲートを形成した構
成に限定されるものではない。例えば、半導体チップの
一方の面にドレイン、ソースおよびゲートを形成し、各
半導体領域と対応する電極との間をそれぞれワイヤで接
続する構成としてもよい。この場合、基板４、５は絶縁
層のみから成る構成とすることができる。 （ｂ）並列に接続する半導体素子の個数は、所要の電力
容量に応じて選択してもよい。 （ｃ）半導体装置は、１組のスイッチング素子から構成
される回路モジュールに限らず、より多くのスイッチン
グ素子から構成される回路モジュールであってもよい。 （ｄ）伝熱ベース板３の上方にソース電極２１を配置し
た構成に限らず、他の主電流用電極（ドレイン電極、ソ
ースドレイン電極）を半導体素子の上方に配置した構成
であってもよい。この場合、各電極のレイアウトに応じ
て、半導体装置内部の配線を選択することができる。 （ｅ）伝熱ベース板３の上方にソース電極２１のみを配
置した構成に限らず、ソース電極、ドレイン電極、およ
びソースドレイン電極の中の２以上の電極を半導体素子
の上方に配置した構成としてもよい。この場合、さらに
半導体装置のサイズを小さくできる。 （ｆ）半導体素子は、ＭＯＳＦＥＴに限らず、例えばバ
イポーラトランジスタ若しくはサイリスタなどであって
もよい。この場合、回路仕様に応じた半導体素子を用い
て半導体装置を構成することができる。また、半導体装
置が複数種類の半導体素子を備える構成であってもよ
い。 （ｇ）半導体装置内の各部品間をワイヤボンディングに
より接続する構成に限らず、半田を利用してワイヤを接
続する構成、金属板を接合して接続する構成などの他の
構成であってもよい。 （ｈ）伝熱性部材としての伝熱ベース板３は、Ｃ−Ａｌ
以外のセラミックを組成とする材質であってもよい。ま
た、セラミックを組成とした材質に限らず、他の熱伝導
性の高い材質であってもよい。例えば、熱伝導性の高い
材質として銅やアルミなどの金属材が挙げられる。 （ｉ）伝熱性部材は板状の形状に限らなくともよい。例
えば、伝熱性部材は、半導体装置から見て外方向に伸び
るフィンを備えた形状であってもよい。 （ｊ）半導体装置は、伝熱性部材を備えた構成に限ら
ず、伝熱性部材を備えることなく樹脂ケースに半導体素
子を接合した構成であってもよい。この構成は半導体素
子の発熱量が少ない場合に適用可能であり、より少ない
手間、コストで半導体素子を製作できる。 （ｋ）各電極の材質は銅に限定されるものではない。 （ｌ）樹脂ケースの代わりに金属製のケースを用いても
よい。この場合、各電極は、例えば、絶縁部材を介して
その金属製のケースに取り付けるようにしてもよい。 （ｍ）架橋電極は、直線形状である必要はなく、任意の
形状でよい。例えば、架橋電極と半導体素子との間のワ
イヤの距離が最短になるように架橋電極の形状を決めて
もよい。 （ｎ）架橋電極は、１つである必要はなく、１つの半導
体装置に対して複数の架橋電極を設けるようにしてもよ
い。 （ｏ）樹脂ケースは、伝熱ベース板に固定する代わり
に、基板に固定するようにしてもよい。 （ｐ）半導体素子は、一列または複数列に配列される必
要はない。例えば、各電極の形態に応じて、電極と半導
体素子との間のワイヤ距離が最短になるように半導体素
子の配置を決めるようにしてもよい。
【００３８】
【発明の効果】本発明によれば、主電流用電極の下方に
回路を設けることができるので、半導体パワーモジュー
ルの小型化に寄与する。また、主電流用電極がケースに
一体的に形成されているので、半導体装置の組立作業が
簡単になる。
【図面の簡単な説明】
【図１】実施形態の半導体装置の中に形成される回路を
示す図である。
【図２】実施形態の半導体装置の概略構成を示す図であ
る。
【図３】(a) は、パワーモジュールの内部を上方から見
た図、(b) は、ソース電極が無かったと仮定した場合に
パワーモジュールの内部を上方から見た図である。
【図４】図３(a) に示す半導体装置のＸ−Ｘ断面図であ
る。
【図５】図３(a) に示す半導体装置のＹ−Ｙ断面図であ
る。
【図６】本発明の他の実施形態の半導体装置の斜視図で
ある。
【図７】架橋電極と対応する半導体領域とを接続する方
法の例を示す図である。
【図８】本発明のさらに他の実施形態の半導体装置の斜
視図である。
【図９】図８に示す半導体装置の断面図である。
【図１０】既存の半導体装置の内部を上方から見た図で
ある。
【図１１】図１０に示す半導体装置のＢ−Ｂ断面図であ
る。
【符号の説明】
１ パワーモジュール ２ 樹脂ケース ２ａ 底部 ２ｃ 枠部 ３ 伝熱ベース板 ４、５ 基板 ６、７ 半導体素子 ２１ ソース電極 ２２ ボンディングワイヤ ３１ 架橋電極 ３２ 外部端子 ３３ 仕切り部材 ４２ ランド（金属接触面）

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 上記半導体素子を取り囲むように配置されるケースと、 上記ケースに一体的に形成された上記半導体素子の主電
    流のための電極とを有し、 上記ケースが上記半導体素子に対して予め決められた位
    置に固定された時に、上記電極が上記半導体素子が設け
    られる領域を架橋するように配置されることを特徴とす
    る半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置であって、 上記電極には、当該半導体装置と当該半導体装置の外部
    の回路とを電気的に接続するための端子が一体的に形成
    されている。
  3. 【請求項３】 請求項１に記載の半導体装置であって、 上記電極がワイヤボンディングにより上記半導体素子に
    接続される。
  4. 【請求項４】 請求項１に記載の半導体装置であって、 上記電極が上記半導体素子に対して予め決められた位置
    に設けられている金属接触面に直接的或いは間接的に接
    触し、その金属接触面がワイヤボンディングにより上記
    半導体素子に接続される。
  5. 【請求項５】 請求項１に記載の半導体装置であって、 上記電極の底部に、上記ケースの内側領域を複数の領域
    に分割するための仕切り部材が設けられている。
JP2001159765A 2001-05-29 2001-05-29 半導体装置 Expired - Fee Related JP4461639B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001159765A JP4461639B2 (ja) 2001-05-29 2001-05-29 半導体装置
US10/156,620 US6664629B2 (en) 2001-05-29 2002-05-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001159765A JP4461639B2 (ja) 2001-05-29 2001-05-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2002353406A true JP2002353406A (ja) 2002-12-06
JP4461639B2 JP4461639B2 (ja) 2010-05-12

Family

ID=19003291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001159765A Expired - Fee Related JP4461639B2 (ja) 2001-05-29 2001-05-29 半導体装置

Country Status (2)

Country Link
US (1) US6664629B2 (ja)
JP (1) JP4461639B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319059A (ja) * 2005-05-11 2006-11-24 Kyosan Electric Mfg Co Ltd パワーモジュール
JP2013131590A (ja) * 2011-12-21 2013-07-04 Nippon Inter Electronics Corp 樹脂封止型パワー半導体モジュール及びその製造方法
JPWO2012039115A1 (ja) * 2010-09-24 2014-02-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP2016100544A (ja) * 2014-11-26 2016-05-30 三菱電機株式会社 半導体装置
WO2021001927A1 (ja) * 2019-07-02 2021-01-07 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
JP5336413B2 (ja) * 2010-04-02 2013-11-06 株式会社豊田中央研究所 パワーモジュール
CN113097154A (zh) * 2021-03-22 2021-07-09 西安交通大学 一种双向开关功率模块及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283639A (ja) 1993-03-25 1994-10-07 Sanyo Electric Co Ltd 混成集積回路
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置
JPH08162523A (ja) * 1994-12-06 1996-06-21 Nippon Steel Corp 半導体装置及びその製造方法
WO2001082376A1 (fr) * 2000-04-25 2001-11-01 Kabushiki Kaisha Toyota Jidoshokki Dispositif a semi-conducteur
JP2002141463A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319059A (ja) * 2005-05-11 2006-11-24 Kyosan Electric Mfg Co Ltd パワーモジュール
JP4580270B2 (ja) * 2005-05-11 2010-11-10 株式会社京三製作所 パワーモジュール
JPWO2012039115A1 (ja) * 2010-09-24 2014-02-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP2013131590A (ja) * 2011-12-21 2013-07-04 Nippon Inter Electronics Corp 樹脂封止型パワー半導体モジュール及びその製造方法
JP2016100544A (ja) * 2014-11-26 2016-05-30 三菱電機株式会社 半導体装置
WO2021001927A1 (ja) * 2019-07-02 2021-01-07 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置

Also Published As

Publication number Publication date
JP4461639B2 (ja) 2010-05-12
US6664629B2 (en) 2003-12-16
US20020180036A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
JP4999684B2 (ja) 集積トランジスタモジュール及びその製造方法
US7592688B2 (en) Semiconductor package
US7821128B2 (en) Power semiconductor device having lines within a housing
US20060043545A1 (en) SMT three phase inverter package and lead frame
JP2004319992A (ja) モジュール構成式のパワー半導体モジュール
US9159715B2 (en) Miniaturized semiconductor device
JP2002141463A (ja) 半導体モジュール
US6885097B2 (en) Semiconductor device
CN107492531B (zh) 半导体装置
US11979096B2 (en) Multiphase inverter apparatus having half-bridge circuits and a phase output lead for each half-bridge circuit
JP2007234722A (ja) 半導体装置
JP2002353406A (ja) 半導体装置
JP2002203941A (ja) 半導体実装構造
JP2001308265A (ja) 半導体装置
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
JP4363190B2 (ja) 半導体装置及びその製造方法
US11967545B2 (en) Semiconductor device
US8125071B2 (en) Package structure utilizing high and low side drivers on separate dice
JP7139799B2 (ja) 半導体装置
JPH08340082A (ja) 電力用半導体装置
US7087990B2 (en) Power semiconductor device
JP2001085612A (ja) 相補型ｉｇｂｔの実装構造
KR102499825B1 (ko) 패키지형 전력 반도체 장치
JP7045180B2 (ja) パワー半導体装置、モジュール及び製造方法
JP2005123535A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees