JP2006319059A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2006319059A
JP2006319059A JP2005138832A JP2005138832A JP2006319059A JP 2006319059 A JP2006319059 A JP 2006319059A JP 2005138832 A JP2005138832 A JP 2005138832A JP 2005138832 A JP2005138832 A JP 2005138832A JP 2006319059 A JP2006319059 A JP 2006319059A
Authority
JP
Japan
Prior art keywords
internal terminal
bridging
power module
outer frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005138832A
Other languages
English (en)
Other versions
JP4580270B2 (ja
Inventor
Tetsushi Iwakura
哲史 岩倉
Tsutomu Hayasaka
力 早坂
Shinichi Deguchi
慎一 出口
Ryuichi Idoguchi
隆一 井戸口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Kyosan Electric Manufacturing Co Ltd
Original Assignee
Nissan Motor Co Ltd
Kyosan Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd, Kyosan Electric Manufacturing Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2005138832A priority Critical patent/JP4580270B2/ja
Publication of JP2006319059A publication Critical patent/JP2006319059A/ja
Application granted granted Critical
Publication of JP4580270B2 publication Critical patent/JP4580270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】パワーモジュールの複合化、多チップ化、インテリジェント化が要求された場合において、パワー半導体デバイスと外部導出端子との接続の容易化、パワーモジュールの小型薄型化・簡素化、内部デバイスの電磁的相互干渉の低減を図る。
【解決手段】外部導出端子f2のワイヤボンディングされる内部端子部h2を一体成型の樹脂ケースdの架橋部d5により支持した。架橋部d5により区画された異なる区画の間は内部端子部h2によって断ち、時分割並列運転される昇圧部を含む昇降圧コンバータの3つのスイッチ回路を異なる区画に配置した。架橋部d5〜d7及び内部端子部h1〜h6は回路搭載面a5に平行な板状で回路搭載面に敷くよう配置し薄型化した。
【選択図】図5

Description

本発明は、パワーモジュールに関する。
特許文献1に記載されるような、パワー半導体デバイスが実装された基板と、前記パワー半導体デバイスを制御する制御IC等を実装した制御基板とが接続されて、樹脂モールドの外囲ケースと金属板とを含む一の筐体に一体的に組み立てられたパワーモジュールが増えつつある(パワーモジュールのインテリジェント化)。
特許文献1記載のパワーモジュールにおいては、断面L字状の金具の一端を主電極(同応報中符号4a,4b)とし、外囲ケースの内面に露出させた他端をパワー半導体チップとの間でワイヤボンディングした構成をとっている。この構成では、前記断面L字状の金具を外部端子部と内部端子部を有した外部導出端子としていると思料される。
一方、特許文献2に記載されるような2組のスイッチ素子を並列運転する時分割並列運転式昇圧チョッパ回路や、特許文献3に記載されるような各スイッチ回路を制御回路により時分割にてオンオフ制御する直流電源並列運転装置(降圧チョッパ回路)などを一体にモジュール化する場合には、異なる制御信号に基づき動作する複数のパワー半導体デバイス(単体又は群)を一体に内蔵した複合的なパワーモジュールを構成することとなる(パワーモジュールの複合化の第一の例)。
また、特許文献4に示されるような昇圧機能と降圧機能を有した昇降圧チョッパ回路を一体にモジュール化する場合、異なる制御信号に基づき動作する複数のパワー半導体デバイス(単体又は群)を一体に内蔵した複合的なパワーモジュールを構成することとなる(パワーモジュールの複合化の第二の例)。
さらに、特許文献4に示されるような昇降圧チョッパ回路において、昇圧のためのパワー半導体デバイス及び/又は降圧のためのパワー半導体デバイスを時分割並列運転にする回路を一体にモジュール化する場合には、異なる制御信号に基づき動作する3又は4以上のパワー半導体デバイス(単体又は群)を一体に内蔵した複合的なパワーモジュールを構成することとなる(パワーモジュールの複合化の第三の例)。
大電力の変換に耐えるため、同一の制御信号に基づき動作するパワー半導体デバイスは、単一の半導体素子ではなく、多数の並列な半導体素子で構成される場合がある(スイッチ回路の多チップ化)。
特開2000−307056号公報 特開平9−103071号公報 特開平5−95626号公報 特開2003−319647号公報
以上のようなパワーモジュールの複合化、スイッチ回路の多チップ化、インテリジェント化が一体のパワーモジュールの構成として同時に要求されれば、装置構成は複雑化し、大型化が著しくなる。
インテリジェント化されたパワーモジュールでは、特許文献1記載のようにパワー半導体デバイスの実装基板と制御基板を重ねて配置した構造が小型化の点で好まれる。かかる構造では、外部端子を制御基板から回避した装置周縁部に配置せざるを得ない。
一方、パワーモジュールの複合化や、スイッチ回路の多チップ化が進むと、外囲ケースの中ほどに設置されるパワー半導体デバイスとの外部導出端子の内部端子部との距離が離れ、接続(ワイヤボンディング)が困難になる。
また、電力の出入力端子、リアクトルやコンデンサなどの外部装置との接続端子に加え複数の制御用ポートのレイアウトや配線経路をどのようにするかが問題となり、配線効率、小型薄型化・簡素化等の様々な観点で優れたものが望まれる。
また、複合化されたパワーモジュールにおいては、異なる制御信号により異なる動作が実行されるパワー半導体デバイス(単体又は群)を互いに電磁的に干渉しないような構造が望まれる。
本発明は以上の従来技術における問題に鑑みてなされたものであって、パワーモジュールの複合化、多チップ化、インテリジェント化が同時に要求された場合においても、パワー半導体デバイスと外部導出端子との接続の容易化、パワーモジュールの小型薄型化・簡素化、内部デバイスの電磁的相互干渉の低減を図ることができるパワーモジュールを提供することを課題とする。
以上の課題を解決するための請求項1記載の発明は、放熱板と、
前記放熱板の回路搭載面に設置されたパワー半導体デバイスと、
前記パワー半導体デバイスを囲む外枠部を有し前記放熱板に固定された絶縁性ケースと、
導電性の材料からなり、前記外枠部に保持された外部端子部及び前記外枠部内へ延設された内部端子部が形成された外部導出端子とを備え、
前記絶縁性ケースは、前記内部端子部を支持し前記外枠部内に架設された架橋部を有することを特徴とするパワーモジュールである。
請求項2記載の発明は、前記外枠部内の前記架橋部により区画された異なる区画の間が前記内部端子部によって断たれていることを特徴とする請求項1に記載のパワーモジュールである。
請求項3記載の発明は、前記パワー半導体デバイスにより構成され、異なる制御信号に基づき動作する複数のスイッチ回路を備え、
異なるスイッチ回路は、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項1又は請求項2に記載のパワーモジュールである。
請求項4記載の発明は、前記内部端子部は前記回路搭載面に平行な板状であり、前記架橋部上面内に敷くように設けられていることを特徴とする請求項1、請求項2又は請求項3に記載のパワーモジュールである。
請求項5記載の発明は、前記架橋部は前記回路搭載面に平行な板状であり、その上面を前記内部端子部に接し、その下面を前記回路搭載面に接していることを特徴とする請求項1から請求項4のうちいずれか一に記載のパワーモジュールである。
請求項6記載の発明は、前記内部端子部にボンディングワイヤがボンディングされており、
前記パワー半導体デバイスの電極が前記ボンディングワイヤ及び前記内部端子部を介して前記外部端子部まで電気的に導出されてなることを特徴とする請求項1から請求項5のうちいずれか一に記載のパワーモジュールである。
請求項7記載の発明は、前記パワー半導体デバイスに制御信号を入力するための制御信号入力端子が前記外枠部に付設されており、
前記制御信号入力端子の付設位置は、当該入力先のパワー半導体デバイスが配置された前記外枠部内の前記架橋部により区画された区画を挟んで前記架橋部の反対側であることを特徴とする請求項1から請求項6のうちいずれか一に記載のパワーモジュールである。
請求項8記載の発明は、前記架橋部上の前記内部端子部が当該架橋部の両側からワイヤボンディングされてなることを特徴とする請求項1から請求項7のうちいずれか一に記載のパワーモジュールである。
請求項9記載の発明は、前記回路搭載面を垂直視したとき前記架橋部がT字部を有することを特徴とする請求項1から請求項8のうちいずれか一に記載のパワーモジュールである。
請求項10記載の発明は、前記パワー半導体デバイスにより構成される昇圧用スイッチ回路及び降圧用スイッチ回路を備え、
前記昇圧用スイッチ回路と前記降圧用スイッチ回路とは、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項1から請求項9のうちいずれか一に記載のパワーモジュールである。
請求項11記載の発明は、前記昇圧用スイッチ回路は、時分割並列運転されるスイッチ素子を並列に備え、時分割並列運転される互いに並列な前記スイッチ素子が、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項10に記載のパワーモジュールである。
請求項12記載の発明は、前記絶縁性ケースが前記外部導出端子の一部を埋没させて当該外部導出端子を保持し、前記外枠部及び前記架橋部を含んだ一体成型品であることを特徴とする請求項1から請求項11のうちいずれか一に記載のパワーモジュールである。
請求項13記載の発明は、前記架橋部に凸部が設けられ、前記内部端子部に孔部又は凹型部を有した縁が設けられ、前記凸部が前記孔部又は凹型部に嵌合されてなることを特徴とする請求項1から請求項12のうちいずれか一に記載のパワーモジュールである。
請求項1に記載の発明によれば、外枠部内へ延設された内部端子部が架橋部に支持されているので、外部導出端子及びこれを保持する絶縁性ケースを含む構造が機械的に強化さる。これにより、絶縁性ケースや内部端子部の不都合な変形、破損、絶縁性ケースに対する内部端子部の相対的な変形(延出角度の変位など)を防ぐことができ、内部端子部を定位置に安定的に固定することができる。
したがって、外枠部に保持された外部端子部から離れた位置に設置されるパワー半導体デバイスのワイヤボンディング等の接続も、外枠部から延設されて当該パワー半導体デバイスに近い位置に安定的に固定された内部端子部に対し容易に行うことができるという効果がある。
また請求項2に記載の発明によれば、外枠部内の架橋部により区画された異なる区画の間が内部端子部によって断たれているので、内部端子部によって区画間の電磁的相互干渉が低減され、ノイズその他の動作障害を抑制することができるという効果がある。
また請求項3に記載の発明によれば、異なる制御信号に基づき動作する複数のスイッチ回路が架橋部及び内部端子部を介して異なる区画に配置されるので、異なる動作をするスイッチ回路の電磁的相互干渉が低減され、ノイズその他の動作障害を抑制することができるという効果がある。
また請求項4に記載の発明によれば、内部端子部は回路搭載面に平行な板状であるので、装置が薄型化するとともに、内部端子部は架橋部上面内に敷くように設けられているので、架橋部によって全面的に支持され、より安定するという効果がある。
また請求項5に記載の発明によれば、架橋部は回路搭載面に平行な板状であり、その上面を内部端子部に接し、その下面を回路搭載面に接しているので、内部端子部と放熱板の回路搭載面との間には板状の架橋部しか存在しないので、さらに装置が薄型化するという効果がある。また、内部端子部の設置高さを、パワー半導体デバイスの設置高さに近づけることができる。
また、絶縁性ケースの一部である架橋部は絶縁性であるから、内部端子部と放熱板との必要な電気的絶縁が板状の架橋部により確保されるという効果がある。
さらに、架橋部は放熱板の回路搭載面に接して内部端子部を支持するので、架橋部が放熱板から浮いている場合に比較して、内部端子部はより強い支持力で支持され安定的に固定される。
また請求項6に記載の発明によれば、内部端子部が直接ワイヤボンディングされているので簡素化し、配線スペースが面積的にも厚み的にも省スペースになるという効果がある。
また請求項7に記載の発明によれば、パワー半導体デバイスに制御信号を入力するための制御信号入力端子が外枠部に付設されているので、この制御信号入力端子を外部接続する場合には装置側面(外枠部外周面)からの接続もとれるから狭いスペースに搭載しやすく、この制御信号入力端子に内部の制御基板を接続する場合には、制御基板の端部で接続することができ、入力ポートが2以上の場合に安定性良く制御基板を支持できるという効果がある。
また、制御信号入力端子の付設位置は、当該入力先のパワー半導体デバイスが配置された区画を挟んで架橋部の反対側であるから、架橋部上の内部端子部へのワイヤボンディング等の接続、架橋部のたもと側に配置される外部端子部等の配置に抵触することなく、必要な距離が取れ、電磁的相互干渉を抑制して動作信頼性を向上させることができるという効果がある。
また請求項8に記載の発明によれば、架橋部上の内部端子部が当該架橋部の両側からワイヤボンディングされるので、片側からのみとするより配線効率が良いという効果がある。
また請求項9に記載の発明によれば、回路搭載面を垂直視したとき架橋部がT字部を有する。一本橋を用いる場合、領域は2区画に分割され、十字部を設ける場合、領域は4区画に分割されるが、T字部を設けることにより3区画への分割も行えて、搭載する回路に応じた回路配置の適用力が豊富になるという効果がある。
また請求項10に記載の発明によれば、異なる制御信号に基づき動作する昇圧用スイッチ回路と降圧用スイッチ回路とが架橋部及び内部端子部を介して異なる区画に配置されるので、異なる動作をするスイッチ回路の電磁的相互干渉が低減され、ノイズその他の動作障害を抑制することができるという効果がある。
また請求項11に記載の発明によれば、時分割並列運転によって異なる制御信号に基づき動作する互いに並列なスイッチ素子が架橋部及び内部端子部を介して異なる区画に配置されるので、異なる動作をするスイッチ素子の電磁的相互干渉が低減され、ノイズその他の動作障害を抑制することができるという効果がある。
また請求項12に記載の発明によれば、絶縁性ケースは外部導出端子を固く保持し外枠部及び架橋部を含んで一体成型されてできている。外部導出端子及び架橋部まで含んで一体化されているので、取り扱い、放熱板への組み付け等が容易になるという効果がある。
この外部導出端子を一部埋没させて保持した絶縁性ケースは、成型型内の所定位置に外部導出端子を設置した後、溶融樹脂を前記成型型内に射出する方法により製造可能である。この成型工程により、外部導出端子の絶縁性ケースへの取り付けのみならず、内部端子部を支持する架橋部の設置が終了しており、架橋部を別途用意して付設する等のことを要さないので、製造工程簡素化、部品点数減等の効果がある。
また請求項13に記載の発明によれば、内部端子部の孔部又は内部端子部の縁に形成された凹型部に架橋部の凸部が嵌合することにより、内部端子部が架橋部に保持され、内部端子部の浮き、そり、ずれ等を防止できるという効果がある。
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
本実施形態は、ベースとなる放熱板と、絶縁性の樹脂ケースと、6本の外部導出端子と、トランジスタ、ダイオード等のパワー半導体デバイスと、トランジスタのスイッチングを制御する制御基板と、制御基板とパワー半導体デバイスとの接続用のインナーリードとを含み、図10に示したチョッパ型昇降圧コンバータ回路1のうち、降圧用半導体デバイス群A、昇圧用半導体デバイス群B及び制御回路2を搭載したパワーモジュールである。
まず、本実施形態の概要を説明する。
図1は、放熱板(回路パターン付き)の平面図(a)、正面図(b)、右側面図(c)である。
図2は、チップがダイボンディングされた状態の放熱板の平面図である。
図3は、樹脂ケースの平面図(a)、図(a)におけるA−A´断面図(b)、図(a)におけるB−B´断面図(c)である。
図4は図3(b)の部分拡大図である。図5は図3(c)の拡大図である。
図6は、半完成状態(制御基板及び蓋未組立て)の本パワーモジュールの平面図である。
図7は放熱板と一層目の外部導出端子を示した平面図、図8は放熱板と一、二層目の外部導出端子を示した平面図、図9は放熱板と一〜三層目の外部導出端子を示した平面図である。
図1に示すように、放熱板aは片面に放熱フィンa4が形成された成型品であり、その材料としてはアルミニウム、銅等の金属およびこれら金属とセラミックスとの複合材料が好個に用いられる。
放熱板aの回路搭載面a5には、5つのセラミック基板b1〜b5が接合形成されている。セラミック基板b1〜b5の材料として、電気的耐性が高く熱伝導性も高い窒化アルミニウム等が好個に用いられる。
各セラミック基板b1〜b5上に回路パターンc1〜c5が接合形成されている。回路パターンc1〜c5の材料としては、電気伝導性の高いアルミニウム、銅等の金属およびこれらの合金が好個に用いられる。
この図1に示す回路パターン付き部品としては、特開2004−6604号公報記載のパワーモジュール用一体型接合部材を利用することができる。回路パターンを有したプラスチック基板を放熱板aに接合しても良い。
なお、図1に示すように、放熱板aの回路搭載面a5には樹脂ケース固定用のネジ穴a1が数箇所設けられている。放熱板aの縁部には本パワーモジュール取付等のための貫通孔a2が数箇所設けられている。また放熱板aの縁部には爪挿入部a3が数箇所設けられている。
図1において網がけ表示したボンディングエリアに図2に示すように各チップがボンディングされる。図10中の対応する素子と同一の符号を付する。
図2に示すように、4並列の降圧用IGBT3と、1チップのFWD(フライホィールダイオード)4と、2並列の降圧用ダイオード5と、時分割並列運転される各3並列の昇圧用IGBT6,7と、1チップのFWD8と、4並列の昇圧用ダイオード9とがそれぞれボンディングされている。
また、各IGBT3,6,7のゲートを制御ポートi1〜i3に中継するための中継回路パターン10,11,12にゲート抵抗素子等がボンディングされる。
図3に示すように、樹脂ケースdは長方形の外枠部d4、外枠部d4内に架設された架橋部d5,d6,d7等が形成され、6つの外部導出端子f1〜f6及び制御ポートi1〜i3を構成するインナーリードを部分的に埋没して保持した一体成型品である。
架橋部を3つの直線状部分に分けて説明すると、第1架橋部d5は、中央からやや偏在して外枠部d4を短辺方向に跨るように外枠部d4の長辺と対岸の長辺との間に架設されている。第2架橋部d6は、第1架橋部d5から遠い方の外枠部d4の短辺のほぼ中央と第1架橋部d5のほぼ中央との間に架設されている。第3架橋部d7は外枠部d4の長辺と第2架橋部d6との間に架設されている。
樹脂ケースdには、放熱板aの貫通孔a2に対応する貫通孔d2、放熱板aのネジ穴a1に対応する貫通孔d1が設けられている。樹脂ケースdの外縁部には放熱板aの爪挿入部a3に挿入される爪d3が設けられている。外枠部d4の3つの角部には、制御基板を保持するための保持ピンd9が立設されている。
図3〜図9に示すように、外部導出端子f1〜f6のそれぞれには、一端に外部端子部g1〜g6と他端に内部端子部h1〜h6が形成されている。
図6に示すように、放熱板aに樹脂ケースdが固定される。爪d3が爪挿入部a3に挿入され、ネジb6が貫通孔d1に通されてネジ穴a1に螺合固定される。
また図6に示すように、ワイヤボンディングが施され、図10の回路図に対応する配線接続がなされる。図3〜図9に描いた各外部導出端子f1〜f6に対応する配線部分及び制御ポートi1〜i3に対応する信号線を図10の回路図中に同一符号で示した。
さらに、制御回路2(図10)を搭載した制御基板(図示せず)が外枠部d4内に収められる。その際、制御基板の角部に設けた孔が保持ピンd9に嵌め入れられるとともに、制御ポートi1〜i3を構成するインナーリードが制御基板の回路パターン上に設けられた孔に挿入される。さらにインナーリードは制御基板の回路パターンに半田付けされる。
さらに、外枠部d4を挟んで放熱板aに対向するように外枠部d4の開口に樹脂製の蓋(図示せず)が被されて固定され、本パワーモジュールは完成状態となる。
次に、昇降圧チョッパ型DC−DCコンバータ1の構成とその動作につき説明する。
図10に示すように、昇降圧チョッパ型DC−DCコンバータ1は、外部導出端子f2、f5間にリアクトルLが接続され、出力端子となる外部導出端子f4、f6間に出力コンデンサCが接続され、入力端子となる外部導出端子f1、f3間に入力直流電源13が接続されて構成される。また、制御回路2は制御ポートi1〜i3を介して各IGBT3,6,7のゲート端子に接続される。
制御回路2は負荷14に出力される出力電圧Voutを検知して降圧用IGBT3のオン・オフ動作と、昇圧用IGBT6,7のオン・オフ動作を制御するものである。
降圧用半導体デバイス群Aは、降圧用IGBT3と、FWD4と、降圧用ダイオード5から成るものである。
昇圧用半導体デバイス群Bは、昇圧用IGBT6,7と、FWD8と、昇圧用ダイオード9から成るものであり、昇圧用IGBT6,7と、FWD8とから構成された時分割並列運転される昇圧用スイッチ回路Sを含む。
次ぎに、図10及び図11を参照して昇降圧チョッパ型DC−DCコンバータ1の動作の一例につき説明する。図11は、昇圧動作の一例を示す波形図である。
制御回路2は図11(b)に示す制御パルス信号をIGBT6のゲート端子に印加し、図11(c)に示す制御パルス信号をIGBT7のゲート端子に印加する。図11はIGBT6のデューティ比を25%、IGBT7のデューティ比を25%とした場合を示している。
図11(b)に示す制御パルス信号の立ち上がり端を開始端とした周期Tを基準に説明する。IGBT6を制御する制御信号波形は、周期Tの始めにオン期間t1がとられ、続いてその3倍の長さのオフ期間t2がとられて形成される。
図11(c)に示すようにIGBT7を制御する制御信号波形は、周期Tの始めにオン期間t1の2倍の長さのオフ期間t3がとられ、続いてオン期間t1と同じ長さのオン期間t4がとられ、続いてオン期間t1と同じ長さのオフ期間t5がとられて形成される。
言い換えれば、IGBT6を制御する制御信号波形をT/2シフトした制御信号波形によりIGBT7を制御する。
昇圧するためには、例えば、図11(a)に示すように、降圧用IGBT3をオンに固定し、昇圧用IGBT6,7を図11(b)(c)に示す制御信号でオン・オフ制御する。すると、昇圧用スイッチ回路Sのコレクタ−エミッタ間の電圧Vceは、図11(d)に示すように、図11(b)(c)に示す制御信号の2倍の周波数で変化し、負荷3に図11(e)に示す電流Ioutが出力される。
なお、出力電圧Vout、出力電流Ioutは、完全な直流電圧、直流電流ではなく、微小な振幅でスイッチングごとに変動(リプル)する。
このように昇圧用スイッチ回路Sのスイッチング動作を、並列するスイッチ素子(本実施形態ではIGBT6,7)が順番に担当する時分割並列運転によって、各スイッチ素子としては、スイッチング周波数を落とすことができる。上記動作例のように時分割2並列運転の場合は、各スイッチ素子のスイッチング周波数を昇圧用スイッチ回路Sに対して2分の1に落とすことができる。時分割n並列運転の場合は、各スイッチ素子のスイッチング周波数をスイッチ回路Sに対してn分の1に落とすことができる(但し、nは2以上の整数)。
時分割並列運転は、上記動作例のような規則的な場合に限らない。時分割並列運転は、スイッチ回路を構成する複数のトランジスタのうち一のトランジスタのオフ期間中に、これに並列する少なくとも1つの他のトランジスタを少なくとも一回オン・オフして出力コンデンサCを充放電し、前記他のトランジスタのオフ期間中に、前記一のトランジスタを少なくとも一回オン・オフして前記出力コンデンサCを充放電することにより、前記出力コンデンサCの充放電周波数より低い周波数で前記複数のトランジスタを制御することをいう。
異なるスイッチング周波数の組み合わせとしては、IGBT6を10〔kHz〕でIGBT7を20〔kHz〕で制御する場合や、IGBT6を15〔kHz〕でIGBT7を20〔kHz〕で制御する場合などを挙げることができが、その他無限の組み合わせが考えられる。その他変則的な場合としては、IGBT6とIGBT7とで、デューティ比が異なる場合や、周波数及びデューティ比が異なる場合、周波数やデューティ比を変調する場合などがある。
各トランジスタのオン期間の間に並列するすべてのトランジスタがオフとなる全オフ期間が介在しない場合が部分的にあっても、出力コンデンサCの充放電周波数より低い周波数で、並列する各トランジスタを制御できていれば良い。
一方、例えば、IGBT6,7をオフに固定してIGBT3のオン・オフ動作を繰り返すことにより、降圧動作を行うことができる。このとき、出力コンデンサCはIGBT3の一回のオン・オフにより一回充放電されるから、IGBT3の周波数と出力コンデンサCの充放電周波数は等しくなる。降圧部に時分割並列運転回路を構成してもよい。
次に外部導出端子、架橋部、内部端子部間の絶縁層の構成につき詳述する。
外部導出端子f1〜f6の共通構造としては、まず、図3〜図5に示したように、外枠部d4の上端面に同一高さで配置された外部端子部g1〜g6を有することである。各外部端子部g1〜g6には孔m1〜m6(図7〜図9参照)が設けられている。これらの孔に重なる孔を有するナットn1〜n6が外枠部d4に埋没保持されている。これにより、各外部端子部g1〜g6へ外部装置からのリード端子をボルト・ナットにより圧着接続することができるようになっている。
また、図3(b)(c)や図4、図5に示したように、各外部導出端子f1〜f6は、各外部端子部g1〜g6から90度に放熱板a方向へ折り曲げられて外枠部d4に没入する。さらに4つの外部導出端子f1〜f3,f6は、外枠部d4内で90度に外枠部d4の内側方向へ折り曲げ形成され、そのまま外枠部d4内へ延設されてその先が外枠部d4内に露出する。残り2つの外部導出端子f4,f5は、外枠部d4内で90度に放熱板aと平行になるように折り曲げ形成され、放熱板aと平行な平面内で外枠部d4の内側方向へ延出方向が転換されて外枠部d4内へと延設され(図7,8参照)、その先が外枠部d4内に露出する。外部導出端子f5に関しては、3股に分かれて外枠部d4内に露出する。
各外部導出端子f1〜f6の外枠部d4の上端面に露出した端部が各外部端子部g1〜g6であり、各外部導出端子f1〜f6の外枠部d4内に露出した端部が各内部端子部h1〜h8である。図8に示すように外部導出端子f5のみは、3股に分かれて形成された3つの内部端子部h5,f7,h8を有する。
このように各外部導出端子f1〜f6は、断面クランク状に2箇所で逆折りに曲げ形成され、外部端子部g1〜g3と内部端子部h1〜h3とが平行にされている。
降圧側の3つの外部端子部g1〜g3が同一高さに配置される一方、対応する内部端子部h1〜h3は間隔隔てて異なる高さに配置されている。そのため、外部端子部g1と内部端子部h1との落差より、外部端子部g2と内部端子部h2との落差が小さくされ、外部端子部g2と内部端子部h2との落差より、外部端子部g3と内部端子部h3と落差が小さくされている。
同様に、昇圧側の3つの外部端子部g4〜g6が同一高さに配置される一方、対応する内部端子部h4〜h6は異なる高さに配置されている。そのため、外部端子部g4と内部端子部h4との落差より、外部端子部g5と内部端子部h5との落差が小さくされ、外部端子部g5と内部端子部h5との落差より、外部端子部g6と内部端子部h6と落差が小さくされている。なお、内部端子部h7,h8は内部端子部h5と同一高さに配置される。
しかるに、放熱板aに最も近い位置に内部端子部が配置される外部導出端子を一層目として、外部導出端子f1,f4が一層目(最下層)であり、外部導出端子f2,f5が二層目(中間層)であり、外部導出端子f3,f6が三層目(最上層)である。
図3(a)に示すように、降圧側の3つの外部端子部g1〜g3は、一層目の外部端子部g1、二層目の外部端子部g2、三層目の外部端子部g3の順で並んで異なる位置に配置されている。
これらの外部端子部g1〜g3の孔m1〜m3の位置は図3(a)及び図9に示すごとく装置外形から等しい距離にそろえられている。
その一方、内部端子部h2,h3が一部で重なる二、三層目の外部導出端子f2,f3が互いに接触しないように、図3(a)に示すごとく三層目の外部導出端子f3は、二層目の外部導出端子f2の折り曲げ部より外枠部d4の内側に寄った位置で同一方向に折り曲げられて外枠部d4へ没入している。また、降圧側の3つの外部導出端子f1〜f3は、外枠部d4に平行な軸周りに同一方向に折り曲げ形成されている。その結果、図3(c)および図5に示すように、二、三層目の外部導出端子f2,f3は放熱板に垂直な部分においても重なっている。これにより逆方向電流によるインダクタンスの低減効果が高まる。
一方、昇圧側の3つの外部端子部g4〜g6は、三層目の外部端子部g6を真中にしてその両脇に一、二層目の外部端子部g4,g5が配置されている。
昇圧側の3つの外部端子部g4〜g6の孔m4〜m6の位置は図3(a)及び図9に示すごとく装置外形から等しい位置にそろえられている。
その一方で、内部端子部h1〜h3が一部で重なる3つの外部導出端子f4〜f6が互いに接触しないように、図3(a)に示すごとく異なる位置で異なる3方向へ折り曲げられて外枠部d4へ没入している。
詳細に言えば、中央の外部導出端子f6は、外枠部d4に平行な軸周りに折り曲げ形成されていて、その外部端子部g6が外枠部d4の部材幅方向に延在しているのに対し、両脇の外部導出端子f4,f5は、折り曲げ部が中央の外部端子部g6側を向くように外枠部d4の部材幅方向に平行な軸について互いに逆周りに折り曲げ形成されていて、その外部端子部g4、g5が外枠部d4に平行に延在している。その結果、両脇の外部端子部g4,g5の位置においては、中央の外部端子部g6の位置より外枠部d4の部材幅が狭くできている。その分、内部端子部h7,h8を省スペースに配置することができている。
図3及び図5に示すように、第1架橋部d5は、内部端子部h2を直接支持し、さらに内部端子部h2の上に絶縁層j1を介して積層される内部端子部h3を支持する。図5に示すように内部端子部h2それ自体も、先端を外枠部d4に没入させることにより外部端子部g2が保持された側の外枠部d4から反対側の外枠部d4まで架設されている。樹脂の架橋部である第1架橋部d5に加えて、内部端子部h2を直接架設することにより架橋を強化できる。第1架橋部d5は、内部端子部h2と放熱板aとの間の絶縁層を兼ねるものであり、下面を放熱板aの回路搭載面a5に接し、上面を内部端子部h2に接している。
図5及び図8に示すように、内部端子部h2には円形の孔部k1が設けられている。第1架橋部d5から突出する凸部j2が孔部k1に充填形成されて嵌合している。この孔部k1及びこれに嵌る凸部j2は、内部端子部h2の保持性を良くするため均等に数箇所設けられている。
図8に示すように、内部端子部h2の縁には凹型部k2が設けられている。図3(a)に示すように第1架橋部d5から突出する凸部j5が凹型部k2に充填形成されて嵌合している。この凹型部k2及びこれに嵌る凸部j5は、第1架橋部d5への内部端子部h2の保持性を良くするため少なくとも反対側に1つ設けられる。さらには均等に数箇所設けられる。
孔部k1及びこれに嵌る凸部j2を設けることにより、第1架橋部d5への内部端子部h2の保持性が良くなり、さらに、凹型部k2及びこれに嵌る凸部j5を設けることにより、内部端子部h2の中央部のみならず縁部の浮き、反りが防止され、全面的に保持性が向上する。
図3及び図4に示すように、第2架橋部d6は、内部端子部h4を直接支持し、さらに内部端子部h4の上に絶縁層j3を介して積層される内部端子部h5を支持し、さらに内部端子部h5の上に絶縁層j4を介して積層される内部端子部h6を支持する。第2架橋部d6は、内部端子部h4と放熱板aとの間の絶縁層を兼ねるものであり、下面を放熱板aの回路搭載面a5に接し、上面を内部端子部h4に接している。
図3(a)に示すように、第3架橋部d7は、内部端子部h1を直接支持し、第3架橋部d7は、内部端子部h4と放熱板aとの間の絶縁層を兼ねるものであり、下面を放熱板aの回路搭載面a5に接し、上面を内部端子部h1に接している。
第1架橋部d5、第2架橋部d6及び第3架橋部d7はT字部を形成するようにT字状に結合することにより互いに補強し合い、内部端子部h1〜h6を全体として支持している。
図4、図7〜図9によって示されるように、内部端子部h1,h3〜h6についても、架橋部への保持性を向上するため、上述した孔部k1及びこれに嵌る凸部j2が同様に設けられている。
さらに、図3、図4、図7、図8によって示されるように、3つの内部端子部h2,h4,h5に関しては、円形の孔部k3が設けられており、この孔部k3内に嵌合し各内部端子部h2,h4,h5の上下の絶縁層に結合する連結部j6が充填形成されている。
また、図3(a)、図7、図8によって示されるように、2つの内部端子部h4,h5に関しては、内部端子部h4,h5の架設方向に長い長孔部k4が設けられており、この孔部k4内に嵌合し各内部端子部h4,h5の上下の絶縁層に結合する連結部j7が充填形成されている。
孔部k3及びこれに嵌る連結部j6や、長孔部k4及びこれに嵌る連結部j7を設けることにより、内部端子部h2,h3の重なり部、内部端子部h4〜h6の重なり部の接合強度が強化される。
以上の実施形態によれば、外枠部d4内へ延設された内部端子部h1〜h6が架橋部d5〜d7に支持されているので、外部導出端子f1〜f6及びこれを保持する樹脂ケースdを含む構造が機械的に強化さる。これにより、樹脂ケースdや内部端子部h1〜h6の不都合な変形、破損、樹脂ケースdに対する内部端子部の相対的な変形(延出角度の変位など)を防ぐことができ、内部端子部を定位置に安定的に固定することができる。
外枠部d4に保持された外部端子部g1〜g6から離れた位置に設置されるパワー半導体デバイスに関しても、外枠部d4から延設されて当該パワー半導体デバイスに近い位置に安定的に固定された内部端子部h2,h4〜h6に対し容易にワイヤボンディングを行うことができる。
また、図3(a)に示すように外枠部d4内の架橋部d5,d6,d7により4つの区画e1〜e4が区画される。区画e1と区画e2の間及び区画e1と区画e4の間が内部端子部h2によって断たれ、区画e2と区画e3の間が3つの内部端子部h4〜h6によって断たれ、区画e2と区画e4の間が内部端子部h4によって断たれている。したがって、内部端子部によってこれらの区画間の電磁的相互干渉が低減され、ノイズその他の動作障害を抑制することができる。
本実施形態においては、異なる制御信号に基づき動作する複数のスイッチ回路が降圧用IGBT3と、時分割並列運転される昇圧用IGBT6及びIGBT7により3つ構成される。IGBT3が区画e1に、IGBT6が区画e2に、IGBT7が区画e3に配置される。したがって、異なる動作をするスイッチ回路の電磁的相互干渉が低減され、ノイズその他の動作障害を抑制することができる。
また、内部端子部h1〜h8は回路搭載a5に平行な板状であるので、装置が薄型化するとともに、内部端子部h1〜h6は架橋部d5,d6上面内に敷くように設けられているので、架橋部によって全面的に支持され安定する。
また、架橋部d5,d6は回路搭載面a5に平行な板状であり、架橋部d5はその上面を内部端子部h2に接し,架橋部d6はその上面を内部端子部h4に接している。架橋部d5,d6はその下面を回路搭載面に接している。したがって、内部端子部h2,h4と放熱板aの回路搭載面a5との間には板状の架橋部d5,d6しか存在しない。放熱板と架橋部との間に絶縁基板等を介在させる場合などに比較すると、本実施形態の方が装置が薄型化する。また、内部端子部h1〜h6の設置高さを、パワー半導体デバイスの設置高さに近づけることができる。
また、絶縁性ケースの一部である架橋部d5,d6は絶縁性であるから、内部端子部h2,h4と放熱板との必要な電気的絶縁が板状の架橋部d5,d6により確保されている。
放熱板aに樹脂ケースdを固定した後は、架橋部d5,d6,d7は放熱板aの回路搭載面a5に接して内部端子部h1〜h6を支持するので、架橋部が放熱板から浮いている場合に比較して、内部端子部はより強い支持力で支持され安定的に固定される。
また、内部端子部h1〜h6は、回路搭載面a5に近接して部分的に積層されて敷設され、半導体チップの設置高さにできるだけ近い高さに配置されており、直接ワイヤボンディングされている。したがって、内部端子部とボンディングワイヤとを中継する配線パターンなどを用いないので簡素化し、配線スペースが面積的にも厚み的にも省スペースになる。
また、制御ポートi1〜i3を構成する制御信号入力端子が外枠部d4に付設されている。この制御信号入力端子を外部接続する場合には装置側面(外枠部外周面)に開口するコネクタを構成しやすく、その結果、装置側面(外枠部外周面)からの接続もとれるから、本パワーモジュールは狭いスペースに搭載しやすい。
本実施形態のように、この制御信号入力端子に内部の制御基板を接続する場合には、制御基板の端部で接続することができる。本実施形態のように、3つの制御ポートi1〜i3が制御基板を3点で支持することにより安定性良く制御基板を支持できる。本実施形態においては、制御基板を外枠部d4によっても直接支持するが、制御ポートi1〜i3のみを制御基板を支える支点とし、さらなる小型化を試みることができる。本実施形態の場合、制御基板を外枠部d4に設けられた3つの保持ピンd9によって保持するので、放熱板aや樹脂ケースdに不意に衝撃力が加わった時にも制御ポートi1〜i3に衝撃を与えず、衝撃に強い構造となる。
また、制御ポートi1〜i3の付設位置は、当該入力先のパワー半導体デバイスが配置された区画を挟んで架橋部の反対側である。具体的には、制御ポートi1は、降圧用IGBT3が配置された区画e1を挟んで第1架橋部d5の反対側に付設されている。そして、降圧用IGBT3のゲート、エミッタ、コレクタの3端子は異なる3方向へ延びるボンディングワイヤによりそれぞれ制御ポートi1、内部端子部h2、内部端子部h3に配線される。同様に、制御ポートi2は、昇圧用IGBT6が配置された区画e2を挟んで第2架橋部d6の反対側に付設され、昇圧用IGBT6のゲート、エミッタ、コレクタの3端子は異なる3方向へ延びるボンディングワイヤによりそれぞれ制御ポートi2、内部端子部h6、内部端子部h7に配線される。また同様に、制御ポートi3は、昇圧用IGBT7が配置された区画e3を挟んで第2架橋部d6の反対側に付設され、昇圧用IGBT7のゲート、エミッタ、コレクタの3端子は異なる3方向へ延びるボンディングワイヤによりそれぞれ制御ポートi3、内部端子部h6、内部端子部h8に配線される。
以上のような3方向への分離配線により、信号線は、架橋部上の内部端子部へのワイヤボンディング等の接続、架橋部のたもと側に配置される外部端子部等の配置に抵触することなく、必要な距離が取れる。これにより、電磁的相互干渉を抑制して動作信頼性を向上させることができる。
また、第2架橋部d6上の最上部の内部端子部h6が第2架橋部d6の両側からワイヤボンディングされるので、片側からのみとするより配線効率が良い。
時分割並列運転される昇圧用IGBT6,7については、エミッタを内部端子部h6へ両側から接続して外部端子部g6に導出し、内部端子部h6と重なる部分から相互逆方向へ延設された内部端子部h7、h8へコレクタを接続して外部端子部g5に導出し、以上のいずれとも異なる第3の方向へゲートを引き出してそれぞれ逆方向に配置された制御ポートi2,i3に導出するレイアウトをとった。これにより、配線効率よく昇圧用IGBT6,7の並列接続がなされ、両者ともに3方向への分離配線により、信号線は、架橋部上の内部端子部へのワイヤボンディング等の接続、架橋部のたもと側に配置される外部端子部等の配置に抵触することなく、必要な距離が取れる。さらに昇圧用IGBT6,7間の3重に重なった内部端子部h4〜h6による電磁的障壁により、電磁的相互干渉を抑制して動作信頼性を向上させることができる。
また、樹脂ケースdは外部導出端子f1〜f6を固く保持し外枠部d4、架橋部d5〜d7、保持ピンd9、絶縁層j1,j3,j4、凸部j2,j5及び連結部j6,j7を含んで一体成型されてできている。一体化されているので、取り扱い、放熱板aへの組み付け等が容易である。樹脂ケースdは、成型型内の所定位置に外部導出端子f1〜f6を設置した後、溶融樹脂を前記成型型内に射出する方法により製造可能である。この成型工程により、外部導出端子の樹脂ケースへの取り付けのみならず、架橋部d5〜d7、保持ピンd9、絶縁層j1,j3,j4、凸部j2,j5及び連結部j6,j7の形成や設置が終了しており、こららを別パーツとして用意して付設する等のことを要さないので、製造工程簡素化、部品点数減等が図られる。
本発明は以上の実施形態に限定されるものではなく、スイッチ素子はIGBTに代えMOSFETとしてもよい。降圧部にも時分割2並列運転を適用する場合は、架橋を十字型やH型として4区画をつくり、4つのスイッチ回路をそれぞれ異なる区画に配置すると良い。時分割3並列運転などさらに複雑化、大型化する場合にも本発明を適用することができ、また適用する意義が高まる。
本発明一実施形態における放熱板(回路パターン付き)の平面図(a)、正面図(b)、右側面図(c)である。 本発明一実施形態におけるチップがダイボンディングされた状態の放熱板の平面図である。 本発明一実施形態における樹脂ケースの平面図(a)、図(a)におけるA−A´断面図(b)、図(a)におけるB−B´断面図(c)である。 図3(b)の拡大図である。 図3(c)の部分拡大図である。 本発明一実施形態のパワーモジュールの半完成状態(制御基板及び蓋未組立て)の平面図である。 本発明一実施形態における放熱板と一層目の外部導出端子を示した平面図である。 本発明一実施形態における放熱板と一、二層目の外部導出端子を示した平面図である。 本発明一実施形態における放熱板と一〜三層目の外部導出端子を示した平面図である。 本発明一実施形態における昇降圧チャッパ型DC−DCコンバータの回路図である。 本発明一実施形態における昇降圧チャッパ型DC−DCコンバータの昇圧動作の一例を示す波形図である。
符号の説明
a…放熱板 a5…回路搭載面 d…樹脂ケース d5〜d7…架橋部 e1〜e4…区画 f1〜f6…外部導出端子 g1〜g6…外部端子部 h1〜h8…内部端子部 i1〜i3…制御ポート j1,j3,j4…絶縁層 j2,j5…凸部 j6,j7…連結部 k1,k3…孔部 k2…凹型部 k4…長孔部 3…降圧用IGBT 4…FWD(フライホィールダイオード) 5…降圧用ダイオード 6…昇圧用IGBT 7…昇圧用IGBT 8…FWD 9…昇圧用ダイオード

Claims (13)

  1. 放熱板と、
    前記放熱板の回路搭載面に設置されたパワー半導体デバイスと、
    前記パワー半導体デバイスを囲む外枠部を有し前記放熱板に固定された絶縁性ケースと、
    導電性の材料からなり、前記外枠部に保持された外部端子部及び前記外枠部内へ延設された内部端子部が形成された外部導出端子とを備え、
    前記絶縁性ケースは、前記内部端子部を支持し前記外枠部内に架設された架橋部を有することを特徴とするパワーモジュール。
  2. 前記外枠部内の前記架橋部により区画された異なる区画の間が前記内部端子部によって断たれていることを特徴とする請求項1に記載のパワーモジュール。
  3. 前記パワー半導体デバイスにより構成され、異なる制御信号に基づき動作する複数のスイッチ回路を備え、
    異なるスイッチ回路は、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項1又は請求項2に記載のパワーモジュール。
  4. 前記内部端子部は前記回路搭載面に平行な板状であり、前記架橋部上面内に敷くように設けられていることを特徴とする請求項1、請求項2又は請求項3に記載のパワーモジュール。
  5. 前記架橋部は前記回路搭載面に平行な板状であり、その上面を前記内部端子部に接し、その下面を前記回路搭載面に接していることを特徴とする請求項1から請求項4のうちいずれか一に記載のパワーモジュール。
  6. 前記内部端子部にボンディングワイヤがボンディングされており、
    前記パワー半導体デバイスの電極が前記ボンディングワイヤ及び前記内部端子部を介して前記外部端子部まで電気的に導出されてなることを特徴とする請求項1から請求項5のうちいずれか一に記載のパワーモジュール。
  7. 前記パワー半導体デバイスに制御信号を入力するための制御信号入力端子が前記外枠部に付設されており、
    前記制御信号入力端子の付設位置は、当該入力先のパワー半導体デバイスが配置された前記外枠部内の前記架橋部により区画された区画を挟んで前記架橋部の反対側であることを特徴とする請求項1から請求項6のうちいずれか一に記載のパワーモジュール。
  8. 前記架橋部上の前記内部端子部が当該架橋部の両側からワイヤボンディングされてなることを特徴とする請求項1から請求項7のうちいずれか一に記載のパワーモジュール。
  9. 前記回路搭載面を垂直視したとき前記架橋部がT字部を有することを特徴とする請求項1から請求項8のうちいずれか一に記載のパワーモジュール。
  10. 前記パワー半導体デバイスにより構成される昇圧用スイッチ回路及び降圧用スイッチ回路を備え、
    前記昇圧用スイッチ回路と前記降圧用スイッチ回路とは、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項1から請求項9のうちいずれか一に記載のパワーモジュール。
  11. 前記昇圧用スイッチ回路は、時分割並列運転されるスイッチ素子を並列に備え、時分割並列運転される互いに並列な前記スイッチ素子が、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項10に記載のパワーモジュール。
  12. 前記絶縁性ケースが前記外部導出端子の一部を埋没させて当該外部導出端子を保持し、前記外枠部及び前記架橋部を含んだ一体成型品であることを特徴とする請求項1から請求項11のうちいずれか一に記載のパワーモジュール。
  13. 前記架橋部に凸部が設けられ、前記内部端子部に孔部又は凹型部を有した縁が設けられ、前記凸部が前記孔部又は凹型部に嵌合されてなることを特徴とする請求項1から請求項12のうちいずれか一に記載のパワーモジュール。
JP2005138832A 2005-05-11 2005-05-11 パワーモジュール Active JP4580270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005138832A JP4580270B2 (ja) 2005-05-11 2005-05-11 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005138832A JP4580270B2 (ja) 2005-05-11 2005-05-11 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2006319059A true JP2006319059A (ja) 2006-11-24
JP4580270B2 JP4580270B2 (ja) 2010-11-10

Family

ID=37539471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005138832A Active JP4580270B2 (ja) 2005-05-11 2005-05-11 パワーモジュール

Country Status (1)

Country Link
JP (1) JP4580270B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319095A (ja) * 2005-05-12 2006-11-24 Kyosan Electric Mfg Co Ltd パワーモジュール
JP2008153368A (ja) * 2006-12-15 2008-07-03 Mitsubishi Electric Corp 半導体装置
US11251161B2 (en) 2017-09-28 2022-02-15 Mitsubishi Electric Corporation 2-in-1 type chopper module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353406A (ja) * 2001-05-29 2002-12-06 Toyota Industries Corp 半導体装置
JP2002373970A (ja) * 2001-06-15 2002-12-26 Nissan Motor Co Ltd 半導体装置の実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353406A (ja) * 2001-05-29 2002-12-06 Toyota Industries Corp 半導体装置
JP2002373970A (ja) * 2001-06-15 2002-12-26 Nissan Motor Co Ltd 半導体装置の実装構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319095A (ja) * 2005-05-12 2006-11-24 Kyosan Electric Mfg Co Ltd パワーモジュール
JP4695918B2 (ja) * 2005-05-12 2011-06-08 株式会社京三製作所 パワーモジュール
JP2008153368A (ja) * 2006-12-15 2008-07-03 Mitsubishi Electric Corp 半導体装置
US11251161B2 (en) 2017-09-28 2022-02-15 Mitsubishi Electric Corporation 2-in-1 type chopper module

Also Published As

Publication number Publication date
JP4580270B2 (ja) 2010-11-10

Similar Documents

Publication Publication Date Title
JP7162013B2 (ja) Dc端子の同軸配列を有するハーフブリッジモジュール
JP5724314B2 (ja) パワー半導体モジュール
US7880288B2 (en) Semiconductor module with semiconductor chips and method for producing it
US8686601B2 (en) Power conversion apparatus for vehicle use
CN107799484B (zh) 具有重复的覆盖区模的半导体芯片封装
JP5369798B2 (ja) 半導体装置およびその製造方法
JP2006210500A (ja) 電力用半導体装置
US9054088B2 (en) Multi-component chip packaging structure
JP4875977B2 (ja) パワーモジュール
JP4695918B2 (ja) パワーモジュール
JP4580270B2 (ja) パワーモジュール
JP5771136B2 (ja) 樹脂封止型パワー半導体モジュール及びその製造方法
JP5123162B2 (ja) 電力用半導体装置及びその製造方法
JP2015053410A (ja) 半導体モジュール
JP6123722B2 (ja) 半導体装置
WO2019171804A1 (ja) 半導体装置
KR101776425B1 (ko) 파워 모듈
US7750445B2 (en) Stacked synchronous buck converter
JP2009129974A (ja) パワーモジュールとそれを用いたモータドライブ装置
JP6365772B2 (ja) パワーモジュール
CN211959061U (zh) 驱动电路装置
JP7428679B2 (ja) パワー半導体装置および電力変換装置
US20230197577A1 (en) Semiconductor Devices Including a Premolded Leadframe and a Semiconductor Package
JP6874633B2 (ja) パワー半導体モジュール
KR20170077543A (ko) 소형전력모듈 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4580270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250