JP7162013B2 - Ｄｃ端子の同軸配列を有するハーフブリッジモジュール - Google Patents
Ｄｃ端子の同軸配列を有するハーフブリッジモジュール Download PDFInfo
- Publication number
- JP7162013B2 JP7162013B2 JP2019560217A JP2019560217A JP7162013B2 JP 7162013 B2 JP7162013 B2 JP 7162013B2 JP 2019560217 A JP2019560217 A JP 2019560217A JP 2019560217 A JP2019560217 A JP 2019560217A JP 7162013 B2 JP7162013 B2 JP 7162013B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- conductive region
- module
- terminals
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 70
- 238000001465 metallisation Methods 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 238000005538 encapsulation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 5
- 230000013011 mating Effects 0.000 description 7
- 238000005304 joining Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
- H05K7/1427—Housings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Description
発明の分野
本発明はハーフブリッジモジュールに関する。
本発明はハーフブリッジモジュールに関する。
発明の背景
ＩＧＢＴまたはＭＯＳＦＥＴなどの、ソリッドステート半導体スイッチを含むパワー半導体モジュールは、電流を切替えるまたは整流するためにさまざまなパワーエレクトロニクス用途に用いられている。重要な急成長している用途は、電気車両またはハイブリッド電気車両用のコンバータシステムである。そのような用途についての典型的なモジュールの定格電圧は最大で１２００Ｖであり、定格電流は数百アンペアであり得る。
ＩＧＢＴまたはＭＯＳＦＥＴなどの、ソリッドステート半導体スイッチを含むパワー半導体モジュールは、電流を切替えるまたは整流するためにさまざまなパワーエレクトロニクス用途に用いられている。重要な急成長している用途は、電気車両またはハイブリッド電気車両用のコンバータシステムである。そのような用途についての典型的なモジュールの定格電圧は最大で１２００Ｖであり、定格電流は数百アンペアであり得る。
いくつかの半導体スイッチを１つのパワー半導体モジュール内に配置してハーフブリッジを形成し、そのようにしてハーフブリッジモジュールを形成することができる。そのようなハーフブリッジモジュールには通常、ＤＣ＋用、ＤＣ－用およびＡＣ用の端子が搭載されている。これらの端子はハーフブリッジモジュールのハウジングから突出し得、モジュールをバスバー、ＤＣコンデンサ等のその他の電気装置に相互接続するために用いられ得る。
モジュール内の転流ループ、およびモジュールへの相互接続は低い浮遊インダクタンスを有することが望ましい。これによって、たとえば電流立上がり時間が短くなり、より高いスイッチング周波数を達成する可能性がもたらされる。
ＵＳ ６ ２１２ ０８７ Ｂ１は、浮遊インダクタンスが低いハーフブリッジモジュールを示している。
ＵＳ ２００９／００８５２１９ Ａ１はパワー半導体モジュールへの、かつパワー半導体モジュール内の誘導結合が低いパワー半導体構成を示しており、低い誘導結合は平行な導体プレートに基づいている。
ＵＳ ２００５／００２４８０５ Ａ１はパワー半導体モジュール用の低インダクタンス回路構成に関するものであり、端子ストリップ線路およびリボン接合を用いる低誘導パワーモジュールアセンブリが記載されている。
ＤＥ １０ ２０１４ １０２ ０１８ Ｂ３は、特別な構成のワイヤボンドによって浮遊インダクタンスが低いパワーモジュールに関する。
パワー半導体モジュールに関するＵＳ ５，７０５，８４８は、フローティングプレートを用いて基板同士を相互接続する低誘導の空間効率的な方法を記載している。
ＤＥ １０ ２０１５ ２１６ ０８３ Ａ１はハーフブリッジを有するパワーモジュールを示しており、金属層はＡＣ、２つのＤＣ－および１つのＤＣ＋領域に分けられる。ＤＣ－およびＤＣ＋領域に取付けられた電力端子同士は互いに挟まれている。ＤＣ－電力端子は金属片に電気的に接続される。
ＪＰ ２００５ ２１６ ８７６ Ａは基板上に２つの別個のＤＣ導電領域を有するハーフブリッジ構成を示している。導電領域は銅パターンであり、配線材料を用いて互いに電気的に相互接続され得る。
発明の説明
本発明の目的は、ハーフブリッジモジュールへの相互接続における浮遊インダクタンスを低下させることである。本発明のさらなる目的は、低インダクタンス端子配列を有するハーフブリッジモジュールを提供することである。
本発明の目的は、ハーフブリッジモジュールへの相互接続における浮遊インダクタンスを低下させることである。本発明のさらなる目的は、低インダクタンス端子配列を有するハーフブリッジモジュールを提供することである。
これらの目的は独立請求項の主題によって達成される。さらなる例示的な実施形態は従属請求項および以下の説明から明白である。
本発明の第１の局面はパワー半導体ハーフブリッジモジュールに関する。半導体モジュールは、１つ以上の半導体チップと、それらの電気的および機械的な相互接続と、これら構成要素用のハウジングとで構成されるいずれの装置であってもよい。ここにおけるおよび以下における「パワー」という用語は、１００Ｖよりも大きいおよび／または１０Ａよりも大きい電流を処理するように適合されたモジュールおよび／または半導体チップを指し得る。たとえば、パワー半導体モジュールは、電気車両、ハイブリッド車両、バイク、バス、トラック、オフロード建設車両および充電ステーションなど、自動車用途に用いられ得る。
ハーフブリッジモジュールは、ハーフブリッジを収容するモジュール、すなわち、２つの半導体スイッチが直列接続されて直列接続の両端に２つのＤＣ出力を提供し、これらＤＣ出力同士の間にＡＣ出力を提供するように電気的に相互接続される半導体チップであり得る。
本発明の実施形態によると、ハーフブリッジモジュールは、第１のＤＣ導電領域、第２のＤＣ導電領域およびＡＣ導電領域に分けられるベースメタライゼーション層を有する基板と、第１のＤＣ導電領域に接合されてＡＣ導電領域に電気的に相互接続される少なくとも１つの第１のパワー半導体スイッチチップと、ＡＣ導電領域に接合されて第２のＤＣ導電領域に電気的に相互接続される少なくとも１つの第２のパワー半導体スイッチチップとを含む。
基板は、片側または両側がベースメタライゼーション層で覆われた、プラスチックまたはセラミックスなどの電気絶縁材料製のプレートであってもよい。また、基板は単に１つ以上のメタライゼーション層によって設けられてもよい。たとえば、基板はリードフレームであってもよいし、リードフレームを含んでもよい。メタライゼーション層は、半導体チップが接続される導電体を提供するように構造化されてもよい。たとえば、第１のＤＣ導電領域はＤＣ＋導電領域であってもよく、第２のＤＣ導電領域はＤＣ－導電領域であってもよい。
パワー半導体チップはそれぞれの導電領域に接合される。接合とは、半田付け、焼結、および接着を指し得る。さらに、パワー半導体チップはボンドワイヤを介して他の導電領域に接続されてもよい。スイッチを有するパワー半導体チップ毎に、ダイオードを有するパワー半導体チップも存在してもよく、これもたとえばボンドワイヤによってそれぞれの導電領域に接合されてパワー半導体スイッチチップに逆並列に電気的に相互接続される。
１つ以上の第１のパワー半導体チップは、ハーフブリッジ用の１つ以上のハイサイドスイッチを提供し得る。第１の半導体チップが２つ以上ある場合は、これらのチップは第１の列に配列されてもよい。１つ以上の第２のパワー半導体チップは、ハーフブリッジ用の１つ以上のローサイドスイッチを提供し得る。第２の半導体チップが２つ以上ある場合は、これらのチップは第２の列に配列されてもよい。両方の列は互いに実質的に平行に延在してもよい。
一列のパワー半導体チップのみ、および／またはパワー半導体スイッチチップとパワー半導体ダイオードチップとの対が、ハイサイドスイッチおよびローサイドスイッチにそれぞれ用いられてもよい。
本発明の実施形態によると、ハーフブリッジモジュールは、少なくとも１つの内側ＤＣ端子、少なくとも１つの第１の外側ＤＣ端子および少なくとも１つの第２の外側ＤＣ端子を含む同軸端子配列をさらに含み、少なくとも１つの内側ＤＣ端子、少なくとも第１の外側ＤＣ端子および少なくとも１つの第２の外側ＤＣ端子は、少なくとも１つの内側ＤＣ端子が少なくとも１つの第１の外側ＤＣ端子と少なくとも１つの第２の外側ＤＣ端子との間に同軸配列されるように、モジュールから突出して一列に配列される。少なくとも１つの内側ＤＣ端子は第２のＤＣ導電領域に電気的に接続される。少なくとも１つの第１の外側ＤＣ端子および少なくとも１つの第２の外側ＤＣ端子は第１のＤＣ導電領域に電気的に接続される。
つまり、１つ以上の内側ＤＣ端子の両側に配列される１つ以上の外側ＤＣ端子があってもよく、これによってＤＣ＋、ＤＣ－、ＤＣ＋、またはその逆のＤＣ－、ＤＣ＋、ＤＣ－のパターンがもたらされ得る。外側ＤＣ端子はハーフブリッジのＤＣ＋出力に、またはハーフブリッジのＤＣ－出力に接続されてもよい。それとは逆に、１つ以上の内側ＤＣ端子がハーフブリッジのＤＣ－出力に、またはハーフブリッジのＤＣ＋出力に接続されてもよい。
この文脈における同軸という用語は、ＤＣ端子がＤＣ＋／ＤＣ－／ＤＣ＋またはＤＣ－／ＤＣ＋／ＤＣ－構成に配列されることを指し得る。同軸配列によって、同じように配列され得るＤＣ端子内およびバスバー内に設けられる電流経路の転流ループ浮遊インダクタンスを低下させることが可能になり得る。
すべてのＤＣ端子はモジュールから共通の突出方向に突出してもよく、突出方向はパワー半導体チップの列の延在方向に実質的に平行であってもよいことに注意すべきである。さらに、１つ以上の第１の外側ＤＣ端子は第１の列のパワー半導体チップの隣に配列されてもよく、および／または１つ以上の第２の外側ＤＣ端子は第２の列のパワー半導体チップの隣に配列されてもよい。
本発明の実施形態によると、第１の外側ＤＣ端子および第２の外側ＤＣ端子は導電ブリッジ要素に電気的に相互接続され、導電ブリッジ要素は、第１の外側ＤＣ端子および第２の外側ＤＣ端子に電気的に接続され、第１の外側ＤＣ端子と第２の外側ＤＣ端子との間に負荷電流の少なくとも半分を分配するように適合される。
第１のＤＣ導電領域および１つ以上の第１の外側ＤＣ端子は、モジュールの第１の側に配列されてもよい。第２のＤＣ導電領域および１つ以上の第２の外側ＤＣ端子は、モジュールの第２の側に配列されてもよい。第２のＤＣ導電領域から１つ以上の内側ＤＣ端子までの導電経路は、内側ＤＣ端子が配列される外側ＤＣ端子同士の間のブリッジ要素の下方または上方に導かれてもよい。
同軸ＤＣ端子配列は、同軸ＤＣ端子電流が非同軸基板構成に導かれ得るようにＤＣ導電領域に電気的に相互接続されてもよい。
ブリッジ要素において、第１のＤＣ導電領域内への負荷電流は第２のＤＣ導電領域からの負荷電流を横切る。負荷電流の２段または２層ルーティングによって、同軸ＤＣ端子配列は非同軸基板レイアウトでも使用可能である。
１つ以上の第１の外側ＤＣ端子しか第１のＤＣ導電領域に直接接続され得ないため、ブリッジ要素は負荷電流の実質的に半分を１つ以上の外側ＤＣ端子に流すことが可能でなければならないことに注意すべきである。１つ以上の第２の外側ＤＣ端子は第１のＤＣ導電領域に間接的に接続されるのみであってもよい。つまり、ブリッジ要素の導電率は第２の外側ＤＣ端子と実質的に同じであってもよい。
上述のような２段ルーティングを提供するために、ＤＣ電流経路を交差できるようにするいくつかの解決策が可能である。一般に、２段電流ルーティングは、１つ以上の内側ＤＣ端子の高められたセクション、付加的な金属クリップ、および／またはワイヤボンドを有する付加的な基板によって提供され得る。
特に、ハーフブリッジモジュールは、高められたメタライゼーション層を有する絶縁基板をさらに含み、絶縁基板はベースメタライゼーション層に取付けられる。ブリッジ要素は基板上の高められたメタライゼーション層によって設けられるか、またはブリッジ要素は高められたメタライゼーション層の下方の第１のＤＣ導電領域のブリッジ部分である。
「高められた（elevated）」という用語は、高められたメタライゼーション層がベースメタライゼーション層よりも高さが高いことを意味し得る。絶縁基板はセラミックスまたはプラスチック製であってもよい。絶縁基板は両側にメタライゼーション層を有してもよく、および／またはベースメタライゼーション層に接合もしくは接着されてもよい。
本発明の実施形態によると、ブリッジ要素は、基板および半導体チップが収容されるモジュールのハウジングの内部に配置される。ブリッジ要素はモジュールに取付けられてもよく、および／またはハウジングの内部で外側ＤＣ端子に電気的に接続されてもよい。たとえば、ブリッジ要素はベースメタライゼーション層および／またはハウジング内に封入されたさらなる基板のメタライゼーション層の部分であってもよい。また、金属片などのさらなる導体がモジュールに接合されてからハウジング内に封入されてもよい。
本発明の実施形態によると、ハウジングは成形封入物である。成形封入物は、たとえば熱可塑性材料を用いるまたは化学硬化材料を用いるトランスファー成形によって生成されてもよい。成形材料はエポキシ樹脂であってもよい。成形封入物は、基板、ベースメタライゼーション層、パワー半導体チップおよび／またはブリッジ要素を完全に密閉してもよい。ＤＣおよびＡＣ端子はハウジングから突出してもよく、ＤＣおよびＡＣ端子のモジュールに接合された部分も成形封入物によって封入されてもよい。
本発明の実施形態によると、パワー半導体スイッチチップはＳｉチップである。特に、通常はＳｉＣチップよりも大きいＳｉチップが、上述のように２列のチップに配列されてもよく、同軸端子配列に接続されてもよい。一般に、パワー半導体チップはＳｉもしくはＳｉＣに基づき得、および／または１つ以上の半導体スイッチ要素を提供し得る。そのようなスイッチ要素はトランジスタ、サイリスタ、ＩＧＢＴおよび／またはＭＯＳＦＥＴであってもよい。特に、半導体チップはＳｉ ＩＧＢＴまたはＳｉＣ ＭＯＳＦＥＴであってもよい。
本発明の実施形態によると、フリーホイールダイオードを提供するパワー半導体チップが第１のＤＣ導電領域およびＡＣ導電領域に接合される。ＩＧＢＴの場合は、Ｓｉに基づくフリーホイールダイオードも設けられてもよい。
本発明の実施形態によると、ブリッジ要素は第１のＤＣ導電領域のブリッジ部分であり、少なくとも１つの第１の外側ＤＣ端子および少なくとも１つの第２の外側ＤＣ端子はブリッジ部分に接合される。第１のＤＣ導電領域は第１の部分を有してもよく、第１の部分は半導体チップの列の方向に、および／またはＤＣ端子の突出方向に向けられる。第１のＤＣ導電領域の第２の部分は、この突出方向に直交する方向に延びてもよい。この第２の部分またはブリッジ部分に、外側ＤＣ端子がモジュールの異なる側で接合されてもよい。
この場合、内側ＤＣ端子用の電流経路はブリッジ部分の上方に導かれる必要があり得る。これは、さらなる基板を用いてまたは曲げたＤＣ端子を用いて行なわれてもよい。
本発明の実施形態によると、高められたメタライゼーション層はブリッジ部分に取付けられ、および／または第２の導電領域に電気的に相互接続される。
たとえば、第２の導電領域と高められたメタライゼーション層とは、ＣｕまたはＡｌからなり得るワイヤボンドおよび／またはリボンを用いて電気的に相互接続されてもよい。
本発明の実施形態によると、少なくとも１つの内側ＤＣ端子は高められたメタライゼーション層に接合される。たとえば、内側ＤＣ端子および外側ＤＣ端子はリードフレームによって設けられてもよく、および／またはすべてのＤＣ端子が１つの工程でベースおよび高められたメタライゼーション層に接合されてもよい。
本発明の実施形態によると、少なくとも１つの第１の外側ＤＣ端子は第１のＤＣ導電領域に接合される。たとえば、１つ以上の第１の外側ＤＣ端子はベース基板の角部で第１のＤＣ導電領域の部分に接合されてもよい。
本発明の実施形態によると、少なくとも１つの第２の外側ＤＣ端子は、第１のＤＣ導電領域から隔てられたベースメタライゼーション層の補助導電領域に接合される。補助導電領域は、ＤＣ端子が突出する基板の側で基板の他方の角部に設けられてもよい。補助導電領域が基板の縁部にない場合は、補助導電領域は第２のＤＣ導電領域に囲まれてもよい。
補助導電領域は、ベースメタライゼーション層の高さのベースメタライゼーション層の他の導電領域から電気的に切断されてもよい。しかし、補助導電領域は高められた構造を介して第１のＤＣ導電領域に電気的に接続されてもよい。たとえば、この高められた構造は、絶縁基板上のさらなるメタライゼーション層によって、および／または高められた部分を有する金属クリップによって設けられてもよい。
本発明の実施形態によると、絶縁基板上の高められたメタライゼーション層は第２のＤＣ導電領域の上方に取付けられ、高められたメタライゼーション層は第１のＤＣ導電領域および補助導電領域に電気的に相互接続される。たとえば、第２の導電領域と高められたメタライゼーション層とは、ＣｕまたはＡｌからなり得るワイヤボンドおよび／またはリボンを用いて電気的に相互接続されてもよい。
本発明の実施形態によると、少なくとも１つの内側ＤＣ端子は、ブリッジ要素の下方に導かれる第２のＤＣ導電領域の部分に接合される。第２のＤＣ導電領域は、第１のＤＣ導電領域が設けられているモジュールの側と反対側のモジュールの側に配列される第１の部分を有してもよい。この第１の部分に、少なくとも１つの第２の半導体チップがたとえばボンドワイヤを介して直接接続されてもよい。第２のＤＣ導電領域の第２の部分は、補助導電領域と、第１の外側ＤＣ端子が接合される第１のＤＣ導電領域の部分との間に導かれてもよい。この第２の部分におよび／またはこの第２の部分の上方に、絶縁基板が取付けられてもよい。
本発明の実施形態によると、モジュールは少なくとも２つの内側ＤＣ端子を含む。さらに、モジュールは少なくとも２つの第１の外側ＤＣ端子および少なくとも２つの第２の外側ＤＣ端子を含んでもよい。すべてのＤＣ端子は、たとえば実質的に矩形の断面を有する金属片として、等しく設計されてもよいことに注意すべきである。すべてのＤＣ端子は同じ方向におよび／または同じ高さでモジュールから突出してもよい。
本発明の実施形態によると、ＤＣ端子は金属片からなる。ＤＣ端子はモジュールに接合されるリードフレームからなってもよい。
本発明の実施形態によると、ＤＣ端子同士は同じ断面を有する。たとえば、ＤＣ端子はすべて実質的に矩形の断面を有してもよい。
本発明の実施形態によると、モジュールは、ＡＣ導電領域に電気的に相互接続される少なくとも１つのＡＣ端子を含む。また、ＡＣ導電領域は１つ以上のＡＣ端子に接続されてもよく、ＡＣ端子は、たとえば実質的に矩形の断面を有する金属片として、ＤＣ端子と等しく設計されてもよい。
本発明の実施形態によると、少なくとも１つのＡＣ端子はＡＣ導電領域に直接接合される。１つ以上のＡＣ端子の接合部分はモジュールのハウジングに密閉されてもよい。
本発明の実施形態によると、少なくとも１つのＡＣ端子は同軸端子配列に関してモジュールの反対側に配列される。たとえば、少なくとも１つのＡＣ端子はモジュールからＤＣ端子の突出方向とは反対側に突出する。
本発明の実施形態によると、モジュールは少なくとも２つのＡＣ端子を含む。ＤＣ端子と同様に、２つ以上のＡＣ端子が同じ高さで配列されてもよい。
本発明のこれらおよびその他の局面は以下に記載する実施形態を参照すると明白かつ明らかになるであろう。
さらに、以下に記載するように、ハーフブリッジモジュール用のブリッジ要素を提供するその他の可能性もある。
実施形態によると、少なくとも１つの内側ＤＣ端子は、ＤＣ端子の接続端、すなわち、バスバーなどの外部導体に接続する端部が、第１の外側ＤＣ端子および第２の外側ＤＣ端子の接続端と同じ高さになるように曲げられる。接続端とは逆に成形封入物の内部にあり得る内側ＤＣ端子の接合端は、接続端よりも高さが高くてもよい。
実施形態によると、少なくとも１つの内側ＤＣ端子はブリッジ部分の上に導かれて第２の導電領域に接合される。この場合、付加的な基板は不要である。内側ＤＣ端子はより高さが高いブリッジ部分を横切ってもよい。少なくとも１つの内側ＤＣ端子は外側ＤＣ端子よりも長くてもよい。
一般に、１つ以上の内側ＤＣ端子は、第１のＤＣ導電領域、すなわち下方のブリッジ部分の上方に延びる曲げ構造を有し得る。これには、付加的な基板およびワイヤボンデイングが不要であるという利点があり得る。さらに、成形封入物材料によって良好な電気的絶縁が既に提供されている場合がある。
たとえば、少なくとも１つのＤＣ端子は、少なくとも１つの内側ＤＣ端子の接続端が外側ＤＣ端子の接続端と同じ高さになり、少なくとも１つの第１のＤＣ端子の中央セクションがブリッジ部分の上方のより高い高さになり、接合端が接続端と同じ高さになるように曲げられる。
実施形態によると、ブリッジ要素は、少なくとも１つのＡＣ端子の上方に導かれて少なくとも１つの第１の外側ＤＣ端子と少なくとも１つの第２のＤＣ端子とを電気的に相互接続するブリッジ金属片である。ブリッジ金属片は、ＣｕなどのＤＣ端子と同じ材料からなってもよく、および／または同じ厚みを有してもよい。ブリッジ金属片は、高められた中央セクションがその接合端よりも高さが高くなるように曲げられてもよい。中央セクションは内側ＤＣ端子を交差してもよく、および／または横切ってもよい。
実施形態によると、ブリッジ金属片は第１の導電領域に接合され、および／またはブリッジ金属片は補助導電領域に接合される。ＤＣ＋導電経路およびＤＣ－導電経路を交差することは、高められた中央セクションが第１の導電領域および補助導電領域に接合された金属片によって達成され得る。金属片の接合は、超音波溶接、レーザ溶接または半田付けなど、ＤＣ端子の接合と同じ接合プロセスを用いて行なわれてもよいが、別のプロセスで行なわれてもよい。
実施形態によると、ブリッジ金属片は少なくとも１つの第１の外側ＤＣ端子に接合され、および／またはブリッジ金属片は少なくとも１つの第２の外側ＤＣ端子に接合される。ＤＣ＋電流経路およびＤＣ－電流経路を交差することは、高められた中央セクションが第１の外側ＤＣ端子の少なくとも１つの端子および第２の外側ＤＣ端子の少なくとも１つの端子に接合された金属片によって達成され得る。
そのようなブリッジ金属片の取付けは、成形封入物から突き出ているＤＣ端子の部分に成形封入物を設けた後に行なわれてもよい。あるいは、ブリッジ金属片は、成形プロセスの前に、成形封入物の内部の位置でＤＣ端子に接合されてもよい。
また、ブリッジ金属片の一端がＤＣ端子に接合され、他端が導電領域に接合される場合もあり得る。
添付の図面に示される例示的な実施形態を参照して、本発明の主題を以下の本文により詳細に説明する。
例示的な実施形態の詳細な説明
図面で使用する参照符号およびそれらの意味は、参照符号のリストでまとめて列挙している。原則として、図中同一の部分には同一の参照符号を付している。
図面で使用する参照符号およびそれらの意味は、参照符号のリストでまとめて列挙している。原則として、図中同一の部分には同一の参照符号を付している。
図１は、たとえば銅層であるベースメタライゼーション層１４を有する基板１２を含むハーフブリッジモジュール１０を示す。基板１２は、たとえばセラミックス製の電気絶縁層１３を含んでもよい。
メタライゼーション層１４は、第１のＤＣ導電領域１６、ＡＣ導電領域１８および第２のＤＣ導電領域２０に分離される。スイッチを提供するパワー半導体チップ２２、およびＩＧＢＴなどのダイオードを提供するパワー半導体チップ２４は、その底部側で第１のＤＣ導電領域１６およびＡＣ導電領域１８に接合される。第２のＤＣ導電領域２０の上にはチップは設けられていない。一方の領域１６，１８上のチップ２２，２４は、その上側でボンドワイヤ２６を介して互いにかつ近隣領域１８，２０に接続される。
半導体ダイオードチップ２４およびそれらのダイオードは、スイッチを有するそれぞれの半導体チップ２２に電気的に逆並列接続される。全体的に、チップ２２，２４は電気的に接続されてハーフブリッジになっており、ＤＣ＋側はＤＣ＋導電領域１６と考えることができる第１のＤＣ導電領域１６によって提供され、ＤＣ－側はＤＣ－導電領域２０と考えることができる第２のＤＣ導電領域２０によって提供される。
ＤＣ＋導電領域１６上の半導体スイッチチップ２２および半導体ダイオードチップ２４は、ハイサイド半導体スイッチチップ２２の列２８およびハイサイド半導体ダイオードチップ２４の列３０に配列される。ＡＣ導電領域１８上の半導体スイッチチップ２２および半導体ダイオードチップ２４は、ローサイド半導体スイッチチップ２２の列３２およびローサイド半導体ダイオードチップ２４の列３４に配列される。
モジュール１０は、ＤＣ端子３６，３８，４０がモジュール１０から方向Ｖに突出している同軸ＤＣ端子配列３５をさらに含む。ＡＣ端子４２のＤＣ端子配列４１がモジュール１０の側から方向Ｖに突出している。また、列２８，３０，３２，３４は方向Ｖに並んでいる。ＤＣ端子３６，３８，４０およびＡＣ端子４２はすべて、たとえばリードフレームを用いて金属片からなってもよい。すべてが同じ厚み、同じ幅、および／または同じ断面を有してもよい。以下では、端子３６，３８，４０，４２に常に複数形を用いることに注意すべきである。しかし、ＤＣ端子３６，３８，４０が１つしか存在しない、および／またはＡＣ端子が１つしか存在しない場合も可能である。
基板は、ＤＣ接合および／または電流分配セクション４４、チップボンディングおよび／または中央セクション４６、ならびにＡＣ接合セクション４８に分けられ得る。セクション４４には、ＤＣ導電領域１６，２０のみが、および任意にこれらの領域１６，１８に電気的に接続される領域が存在してもよい。中央セクション４８にはすべての３つの領域１６，１８，２０が存在してもよく、セクション４８にはＡＣ導電領域１８のみが存在してもよい。さらに、ゲート信号および／またはセンサ信号を分配するための導電領域などの付加的な導電領域がセクション４４，４６，４８の一部またはすべてに存在してもよい。
ＤＣ端子３６，３８，４０は方向Ｖに直交する方向Ｈに沿って一列に配列され、および／またはＤＣ接合セクション４４の側に設けられる。同様に、ＡＣ端子４２は方向Ｈに沿って一列に配列され、および／またはＡＣ接合セクション４８の側に設けられる。
２種類のＤＣ端子、すなわち外側ＤＣ端子３６，４０および内側ＤＣ端子３８があり、これらは互いに同軸配列される。第２のＤＣ導電領域２０に接続される内側ＤＣ端子３８をＤＣ－端子３８と考えることもできる。第１のＤＣ導電領域１６に接続される外側ＤＣ端子３６，４０をＤＣ＋端子３６，４０と考えることもできる。
ＤＣ端子の列において、内側ＤＣ端子３８は外側ＤＣ端子３６と４０との間に配列される。第１の外側ＤＣ端子３６はモジュール１０の第１の縁部において第１のＤＣ導電領域１６に接合され、および／または方向Ｖに関して第１のＤＣ導電領域１６の隣に配列される。第２の外側ＤＣ端子４０は第２の縁部においてメタライゼーション層１４に接合され、および／または方向Ｖに関して第２の導電領域２０の隣に配列される。後述および前述のように、第２の縁部において、メタライゼーション層１４は第１のＤＣ導電領域１６の部分であってもよいし、第１のＤＣ導電領域１６に電気的に相互接続される補助導電領域を提供してもよい。
第１の縁部と第２の縁部との間で、内側ＤＣ端子３８は第２のＤＣ導電領域２０に接合されるか、またはメタライゼーション層１４の上方に設けられ得る、第２のＤＣ導電領域に電気的に相互接続されるさらなる導体に接合される。
一般に、モジュール１０のセクション４４では、外側ＤＣ端子３６，４０からの電流を第１のＤＣ導電領域１６に導く必要があり、内側ＤＣ端子３８からの電流を第２のＤＣ導電領域２０に導く必要がある。第１のＤＣ導電端子３６は第１のＤＣ導電領域１６に直接接合される。第２のＤＣ導電領域２０は電流分配セクション４４に部分５０を有しており、部分５０はモジュール１０の中央（方向Ｈに関して見られる）までＡＣ導電領域１８の隣に延びる。内側ＤＣ端子３８はそこで部分５０に電気的に接続される。
さらに、第２の外側ＤＣ端子４０を第１のＤＣ導電領域１６に電気的に接続する必要があり、したがって、内側ＤＣ端子３８から部分５０までの電流経路の上方または下方に電流経路を設ける必要がある。
図１Ａおよび図１Ｂに示されるように、第１のＤＣ導電領域１６はモジュール１０のセクション４４に部分５２を有してもよく、部分５２は基板１２の第１の縁部と第２の縁部との間に設けられ、および／または第１の外側ＤＣ端子３６の接合領域から第２の外側ＤＣ端子４０の接合領域まで方向Ｈに沿って延びる。この部分５２は、第２の外側ＤＣ端子４０を第１のＤＣ導電領域１６に電気的に相互接続し、および／または負荷電流のおよそ半分を外側ＤＣ端子３６，４０に流すように適合される必要がある。
部分５０の上に、部分５０から電気的に絶縁された高められたメタライゼーション層５６を有する絶縁基板５４が取付けられ、これに内側ＤＣ端子３８が接合される。メタライゼーション層５６はワイヤボンド５８を介して第２のＤＣ導電領域２０の部分５０に接続される。そのようにして、ＤＣ＋およびＤＣ－電流経路を交差することが達成される。
内側ＤＣ端子３８は、その接続端６０が外側ＤＣ端子３６，４０の接続端６０と同じ高さになるように曲げられる。内側ＤＣ端子の接合端６２は外側ＤＣ端子の接合端６２よりも高さが高くてもよい。
以下の図面はすべて、図１および図２のモジュール１０と同様に設計され得るがＤＣ＋およびＤＣ－電流経路を交差する実現方法が異なるモジュール１０を示す。
図２Ａおよび図２Ｂの実施形態では、方向Ｈに沿って延びて外側ＤＣ端子３６，４０を直接相互接続する部分５２も存在している。しかし、図２Ａおよび図２Ｂでは、内側ＤＣ端子３８はそれらの端６２が第２のＤＣ導電セクション２０の部分５０に直接接合される。この場合、内側ＤＣ端子３８は外側ＤＣ端子３６，４０よりも長い。
さらに、内側ＤＣ端子３８は、部分５２の上方の中央セクション６４が内側ＤＣ端子３８の端６０，６２よりも高さが高くなるように曲げられる。
図３Ａおよび図３Ｂ（ならびに以下の図面）では、第１のＤＣ導電領域１６の部分５２は存在しない。第２の外側ＤＣ端子４０の接合領域は領域１６，２０から隔てられており、補助導電領域６６である。メタライゼーション層１４は、第２のＤＣ導電領域２０の部分５０が基板１２の境界にまで設けられるように設計されている。部分５０は補助導電領域６６を含む。
この場合、ＤＣ端子と同様にメタライゼーション層１４に接合される内側ＤＣ端子３８は外側ＤＣ端子３６，４０と同じ長さおよび／または形態を有してもよい。
補助導電領域６６が第１のＤＣ導電領域１６にどのように電気的に接続され得るかについては、さまざまな可能性がある。
図３Ａおよび図３Ｂに示されるように、絶縁基板６８がセクション４４において基板１２に、たとえば部分５０の上に取付けられてもよい。絶縁基板６８は高められたメタライゼーション層７０を有し、高められたメタライゼーション層７０はワイヤボンド７２を介して補助導電領域６６に、かつ第１のＤＣ導電領域１６によって設けられる第１の外側ＤＣ端子３６の接合領域に接続される。メタライゼーション層７０およびワイヤボンド７２は、負荷電流のおよそ半分を外側ＤＣ端子３６，４０に流すように適合される必要がある。
図４Ａから図５Ｃに示されるように、金属クリップ７４が外側ＤＣ端子３６，４０を電気的に相互接続してもよい。金属クリップは方向Ｖに沿って並んでもよい。金属クリップ７４は端子３６，３８，４０，４２と同じ材料、たとえば同じリードフレーム材料からなってもよい。それは同じ厚み、幅および／または断面を有してもよい。金属クリップ７４は、その接合端７６が中央セクション７８よりも高さが低くなるように曲げられる。中央セクション７８は、ベースメタライゼーション層１４および／または内側ＤＣ端子３８の端６２の上方に、かつ任意に外側ＤＣ端子３６，４０の少なくとも一部の上方に延びてもよい。
図４Ａおよび図４Ｂに示されるように、金属クリップ７４は一端７６が第１の外側ＤＣ端子３６の接合領域および／または第１の導電領域１６に接合される。金属クリップ７４は他端７６が補助導電領域６６に接合される。金属クリップは、その高められた中央セクション７８がＤＣ端子３６，３８，４０のすべての端６２の上方を延びる。
図５Ａ、図５Ｂおよび図５Ｃに示されるように、金属クリップ７４はまた、一端７６が第１の外側ＤＣ端子３６の１つに、他端７６が第２の外側ＤＣ端子４０の１つに接合されてもよい。この場合、金属クリップ７４は最も内側の外側ＤＣ端子３６，４０に接合されてもよい。さらに、示されるように、金属クリップ７４は基板１２の外部で外側ＤＣ端子３６，４０に接合されてもよい。しかし、この接合は基板１２の上方で行なわれる場合もある。
図５Ｃに示されるように、モジュール１０のすべての構成要素が成形封入物８０内に成形されてもよい。金属片７４は成形封入物８０の外部で外側ＤＣ端子３６，４０に接合されてもよい。しかし、金属片７４は成形封入物８０の内部に設けられてもよい。
そのような成形封入物８０は図１Ａから図４Ｃに示される実施形態についても設けられてもよい。これらの実施形態については、端子の端６０のみが成形封入物８０から突出してもよく、および／またはブリッジ要素５２，７０が成形封入物８０に入れられてもよい。
上記の図は、基板１２に相互接続される同軸端子配列３５を用いる実施形態を示しており、ベースメタライゼーション層１４は上述のように領域１６，１８，２０に分離される。領域１６，１８，２０と同軸端子配列３５との相互接続はブリッジ要素５２を用いて達成される。
以下に、基板１２上のメタライゼーション領域をバスバーに相互接続するその他の可能性を提供するパワーモジュール１０′の実施形態を説明する。
図６は、先の図面のパワーモジュール１０と同様に、基板１２を含むパワーモジュール１０′を示す。しかし、ＤＣ端子領域１６，２０は同一平面の端子配列８２に接続される。同一平面の端子配列８２は実質的に平面の２つの端子プレート８４，８６を含み、当該端子プレートは一方側がＤＣ導電領域１６，１８に接合され、他方側が同軸に配列される外側ＤＣ端子３６，４０および内側ＤＣ端子３８を提供する。
図７は、ＳｉＣ半導体スイッチに特に好適であり得る基板１２′を含むパワーモジュール１０′を示す。プライム付きの基板も、同軸配列される導電領域８８に分離される。図７のパワーモジュール１０′は同一平面の端子配列８２も有する。しかし、端子配列８２は同軸ＤＣ端子３６，３８，４０を有するだけでなく、導電領域８８にも同軸に接続される。
一般に、外部のバスバー設計も同一平面のバスバーに変更してもよく、これによって、リードフレーム端子ならびに標準的な基板設計および同軸の基板設計の双方を用いて非常に単純かつ低コストかつ自然なパワーモジュールへの接続が可能となり得る。たとえば、図６および図８の同一平面の端子配列８２はコンデンサバンクへのバスバー接続であってもよい。図６では、パワーモジュール１０′にＳｉスイッチが搭載されてもよい。図７では、パワーモジュール１０′にＳｉＣスイッチが搭載されてもよい。
図８および図９は、図６および図７と同様に基板１２または１２′を有するパワーモジュール１０′を示す。パワーモジュール１０′は同一平面の端子配列８２も有しており、端子配列８２は基板１２，１２′の側では図６および図７と同様に設計されている。しかし、他方側では、端子プレート８４，８６は交互配置されたＤＣ端子９０を有している。外部のコンデンサバスバーへの交互配置されたＤＣ＋およびＤＣ－端子９０、すなわち交互のＤＣ＋およびＤＣ－接続を有する構成は、浮遊インダクタンスをさらに低下させ得るため、魅力的であり得る。
図１０および図１１は、図６から図９に示される同一平面の端子配列８２の代わりに基板１２，１２′をバスバーに接続し得る端子配列９２を示す。図１０では、異なる電位上の２対のＤＣ端子９４，９６がある。たとえば、ＤＣ端子９４はＤＣ＋端子でありＤＣ端子９６はＤＣ－端子であってもよいし、その逆であってもよい。ＤＣ端子９４は基板１２の側でＤＣ端子９６の隣に配列される。他方側では、ＤＣ端子９４は、ＤＣ端子９４，９６が互いの上に直接配列されるようにＤＣ端子９６の下方に導かれる。
図１１では、ＤＣ端子９４および９６は基板１２′の側で同軸配列される。図１０と同様に、ＤＣ端子９４はＤＣ端子９６の下方に導かれる。
本発明を図面および上記の説明において詳細に図示および説明したが、そのような図示および説明は例示的または典型的なものであり限定的なものではないと見なされるべきであり、本発明は開示された実施形態に限定されない。図面、開示内容、および添付の特許請求の範囲を検討することによって特許請求の範囲に記載の発明を実践する当業者によって、開示された実施形態のその他の変形例が理解されて実行され得る。特許請求の範囲において、「備える」という語はその他の要素または工程を排除するものではなく、不定冠詞「ａ」または「ａｎ」は複数を排除するものではない。単一のプロセッサまたはコントローラまたはその他のユニットが特許請求の範囲に記載されたいくつかの項目の機能を達成してもよい。ある測定値が互いに異なる従属請求項に単に記載されているとしても、それらの測定値の組合せを有利に用いることができないことを意味するものではない。特許請求の範囲におけるいずれの参照符号も範囲を限定するものと解釈されるべきでない。
参照符号のリスト
１０，１０′ ハーフブリッジモジュール
１２，１２′ 基板
１４ ベースメタライゼーション層
１６ 第１のＤＣ導電領域
１８ ＡＣ導電領域
２０ 第２のＤＣ導電領域
２２ パワー半導体スイッチチップ
２４ パワー半導体ダイオードチップ
２６ ボンドワイヤ
２８ ハイサイド半導体スイッチチップの列
３０ ハイサイド半導体ダイオードチップの列
３２ ローサイド半導体スイッチチップの列
３４ ローサイド半導体ダイオードチップの列
３５ 同軸ＤＣ端子配列
３６ 第１の外側ＤＣ端子
３８ 内側ＤＣ端子
４０ 第２の外側ＤＣ端子
４１ ＡＣ端子配列
４２ ＡＣ端子
４４ ＤＣ接合／電流分配セクション
４６ チップボンディング／中央セクション
４８ ＡＣ接合セクション
Ｈ 端子の突出方向
Ｖ 方向
５０ 第２のＤＣ導電領域の部分
５２ 第１のＤＣ導電領域の部分、ブリッジ要素
５４ 絶縁基板
５６ 高められたメタライゼーション層
５８ ワイヤボンド
６０ 接続端
６２ 接合端
６４ 中央セクション
６６ 補助導電領域
６８ 絶縁基板
７０ 高められたメタライゼーション層、ブリッジ要素
７２ ワイヤボンド
７４ 金属クリップ
７６ 接合端
７８ 中央セクション
８０ 成形封入物
１０′ パワーモジュール
８２ 同一平面の端子配列
８４ 平面の端子プレート
８６ 平面の端子プレート
８８ 導電領域
９０ 交互配置されたＤＣ端子
９２ 端子配列
９４ ＤＣ端子
９６ ＤＣ端子
１０，１０′ ハーフブリッジモジュール
１２，１２′ 基板
１４ ベースメタライゼーション層
１６ 第１のＤＣ導電領域
１８ ＡＣ導電領域
２０ 第２のＤＣ導電領域
２２ パワー半導体スイッチチップ
２４ パワー半導体ダイオードチップ
２６ ボンドワイヤ
２８ ハイサイド半導体スイッチチップの列
３０ ハイサイド半導体ダイオードチップの列
３２ ローサイド半導体スイッチチップの列
３４ ローサイド半導体ダイオードチップの列
３５ 同軸ＤＣ端子配列
３６ 第１の外側ＤＣ端子
３８ 内側ＤＣ端子
４０ 第２の外側ＤＣ端子
４１ ＡＣ端子配列
４２ ＡＣ端子
４４ ＤＣ接合／電流分配セクション
４６ チップボンディング／中央セクション
４８ ＡＣ接合セクション
Ｈ 端子の突出方向
Ｖ 方向
５０ 第２のＤＣ導電領域の部分
５２ 第１のＤＣ導電領域の部分、ブリッジ要素
５４ 絶縁基板
５６ 高められたメタライゼーション層
５８ ワイヤボンド
６０ 接続端
６２ 接合端
６４ 中央セクション
６６ 補助導電領域
６８ 絶縁基板
７０ 高められたメタライゼーション層、ブリッジ要素
７２ ワイヤボンド
７４ 金属クリップ
７６ 接合端
７８ 中央セクション
８０ 成形封入物
１０′ パワーモジュール
８２ 同一平面の端子配列
８４ 平面の端子プレート
８６ 平面の端子プレート
８８ 導電領域
９０ 交互配置されたＤＣ端子
９２ 端子配列
９４ ＤＣ端子
９６ ＤＣ端子
Claims (12)
- ハーフブリッジモジュール（１０）であって、
第１のＤＣ導電領域（１６）、第２のＤＣ導電領域（２０）およびＡＣ導電領域（１８）に分けられるベースメタライゼーション層（１４）を有する基板（１２）と、
前記第１のＤＣ導電領域（１６）に接合されて前記ＡＣ導電領域（１８）に電気的に相互接続される少なくとも１つの第１のパワー半導体スイッチチップ（２２）と、
前記ＡＣ導電領域（１８）に接合されて前記第２のＤＣ導電領域（２０）に電気的に相互接続される少なくとも１つの第２のパワー半導体スイッチチップ（２２）と、
少なくとも１つの内側ＤＣ端子（３８）、少なくとも１つの第１の外側ＤＣ端子（３６）および少なくとも１つの第２の外側ＤＣ端子（４０）を備える同軸端子配列（３５）とを備え、
前記少なくとも１つの内側ＤＣ端子（３８）、前記少なくとも１つの第１の外側ＤＣ端子（３６）および前記少なくとも１つの第２の外側ＤＣ端子（４０）は、前記少なくとも１つの内側ＤＣ端子（３８）が前記少なくとも１つの第１の外側ＤＣ端子（３６）と前記少なくとも１つの第２の外側ＤＣ端子（４０）との間に同軸配列されるように、前記モジュール（１０）から突出して一列に配列され、
前記少なくとも１つの内側ＤＣ端子（３８）は前記第２のＤＣ導電領域（２０）に電気的に接続され、
前記少なくとも１つの第１の外側ＤＣ端子（３６）および前記少なくとも１つの第２の外側ＤＣ端子（４０）は前記第１のＤＣ導電領域（１６）に電気的に接続され、
前記少なくとも１つの第１の外側ＤＣ端子（３６）および前記少なくとも１つの第２の外側ＤＣ端子（４０）は導電ブリッジ要素（５２，７０）に電気的に相互接続され、前記導電ブリッジ要素は、前記少なくとも１つの第１の外側ＤＣ端子（３６）と前記少なくとも１つの第２の外側ＤＣ端子（４０）との間に負荷電流の少なくとも半分を分配するように適合され、
高められたメタライゼーション層（５６，７０）が前記ベースメタライゼーション層（１４）に取付けられ、
前記ブリッジ要素は、前記高められたメタライゼーション層（５６）の下方の前記第１のＤＣ導電領域（１６）のブリッジ要素（５２）によって設けられる、ハーフブリッジモジュール。 - 前記ブリッジ要素は、前記第１のＤＣ導電領域（１６）のうち、前記高められたメタライゼーション層（５６）の下方において、前記少なくとも１つの第１の外側ＤＣ端子（３６）の接合領域と前記少なくとも１つの第２の外側ＤＣ端子（４０）の接合領域との間をつなぐ領域を含む、請求項１に記載のハーフブリッジモジュール。
- 前記ブリッジ要素（５２，７０）は、前記基板（１２）および前記少なくとも１つの第１のおよび／または第２のパワー半導体スイッチチップ（２２）が収容される前記モジュール（１０）のハウジング（８０）の内部に配置され、
前記ハウジングは成形封入物である、請求項１または２に記載のハーフブリッジモジュール（１０）。 - 前記少なくとも１つの第１のおよび／または第２のパワー半導体スイッチチップ（２２）はＳｉチップであり、
フリーホイールダイオードを提供する複数のパワー半導体チップ（２４）が前記第１のＤＣ導電領域（１６）および前記ＡＣ導電領域（１８）に接合される、請求項１～３のいずれか１項に記載のハーフブリッジモジュール（１０）。 - 前記少なくとも１つの第１の外側ＤＣ端子（３６）および前記少なくとも１つの第２の外側ＤＣ端子（４０）は前記ブリッジ要素（５２）に接合される、請求項１～４のいずれか１項に記載のハーフブリッジモジュール（１０）。
- 前記少なくとも１つの内側ＤＣ端子（３８）は前記高められたメタライゼーション層（５６）に接合される、請求項５に記載のハーフブリッジモジュール（１０）。
- ハーフブリッジモジュール（１０）であって、
第１のＤＣ導電領域（１６）、第２のＤＣ導電領域（２０）およびＡＣ導電領域（１８）に分けられるベースメタライゼーション層（１４）を有する基板（１２）と、
前記第１のＤＣ導電領域（１６）に接合されて前記ＡＣ導電領域（１８）に電気的に相互接続される少なくとも１つの第１のパワー半導体スイッチチップ（２２）と、
前記ＡＣ導電領域（１８）に接合されて前記第２のＤＣ導電領域（２０）に電気的に相互接続される少なくとも１つの第２のパワー半導体スイッチチップ（２２）と、
少なくとも１つの内側ＤＣ端子（３８）、少なくとも１つの第１の外側ＤＣ端子（３６）および少なくとも１つの第２の外側ＤＣ端子（４０）を備える同軸端子配列（３５）とを備え、
前記少なくとも１つの内側ＤＣ端子（３８）、前記少なくとも１つの第１の外側ＤＣ端子（３６）および前記少なくとも１つの第２の外側ＤＣ端子（４０）は、前記少なくとも１つの内側ＤＣ端子（３８）が前記少なくとも１つの第１の外側ＤＣ端子（３６）と前記少なくとも１つの第２の外側ＤＣ端子（４０）との間に同軸配列されるように、前記モジュール（１０）から突出して一列に配列され、
前記少なくとも１つの内側ＤＣ端子（３８）は前記第２のＤＣ導電領域（２０）に電気的に接続され、
前記少なくとも１つの第１の外側ＤＣ端子（３６）は前記第１のＤＣ導電領域（１６）に電気的に接続され、
前記少なくとも１つの第２の外側ＤＣ端子（４０）は、前記第１のＤＣ導電領域（１６）から隔てられた前記ベースメタライゼーション層（１４）の補助導電領域（６６）に接合され、
前記少なくとも１つの第１の外側ＤＣ端子（３６）および前記少なくとも１つの第２の外側ＤＣ端子（４０）は導電ブリッジ要素（５２，７０）に電気的に相互接続され、前記導電ブリッジ要素は、前記少なくとも１つの第１の外側ＤＣ端子（３６）と前記少なくとも１つの第２の外側ＤＣ端子（４０）との間に負荷電流の少なくとも半分を分配するように適合され、
高められたメタライゼーション層（５６，７０）を有する絶縁基板（５４，６８）が前記ベースメタライゼーション層（１４）に取付けられ、
前記ブリッジ要素は、前記高められたメタライゼーション層（７０）によって、または前記高められたメタライゼーション層（５６）の下方の前記第１のＤＣ導電領域（１６）のブリッジ要素（５２）によって設けられる、ハーフブリッジモジュール。 - 前記高められたメタライゼーション層（７０）は前記第２のＤＣ導電領域（２０）の上方に取付けられ、
前記高められたメタライゼーション層（７０）は前記第１のＤＣ導電領域（１６）および前記補助導電領域（６６）に電気的に相互接続される、請求項７に記載のハーフブリッジモジュール（１０）。 - 前記少なくとも１つの内側ＤＣ端子（３８）は、前記ブリッジ要素（７０）の下方に導かれる前記第２のＤＣ導電領域（２０）の部分（５０）に接合される、請求項７または８に記載のハーフブリッジモジュール（１０）。
- 前記モジュール（１０）は少なくとも２つの内側ＤＣ端子（３８）を備え、
前記モジュール（１０）は少なくとも２つの第１の外側ＤＣ端子（３６）および少なくとも２つの第２の外側ＤＣ端子（４０）を備える、請求項１～９のいずれか１項に記載のハーフブリッジモジュール（１０）。 - 前記ＤＣ端子（３６，３８，４０）は金属片からなり、
前記ＤＣ端子（３６，３８，４０）は同じ断面を有する、請求項１～１０のいずれか１項に記載のハーフブリッジモジュール（１０）。 - 前記モジュール（１０）は、前記ＡＣ導電領域（１８）に電気的に相互接続される少なくとも１つのＡＣ端子（４２）を備え、
前記少なくとも１つのＡＣ端子（４２）は前記ＡＣ導電領域（１８）に直接接合され、
前記少なくとも１つのＡＣ端子（４２）は前記同軸端子配列（３５）に関して前記モジュール（１０）の反対側に配列され、
前記少なくとも１つのＡＣ端子（４２）は前記モジュール（１０）から、前記少なくとも１つの第１の外側ＤＣ端子（３６）、少なくとも１つの内側ＤＣ端子（３８）および少なくとも１つの第２の外側ＤＣ端子（４０）の突出方向（Ｖ）とは反対側に突出し、
前記モジュール（１０）は少なくとも２つのＡＣ端子（４２）を備える、請求項１～１１のいずれか１項に記載のハーフブリッジモジュール（１０）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP17169012.6 | 2017-05-02 | ||
| EP17169012 | 2017-05-02 | ||
| PCT/EP2018/061027 WO2018202620A1 (en) | 2017-05-02 | 2018-04-30 | Half-bridge module with coaxial arrangement of the dc terminals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020519024A JP2020519024A (ja) | 2020-06-25 |
| JP7162013B2 true JP7162013B2 (ja) | 2022-10-27 |
Family
ID=58669638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019560217A Active JP7162013B2 (ja) | 2017-05-02 | 2018-04-30 | Ｄｃ端子の同軸配列を有するハーフブリッジモジュール |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11018117B2 (ja) |
| EP (1) | EP3613077B1 (ja) |
| JP (1) | JP7162013B2 (ja) |
| CN (1) | CN110785842B (ja) |
| WO (1) | WO2018202620A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018096147A1 (en) * | 2016-11-25 | 2018-05-31 | Abb Schweiz Ag | Power semiconductor module |
| DE112018002452B4 (de) * | 2017-05-12 | 2023-03-02 | Mitsubishi Electric Corporation | Halbleitermodul und Leistungswandler |
| DE102018202484A1 (de) * | 2018-02-19 | 2019-08-22 | Zf Friedrichshafen Ag | Leistungselektronikanordnung |
| EP3690939A1 (en) * | 2019-01-30 | 2020-08-05 | Infineon Technologies AG | Semiconductor arrangements |
| EP3736854A1 (en) | 2019-05-06 | 2020-11-11 | Infineon Technologies AG | Power semiconductor module arrangement |
| EP3736855A1 (en) | 2019-05-06 | 2020-11-11 | Infineon Technologies AG | Power semiconductor module arrangement and method for producing the same |
| EP3736858A1 (en) | 2019-05-06 | 2020-11-11 | Infineon Technologies AG | Power semiconductor module arrangement |
| DE102019112935B4 (de) | 2019-05-16 | 2021-04-29 | Danfoss Silicon Power Gmbh | Halbleitermodul |
| US11758697B2 (en) * | 2019-09-26 | 2023-09-12 | Ohio State Innovation Foundation | Low inductance power module with vertical power loop structure and insulated baseplates |
| DE102019216679A1 (de) * | 2019-10-29 | 2021-04-29 | Zf Friedrichshafen Ag | Elektronikmodul für einen Elektroantrieb eines Fahrzeugs mit gleichlangen Strompfaden für einen Highside-Schalter und einen Lowside-Schalter |
| JP6952824B2 (ja) * | 2020-04-06 | 2021-10-27 | 三菱電機株式会社 | パワーモジュール及びこれを用いた電力用半導体装置 |
| DE102020110957B4 (de) | 2020-04-22 | 2024-01-04 | Avl Software And Functions Gmbh | Anordnung zur Erhöhung der Leistungsfähigkeit eines Leistungsmoduls |
| DE102020111528A1 (de) * | 2020-04-28 | 2021-10-28 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Anordnung mit einem Mehrphasen-Leistungshalbleitermodul |
| DE102020205420A1 (de) * | 2020-04-29 | 2021-11-04 | Zf Friedrichshafen Ag | Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs |
| US11316335B2 (en) * | 2020-04-30 | 2022-04-26 | GM Global Technology Operations LLC | Active disconnect device |
| JP7264855B2 (ja) * | 2020-08-26 | 2023-04-25 | 矢崎総業株式会社 | 基板、半導体モジュール、及び、基板モジュール |
| EP4064346A1 (en) * | 2021-03-25 | 2022-09-28 | Hitachi Energy Switzerland AG | Power module comprising switch elements and diodes |
| DE102021214136A1 (de) | 2021-12-10 | 2023-06-15 | Vitesco Technologies GmbH | Flüssigkeitsgekühltes elektronisches Bauelement |
| CN218827103U (zh) * | 2022-09-28 | 2023-04-07 | 比亚迪半导体股份有限公司 | 半导体功率模块、电机控制器和车辆 |
| CN116913910B (zh) * | 2022-11-25 | 2024-03-22 | 苏州悉智科技有限公司 | 叠层布线的功率模块封装结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001286158A (ja) | 2000-03-30 | 2001-10-12 | Hitachi Ltd | 半導体装置及び電力変換装置 |
| JP2005216876A (ja) | 2004-01-27 | 2005-08-11 | Fuji Electric Device Technology Co Ltd | 電力用半導体モジュール |
| JP2005252305A (ja) | 2005-05-16 | 2005-09-15 | Mitsubishi Electric Corp | 電力用半導体装置 |
| WO2016131693A1 (en) | 2015-02-17 | 2016-08-25 | Koninklijke Philips N.V. | Ceramic substrate and method for producing a ceramic substrate |
| JP2016226131A (ja) | 2015-05-29 | 2016-12-28 | 日立オートモティブシステムズ株式会社 | パワー半導体装置 |
| CN106486468A (zh) | 2015-08-24 | 2017-03-08 | 西门子公司 | 低电感运行直流电压回路上的功率半导体模块的模块装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2782647B2 (ja) | 1991-08-06 | 1998-08-06 | 富士電機株式会社 | 半導体装置 |
| US5705848A (en) | 1995-11-24 | 1998-01-06 | Asea Brown Boveri Ag | Power semiconductor module having a plurality of submodules |
| US6212087B1 (en) | 1999-02-05 | 2001-04-03 | International Rectifier Corp. | Electronic half bridge module |
| JP3798184B2 (ja) * | 1999-06-09 | 2006-07-19 | 矢崎総業株式会社 | パワー半導体モジュール |
| DE10237561C1 (de) | 2002-08-16 | 2003-10-16 | Semikron Elektronik Gmbh | Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule |
| DE102006020243B3 (de) * | 2006-04-27 | 2008-01-17 | Infineon Technologies Austria Ag | Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben |
| US7791208B2 (en) | 2007-09-27 | 2010-09-07 | Infineon Technologies Ag | Power semiconductor arrangement |
| EP2136465B1 (de) * | 2008-06-18 | 2017-08-09 | SMA Solar Technology AG | Wechselrichter in Brückenschaltung mit langsam und schnell getakteten Schaltern |
| CN102067309B (zh) * | 2008-07-10 | 2013-08-28 | 三菱电机株式会社 | 电力用半导体模块 |
| WO2010131679A1 (ja) * | 2009-05-14 | 2010-11-18 | ローム株式会社 | 半導体装置 |
| DE102010030317B4 (de) * | 2010-06-21 | 2016-09-01 | Infineon Technologies Ag | Schaltungsanordnung mit Shuntwiderstand |
| DE102014102018B3 (de) | 2014-02-18 | 2015-02-19 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen |
| WO2015176985A1 (en) * | 2014-05-20 | 2015-11-26 | Abb Technology Ag | Semiconductor power module with low stray inductance |
| US10037977B2 (en) * | 2015-08-19 | 2018-07-31 | Ford Global Technologies, Llc | Power electronics system |
-
2018
- 2018-04-30 CN CN201880044227.2A patent/CN110785842B/zh active Active
- 2018-04-30 WO PCT/EP2018/061027 patent/WO2018202620A1/en unknown
- 2018-04-30 JP JP2019560217A patent/JP7162013B2/ja active Active
- 2018-04-30 EP EP18720620.6A patent/EP3613077B1/en active Active
-
2019
- 2019-11-04 US US16/673,427 patent/US11018117B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001286158A (ja) | 2000-03-30 | 2001-10-12 | Hitachi Ltd | 半導体装置及び電力変換装置 |
| JP2005216876A (ja) | 2004-01-27 | 2005-08-11 | Fuji Electric Device Technology Co Ltd | 電力用半導体モジュール |
| JP2005252305A (ja) | 2005-05-16 | 2005-09-15 | Mitsubishi Electric Corp | 電力用半導体装置 |
| WO2016131693A1 (en) | 2015-02-17 | 2016-08-25 | Koninklijke Philips N.V. | Ceramic substrate and method for producing a ceramic substrate |
| JP2016226131A (ja) | 2015-05-29 | 2016-12-28 | 日立オートモティブシステムズ株式会社 | パワー半導体装置 |
| CN106486468A (zh) | 2015-08-24 | 2017-03-08 | 西门子公司 | 低电感运行直流电压回路上的功率半导体模块的模块装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020519024A (ja) | 2020-06-25 |
| EP3613077B1 (en) | 2020-10-07 |
| WO2018202620A1 (en) | 2018-11-08 |
| CN110785842A (zh) | 2020-02-11 |
| EP3613077A1 (en) | 2020-02-26 |
| US11018117B2 (en) | 2021-05-25 |
| CN110785842B (zh) | 2023-10-20 |
| US20200066686A1 (en) | 2020-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7162013B2 (ja) | Ｄｃ端子の同軸配列を有するハーフブリッジモジュール | |
| JP6412612B2 (ja) | ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置 | |
| JP7153649B2 (ja) | ゲートパスインダクタンスが低いパワー半導体モジュール | |
| CN110785838B (zh) | 具有暴露的端子区域的树脂封装功率半导体模块 | |
| JP7145075B2 (ja) | 多層回路基板に基づくパワーモジュール | |
| US9468087B1 (en) | Power module with improved cooling and method for making | |
| CN107799484B (zh) | 具有重复的覆盖区模的半导体芯片封装 | |
| JP2004208411A (ja) | ハーフブリッジ回路用半導体モジュール | |
| JP7183594B2 (ja) | 半導体装置 | |
| JP2004311685A (ja) | 電力用半導体装置 | |
| CN115039222A (zh) | 可自由配置的功率半导体模块 | |
| US20170213783A1 (en) | Multi-chip semiconductor power package | |
| CN113875006A (zh) | 三电平功率模块 | |
| JP2010287737A (ja) | 半導体装置 | |
| US11955407B2 (en) | Electronic module including a semiconductor package connected to a fluid heatsink | |
| CN114300435A (zh) | 半导体模块 | |
| CN112600442A (zh) | 多相逆变器装置 | |
| WO2018007062A1 (en) | Low-inductance power module design | |
| CN112992845A (zh) | 功率模块及其制造方法 | |
| US20240194566A1 (en) | An electronic module including a semiconductor package disposed on an interposer layer | |
| US20230369256A1 (en) | Multi-Device Power Module Arrangement | |
| CN117038616A (zh) | 包括嵌入式电导体的半导体封装 | |
| CN114144965A (zh) | 电路装置 | |
| CN114944379A (zh) | 具有内插器的半导体封装和无源元件 | |
| JP2003068977A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200116 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200218 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200410 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210114 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221017 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7162013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |