JP2782647B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2782647B2
JP2782647B2 JP3195589A JP19558991A JP2782647B2 JP 2782647 B2 JP2782647 B2 JP 2782647B2 JP 3195589 A JP3195589 A JP 3195589A JP 19558991 A JP19558991 A JP 19558991A JP 2782647 B2 JP2782647 B2 JP 2782647B2
Authority
JP
Japan
Prior art keywords
conductor
electrode
pair
conductors
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3195589A
Other languages
English (en)
Other versions
JPH0541474A (ja
Inventor
真一 小林
忠志 宮坂
敏久 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP3195589A priority Critical patent/JP2782647B2/ja
Priority to DE69218850T priority patent/DE69218850T2/de
Priority to EP92307117A priority patent/EP0527033B1/en
Publication of JPH0541474A publication Critical patent/JPH0541474A/ja
Application granted granted Critical
Publication of JP2782647B2 publication Critical patent/JP2782647B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁板上に固着された
半導体素子の複数個を一つの容器内に収容し、各素子相
互間を接続すると共に外部端子にて接続してなる半導体
装置に関する。
【０００２】
【従来の技術】互いに接続される複数の半導体素子、例
えばトランジスタチップを外部端子を有する容器に収容
したものは、回路構成に便利なモジュールとして多く用
いられている。例えば図３に示すようにトランジスタ21
のエミッタ電極とトランジスタ22のコレクタ電極が接続
され、トランジスタ21のコレクタ端子導体C1, トランジ
スタ22のエミッタ端子導体E2のほかに、両トランジスタ
の接続部からE1C2端子が引き出される結線をもつモジュ
ールは、図４に示すようにトランジスタ21に相当するチ
ップ11, トランジスタ22に相当するチップ12をそれぞれ
絶縁板41, 42上のコレクタ電極導体31, 32の上に固着
し、チップ11, 12のエミッタ電極をそれぞれ絶縁板41,
42上のエミッタ電極導体33, 34に導線５で接続し、コレ
クタ電極導体31にC1端子61を、エミッタ電極導体34にE2
端子62を、またエミッタ電極導体33およびコレクタ電極
導体32にE1C2端子63を接続した構造となっている。そし
て、絶縁板41, 42を容器底板７に固着し、端子導体61,
62, 63に容器上部へ引き出す。
【０００３】あるいは、図５に示すように図３のトラン
ジスタ21, 22にそれぞれトランジスタ23, 24を並列に接
続した結線をもつモジュールでは、図６に示すように絶
縁板41上のコレクタ電極導体31上にトランジスタ21のチ
ップ11のほかにトランジスタ23のチップ13を、絶縁板42
上のコレクタ電極導体32上にトランジスタ22のチップ12
のほかにトランジスタ24のチップ14をそれぞれ固着す
る。各端子導体61, 62,63の引き出しは図４の場合と同
様である。
【０００４】
【発明が解決しようとする課題】図４に示す構造では、
図３に示すように端子導体61にインダクタンスｌC1、端
子導体62にインダクタンスｌE2、端子導体63にインダク
タンスｌE1およびインダクタンスｌC2が存在する。この
うち、二つのトランジスタ21, 22を接続するための端子
導体63の渡り部64による浮遊インダクタンスｌE1とトラ
ンジスタがターンオフする際の電流変化率ｄＩC ／ｄｔ
によってΔＶ＝ｌE1・ｄＩC ／ｄｔのサージ電圧が発生
し、これがトランジスタ21に印加されてチップ11を破壊
に至らしめるという問題がある。この問題を解決するた
めには、絶縁板41の上のエミッタ電極導体33と絶縁板42
の上のコレクタ電極導体32を近接させて渡り部64の長さ
を短くする方法が考えられるが、端子導体は絶縁板が取
り付けられた容器底板２と容器上部との間に生ずる応力
緩和を行うためにある程度の流れを持たせる必要があ
り、浮遊インダクタンスを充分に低減できないうらみが
ある。
【０００５】さらに、図６に示す構造では、図５に示す
ように二つのトランジスタ21, 23の間に浮遊インダクタ
ンスｌE1が存在し、E1C2端子導体63より遠い側のトラン
ジスタ21のチップ11に加わるサージ電圧がより一層高く
なるという問題が存在する。
【０００６】本発明の目的は、複数の半導体素子を一つ
の容器に収容した半導体装置の素子間の接続のための導
体の持つ浮遊インダクタンスにより電流変化時に発生す
るサージ電圧を低下するために、前記浮遊インダクタン
スを低減した半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、それぞれ下面に主電極を有する半導体
素子が固着される第一電極導体と、その半導体素子の上
面の主電極と接続導線で接続される第二電極導体との対
からなる二組の第一対, 第二対の電極導体が絶縁板を介
して容器の底板上に固着され、一つの主端子が第一対の
第一電極導体と、他の主端子が第二対の第二電極導体と
にそれぞれ接続されて外部へ引き出され、１個の中間端
子が第一対の第二電極導体と第二対の第一電極導体の双
方に接続されて外部へ引き出された半導体装置におい
て、中間端子の第一対の第二電極導体と第二対の第一電
極導体との間の部分より浮遊インダクタンスが小さく、
抵抗値の大きい接続導体が中間端子と並列に両電極導体
の間に接続されたものとする。そして、各第一電極導体
上に固着される半導体素子が複数であって、ほぼ等しい
浮遊インダクタンスと抵抗値をもつ接続導体が各素子と
ほぼ等しい距離を介した箇所で第二対の第一電極導体と
接続されることが有効である。また、接続導体が第一対
と第二電極導体と第二対の第一電極導体とのより近接し
た位置に配置されることが有効である。
【０００８】
【作用】図１は半導体素子がトランジスタである本発明
による半導体装置の等価回路を示し、図３と共通の部分
には同一の符号が付されている。トランジスタ21のエミ
ッタからトランジスタ22のコレクタへ主たる電流を流す
と共にE1C2端子へ引き出される端子導体25と並列にその
浮遊インダクタンスｌE1より小さい浮遊インダクタンス
ｌ’を有し、直流抵抗分の大きい接続導体26を設けてい
る。これにより、定常的な電流は抵抗値の小さい端子導
体25を流れるが、トランジスタ21がターンオフし、電流
が減少しはじめると、端子導体25は浮遊インダクタンス
ｌE1が接続導体26の浮遊インダクタンスｌ’より大きい
ため交流インピーダンスが高くなり、電流は接続導体26
に分流する。このため、トランジスタ21のエミッタとト
ランジスタ22のコレクタの間の浮遊インダクタンスが小
さくなり、サージ電流が抑制される。この場合、接続導
体が電流を流す時間は電流が減少する時間だけであるの
で、直流抵抗分が高くても電圧降下による発熱などの問
題はない。
【０００９】図２はやはり半導体素子としてトランジス
タを４個有する本発明による別の半導体装置の等価回路
を示し、図５と共通の部分には同一の符号が付されてい
る。この場合は、トランジスタ23の近くに接続される接
続導体26のほかにトランジスタ21の近くに接続される別
の接続導体27を設けている。接続導体27は接続導体26と
ほぼ等しい浮遊インダクタンスｌ' と抵抗値を持つの
で、トランジスタ21, 23のターンオフ時にはほぼ同じ大
きさの電流が接続導体26および27に分流し、浮遊インダ
クタンスｌE1を通じて電流が流れることによるサージ電
圧も発生しない。
【００１０】
【実施例】図７は本発明の第一の実施例を示し、図４と
共通の部分には同一の符号が付されている。図４と異な
る点は、絶縁板42上のコレクタ電極導体32の一部が絶縁
板41上のエミッタ電極導体33と近接するように電極導体
32を形成し、これらの間をトランジスタチップ11,12と
エミッタ電極導体33, 32とを接続する導線と同じ細いア
ルミニウムからなる金属細線５をそれぞれ２本超音波ボ
ンディングすることによって接続したことである。この
金属細線５をE1C2端子導体63の渡り部64より長さが短
く、浮遊インダクタンスが小さくなるように選定するこ
とにより、図１に示すような等価回路になる。この回路
において、トランジスタ21がオン状態では主電流はC1→
トランジスタ21→ｌE1→E1C2の径路で流れる。トランジ
スタ21がターンオフして主電流ＩC が減少すると、トラ
ンジスタ21のエミッタ側にはｄＩ C ／ｄｔと浮遊インダ
クタンスｌE1により前記のようにｌE1×ｄＩC ／ｄｔの
サージ電圧ΔＶが発生する。しかし、電流ＩC がｌE1に
流れる電流Ｉ1 と金属細線５の浮遊インダクタンスｌ’
に流れる電流Ｉ2 とに分流するので、トランジスタ21の
エミッタ側のサージ電圧はｌE1ｄＩC ／ｄｔとなる。
ｌ’および端子63のコレクタ電極導体32との間の浮遊イ
ンダクタンスｌC2がｌE1より充分小さいので、Ｉ1 ＜＜
Ｉ2 となり、ｌE1ｄＩ1 ／ｄｔ＜＜ｌE1ｄＩC ／ｄｔと
なってトランジスタ11に印加されるサージ電流が低減さ
れる。
【００１１】図８は、本発明の第二の実施例を示し、図
４と共通の部分には同一の符号が付されている。図７で
は、接続導体としてトランジスタチップ11, 12と絶縁板
41,42上の電極導体33, 32とを接続するための金属細線
５と同じものを用いたのに対し、図８では細く短い条状
金属からなる接続導体８を用いた。作用は第一の実施例
と同じであるが、各金属端子導体61, 62, 63およびこの
接続導体８をはんだにより各電極導体に同時に固着させ
ることが出来るので第一の実施例よりは工程の合理化が
可能である。
【００１２】図９, 図10はそれぞれ本発明の第三, 第四
の実施例を示し、図６と共通の部分には同一の符号が付
されている。この場合は絶縁板42上のコレクタ電極導体
32がチップ12, 14の両側の２個所で絶縁板41上のエミッ
タ電極導体33と近接するようにコレクタ電極導体32を形
成し、その間をそれぞれ２本の金属細線５あるいは１本
の条状金属からなる接続導体８で接続している。チップ
12, 14から近接した金属細線５あるいは接続導体８を通
ってエミッタ電極導体33に至る径路の長さをほぼ等しく
すれば、等価回路は図２に示すようになり、浮遊インダ
クタンスｌ’は端子導体63の渡り部64のもつ浮遊インダ
クタンスｌE1より充分小さくなり、ｌE1で発生するサー
ジ電圧を小さくすることができ、同時にチップ12, 14の
間のエミッタ電極導体34に存在する浮遊インダクタンス
ｌE1によるサージ電圧をも抑制させることが可能であ
る。なお、金属細線５あるいは接続導体８をチップ12,
14の両側でなく中間に配置しても同様の効果が得られ
る。また、一つの電極導体上のチップが３個以上のとき
にも各チップに近接した位置に接続導体を取り付けるこ
とにより同様の効果が得られる。
【００１３】なお、以上の実施例で絶縁板は２枚であっ
たが、連結して１枚にした場合も効果は同じである。さ
らに以上の実施例では、半導体素子がトランジスタであ
ったが、半導体素子がＩＧＢＴあるいはＭＯＳＦＥＴの
場合も同様に実施でき、これらはトランジスタに比して
ターンオフ時の電流変化率ｄＩC／ｄｔが大きいので、
効果はより顕著である。
【００１４】
【発明の効果】本発明によれば、一つの容器内に収容さ
れ、直列接続される半導体素子の中間から引き出される
端子の一方の半導体素子との接続のために生ずる浮遊イ
ンダクタンスの大きいことによるサージ電圧の発生を、
それらの素子間に浮遊インダクタンスが小さく抵抗値の
大きい一つあるいは複数のバイパスを設けることにより
抑制することができた。この結果、内部インダクタンス
の小さい端子構造の半導体装置の構成が容易になり、タ
ーンオフの際に素子に印加されるサージ電圧が低くなる
ので、半導体装置の信頼性の向上が図れるばかりでな
く、外部引き出し端子の設計の制約が少なくなり、自由
度が増すという効果が期待できる。
【図面の簡単な説明】
【図１】本発明の第一, 第二実施例の半導体装置の等価
回路図
【図２】本発明の第三, 第四実施例の半導体装置の等価
回路図
【図３】従来の半導体装置の一例の等価回路図
【図４】図３に示した等価回路をもつ半導体装置の容器
内部斜視図
【図５】従来の半導体装置の他の例の等価回路図
【図６】図５に示した等価回路をもつ半導体装置の容器
内部斜視図
【図７】本発明の第一の実施例の半導体装置の容器内部
斜視図
【図８】本発明の第二の実施例の半導体装置の容器内部
斜視図
【図９】本発明の第三の実施例の半導体装置の容器内部
斜視図
【図１０】本発明の第四の実施例の半導体装置の容器内
部斜視図
【符号の説明】
１１ トランジスタチップ １２ トランジスタチップ １３ トランジスタチップ １４ トランジスタチップ ２６ 接続導体 ２７ 接続導体 ３１ コレクタ電極導体 ３２ コレクタ電極導体 ３３ エミッタ電極導体 ３４ エミッタ電極導体 ４１ 絶縁板 ４２ 絶縁板 ５ 導線 ６１ Ｃ１端子 ６２ Ｅ２端子 ６３ Ｅ１Ｃ２端子 ７ 容器底板 ８ 接続導体

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】それぞれ下面に主電極を有する半導体素子
    が固着される第一電極導体と、その半導体素子の上面の
    主電極と接続導線で接続される第二電極導体との対から
    なる二組の第一対, 第二対の電極導体が絶縁板を介して
    容器の底板上に固着され、一つの主端子が第一対の第一
    電極導体と、他の主端子が第二対の第二電極導体とにそ
    れぞれ接続されて外部へ引き出され、１個の中間端子が
    第一対の第二電極導体と第二対の第一電極導体の双方に
    接続されて外部へ引き出されたものにおいて、中間端子
    の第一対の第二電極導体と第二対の第一電極導体との間
    の部分より浮遊インダクタンスが小さく、抵抗値の大き
    い接続導体が中間端子と並列に両電極導体の間に接続さ
    れたことを特徴とする半導体装置。
  2. 【請求項２】各第一電極導体上に固着される半導体素子
    が複数であって、ほぼ等しい浮遊インダクタンスと抵抗
    値をもつ接続導体が各素子とほぼ等しい距離を介した箇
    所で第二対の第一電極導体と接続された請求項１記載の
    半導体装置。
  3. 【請求項３】接続導体が第一対と第二電極導体と第二対
    の第一電極導体とのより近接した位置に配置された請求
    項１あるいは２記載の半導体装置。
JP3195589A 1991-08-06 1991-08-06 半導体装置 Expired - Fee Related JP2782647B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3195589A JP2782647B2 (ja) 1991-08-06 1991-08-06 半導体装置
DE69218850T DE69218850T2 (de) 1991-08-06 1992-08-04 Halbleitermodul
EP92307117A EP0527033B1 (en) 1991-08-06 1992-08-04 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3195589A JP2782647B2 (ja) 1991-08-06 1991-08-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH0541474A JPH0541474A (ja) 1993-02-19
JP2782647B2 true JP2782647B2 (ja) 1998-08-06

Family

ID=16343663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3195589A Expired - Fee Related JP2782647B2 (ja) 1991-08-06 1991-08-06 半導体装置

Country Status (3)

Country Link
EP (1) EP0527033B1 (ja)
JP (1) JP2782647B2 (ja)
DE (1) DE69218850T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850606B2 (ja) * 1991-11-25 1999-01-27 富士電機株式会社 トランジスタモジュール
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
DE10109548B4 (de) * 2001-02-28 2005-08-04 Siemens Ag Schaltungsanordnung zum Schalten von Strömen
DE102005016650B4 (de) * 2005-04-12 2009-11-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
JP2013160644A (ja) * 2012-02-06 2013-08-19 Mitsubishi Electric Corp 半導体モジュール試験用治具
EP3613077B1 (en) 2017-05-02 2020-10-07 ABB Power Grids Switzerland AG Half-bridge module with coaxial arrangement of the dc terminals
DE102018207308B4 (de) * 2018-05-09 2020-07-02 Infineon Technologies Ag Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686492A (en) * 1985-03-04 1987-08-11 Tektronix, Inc. Impedance match connection using multiple layers of bond wires
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
JPH0734457B2 (ja) * 1988-04-05 1995-04-12 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JPH0541474A (ja) 1993-02-19
DE69218850D1 (de) 1997-05-15
EP0527033B1 (en) 1997-04-09
EP0527033A2 (en) 1993-02-10
DE69218850T2 (de) 1997-08-21
EP0527033A3 (en) 1993-12-15

Similar Documents

Publication Publication Date Title
EP1160866B1 (en) Semiconductor device with power wiring structure
US8228113B2 (en) Power semiconductor module and method for operating a power semiconductor module
JP4277169B2 (ja) 電力用半導体モジュール
JP4955077B2 (ja) 半導体装置
US8487407B2 (en) Low impedance gate control method and apparatus
US5512782A (en) Semiconductor device for DC/AC converter
JPWO2017006809A1 (ja) パワー半導体モジュール
JP4220731B2 (ja) 電力用半導体装置
JP3677519B2 (ja) 電力用半導体モジュール
JP4484400B2 (ja) 半導体装置
JP2782647B2 (ja) 半導体装置
US6795324B2 (en) Power converter
JP3896940B2 (ja) 半導体装置
US5617293A (en) Bridge module
JP3787037B2 (ja) 半導体モジュール
JPH07249735A (ja) 半導体素子の並列接続方法
US12068290B2 (en) Power semiconductor module with low inductance gate crossing
US11323041B2 (en) Semiconductor device
JPS62150871A (ja) 半導体装置
JPH03108749A (ja) 電力変換装置用トランジスタモジュール
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
US20230343748A1 (en) Semiconductor device
WO2023042482A1 (ja) パワー半導体モジュールおよび電力変換装置
JPH02130954A (ja) 逆阻止形トランジスタモジュール
JP2536099B2 (ja) Ｍｏｓゲ―ト形バイポ―ラトランジスタ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080522

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080522

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090522

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090522

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100522

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100522

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100522

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110522

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees