JP3677519B2 - 電力用半導体モジュール - Google Patents

電力用半導体モジュール Download PDF

Info

Publication number
JP3677519B2
JP3677519B2 JP17720396A JP17720396A JP3677519B2 JP 3677519 B2 JP3677519 B2 JP 3677519B2 JP 17720396 A JP17720396 A JP 17720396A JP 17720396 A JP17720396 A JP 17720396A JP 3677519 B2 JP3677519 B2 JP 3677519B2
Authority
JP
Japan
Prior art keywords
power semiconductor
load current
conductive path
bonding
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17720396A
Other languages
English (en)
Other versions
JPH098225A (ja
Inventor
レニガー アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter and Co KG mbH
Original Assignee
Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter and Co KG mbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter and Co KG mbH filed Critical Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter and Co KG mbH
Publication of JPH098225A publication Critical patent/JPH098225A/ja
Application granted granted Critical
Publication of JP3677519B2 publication Critical patent/JP3677519B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

【０００１】
【発明の属する技術分野】
この発明は、パッケージと、電気的に絶縁性で熱的に伝導性であってその上に導電路を載置した基板が配置されている金属製底部と、互いに並置されている６個の可制御電力用半導体スイッチとを備え、この半導体スイッチがそれぞれ導電路の１つに導電的に固定され、さらにパッケージ壁に接続されると共にパッケージの内部においてその下側にボンディング面を持つ負荷電流端子を備え、このボンディング面がボンディングワイヤを介して可制御電力用半導体スイッチに電気的に接続されている電力用半導体モジュールに関する。
【０００２】
【従来の技術】
このような電力用半導体モジュールは市販されており、例えば１９９３／９４年版カタログ「エスアイピーエムオーエス半導体（ＳＩＰＭＯＳ Ｈａｌｂｌｅｉｔｅｒ）」３５頁に記載されている。この半導体モジュールは電力用半導体スイッチとして、３相整流器ブリッジに接続された６個の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）を有している。このモジュールは２個の直流端子と３個の交流端子とを備えている。これらの端子を通じて負荷電流が流れる。
【０００３】
前述の種類の電力用半導体モジュールを例えばそれぞれ２倍の負荷電流に耐える３個の個別スイッチの形で或いは３相整流器モジュールの３倍の負荷電流に耐えるブリッジ分岐として使用することがユーザー側からしばしば望まれている。従来このためには導電路のレイアウト変更を必要とした。
【０００４】
【発明が解決しようとする課題】
この発明の課題は、上述の種類の電力用半導体モジュールを改良して、複数の回路変形をパッケージ内のボンディング接続の変更のみで実現することができるようにすることにある。
【０００５】
【課題を解決するための手段】
この課題は、この発明によれば、
ａ）互いに並置される電力用半導体スイッチの各々２つに少なくとも１つの付加的な導電路が設けられ、
ｂ）この付加的な導電路の各々がボンディング面の１つ及び／又は互いに並置される２つの電力用半導体スイッチの少なくとも１つに及び／又は隣接した電力用半導体スイッチの付加的な導電路にボンディングワイヤを介して接続可能であり、
ｃ）各々１つのボンディング面を備えた少なくとも６個の負荷電流端子が設けられ、
ｄ）互いに並置される２つの電力用半導体スイッチの導電路が直接ボンディングワイヤを介して接続される
ことによって解決される。
【０００６】
この発明の実施態様は請求項２以降に記載されている。
【０００７】
【実施例】
この発明を図１乃至４に関連して２つの実施例を参照して詳細に説明する。
【０００８】
図１に示す電力用半導体モジュールは１０は絶縁枠１１が固定されている金属製底部１２を有している。絶縁枠１１はモジュール１０の壁を形成し、負荷電流端子１３乃至２１を有している。絶縁枠１１には蓋が被せてあるが、図では示されていない。この蓋と枠とでパッケージを形成している。
【０００９】
底部１２の上に基板７、８、９が固定されている。これらは例えば酸化アルミニウムＡｌ2 Ｏ3 、窒化アルミニウムＡｌＮからなる。その下側に金属膜を備え、これを介して基板７、８、９が底部１２と例えばろう付けにより接続されている。基板７、８、９の上側には導電路２４、２５、２６、２７、２８、２９が設けられている。これらの導電路はそれぞれ電力用半導体スイッチ１、２、３、４、５、６を支持している。半導体スイッチは例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）で、その各々にフリーホイールダイオードが逆並列接続されている。電力用半導体スイッチ１においてこのダイオードは符号４５で示されているが、他のスイッチではこのダイオードは分かり易くするため省略されている。半導体スイッチはまたＭＯＳＦＥＴ或いは他の互いに並列接続された半導体デバイスからなることもできる。
【００１０】
互いに並置される２つの半導体スイッチにはそれぞれ１つの付加的な導電路３０、３１、３２が付設されている。付加的な導電路は好ましくは半導体スイッチの導電路と少なくとも１つの負荷電流端子との間にある。電力用半導体モジュール１０が矩形形状を持つ場合、負荷電流端子の大部分はパッケージの長手側面に配置される。この場合負荷電流端子１５、１６、１７、１８及び１９がそれである。その中３つの負荷電流端子１９、１７及び１５は３相Ｕ、Ｖ及びＷの交流側端子である。パッケージの短手側面の端子２０、１４はマイナス側の直流電圧端子であり、端子２１、１３はプラス側の端子である。しかしまた直流電圧をそれぞれ負荷電流端子１３、１４或いは２０、２１に印加することでも充分である。
【００１１】
モジュールの内部配線は専らボンディング接続により行われる。このために負荷電流端子２１乃至１３は下端にボンディング面３５、３６、３７、３８、３９、４０、４１、４２及び４３を備えている。これらのボンディング面はパッケージの内部に突出している。負荷電流端子の上側は好ましくはピンとして形成され、これを介してモジュールが回路板にフローソルダリングで接続される。
【００１２】
３相整流器ブリッジとして接続されたモジュールの負荷電流は個々には次のように、即ち端子１９─ボンディング面３７─導電路２４─ＩＧＢＴ２のコレクタ─ＩＧＢＴ２のエミッタ─導電路３０─ボンディング面３６─端子２０に流れる。その他に電流は端子１３／２１から導電路２５─ＩＧＢＴ１のコレクタ─ＩＧＢＴ１のエミッタ─導電路２４─ボンディング面３７─負荷電流端子１９に流れる。
【００１３】
負荷電流端子１７から電流はボンディング面３９─導電路２６─ＩＧＢＴ４のコレクタ─ＩＧＢＴ４のエミッタ─導電路３１─導電路３０／３２を介して負荷電流端子２０／１４に流れる。その他に電流は端子１３／２１から導電路２７─ＩＧＢＴ３のコレクタ─ＩＧＢＴ３のエミッタ─導電路２６─導電路２５／２９を介して負荷電流端子１７に流れる。
【００１４】
負荷電流端子１５から電流はそのボンディング面４１─導電路２８─ＩＧＢＴ６のコレクタ─ＩＧＢＴ６のエミッタ─導電路３２─ボンディング面４２を介して負荷電流端子１４に及び導電路３１、３０を介して負荷電流端子１４／２０に流れる。更に電流は負荷電流端子１３／２１から導電路２５、２７、２９─ＩＧＢＴ５のコレクタ─ＩＧＢＴ５のエミッタ─導電路２８─ボンディング面４１を介して負荷電流端子１５に流れる。
【００１５】
図１においてはより分かり易くするためモジュール内の電気的接続はそれぞれ３本のボンディングワイヤで表されている。大電流の場合はそれ以上の、例えば１０乃至１５本の並列のボンディングワイヤが使用されることは勿論である。このようなボンディングワイヤが例えば４００μｍの直径を持つならば、これにより例えば３×１２０Ａの負荷電流を持つ３相整流器ブリッジが実現される。逆並列接続されたダイオードはＩＧＢＴのエミッタ側のボンディング支持点を形成する。
【００１６】
図２による電力用半導体モジュールは、ボンディングワイヤで接続された内部の電気接続を除いて図１による電力用半導体モジュールと同じ構造を持っている。半導体スイッチもしくはＩＧＢＴの符号はここでは分かり易くするため省略されている。負荷電流端子及び導電路並びにボンディング面は図１と同じ符号を付けられている。
【００１７】
図２の電力用半導体モジュールは３個の個別スイッチを実現している。即ちこれらにおいてはそれぞれ半導体スイッチ１及び２、３及び４、５及び６が導電路２４及び２５、２６及び２７、２８及び２９の間のボンディング接続により並びに２つの隣接するＩＧＢＴ１及び２、３及び４、５及び６とそれぞれ付設される付加的な導電路３０、３１、３２との間のボンディング接続により互いに並列接続されている。ＩＧＢＴ１及び２並びに逆並列に接続されたダイオードからなる第一の個別スイッチに対して負荷電流端子１９はマイナス側の端子Ｎ−であり、負荷電流端子２０はプラス側の端子Ｐ＋である。個々には負荷電流端子１９から負荷電流端子２０への電気的接続はボンディング面３７─導電路３０─ＩＧＢＴ１／ＩＧＢＴ２のエミッタ─導電路２４／２５─ボンディング面３６−負荷端子２０を介して行われる。ＩＧＢＴ３及び４からなる第二の個別スイッチに対しては負荷電流端子１７はプラス側の端子Ｐ＋であり、負荷電流端子１６はマイナス側の端子Ｎ−である。負荷電流端子１７及び１６は、ボンディング面３９─導電路２６／２７─ＩＧＢＴ３／ＩＧＢＴ４のコレクタ─ＩＧＢＴ３／ＩＧＢＴ４のエミッタ─導電路３１─ボンディング面４０─負荷電流端子１６を介して接続されている。
【００１８】
ＩＧＢＴ５及び６からなる第三の個別スイッチに対しては負荷電流端子１５はマイナス側の直流電圧端子Ｎ−であり、負荷電流端子１４はプラス側の直流電圧端子Ｐ＋である。両者はボンディング面４１─導電路３２─ＩＧＢＴ５／ＩＧＢＴ６のエミッタ─ＩＧＢＴ５／ＩＧＢＴ６のコレクタ─導電路２８／導電路２９─ボンディング面４２─負荷電流端子１４を介して接続されている。
【００１９】
モジュールの他の長手側面に設けられている端子は適当なボンディング面を介してＩＧＢＴのゲート接点及び場合によっては補助エミッタ接点と接続されている制御端子である。より分かり易くするためにこれらの本発明にとって重要でないコンポーネントには符号が付されていない。
【００２０】
この発明にとって重要なことは、少なくとも６個の負荷電流端子が設けられていることである。これらの負荷電流端子のボンディング面は選択的に付加的な導電路の１つに或いはＩＧＢＴを備えた導電路の１つに接続可能でなければならない。このために付加的な導電路はボンディング面に直接或いは側方にずれて対向していなければならない。パッケージの長手側面には付加的な導電路が、好ましくは、ボンディング面と他の導電路との間に存在する。
【００２１】
互いに隣接する導電路２５及び２７、２７及び２９（図１）並びに２４及び２５、２６及び２７、２８及び２９（図２）をボンディングワイヤによって接続するためにこれら導電路は半導体スイッチによって占められていない面を備える。
【００２２】
３倍の負荷電流のためのブリッジ分枝は図１のモジュールにおいて端子１５、１７、１９を互いに接続することによって得られる。
【図面の簡単な説明】
【図１】３相整流器ブリッジに接続されているこの発明による電力用半導体モジュールの平面図。
【図２】３個の個別スイッチを含むこの発明による電力用半導体モジュールの平面図。
【図３】図１によるモジュールの回路図。
【図４】図２によるモジュールの回路図。
【符号の説明】
１〜６ 電力用半導体スイッチ
１０ パッケージ
１３〜２１ 負荷電流端子
２４〜２９ 導電路
３０〜３２ 付加導電路
３５〜４３ ボンディング面

Claims (7)

  1. パッケージ並びに金属製底板と、互いに並置されている６個の可制御電力用半導体スイッチと、負荷電流端子とを備え、
    前記金属製底板上には電気的に絶縁性で熱的に伝導性であって、導電路を載置した基板が配置されており、
    前記各半導体スイッチは、各々導電路の１つに導電的に固定され、
    前記負荷電流端子はパッケージ壁に接続されると共にパッケージの内部においてその下側にボンディング面を持ち、該ボンディング面がボンディングワイヤを介して可制御電力用半導体スイッチに電気的に接続されている電力用半導体モジュールにおいて、
    ａ）互いに並置される電力用半導体スイッチ（１乃至６）の各々２つに少なくとも１つの付加的な導電路（３０乃至３２）が設けられ、
    ｂ）この付加的な導電路がボンディング面（３５乃至４３）に直接或いは側方にずれて対向し、この際各付加的な導電路は、
    ボンディング面（３５乃至４３）の１つ、
    並置される２つの電力用半導体スイッチの少なくとも一方、及び
    隣接した２つの電力用半導体スイッチの付加的な導電路
    の少なくとも１つにボンディングワイヤを介して接続され、
    ｃ）各々１つのボンディング面を備えた少なくとも６個の負荷電流端子が設けられ、
    ｄ）互いに並置される２つの電力用半導体スイッチの導電路が該スイッチによって占められていない面を備え、直接ボンディングワイヤを介して相互に接続された
    ことを特徴とする電力用半導体モジュール。
  2. パッケージが矩形形状に形成され、負荷電流端子（１５乃至１９）の少なくとも幾つかがパッケージの長手側面の１つに配置され、付加的な導電路が電力用半導体スイッチと長手側壁との間にあることを特徴とする請求項１記載の電力用半導体モジュール。
  3. 互いに並置された電力用半導体スイッチの各々２つがそれぞれ１つの共通の基板（７、８、９）に配置されていることを特徴とする請求項１記載の電力用半導体モジュール。
  4. 一方では第一、第三、第五の半導体スイッチの基板（７、８、９）及び導電路（２５、２７、２９）と、他方では第二、第四、第六の半導体スイッチの基板及び導電路（２４、２６、２８）とが互いに同一であることを特徴とする請求項３記載の電力用半導体モジュール。
  5. 電力用半導体スイッチがＩＧＢＴであることを特徴とする請求項１乃至４の１つに記載の電力用半導体モジュール。
  6. ＩＧＢＴの各々にそれぞれ１つのダイオード（４５）が逆並列接続されていることを特徴とする請求項５記載の電力用半導体モジュール。
  7. 各電力用半導体スイッチが複数の並列接続された半導体デバイスからなることを特徴とする請求項１記載の電力用半導体モジュール。
JP17720396A 1995-06-19 1996-06-19 電力用半導体モジュール Expired - Lifetime JP3677519B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19522173.7 1995-06-19
DE19522173A DE19522173C1 (de) 1995-06-19 1995-06-19 Leistungs-Halbleitermodul

Publications (2)

Publication Number Publication Date
JPH098225A JPH098225A (ja) 1997-01-10
JP3677519B2 true JP3677519B2 (ja) 2005-08-03

Family

ID=7764681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17720396A Expired - Lifetime JP3677519B2 (ja) 1995-06-19 1996-06-19 電力用半導体モジュール

Country Status (3)

Country Link
EP (1) EP0750345B1 (ja)
JP (1) JP3677519B2 (ja)
DE (2) DE19522173C1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19646396C2 (de) * 1996-11-11 2001-06-28 Semikron Elektronik Gmbh Leistungshalbleitermodul für verschiedene Schaltungsvarianten
DE10019812B4 (de) 2000-04-20 2008-01-17 Infineon Technologies Ag Schaltungsanordnung
DE10057494A1 (de) * 2000-11-20 2002-06-13 Siemens Ag Anordnung auf einem Schaltungsträger und einer Leiterplatte oder einer Leiterplattenanordnung
DE10064979C1 (de) * 2000-12-18 2002-02-28 Dieter Loewer Schaltungsanordnung und Verfahren zur Herstellung einer solchen Anordnung
DE10063714C2 (de) * 2000-12-20 2002-11-07 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
DE10158185B4 (de) * 2000-12-20 2005-08-11 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
DE10127947C1 (de) * 2001-08-22 2002-10-17 Semikron Elektronik Gmbh Schaltungsanordnung
DE10204157B4 (de) * 2002-02-01 2005-03-03 Semikron Elektronik Gmbh Drahtbondverbindung für Leistungshalbleiterbauelemente
WO2003071601A2 (de) * 2002-02-18 2003-08-28 Infineon Technologies Ag Schaltungsmodul und verfahren zu seiner herstellung
DE10241564B3 (de) * 2002-09-07 2004-01-15 Semikron Elektronik Gmbh Verfahren zur Fehlererkennung in der Datenübertragung zu einer Treiberschaltung
DE10258570B4 (de) * 2002-12-14 2005-11-03 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE10258565B3 (de) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung
DE102008026347B4 (de) 2008-05-31 2010-08-19 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
EP2154784A1 (de) 2008-08-16 2010-02-17 SEMIKRON Elektronik GmbH & Co. KG Anordnung mit einer Treiberschaltung und mindestens einem Leistungsschalter sowie Ansteuerverfahren hierzu
EP4036967B1 (en) * 2011-06-27 2024-03-13 Rohm Co., Ltd. Semiconductor module
EP2765601B1 (en) * 2011-09-30 2020-05-06 Fuji Electric Co., Ltd. Semiconductor device and method of manufacture thereof
JP6362560B2 (ja) * 2015-03-24 2018-07-25 三菱電機株式会社 半導体モジュール、電力変換装置および半導体モジュールの製造方法
CN111682021A (zh) * 2020-06-17 2020-09-18 上海临港电力电子研究有限公司 功率半导体模块衬底及其所应用的功率半导体设备
EP3951851A1 (de) * 2020-08-05 2022-02-09 Siemens Aktiengesellschaft Leistungshalbleitermodulsystem und herstellungsverfahren für ein leistungshalbleitermodulsystem

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57153460A (en) * 1981-03-17 1982-09-22 Nec Corp Integrated circuit package
US5347160A (en) * 1992-09-28 1994-09-13 Sundstrand Corporation Power semiconductor integrated circuit package
US5325268A (en) * 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
DE4325942C2 (de) * 1993-08-03 1995-05-18 Duerrwaechter E Dr Doduco Hybridrahmen
DE9313483U1 (de) * 1993-09-07 1994-01-05 Sze Microelectronics Gmbh Vorrichtung zur Aufnahme

Also Published As

Publication number Publication date
JPH098225A (ja) 1997-01-10
DE19522173C1 (de) 1996-10-17
EP0750345A3 (de) 1998-08-05
DE59611068D1 (de) 2004-10-07
EP0750345A2 (de) 1996-12-27
EP0750345B1 (de) 2004-09-01

Similar Documents

Publication Publication Date Title
JP3677519B2 (ja) 電力用半導体モジュール
JP3268081B2 (ja) 電力用半導体モジュール
KR100430772B1 (ko) 반도체장치
JP5121133B2 (ja) パワーモジュール組立体及び３相インバータ組立体
JP2004080993A (ja) パワー半導体モジュールのための低インダクタンスの回路装置
US20020043708A1 (en) Semiconductor module
US9468087B1 (en) Power module with improved cooling and method for making
JP2002151691A (ja) 低インダクタンスの回路装置
JPH0855956A (ja) 駆動回路装置モジュール
US20220344310A1 (en) Semiconductor module
JP2004311685A (ja) 電力用半導体装置
US5811878A (en) High-power semiconductor module
JP2001274322A (ja) パワー半導体モジュール
US5617293A (en) Bridge module
JPH0397257A (ja) 大電力半導体装置
JPH09102578A (ja) 半導体装置
JP4246040B2 (ja) 半導体装置の実装体
JPH1093085A (ja) 半導体デバイスのパッケージ及びそれを用いた電力変換装置
CN111509996B (zh) 半导体装置
JPH09135155A (ja) 半導体装置
JP4697025B2 (ja) 電力用半導体モジュール
JP2002171768A (ja) 電力変換装置
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
US5744861A (en) Power semiconductor module
US6081039A (en) Pressure assembled motor cube

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110520

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120520

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130520

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term