JP6065839B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6065839B2 JP6065839B2 JP2013536169A JP2013536169A JP6065839B2 JP 6065839 B2 JP6065839 B2 JP 6065839B2 JP 2013536169 A JP2013536169 A JP 2013536169A JP 2013536169 A JP2013536169 A JP 2013536169A JP 6065839 B2 JP6065839 B2 JP 6065839B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- pattern
- case
- conductor pattern
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 143
- 239000004020 conductor Substances 0.000 claims description 115
- 230000017525 heat dissipation Effects 0.000 claims description 43
- 238000003780 insertion Methods 0.000 claims description 26
- 230000037431 insertion Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000005476 soldering Methods 0.000 description 11
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000010949 copper Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Inverter Devices (AREA)
Description
図1に示す半導体装置(半導体モジュール)1は、半導体素子(チップ)等を含む回路組立体100が外装ケース200で覆われた構造を有する。
図2は放熱ベース上にDCB基板及びチップが配設された状態の一例を示す図である。尚、図2(A)は平面模式図、図2(B)は側面模式図である。
DCB基板140は、図2(A),(B)に示すように、絶縁基板141と、その絶縁基板141の両面に設けられた導体パターン142,143を有する。絶縁基板141には、例えば、アルミナ(酸化アルミニウム)、窒化アルミニウム等、所定の絶縁耐圧、熱伝導性、熱膨張係数を示す材料が用いられる。導体パターン142,143には、例えば、Cu等の金属材料が用いられる。導体パターン142,143のうち、放熱ベース110側の導体パターン142は、例えばいわゆるベタパターンとされ、チップ150側の導体パターン143は、チップ150及び後述のワイヤ(ボンディングワイヤ)等と共に回路を構成するための所定形状のパターンとされる。
図3はワイヤボンディングされた状態の一例を示す図である。尚、図3(A)は平面模式図、図3(B)は側面模式図である。また、図4はワイヤボンディング後の等価回路図である。
図5は電極端子が取り付けられた状態の一例を示す図である。ここで、図5(A)は平面模式図、図5(B)は側面模式図である。尚、図5(A)及び図5(B)では複数のワイヤで並列接続する箇所についても太線ではなく他の接続箇所と同様の細線で表示している。
また、補助電極端子124は、端子本体部124aと脚部124bを有する。補助電極端子124は、その脚部124bが、第1DCB基板140AのE1端子(第2主導体パターン143b)にワイヤ160を介して電気的に接続された補助導体パターン143d上に、半田接合等によって取り付けられる。
上記のような外装ケース200のケース本体部210が、主電極端子121〜123及び補助電極端子124〜127が取り付けられた回路組立体100の上に被せられる。回路組立体100の上に被せられたケース本体部210の開口部211a〜213aからは、それぞれ主電極端子121〜123の上端部が露出し、開口部214a〜217aからは、それぞれ補助電極端子124〜127の上端部が露出する。露出する各上端部が半導体モジュール1の外部接続端子となる。
図11は電極端子が取り付けられた状態の一例を示す図である。ここで、図11(A)は平面模式図、図11(B)は側面模式図である。尚、図11(A)及び図11(B)では複数のワイヤで並列接続する箇所についても太線ではなく他の接続箇所と同様の細線で表示している。
外装ケース200には、上記図6に示したものと同じものが用いられる。上記図6に示したような外装ケース200のケース本体部210が、主電極端子121,122及び補助電極端子124,125が取り付けられた回路組立体100の上に被せられる。回路組立体100の上に被せられたケース本体部210からは、その開口部211a,212aにそれぞれ主電極端子121,122の上端部が露出し、開口部214a,215aにそれぞれ補助電極端子124,125の上端部が露出する。露出する各上端部が半導体モジュール1の外部接続端子となる。
例えば、図13に示すように、同じ構成の2枚のDCB基板140を、一方をもう一方に対して180°回転させた向きで配置する場合において、X部のように、互いの第1主導体パターン143aを対向方向に広げるようにしてもよい。このような第1主導体パターン143aを設けることで、ワイヤボンディングを行うための領域が確保され、第1の例で述べたE1端子とC2端子のワイヤボンディングが容易に行え、且つ、第2の例で述べたC1端子とC2端子のワイヤボンディングが容易に行えるようになる。ワイヤボンディング以外にも、銅等の金属導体等を用いた種々の接続も行うことができる。
100 回路組立体
110 放熱ベース
120 電極端子
121,122,123 主電極端子
124,125,126,127 補助電極端子
121a,122a,123a,124a,125a,126a,127a 端子本体部
121b,122b,123b,124b,125b,126b,127b 脚部
130 半田層
140 DCB基板
140A 第1DCB基板
140B 第2DCB基板
141 絶縁基板
142,143 導体パターン
143a 第1主導体パターン
143b 第2主導体パターン
143c 第3主導体パターン
143d 補助導体パターン
150 チップ
151 IGBT
152 FWD
160 ワイヤ
200 外装ケース
210 ケース本体部
211a,212a,213a,214a,215a,216a,217a 開口部
220 ケース挿入部材
221,222,223 ナット
Claims (8)
- 放熱ベースと、
前記放熱ベース上に配設され、第1導体パターンを有する第1基板と、
前記放熱ベース上に配設され、第2導体パターンを有する第2基板と、
前記第1基板上に配設され、前記第1導体パターン上に第1コレクタ端子及び第1エミッタ端子を有する第1半導体素子と、
前記第2基板上に配設され、前記第2導体パターン上に第2コレクタ端子及び第2エミッタ端子を有する第2半導体素子と、
端子本体部と、前記端子本体部から続く2つの脚部とを有し、前記第1エミッタ端子と前記第2コレクタ端子とが結線された第1の場合は、前記脚部が、前記第1コレクタ端子と前記第2エミッタ端子と前記第2コレクタ端子とにそれぞれ配置され、前記第1コレクタ端子と前記第2コレクタ端子とが結線され且つ前記第1エミッタ端子と前記第2エミッタ端子とが結線された第2の場合は、前記脚部が、前記第1コレクタ端子と前記第2エミッタ端子とにそれぞれ配置され、一列に配列された複数の電極端子と、
前記第1の場合と前記第2の場合のいずれにおいても、配置された前記電極端子の前記端子本体部の上端部がそれぞれ露出するように設けられた複数の開口部を有する本体部を備える、前記放熱ベース上を覆う共通の外装ケースと、
を含み、
前記第1導体パターンは、前記第1コレクタ端子として用いられる第1パターンと、前記第1エミッタ端子として用いられ、前記第1パターンの外側であって外周部に位置する第2パターンとを含み、
前記第2導体パターンは、前記第2コレクタ端子として用いられる第3パターンと、前記第2エミッタ端子として用いられ、前記第3パターンの外側であって外周部に位置し、前記第2パターンと隣接する第4パターンとを含み、
前記第1の場合は前記第2パターンと前記第3パターンとがワイヤ接続され、
前記第2の場合は前記第1パターンと前記第3パターンとがワイヤ接続され且つ前記第2パターンと前記第4パターンとがワイヤ接続される、
ことを特徴とする半導体装置。 - 前記外装ケースは、
前記本体部に挿入され、前記第2コレクタ端子に前記電極端子の前記脚部が配置されない場合は前記開口部のうち前記端子本体部の上端部を露出しない開口部を閉塞する挿入部材と、
を含むことを特徴とする請求項1記載の半導体装置。 - 前記第1の場合は前記第1エミッタ端子と前記第2エミッタ端子とにそれぞれ電気的に接続され、前記第2の場合は前記第1エミッタ端子に電気的に接続される補助電極端子を含み、
接続された前記補助電極端子の一部が前記外装ケースからそれぞれ露出する、
ことを特徴とする請求項1記載の半導体装置。 - 前記第1半導体素子は、前記第1導体パターン上に第1ゲート端子を有し、
前記第2半導体素子は、前記第2導体パターン上に第2ゲート端子を有し、
前記第2の場合には、前記第1ゲート端子と前記第2ゲート端子とが結線され、前記第1ゲート端子と前記第2ゲート端子とに電気的に接続されて前記外装ケースから一部が露出するゲート電極端子が設けられる、
ことを特徴とする請求項1記載の半導体装置。 - 放熱ベース上に、第1導体パターンを有する第1基板を配設する工程と、
前記放熱ベース上に、第2導体パターンを有する第2基板を配設する工程と、
前記第1基板上に、前記第1導体パターン上に第1エミッタ端子及び第1コレクタ端子を有する第1半導体素子を配設する工程と、
前記第2基板上に、前記第2導体パターン上に第2エミッタ端子及び第2コレクタ端子を有する第2半導体素子を配設する工程と、
前記第1エミッタ端子と前記第2コレクタ端子とを結線する、又は、前記第1コレクタ端子と前記第2コレクタ端子とを結線し且つ前記第1エミッタ端子と前記第2エミッタ端子とを結線する工程と、
端子本体部と、前記端子本体部から続く2つの脚部とを有し、一列に配列された複数の電極端子の前記脚部を、前記第1エミッタ端子と前記第2コレクタ端子とが結線された第1の場合は前記第1コレクタ端子と前記第2エミッタ端子と前記第2コレクタ端子とにそれぞれ配置し、前記第1コレクタ端子と前記第2コレクタ端子とが結線され且つ前記第1エミッタ端子と前記第2エミッタ端子とが結線された第2の場合は、前記脚部を、前記第1コレクタ端子と前記第2エミッタ端子とにそれぞれ配置する工程と、
前記第1の場合と前記第2の場合のいずれにおいても、配置された前記電極端子の前記端子本体部の上端部がそれぞれ露出するように設けられた複数の開口部を有する本体部を備える、前記放熱ベース上を共通の外装ケースで覆う工程と、
を含み、
前記第1導体パターンは、前記第1コレクタ端子として用いられる第1パターンと、前記第1エミッタ端子として用いられ、前記第1パターンの外側であって外周部に位置する第2パターンとを含み、
前記第2導体パターンは、前記第2コレクタ端子として用いられる第3パターンと、前記第2エミッタ端子として用いられ、前記第3パターンの外側であって外周部に位置し、前記第2パターンと隣接する第4パターンとを含み、
前記結線する工程では、前記第1の場合は前記第2パターンと前記第3パターンとをワイヤ接続し、前記第2の場合は前記第1パターンと前記第3パターンとをワイヤ接続し且つ前記第2パターンと前記第4パターンとをワイヤ接続する、
ことを特徴とする半導体装置の製造方法。 - 前記外装ケースは、
前記本体部に挿入され、前記第2コレクタ端子に前記電極端子の前記脚部が配置されない場合は前記開口部のうち前記端子本体部の上端部を露出しない開口部を閉塞する挿入部材と、
を含み、
前記放熱ベース上を前記外装ケースで覆う工程は、
前記電極端子の前記脚部の配置後、前記放熱ベース上に前記本体部を被せる工程と、
前記本体部に前記挿入部材を挿入する工程と、
を含むことを特徴とする請求項5記載の半導体装置の製造方法。 - 補助電極端子を、前記第1の場合は前記第1エミッタ端子と前記第2エミッタ端子とにそれぞれ電気的に接続し、前記第2の場合は前記第1エミッタ端子に電気的に接続する工程を含み、
前記放熱ベース上を前記外装ケースで覆う工程では、接続された前記補助電極端子の一部をそれぞれ露出させて前記放熱ベース上を前記外装ケースで覆う、
ことを特徴とする請求項5記載の半導体装置の製造方法。 - 前記第1半導体素子は、前記第1導体パターン上に第1ゲート端子を有し、
前記第2半導体素子は、前記第2導体パターン上に第2ゲート端子を有し、
前記第2の場合に、
前記第1ゲート端子と前記第2ゲート端子とを結線する工程と、
前記第1ゲート端子と前記第2ゲート端子とに電気的に接続されたゲート電極端子を配設する工程と、
を含み、
前記放熱ベース上を前記外装ケースで覆う工程では、接続された前記ゲート電極端子の一部を露出させて前記放熱ベース上を前記外装ケースで覆う、
ことを特徴とする請求項5記載の半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011216512 | 2011-09-30 | ||
JP2011216512 | 2011-09-30 | ||
PCT/JP2012/073582 WO2013047231A1 (ja) | 2011-09-30 | 2012-09-14 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013047231A1 JPWO2013047231A1 (ja) | 2015-03-26 |
JP6065839B2 true JP6065839B2 (ja) | 2017-01-25 |
Family
ID=47995264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013536169A Active JP6065839B2 (ja) | 2011-09-30 | 2012-09-14 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9129960B2 (ja) |
EP (1) | EP2765601B1 (ja) |
JP (1) | JP6065839B2 (ja) |
CN (1) | CN103858228B (ja) |
WO (1) | WO2013047231A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102173659B1 (ko) * | 2014-03-10 | 2020-11-04 | 삼성디스플레이 주식회사 | 표시 장치 |
US10483176B2 (en) * | 2015-12-04 | 2019-11-19 | Mitsubishi Electric Corporation | Semiconductor module |
EP3832716B1 (en) * | 2019-12-02 | 2022-07-06 | STMicroelectronics S.r.l. | An assortment of substrates for semiconductor circuits, corresponding assortment of devices and method |
EP3945572A1 (de) * | 2020-07-30 | 2022-02-02 | Siemens Aktiengesellschaft | Leistungshalbleitermodul und herstellungsverfahren für ein leistungshalbleitermodul |
EP4243070A1 (en) * | 2022-03-11 | 2023-09-13 | Hitachi Energy Switzerland AG | Power module and method for manufacturing a power module |
WO2023190180A1 (ja) * | 2022-03-30 | 2023-10-05 | ローム株式会社 | 半導体装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2973799B2 (ja) * | 1993-04-23 | 1999-11-08 | 富士電機株式会社 | パワートランジスタモジュール |
DE19522173C1 (de) * | 1995-06-19 | 1996-10-17 | Eupec Gmbh & Co Kg | Leistungs-Halbleitermodul |
EP0828341B1 (en) * | 1996-09-06 | 2003-12-03 | Hitachi, Ltd. | Modular type power semiconductor apparatus |
JP3831593B2 (ja) * | 2000-09-21 | 2006-10-11 | 三洋電機株式会社 | マルチチップモジュール |
JP4040838B2 (ja) * | 2000-12-18 | 2008-01-30 | 三菱電機株式会社 | 電力用半導体装置 |
JP2002246515A (ja) * | 2001-02-20 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置 |
JP4262453B2 (ja) * | 2002-07-15 | 2009-05-13 | 三菱電機株式会社 | 電力半導体装置 |
JP4039258B2 (ja) * | 2003-01-31 | 2008-01-30 | 富士電機デバイステクノロジー株式会社 | 電力用半導体装置 |
JP3852698B2 (ja) | 2003-04-10 | 2006-12-06 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
JP4489485B2 (ja) * | 2004-03-31 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4613077B2 (ja) * | 2005-02-28 | 2011-01-12 | 株式会社オクテック | 半導体装置、電極用部材および電極用部材の製造方法 |
DE102005039278A1 (de) * | 2005-08-19 | 2007-02-22 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Leitungselement |
JP4489001B2 (ja) * | 2005-10-21 | 2010-06-23 | 日立オートモティブシステムズ株式会社 | パワーモジュール,電力変換装置及び車載用電機システム |
JP4884830B2 (ja) * | 2006-05-11 | 2012-02-29 | 三菱電機株式会社 | 半導体装置 |
JP2008091809A (ja) * | 2006-10-05 | 2008-04-17 | Mitsubishi Electric Corp | 半導体モジュール |
US8089150B2 (en) * | 2006-11-14 | 2012-01-03 | Rinehart Lawrence E | Structurally robust power switching assembly |
JP4353976B2 (ja) * | 2006-12-22 | 2009-10-28 | Necエレクトロニクス株式会社 | システムインパッケージ |
US7944042B2 (en) | 2007-03-08 | 2011-05-17 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device and method of manufacturing same |
JP4985116B2 (ja) * | 2007-03-08 | 2012-07-25 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5090063B2 (ja) * | 2007-05-28 | 2012-12-05 | 日本インター株式会社 | パワー半導体モジュール |
JP5176507B2 (ja) * | 2007-12-04 | 2013-04-03 | 富士電機株式会社 | 半導体装置 |
JP2010086977A (ja) * | 2008-09-29 | 2010-04-15 | Toshiba Corp | パワーモジュール |
JP5232698B2 (ja) * | 2009-03-23 | 2013-07-10 | スタンレー電気株式会社 | 多面付け基板および半導体発光装置の製造方法。 |
US9147637B2 (en) * | 2011-12-23 | 2015-09-29 | Infineon Technologies Ag | Module including a discrete device mounted on a DCB substrate |
WO2013145619A1 (ja) * | 2012-03-28 | 2013-10-03 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2012
- 2012-09-14 CN CN201280047543.8A patent/CN103858228B/zh active Active
- 2012-09-14 WO PCT/JP2012/073582 patent/WO2013047231A1/ja active Application Filing
- 2012-09-14 JP JP2013536169A patent/JP6065839B2/ja active Active
- 2012-09-14 EP EP12835830.6A patent/EP2765601B1/en active Active
-
2014
- 2014-03-20 US US14/220,318 patent/US9129960B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2013047231A1 (ja) | 2015-03-26 |
US9129960B2 (en) | 2015-09-08 |
EP2765601B1 (en) | 2020-05-06 |
WO2013047231A1 (ja) | 2013-04-04 |
US20140231982A1 (en) | 2014-08-21 |
CN103858228B (zh) | 2016-11-09 |
CN103858228A (zh) | 2014-06-11 |
EP2765601A4 (en) | 2015-07-01 |
EP2765601A1 (en) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6065839B2 (ja) | 半導体装置及びその製造方法 | |
US20160035646A1 (en) | Semiconductor device, method for assembling semiconductor device, semiconductor device component, and unit module | |
EP3288075B1 (en) | Power semiconductor module | |
JP5678884B2 (ja) | 電力変換装置 | |
US9973104B2 (en) | Power module | |
KR20130115456A (ko) | 반도체 패키지, 반도체 모듈, 및 그 실장 구조 | |
WO2014045842A1 (ja) | 半導体装置 | |
CN110914975B (zh) | 功率半导体模块 | |
US10083935B2 (en) | Semiconductor device and a manufacturing method of the semiconductor device | |
KR101216896B1 (ko) | 파워 모듈 | |
JP5477157B2 (ja) | 半導体装置 | |
JP5429413B2 (ja) | 半導体装置 | |
JP5619232B2 (ja) | 半導体装置および電極用部材の製造方法 | |
JP5177174B2 (ja) | 半導体装置 | |
JP2013008748A (ja) | 半導体装置 | |
JP7118204B1 (ja) | 半導体装置 | |
US10964630B2 (en) | Semiconductor device having a conductor plate and semiconductor elements | |
KR101626534B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US10199365B2 (en) | Semiconductor module | |
CN114050134B (zh) | 半导体电路 | |
JP2019067950A (ja) | 半導体装置の製造方法 | |
JP7005469B2 (ja) | 半導体装置 | |
JP2024045899A (ja) | サージ抑制装置 | |
CN115425071A (zh) | 半导体电路和半导体电路的制造方法 | |
CN116525603A (zh) | 一种三相全桥电路的功率封装模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6065839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |