JP7005469B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7005469B2
JP7005469B2 JP2018209421A JP2018209421A JP7005469B2 JP 7005469 B2 JP7005469 B2 JP 7005469B2 JP 2018209421 A JP2018209421 A JP 2018209421A JP 2018209421 A JP2018209421 A JP 2018209421A JP 7005469 B2 JP7005469 B2 JP 7005469B2
Authority
JP
Japan
Prior art keywords
case
local
electrode
notch
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018209421A
Other languages
English (en)
Other versions
JP2020077725A5 (ja
JP2020077725A (ja
Inventor
真理子 大原
正剛 原田
章 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018209421A priority Critical patent/JP7005469B2/ja
Priority to US16/522,602 priority patent/US11694938B2/en
Priority to DE102019216275.4A priority patent/DE102019216275B4/de
Priority to CN201911059758.1A priority patent/CN111162049B/zh
Publication of JP2020077725A publication Critical patent/JP2020077725A/ja
Publication of JP2020077725A5 publication Critical patent/JP2020077725A5/ja
Application granted granted Critical
Publication of JP7005469B2 publication Critical patent/JP7005469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、電極が固定されているケースを備える半導体装置に関する。
パワーモジュール等の半導体装置では、ケースに、端子としての電極が固定されている。なお、ケース内には、封止材としてのゲルが充填されている。また、ケースは、金属で構成された放熱板に接着されている。
一般的に、ケースはプラスチック等の樹脂で構成されている。そのため、電極（端子）と樹脂（ケース）との密着性は低い。これにより、電極と樹脂（ケース）との間に、気泡が存在する場合がある。気泡が存在する場合、様々な不具合が発生する。以下においては、電極とケース（樹脂）との間に気泡が存在する状況を、「気泡存在状況」ともいう。
特許文献１では、気泡の存在に伴う、絶縁耐圧に関する不具合の発生を抑制するための構成（以下、「関連構成Ａ」ともいう）が開示されている。関連構成Ａでは、放熱板上に絶縁基板が積層される。絶縁基板に固着されている外部導出端子は、水平部および垂直部を有する。水平部は、はんだにより、絶縁基板の上面に固着される。なお、絶縁ケース内に封止樹脂が充填されることにより、当該封止樹脂により、絶縁基板、及び、外部導出端子の下部が封止される。
また、関連構成Ａでは、外部導出端子のうち、水平部と垂直部との間に傾斜部が設けられる。傾斜部には、貫通孔が設けられている。貫通孔の存在により、ケース内に封止樹脂が充填される際に発生する気泡が残らず、空隙部が形成されることが抑制される。これにより、絶縁耐圧が向上するという効果が得られる。
実開平６－０６２５５０号公報
樹脂で構成されているケースに電極が固定されている前述の構成では、気泡存在状況が発生する場合がある。電極とケースとの間に気泡が存在する気泡存在状況では、高温環境下において当該気泡が膨張した場合、種々の不具合が生じるという問題がある。当該不具合は、例えば、絶縁性が低下するという不具合である。関連構成Ａでは、この問題を解決できない。
本発明は、このような問題を解決するためになされたものであり、電極とケースとの間に気泡が存在する状況を解消しやすい半導体装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体装置は、封止材が充填されている領域を囲むケースを備える。前記ケースは、樹脂で構成されており、前記ケースには、電極が固定されており、前記電極は、前記領域に接触する、当該電極の一部である局部を有し、前記封止材が前記局部を少なくとも覆うように、当該封止材は設けられており、前記局部には、前記ケースを構成する前記樹脂の一部を前記領域に露出させる切り欠きが設けられており、前記切り欠きは、前記局部と前記ケースとの境界まで延在しており、前記切り欠きのうち、前記境界に近い部分程、当該部分の断面積が大きくなるように、当該切り欠きは構成されている。
本発明によれば、半導体装置は、封止材が充填されている領域を囲むケースを備える。前記ケースは、樹脂で構成されている。前記ケースには、電極が固定されている。電極の一部である局部には、前記ケースを構成する前記樹脂の一部を前記領域に露出させる切り欠きが設けられている。
これにより、電極（局部）と、ケース（樹脂）との間に気泡が存在する状況においても、切り欠きの存在により、当該状況が解消されやすくなる。したがって、電極とケースとの間に気泡が存在する状況を解消しやすい半導体装置を提供することができる。
実施の形態１に係る半導体装置の断面図である。 図１における、電極の局部の周辺の構成を示す平面図である。 図２のＡ１－Ａ２線に沿った、半導体装置の断面図である。 変形例１の構成における、電極の局部の周辺の構成を示す平面図である。 変形例２に係る構成を有する半導体装置の電極の局部の周辺の構成を示す平面図である。 図５のＣ１－Ｃ２線に沿った、半導体装置の断面図である。 変形例３に係る構成を有する半導体装置の電極の局部の周辺の断面図である。
以下、図面を参照しつつ、実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、装置の構成、各種条件等により適宜変更されてもよい。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、たとえば、家電用、産業用、自動車用、電車用等のパワーモジュールである。
図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（－Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（－Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（－Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
図２は、図１における、後述の電極Ｅ１の局部Ｅ１ｘの周辺の構成を示す平面図である。なお、図２では、構成を分かりやすくするために、後述の封止材４は示していない。図３は、図２のＡ１－Ａ２線に沿った、半導体装置１００の断面図である。なお、図３には、構成を分かりやすくするために、後述のワイヤＷ１等も示している。また、図３は、図１における、後述の局部Ｅ１ｘの周辺の構成を示す拡大図である。
図１、図２および図３を参照して、半導体装置１００は、ケースＣｓ１と、放熱板１１と、複数の電極Ｅ１と、複数の半導体素子Ｓ１と、基板１０と、複数のワイヤＷ１と、蓋Ｆ１とを備える。
ケースＣｓ１の形状は、例えば、筒状である。また、平面視（ＸＹ面）におけるケースＣｓ１の形状は、閉ループ状である。ケースＣｓ１は、内面Ｃｓ１ｅを有する。平面視（ＸＹ面）における内面Ｃｓ１ｅの形状は、閉ループ状である。ケースＣｓ１は、絶縁性を有する。ケースＣｓ１は、樹脂で構成されている。当該樹脂は、例えば、プラスチックである。
また、ケースＣｓ１には、各電極Ｅ１が固定されている。各電極Ｅ１は、長尺状の端子である。各電極Ｅ１は、先端Ｅ１ｅを有する。ケースＣｓ１は、接着剤１２を介して、放熱板１１に接着されている。放熱板１１は、金属（例えば、銅）で構成されている。
ケースＣｓ１は、開口としての領域Ｒｇ１を有する。すなわち、ケースＣｓ１は、領域Ｒｇ１を囲む。また、ケースＣｓ１の内面Ｃｓ１ｅは、領域Ｒｇ１の下部を囲む。領域Ｒｇ１には、封止材４が充填されている。封止材４は、例えば、ゲルである。なお、放熱板１１は、封止材４が充填されている領域Ｒｇ１の下面に接触する（図１参照）。蓋Ｆ１は、開口としての領域Ｒｇ１をふさぐように、ケースＣｓ１に取り付けられる。
また、各電極Ｅ１は、局部Ｅ１ｘを有する。局部Ｅ１ｘは、電極Ｅ１の一部である。局部Ｅ１ｘの形状は、長尺状である。局部Ｅ１ｘは、平面視（ＸＹ面）における、ケースＣｓ１の中央部に向かって、延在している。以下においては、局部Ｅ１ｘが延在している方向を、「特定方向」ともいう。例えば、図１および図２における特定方向は、Ｘ軸方向である。
また、局部Ｅ１ｘは、領域Ｒｇ１（封止材４）に接触する。局部Ｅ１ｘは、表面Ｅ１ｓを有する。すなわち、表面Ｅ１ｓは、領域Ｒｇ１（封止材４）に接触する。また、局部Ｅ１ｘは、先端Ｅ１ｅを有する。また、局部Ｅ１ｘは、突出部Ｘ１を有する。なお、突出部Ｘ１の先端は、先端Ｅ１ｅである。また、各電極Ｅ１の別の一部は、ケースＣｓ１の内部に存在する。
なお、封止材４が局部Ｅ１ｘを少なくとも覆うように、当該封止材４は設けられている。
基板１０は、絶縁性を有する。基板１０は、封止材４が充填されている領域Ｒｇ１に存在する。基板１０は、接合材８を介して、放熱板１１に接続されている。接合材８は、例えば、はんだである。
基板１０は、絶縁部材５と、複数の導電部６と，導電部７とを含む。導電部６，７の各々は、例えば、銅で構成される。絶縁部材５は、例えば、セラミックで構成される。絶縁部材５は、表面５ａおよび裏面５ｂを有する。絶縁部材５の裏面５ｂには、導電部７が接合されている。導電部７は、接合材８を介して、放熱板１１に接合されている。
絶縁部材５の表面５ａには、複数の導電部６が接合されている。なお、図１では、２つの導電部６が示されているが、絶縁部材５の表面５ａに設けられる導電部６の数は、１または３以上であってもよい。以下においては、２つの導電部６を、それぞれ、導電部６ａおよび導電部６ｂともいう。
各半導体素子Ｓ１は、例えば、電力用半導体素子等の半導体チップである。当該電力用半導体素子は、例えば、スイッチング素子、ダイオード等である。各半導体素子Ｓ１の上面には、表面電極（図示せず）が設けられている。各半導体素子Ｓ１の下面には、裏面電極（図示せず）が設けられている。
各半導体素子Ｓ１は、基板１０に実装されている。具体的には、各半導体素子Ｓ１の裏面電極は、接合材９を介して、導電部６ａに電気的に接続されている。接合材９は、例えば、はんだである。
なお、導電部６ａに接合される半導体素子Ｓ１の数は、２に限定されない。導電部６ａに接合される半導体素子Ｓ１の数は、１または３以上であってもよい。
各電極Ｅ１は、半導体素子Ｓ１または基板１０と電気的に接続されている。具体的には、各電極Ｅ１の局部Ｅ１ｘは、ワイヤＷ１を介して、半導体素子Ｓ１の表面電極（図示せず）、または、基板１０の導電部６（導電部６ａまたは導電部６ｂ）に接続されている。なお、図３は、電極Ｅ１が、基板１０と電気的に接続されている構成を示す。具体的には、図３は、電極Ｅ１の局部Ｅ１ｘが、ワイヤＷ１を介して、基板１０の導電部６（導電部６ｂ）に接続されている構成を示す。
各ワイヤＷ１は、金属で構成されている。各ワイヤＷ１は、端Ｗ１ａ，Ｗ１ｂを有する。各ワイヤＷ１の端Ｗ１ａは、局部Ｅ１ｘの表面Ｅ１ｓに接続されている。すなわち、表面Ｅ１ｓは、ワイヤＷ１が接続されているワイヤボンド面である。また、各ワイヤＷ１の端Ｗ１ｂは、半導体素子Ｓ１の表面電極、または、基板１０の導電部６（導電部６ａまたは導電部６ｂ）に接続されている。
以下においては、局部Ｅ１ｘの表面Ｅ１ｓのうち、ワイヤＷ１の端Ｗ１ａが接続されている位置を、「ワイヤボンド点」ともいう。
次に、本実施の形態の特徴的な構成（以下、「構成Ｃｔ１」ともいう）について説明する。なお、以下の説明では、一例として、複数の電極Ｅ１に含まれる１つの電極Ｅ１について説明する。当該１つの電極Ｅ１は、図１に示される２つの電極Ｅ１のうち、右側の電極Ｅ１である。
図２および図３を参照して、電極Ｅ１の局部Ｅ１ｘには、切り欠きＶ１が設けられている。また、切り欠きＶ１は、局部Ｅ１ｘの表面Ｅ１ｓに設けられている。なお、図２では、局部Ｅ１ｘに設けられている切り欠きＶ１の数が２である構成が示されている。なお、局部Ｅ１ｘに設けられている切り欠きＶ１の数は、１であってもよい。
以下においては、電極Ｅ１の局部Ｅ１ｘとケースＣｓ１との境界を、「境界Ｂ１」ともいう（図３参照）。切り欠きＶ１は、境界Ｂ１まで延在している。切り欠きＶ１は、ケースＣｓ１を構成する樹脂の一部を領域Ｒｇ１に露出させる。
また、特定方向（Ｘ軸方向）において、切り欠きＶ１は、端Ｗ１ａ（ワイヤボンド点）よりも、ケースＣｓ１の中央部に近い。具体的には、特定方向（Ｘ軸方向）において、端Ｗ１ｂは端Ｗ１ａよりも、ケースＣｓ１の中央部に近い。特定方向（Ｘ軸方向）において、切り欠きＶ１は、端Ｗ１ａ（ワイヤボンド点）と端Ｗ１ｂとの間に存在する。
（まとめ）
以上説明したように、本実施の形態によれば、半導体装置１００は、封止材４が充填されている領域Ｒｇ１を囲むケースＣｓ１を備える。ケースＣｓ１は、樹脂で構成されている。ケースＣｓ１には、電極Ｅ１が固定されている。電極Ｅ１の一部である局部Ｅ１ｘには、ケースＣｓ１を構成する樹脂の一部を領域Ｒｇ１に露出させる切り欠きＶ１が設けられている。
これにより、電極（局部）と、ケース（樹脂）との間に気泡が存在する状況においても、切り欠きＶ１の存在により、当該状況が解消されやすくなる。したがって、電極とケースとの間に気泡が存在する状況を解消しやすい半導体装置を提供することができる。
以下においては、境界Ｂ１のうち、切り欠きＶ１の端に相当する位置を、「位置Ｐ１」ともいう（図２および図３参照）。また、以下においては、電極Ｅ１の局部Ｅ１ｘとケースＣｓ１（樹脂）との間（境界Ｂ１）に気泡が存在する状況を、「気泡存在状況」ともいう。また、以下においては、ケースＣｓ１の内面Ｃｓ１ｅと封止材４との境界を、「境界Ｂ２」ともいう（図３参照）。また、以下においては、高温環境下に半導体装置１００が存在する状況を、「高温状況」ともいう。
また、本実施の形態によれば、電極Ｅ１の局部Ｅ１ｘには、切り欠きＶ１が設けられている（図２および図３参照）。また、切り欠きＶ１は、局部Ｅ１ｘの表面Ｅ１ｓに設けられている。また、切り欠きＶ１は、境界Ｂ１まで延在している。
これにより、気泡存在状況においても、例えば、気泡は、図３の位置Ｐ１から、切り欠きＶ１を介して、局部Ｅ１ｘの表面Ｅ１ｓ（ワイヤボンド面）側へ移動することができる。そのため、気泡存在状況および高温状況でも、気泡が膨張して、当該気泡が境界Ｂ２まで移動することを抑制することができる。
また、本実施の形態によれば、特定方向（Ｘ軸方向）において、切り欠きＶ１は、端Ｗ１ａ（ワイヤボンド点）よりも、ケースＣｓ１の中央部に近い。すなわち、図３において、切り欠きＶ１は、突出部Ｘ１よりも、位置Ｐ１に近い。そのため、気泡存在状況および高温状況でも、気泡が膨張して、当該気泡が境界Ｂ２まで移動することを抑制することができる。
したがって、気泡が境界Ｂ２まで広がらない。そのため、電極Ｅ１（局部Ｅ１ｘ）と放熱板１１との間における絶縁性を確保できるという効果が得られる。
なお、構成Ｃｔ１を有さない従来の半導体装置では、気泡存在状況および高温状況において、例えば、気泡が膨張することにより、電極と放熱板との間における絶縁性が低下するという問題がある。
そこで、本実施の形態の半導体装置１００は、上記の効果を奏するための構成を有する。そのため、本実施の形態の半導体装置１００により、上記の問題を解決することができる。
なお、本実施の形態のケースＣｓ１は、成形後のケースに各電極が嵌め込まれて、当該各電極が固定された構造（いわゆる、アウトサートケース構造）のケースであっても良い。また、本実施の形態のケースＣｓ１は、インサート成型によりケースと各電極が一体的に固定された構造（いわゆる、インサートケース構造）のケースであっても良い。
アウトサートケース構造では、電極とケース間の隙間が広いため、電極とケース間に気泡が発生しやすい。インサートケース構造では、電極とケース間の隙間が狭く、気泡が膨張した際に、当該気泡が境界Ｂ２まで移動しやすい傾向がある。そのため、ケースＣｓ１の構造が、アウトサートケース構造およびインサートケース構造のいずれであっても、本実施の形態の構成は有効である。
＜変形例１＞
以下においては、本変形例の構成を「構成Ｃｔｍ１」ともいう。構成Ｃｔｍ１は、電極Ｅ１の局部Ｅ１ｘに複数の切り欠きＶ１を設けた構成である。また、構成Ｃｔｍ１は、切り欠きＶ１の数を、構成Ｃｔ１よりも増やした構成である。構成Ｃｔｍ１は、構成Ｃｔ１に適用される。
図４は、変形例１の構成Ｃｔｍ１における、電極Ｅ１の局部Ｅ１ｘの周辺の構成を示す平面図である。なお、図４のＢ１－Ｂ２線に沿った、半導体装置１００の断面図は、図３である。前述したように、図３には、構成を分かりやすくするために、ワイヤＷ１等も示している。
図４を参照して、電極Ｅ１の局部Ｅ１ｘには、複数の切り欠きＶ１が設けられている。平面視（ＸＹ面）における各切り欠きＶ１の形状は、円である。なお、平面視（ＸＹ面）における各切り欠きＶ１の形状は、円以外の形状（例えば、矩形）であってもよい。
構成Ｃｔｍ１における各切り欠きＶ１は、ケースＣｓ１を構成する樹脂の一部を領域Ｒｇ１に露出させる。また、構成Ｃｔｍ１における切り欠きＶ１は、図３のように、境界Ｂ１まで延在している。
（まとめ）
以上説明したように、本変形例の構成Ｃｔｍ１によれば、電極Ｅ１の局部Ｅ１ｘには、複数の切り欠きＶ１が設けられている。また、構成Ｃｔｍ１では、局部Ｅ１ｘに設けられる切り欠きＶ１の数は、構成Ｃｔ１よりも多い。
そのため、気泡存在状況においても、気泡が、図３の位置Ｐ１から、各切り欠きＶ１を介して、局部Ｅ１ｘの表面Ｅ１ｓ（ワイヤボンド面）側へさらに容易に移動することができる。したがって、気泡が境界Ｂ２まで広がらない。そのため、電極Ｅ１（局部Ｅ１ｘ）と放熱板１１との間における絶縁性を十分に確保できる。
なお、電極Ｅ１の局部Ｅ１ｘに設けられる切り欠きＶ１の数は、４以上であってもよい。
＜変形例２＞
以下においては、本変形例の構成を「構成Ｃｔｍ２」ともいう。構成Ｃｔｍ２は、切り欠きＶ１が、電極Ｅ１の先端Ｅ１ｅまで延在している構成である。構成Ｃｔｍ２は、構成Ｃｔ１および構成Ｃｔｍ１の全てまたは一部に適用される。
一例として、構成Ｃｔｍ２が適用された構成Ｃｔ１（以下、「構成Ｃｔ１ｍ２」ともいう）を、以下に示す。構成Ｃｔ１ｍ２は、図２の構成に、構成Ｃｔｍ２が適用されたものである。
図５は、変形例２に係る構成Ｃｔ１ｍ２を有する半導体装置１００の電極Ｅ１の局部Ｅ１ｘの周辺の構成を示す平面図である。図６は、図５のＣ１－Ｃ２線に沿った、半導体装置１００の断面図である。なお、図６には、構成を分かりやすくするために、ワイヤＷ１等も示している。また、構成を分かりやすくするために、図６では、図５の局部Ｅ１ｘのうち、Ｘ軸方向において最も長い部分の範囲を、局部Ｅ１ｘの範囲として示している。
図５を参照して、構成Ｃｔｍ２では、電極Ｅ１の局部Ｅ１ｘに設けられた切り欠きＶ１は、電極Ｅ１の先端Ｅ１ｅまで延在している。
（まとめ）
以上説明したように、本変形例によれば、切り欠きＶ１は、電極Ｅ１の先端Ｅ１ｅまで延在している。そのため、気泡存在状況においても、気泡が、図６の位置Ｐ１から、切り欠きＶ１を介して、局部Ｅ１ｘの表面Ｅ１ｓ（ワイヤボンド面）側へさらに容易に移動することができる。したがって、気泡が境界Ｂ２まで広がらない。そのため、電極Ｅ１（局部Ｅ１ｘ）と放熱板１１との間における絶縁性を十分に確保できる。
＜変形例３＞
以下においては、本変形例の構成を「構成Ｃｔｍ３」ともいう。構成Ｃｔｍ３は、切り欠きＶ１が特徴的な形状を有する構成である。構成Ｃｔｍ３は、構成Ｃｔ１、構成Ｃｔｍ１および構成Ｃｔｍ２の全てまたは一部に適用される。
一例として、構成Ｃｔｍ３が適用された構成Ｃｔ１（以下、「構成Ｃｔ１ｍ３」ともいう）を、以下に示す。構成Ｃｔ１ｍ３は、図３の構成に、構成Ｃｔｍ３が適用されたものである。
図７は、変形例３に係る構成Ｃｔ１ｍ３を有する半導体装置１００の電極Ｅ１の局部Ｅ１ｘの周辺の断面図である。また、図７は、構成Ｃｔｍ３が適用された切り欠きＶ１の形状を示す図でもある。以下においては、局部Ｅ１ｘのうち、切り欠きＶ１に接する面を、「内面Ｅ１ｓｖ」ともいう（図７参照）。
図７を参照して、構成Ｃｔ１ｍ３では、局部Ｅ１ｘの内面Ｅ１ｓｖは、だれ面としての曲面Ｃｒ１を有する。気泡存在状況において、気泡が、曲面Ｃｒ１に沿って、局部Ｅ１ｘの表面Ｅ１ｓ（ワイヤボンド面）側へ容易に移動できるように、曲面Ｃｒ１は構成される。曲面Ｃｒ１は、内面Ｅ１ｓｖの下部（一部）に相当する。
具体的には、構成Ｃｔ１ｍ３では、切り欠きＶ１のうち、境界Ｂ１に近い部分程、当該部分の断面積が大きくなるように、当該切り欠きＶ１は構成されている。
（まとめ）
以上説明したように、本変形例によれば、局部Ｅ１ｘのうち、切り欠きＶ１に接する内面Ｅ１ｓｖは、だれ面としての曲面Ｃｒ１を有する。具体的には、切り欠きＶ１のうち、境界Ｂ１に近い部分程、当該部分の断面積が大きくなるように、当該切り欠きＶ１は構成されている。そのため、気泡存在状況において、気泡が、図７の位置Ｐ１から、曲面Ｃｒ１に沿って、局部Ｅ１ｘの表面Ｅ１ｓ（ワイヤボンド面）側へさらに容易に移動することができる。
なお、本発明は、その発明の範囲内において、実施の形態、各変形例を自由に組み合わせたり、実施の形態、各変形例を適宜、変形、省略することが可能である。
４ 封止材、１０ 基板、１１ 放熱板、１００ 半導体装置、Ｃｓ１ ケース、Ｅ１ 電極、Ｅ１ｘ 局部、Ｓ１ 半導体素子、Ｖ１ 切り欠き、Ｗ１ ワイヤ。

Claims (6)

  1. 封止材が充填されている領域を囲むケースを備え、
    前記ケースは、樹脂で構成されており、
    前記ケースには、電極が固定されており、
    前記電極は、前記領域に接触する、当該電極の一部である局部を有し、
    前記封止材が前記局部を少なくとも覆うように、当該封止材は設けられており、
    前記局部には、前記ケースを構成する前記樹脂の一部を前記領域に露出させる切り欠きが設けられており、
    前記切り欠きは、前記局部と前記ケースとの境界まで延在しており、
    前記切り欠きのうち、前記境界に近い部分程、当該部分の断面積が大きくなるように、当該切り欠きは構成されている
    半導体装置。
  2. 前記局部には、前記切り欠きを含む複数の切り欠きが設けられている
    請求項１に記載の半導体装置。
  3. 前記局部の形状は、長尺状であり、
    前記局部は、前記電極の先端を有し、
    前記切り欠きは、前記電極の先端まで延在している
    請求項１または２に記載の半導体装置。
  4. 前記局部は、平面視における、前記ケースの中央部に向かって、延在しており、
    前記半導体装置は、第１端および第２端を有するワイヤを備え、
    前記ワイヤの前記第１端は、前記局部の表面に接続されており、
    前記局部が延在している方向である特定方向において、前記第２端は前記第１端よりも、前記ケースの中央部に近く
    前記特定方向において、前記切り欠きは、前記第１端と前記第２端との間に存在する
    請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記ケースは、前記封止材が充填されている前記領域の下面に接触する放熱板に接着されており、
    前記放熱板は、金属で構成されている
    請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記封止材が充填されている前記領域には、半導体素子が実装されている基板が存在し、
    前記基板は、前記放熱板に接続されており、
    前記電極は、前記半導体素子または前記基板と電気的に接続されている
    請求項５に記載の半導体装置。
JP2018209421A 2018-11-07 2018-11-07 半導体装置 Active JP7005469B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018209421A JP7005469B2 (ja) 2018-11-07 2018-11-07 半導体装置
US16/522,602 US11694938B2 (en) 2018-11-07 2019-07-25 Semiconductor device
DE102019216275.4A DE102019216275B4 (de) 2018-11-07 2019-10-23 Halbleitervorrichtung
CN201911059758.1A CN111162049B (zh) 2018-11-07 2019-11-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018209421A JP7005469B2 (ja) 2018-11-07 2018-11-07 半導体装置

Publications (3)

Publication Number Publication Date
JP2020077725A JP2020077725A (ja) 2020-05-21
JP2020077725A5 JP2020077725A5 (ja) 2021-01-14
JP7005469B2 true JP7005469B2 (ja) 2022-02-04

Family

ID=70458989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018209421A Active JP7005469B2 (ja) 2018-11-07 2018-11-07 半導体装置

Country Status (4)

Country Link
US (1) US11694938B2 (ja)
JP (1) JP7005469B2 (ja)
CN (1) CN111162049B (ja)
DE (1) DE102019216275B4 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349219A (ja) 1999-06-03 2000-12-15 Mitsubishi Electric Corp 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
JP2004214294A (ja) 2002-12-27 2004-07-29 Mitsubishi Electric Corp 電力用半導体モジュール
WO2018096656A1 (ja) 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2593867Y2 (ja) 1993-02-12 1999-04-19 日本インター株式会社 複合半導体装置
JP2842355B2 (ja) * 1996-02-01 1999-01-06 日本電気株式会社 パッケージ
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
EP1825524A4 (en) * 2004-12-16 2010-06-16 Seoul Semiconductor Co Ltd CONNECTION GRID COMPRISING A THERMAL DISSIPATOR SUPPORT RING, METHOD FOR MANUFACTURING LIGHT-EMITTING DIODE HOUSING USING THE SAME, AND LIGHT-EMITTING DIODE HOUSING MADE THEREBY
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
DE112017004495T5 (de) 2016-09-07 2019-07-04 Mitsubishi Electric Corporation Leistungshalbleitereinrichtung
JP2019012767A (ja) * 2017-06-30 2019-01-24 ルネサスエレクトロニクス株式会社 半導体モジュールの製造方法および半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349219A (ja) 1999-06-03 2000-12-15 Mitsubishi Electric Corp 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
JP2004214294A (ja) 2002-12-27 2004-07-29 Mitsubishi Electric Corp 電力用半導体モジュール
WO2018096656A1 (ja) 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置
US20190318971A1 (en) 2016-11-25 2019-10-17 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
US11694938B2 (en) 2023-07-04
DE102019216275B4 (de) 2024-05-08
CN111162049B (zh) 2023-09-26
US20200144146A1 (en) 2020-05-07
JP2020077725A (ja) 2020-05-21
DE102019216275A1 (de) 2020-05-07
CN111162049A (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
US8198712B2 (en) Hermetically sealed semiconductor device module
JP2016018866A (ja) パワーモジュール
JP2012175070A (ja) 半導体パッケージ
JP2012199436A (ja) 半導体装置及びその製造方法
US12100631B2 (en) Semiconductor device
JP6711098B2 (ja) 半導体装置の放熱構造
CN108155172B (zh) 集成电路封装
JP6065839B2 (ja) 半導体装置及びその製造方法
US20140347838A1 (en) Electronic device and manufacturing method of electronic device
JP5734216B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
US11315850B2 (en) Semiconductor device
CN110914975A (zh) 功率半导体模块
JP2007173703A (ja) 半導体装置
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
KR101216896B1 (ko) 파워 모듈
JP7005469B2 (ja) 半導体装置
JP6827402B2 (ja) 半導体装置
JP6769556B2 (ja) 半導体装置及び半導体モジュール
JP2021180260A (ja) 半導体装置
JP2017069351A (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
KR102418409B1 (ko) 방열 클립을 구비한 전력 반도체 장치
JP6887476B2 (ja) 半導体パワーモジュール
JP2018182131A (ja) 半導体装置および半導体装置の製造方法
WO2013157172A1 (ja) 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220105

R150 Certificate of patent or registration of utility model

Ref document number: 7005469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150