JP5734216B2 - 電力用半導体装置および電力用半導体装置の製造方法 - Google Patents

電力用半導体装置および電力用半導体装置の製造方法 Download PDF

Info

Publication number
JP5734216B2
JP5734216B2 JP2012019426A JP2012019426A JP5734216B2 JP 5734216 B2 JP5734216 B2 JP 5734216B2 JP 2012019426 A JP2012019426 A JP 2012019426A JP 2012019426 A JP2012019426 A JP 2012019426A JP 5734216 B2 JP5734216 B2 JP 5734216B2
Authority
JP
Japan
Prior art keywords
power semiconductor
circuit
circuit board
mold
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012019426A
Other languages
English (en)
Other versions
JP2013157578A (ja
Inventor
翔 熊田
翔 熊田
享 木村
享 木村
米田 裕
裕 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012019426A priority Critical patent/JP5734216B2/ja
Publication of JP2013157578A publication Critical patent/JP2013157578A/ja
Application granted granted Critical
Publication of JP5734216B2 publication Critical patent/JP5734216B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • H01L2224/376Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、封止体の主面から電極部材が露出する電力用半導体装置およびその製造方法に関する。
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力(パワー)の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。近年、とくに大電流を流すことができ、高温動作も可能なワイドバンドギャップ半導体材料である炭化珪素(SiC)がシリコン(Si)に代わる半導体材料として開発が進められている。一方、上述した幅広い用途に対応できるよう、複数の電力用半導体装置を配置して所望の回路を形成できる形態も求められている。
その場合、従来のように封止体の両側面から端子を取り出す形態(例えば、特許文献1〜3参照。)では、近接した半導体装置間の絶縁を確保するために、小型化が困難となる。そこで、封止体の主面に導体部材を露出させる半導体装置(例えば、特許文献4または5参照。)の構造を採用することが考えられる。
特開2002−270736号公報(段落0059、図1) 特開2002−033445号公報(段落0020〜0024、図1、図2) 特開2007−27261号公報(段落0008〜0011、図1〜図3) 特開2010−109000号公報(段落0017〜0023、図1a、図1b) 特開2002−110893号公報(段落0030〜0063、図1、図2)
しかしながら、両側面から端子を取り出す構成では、各端子は少なくとも封止体を形成するまでは、面方向に一体物として延在するリードフレーム内で連結されていた。そのため、リードフレームをトランスファーモールドにおける金型で挟み込むことで、金型内での半導体素子等の回路部材の位置を固定することができた。これに対し、単に主面から導体部材を露出させて両側面の端子をなくすように構成した場合、トランスファーモールドにおいて回路部材の金型内での位置を確実に固定することができない。そのため、形成した封止体内での回路部材の位置がばらつき、例えば、封止不良や導体部材の露出位置のずれによる接続不具合といった信頼性を低下させる原因となる可能性があった。
本発明は、上記のような課題を解決するためになされたもので、封止体の主面から電極部材が露出するとともに、信頼性の高い電力用半導体装置を得ることを目的とする。
本発明の電力用半導体装置は、板状の回路基板と、裏面が前記回路基板の回路面に接合された電力用半導体素子と、一端部が前記電力用半導体素子の表面の電極に接合された電極部材と、前記電力用半導体素子を含んで前記回路基板の回路面および側面をまとめて封止するともに、前記電極部材の他端部が前記回路面を覆う主面から露出するように形成された封止体と、絶縁性を有するとともに、前記封止体の側面に内側から接する内接部分と前記回路基板の側面および周縁部の上面との接触部分とを有するように前記封止体内に内包され、前記回路面の延在方向に位置決めする位置決め部材と、を備えたことを特徴とする。
本発明の電力用半導体装置の製造方法は、板状の回路基板の回路面への電力用半導体素子の接合、前記電力用半導体素子の表面の電極への電極部材の一端部の接合を含み、前記回路面に前記電力用半導体素子が実装された回路体を形成する工程と、前記回路体をモールド金型の下型に設置し、絶縁性を有するとともに、前記モールド金型の下型の側面に内側から接する内接部分と前記回路基板の側面および周縁部の上面との接触部分とを有するように前記モールド金型内に内包され、前記回路面の延在方向に位置決めする位置決め部材を用いて前記下型に対する前記回路体の位置決めを行う工程と、前記位置決め部材を用いた状態で前記モールド金型の上型を下ろし、前記モールド金型を型締めする工程と、前記型締めしたモールド金型内に樹脂を流し込み、前記回路基板の回路面および側面をまとめて封止するともに、前記電極部材の他端部が前記回路面を覆う主面から露出するように封止体を形成する工程と、を含むことを特徴とする。
本発明の電力用半導体装置によれば、封止体に内包される位置決め部材を用いたので、封止体の主面から電極部材が露出するとともに、信頼性の高い電力用半導体装置を得ることができる。
本発明の実施の形態1にかかる電力用半導体装置の構成を説明するための断面図と封止体に内包される位置決め部材の平面図である。 本発明の実施の形態1にかかる電力用半導体装置の製造方法を説明するための工程ごとの状態を示す側面図および金型内での断面図である。 本発明の実施の形態1にかかる電力用半導体装置の製造方法を説明するためのフローチャートである。 本発明の実施の形態1にかかる電力用半導体装置の典型的な構成を説明するための断面図である。 本発明の実施の形態1にかかる電力用半導体装置の応用例であるインバータ回路の回路図である。 本発明の実施の形態1の変形例および比較例にかかる電力用半導体装置の構成を説明するための回路体の側面図および電力用半導体装置の断面図である。 本発明の実施の形態2にかかる電力用半導体装置の製造方法を説明するための製造工程中の金型内での回路体の配置を示す平面図である。 本発明の実施の形態2にかかる電力用半導体装置の製造方法により製造した電力用半導体装置の断面図である。 本発明の実施の形態2にかかる電力用半導体装置の製造方法を説明するための工程ごとの状態を示す断面図である。 本発明の実施の形態2にかかる電力用半導体装置の製造方法を説明するためのフローチャートである。 本発明の実施の形態2に対する比較例の製造工程中の金型内での回路体の配置を示す平面図である。 本発明の実施の形態2の変形例にかかる電力用半導体装置の製造方法を説明するための工程ごとの状態を示す断面図である。 本発明の実施の形態2の変形例にかかる電力用半導体装置の製造方法を説明するための製造工程中の金型内での回路体の配置を示す平面図である。 本発明の実施の形態2の変形例にかかる電力用半導体装置の構成を説明するための側面図である。 本発明の実施の形態2の変形例に対する比較例の製造工程中の金型内での回路体の配置を示す平面図である。
実施の形態1.
図1〜図6は、本発明の実施の形態1にかかる電力用半導体装置およびその製造方法について説明するためのものであって、図1は電力用半導体装置の構成を説明するためのもので、図1(a)は電力用半導体装置の模式的な断面図、図1(b)は本発明の特徴である封止体に内包される位置決め部材を下側から見たときの平面図である。そして、図2は電力用半導体装置の製造方法を説明するためのもので、図2(a)〜(e)は、それぞれ工程ごとの状態を示す側面図および金型内での断面図である。また、図3は電力用半導体装置の製造方法を説明するためのフローチャートである。
さらに、図4は電力用半導体装置の典型的な構成として、インバータ回路を形成するための半導体スイッチを構成する電力用半導体装置の断面図であり、図5はその電力用半導体装置の応用例であるインバータ回路の回路図である。また、図6は本実施の形態の変形例および比較例にかかる電力用半導体装置の構成を説明するための図で、図6(a)は変形例にかかる回路体の側面図、(b)は比較例にかかる回路体の側面図、(c)は変形例にかかる電力用半導体装置の断面図である。
はじめに、本発明の実施の形態1にかかる電力用半導体装置の構成について説明する。
電力用半導体装置10は、図1(a)に示すように、矩形板状をした回路基板5の回路面5fに、板状の電力用半導体素子2の裏面電極を接合し、さらに電力用半導体素子2の表面電極に、電極部材3を接合し、回路基板5の回路面5fの裏面となる放熱面5rおよび電極部材3の露出面3seが露出するように全体を樹脂の封止体7で封止し、矩形板状に形成(パッケージ化)したものである。そして、特徴的な構成として、回路基板5には、封止体7に内包される位置決め部材6が被せられていることである。
電力用半導体素子2は、ワイドバンドギャップ半導体であるSiCからなり、厚み0.1〜0.2mm程度の矩形板状をなしており、例えば、スイッチング素子としてIGBT(Insulated Gate Bipolar Transistor)を用いた場合、裏面にはコレクタ電極が形成され、表面には主電力電極であるエミッタ電極と、制御電極であるゲート電極が形成されている。すなわち、裏面の電極であるコレクタ電極を銅の回路基板5の回路面5fの所定位置にはんだ4を介して接合し、表面の電極であるエミッタ電極には、電極部材3をはんだ4を介して接合している。ただし、ゲート電極等の制御に必要な回路部材については、簡略化するため図示を省略している。
電極部材3は、電力用半導体素子2の表面の電極と接合するための平坦な素子接合面3siを有する内部接合部3jcと、素子接合面3siと平行で逆向きの露出面3seを有する外部端子部3jeとが変形部3fを介して連なるように、1枚の銅板を折り曲げてU字状に形成したものである。つまり、電力用半導体素子2に接合された電極部材3は、内部接合部3jcから変形部3fがエミッタ電極に対して斜め上方向に伸びており、変形部3fの上端からは外部端子部3jeが折り返すようにエミッタ電極に対して平行に伸び、封止体7で封止される前までは、外部端子部3jeの先端は自由端となっている。
このような形態に構成したことにより、外部端子部3jeを内部接合部3jcに近づくように変位させると、外部端子部3jeは、自由端側が変形部3f側の部分よりも内部接合部3jcから離れる方向に傾く。そのため、露出面3seと素子接合面3si(まとめて接合面3s)間を平行な板で挟んで圧縮した場合、つまり放熱面5rと露出面3se間を平行な部材で挟んで圧縮すると、外部端子部3jeは傾くことなく、接合面3s間の平行を保ちながら放熱面5rと露出面3se間の間隔を変化させることができる。
一方、回路基板5に被せている位置決め部材6は、封止体7と同様に電気絶縁性であり、図1(a)および(b)に示すように、矩形の枠体部6fに、矩形の開口部6aを有する蓋部6cをはめたような構造をしている。そして、枠体部6fの内側の4側面には、それぞれ、厚み方向(z方向)に延びる蒲鉾形の突起6pmが形成されているとともに、外側の4側面にも、それぞれボウル形の突起6pdが形成されている。枠体部6fの内側面のそれぞれにおいて、突起6pmの先端を結んだ直線を組み合わせた矩形形状の寸法(縦Wiy×横Wix)は、回路基板5の回路面5fの寸法と同等または若干小さめに設定している。そのため4つの内側面のそれぞれの突起6pmの先端が回路基板5の4つの側面5sのいずれかと接することになる。一方、枠体部6fの外側の側面のそれぞれにおいて、突起6pdの先端を結んだ直線を組み合わせた矩形形状の寸法(縦Wey×横Wex)は、封止体7の主面7fの寸法と同等または若干大きめに設定している。そのため、4つの外側面のそれぞれの突起6pdの先端が、封止体7の4つの側面7sのそれぞれから部分的に露出あるいは側面7sに対して内接することになる。
つまり、電力用半導体装置10の面の回路面5fの延在方向における形状のうち、外側の突起6pdで回路基板5の形状を、内側の突起6pmで封止体7の外回りの形状を形成することができる。これにより、位置決め部材6は、後述する製造工程において、金型内における回路基板5の面内位置を固定する位置決め部材として機能することが可能となり、樹脂封止後には封止体7内に内包される。なお、内側の突起6pmと外側の突起6pdの枠体部6f内での位置は必ずしも一致させる必要はないが、図1に示すように、同じ位置の裏表に配置している場合、突起に力が加わった際に、枠体部6fを撓ませる方向に力がかかることがなく、好ましい。一方、内側の突起6pmと外側の突起6pdの枠体部6f内での位置をずらすように形成した場合、剛性の高い材料を使って位置決め部材6を形成した場合でも、枠体部6fを撓ませることで、位置決め部材6の回路基板5への装着や金型内への設置をスムーズにすることもできる。
さらに、蓋部6cの下側(回路面5fに対向する側)にも、先端が一平面内に並んだボウル形の突起6pvが形成されている。そのため、突起6pvが回路面5fに当たるように位置決め部材6を回路基板5に被せることで、位置決め部材6の電力用半導体装置10の面に垂直な方向における位置が固定されるとともに、回路基板5に対する平行を維持することが可能となる。
そして、開口部6aの大きさは、回路面5fの電力用半導体素子2が接合されている領域、および図示しないゲート電極やその他の回路部材が接合されている領域よりも広くなるように設定されており、少なくとも回路面5f上に設けた回路部材や接合材4と干渉することはない。内側、および外側の矩形形状の寸法(縦Wiy×横Wix、縦Wey×横Wex)の精度は、材料(とくに突起部分)の剛性にもよるが、回路基板5の位置決め精度に準ずる精度として、例えば、±0.2mm程度が要求される。なお、突起部の断面形状は半円とは限らず、楕円あるいは多角形でもよい。さらに、本実施の形態では、枠体部6fや蓋部6cの各辺にそれぞれ複数の突起6pd、6pm、6pvを配置したが、これに限ることはなく、各辺にそれぞれ少なくとも一つの突起を配置すればよい。また、位置決め部材6の材料としては、封止体7と同じ樹脂に限られることはなく、熱硬化性樹脂、熱可塑性樹脂、セラミックスなど、他の絶縁材料でもよい。
そして、封止体7は、例えば、エポキシ系の熱硬化樹脂を用い、トランスファーモールドによって形成される。このとき、上述したように放熱面5rおよび電極部材3の露出面3seのほか、電極部材3と同様の変形が可能で、図示しないゲート電極に接合した電極部材の露出面も封止体7の主面7fから露出するようにしている。
このように構成することで、電力用半導体素子2からの発熱を熱伝導性にも優れたはんだ4を介して回路基板5に伝え、放熱面5rから放熱を行うことができるようになっている。また、回路基板5の放熱面5rに冷却部材等を当接させて、更に放熱を促すようにすることができる。また、回路基板5と電極部材3は電力用半導体素子2との電気的な経路となっている。つまり、電力用半導体装置10の主面のうち、裏側の面から露出する回路基板5(放熱面5r)を介して電力用半導体素子2の裏面電極(コレクタ電極)との導通を図り、表側の面7fから露出する電極部材3(露出面3se)、および図示しない電極部材を介して電力用半導体素子2の表面電極(エミッタ電極、ゲート電極)との導通を図るようにしている。
なお、電力用半導体素子2の表面には、IGBTの場合、ガードリング等のエミッタ電極と同電位にすると不具合を生じる部位が存在し、この部位が電極部材3と接触すると電極部材3を介してエミッタ電極と同電位になってしまう。従って、電極部材3の内部接合部3jcの素子接合面3siは、IGBTのエミッタ電極のみと接合する構成としており、図示しない電極部材もゲート電極に対して同様の構成としている。回路基板5および電極部材3としては本実施形態で示したCuまたはCu合金に限ることなく、導電性のある金属(例えばアルミニウム)等を用いることができる。しかし、少なくとも電極部材3としては、後述する型締め工程において、ある程度の弾性を示す材料が好ましい。
次に、上記電力用半導体装置10を製造する方法について図2の側面図および金型内での断面図と図3のフローチャートのステップ番号を用いて説明する。
まず、図2(a)に示すように、回路基板5の電力用半導体素子2を接合する領域に、はんだペレット4Pを介して電力用半導体素子2を設置するとともに、はんだペレット4Pを介して電極部材3を設置する。そして、図示しない治具を用いて各部材の位置を固定しながら、還元雰囲気中で一括加熱することによりはんだペレット4Pを溶融させ、これを冷却して各部材を接合する。そして、図示しないワイヤボンド等のその他の回路部材を接合し、回路面5fに半導体回路が形成された回路体10Mが形成される(ステップS110)。
次に、形成した回路体10Mを、図2(b)に示すように、モールド金型8を開いた状態で、下モールド金型82内に位置決め部材6を被せた状態で設置する。このとき、位置決め部材6の外側の突起6pdの先端が下モールド金型82の4側面のそれぞれに当たるので、位置決め部材6の下モールド金型82内での面内位置が固定される。さらに、内側の突起6pmの先端が、回路基板5の4つの側面5sのそれぞれに当たるので、位置決め部材6内での回路基板5の面内位置が固定される。回路体10Mを構成する各部材は回路基板5に対して位置が固定されているので、位置決め部材6を回路基板5に被せた状態で下モールド金型82内に設置することで、回路体10Mを下モールド金型82に対して位置決め設置する(ステップS120)ことになる。
この状態で、図2(c)に示すように上モールド金型81を下していくと、はじめに上モールド金型81の内上面に電極部材3の露出面3seが当たる。この時点ではモールド金型8(=上型81+下型82)は完全には閉じておらず、わずかに隙間がある状態になっている。この状態で、さらにモールド金型8を閉じていくと、上モールド金型81が電極部材3の外部端子部3jeの露出面3seを押圧し、電極部材3の変形部3fは片持ち梁のように撓んで変形し、その上端である外部端子部3jeとのコーナー部分が電力用半導体素子2に近づく方向に変位する。この際、変形部3fと外部端子部3jeの為す角が変化しなければ、外部端子部3jeの自由端は変形部3f側の部分よりも電力用半導体素子2から離れる方向に変位するはずである。しかし、自由端側は上モールド金型81に当たっているために、その方向に変位できない。この結果、外部端子部3jeの表面である露出面3seはその全面にわたって上モールド金型81に押し付けられ、間隔Dを面内で一定に保ちながら、つまり平行を保ちながら狭めることになる。
したがって、図2(d)に示すようにモールド金型8が完全に閉じて型締めが完了(ステップS140)したときには、電極部材3の反発力により、電極部材3の露出面3seおよび回路基板5の裏面である放熱面5rは、それぞれ上モールド金型81および下モールド金型82によって所定の面圧で挟みつけられることになる。このとき、電極部材3の変形にともなって、内部接合部3jcと外部端子部3jeとの面内位置に変位が生じても、位置決め部材6が回路体10Mの金型8内での面内位置を固定しているので、回路体10Mが金型8内で面内移動することがなく、所望の位置に固定することができる。
この状態で、モールド金型8を180℃程度に加熱し、モールド金型8内にモールド樹脂を注入(ステップS150)することで、図2(e)に示すように、電極部材3の露出面3seおよび回路基板5の放熱面5rが露出した状態で各回路部材が封止される。この後、適当な温度に冷却後離型する(ステップS160)ことにより、図1に示すような電力用半導体装置10が完成する。
このとき、例えば、特許文献3に示されるパワーモジュール(本願の電力用半導体装置10に対応)では、パワーモジュールの外周部に設置されたリードフレームがはんだ材によって相互に接合された半導体チップ、電極端子などのモールド金型内での固定材として利用されていた。しかしながら、リードフレームのうち、固定材として用いた部分は、トランスファーモールド後には切断、除去する必要があった。一方、本発明の実施の形態で用いられる位置決め部材6は絶縁体で構成されているため、封止体7内に内包することが可能である。したがって、樹脂封止後に位置決め部材6に対する特別な処理は必要なく、かつ除去すべき部位も皆無である。
したがって、本発明の実施の形態にかかる電力用半導体装置10における位置決め部材6は、特許文献3で開示されたリードフレームに対して簡易で省材料性に優れた固定材であると言える。また、位置決め部材6は、位置決めのために下モールド金型82あるいは回路基板5との接触を枠体部6f自体の面ではなく、突起6pm、6pdを介して行うようにした。そのため、モールド樹脂を注入する際、突起6pm、6pdによって位置決め部材6と回路基板5あるいは下モールド金型82との間に生じた隙間に樹脂を流すことができる。その隙間にモールド樹脂を積極的に充填することによって位置決め部材6と回路基板5とがモールド樹脂により接着されることになり、機械的な接合強度を向上させることができると同時にアンカー効果により位置決め部材6と封止体7との接着強度を向上させることができる。
さらに、位置決め部材6の表面を粗化すれば、位置決め部材6と封止体7を構成する樹脂との接着面積が増加することに加えて、両者間のさらなるアンカー効果により位置決め部材6と封止体7との接着強度の向上が期待できる。位置決め部材6と封止体7との接着強度を向上させる別の方法としては、例えば、位置決め部材6の材料として、連続気泡体を含むポリスチレン系エラストマー、ポリオレフィン系エラストマー、ポリウレタン、ポリエチレン、ポリプロピレン、ポリアセタール、ポリエチレンビニルアセテートなどの多孔性樹脂を採用することが考えられる。この場合、孔内に封止体7を構成する樹脂を充填することで位置決め部材6と封止体7の接着面積を増加させることに加えて、アンカー効果により位置決め部材6と封止体7の接着強度を向上させることが考えられる。
このように、本発明の実施の形態1にかかる電力用半導体装置10では、電極部材3が、電力用半導体素子2の表面電極にはんだ4を介して接合される素子接合面3siを有する内部接合部3jcと、封止体7の主面7fから露出する露出面3seを有する外部端子部3jeと、内部接合部3jcの一方の端部および外部端子部3jeの一方の端部とを連結するとともに、外力によって変形可能な変形部3fとを有し、外部端子部3jeの他方の端部を自由端とした。そして、内部接合部3jcと外部端子部3jeとが平行になるように連結するとともに、変形部3fの上端である外部端子部3jeとのコーナー部分が内部接合部3jcと接合した電力用半導体素子2に近づく方向に変位する際に、外部端子部3jeの自由端側がコーナー部分よりも電力用半導体素子2から離れる方向に傾くように構成した。そのため、回路基板5、電力用半導体素子2、電極部材3の順にはんだ4で接合した回路体10Mをモールド金型8内に設置すると、モールド金型8の型開き方向の寸法バラツキを吸収し、電力用半導体素子2の損傷・破壊や、電極部材3の外部端子部3jeの露出面3seおよび回路基板5の放熱面5rが封止体7を構成する樹脂に覆われることを抑制し、品質の安定した生産が可能となる。
なお、上記実施の形態を説明する図では、簡略化のため、電力用半導体素子2が1個だけの場合について説明したが、電力用半導体素子2が複数であってもよい。例えば、電力用半導体素子2として、スイッチング素子であるIGBT21と整流素子であるFWD(Free Wheeling Diode)22を用い、図4に示すように電極部材3を2つの電力用半導体素子2を架け渡すように接合するようにしてもよい。これにより、電力用半導体装置10内では、IGBT21とFWD22が並列接続され、典型的な半導体スイッチを構成する回路を有することになる。
このような構成とすることで、複数の電力用半導体素子2を使用する場合でも部品点数の増加を最小限に抑制できる。また、図4に示したIGBT21とFWD22とを有する電力用半導体装置10の複数を組み合わせることで、図5に示すように、IGBT21とFWD22を逆並列接続した半導体スイッチ20を複数備えたインバータ回路30を容易に構成することが可能となる。
なお、IGBT21とFWD22はその素子構成が異なり、一般的にIGBT21の方が外力による破壊耐量が低い。そして、電極部材3を変形させる際には、変形部3f側にある電力用半導体素子2の方に力が作用する。したがって、2つの電力用半導体素子に電極部材3を接合する際には、図4に示すように、変形部3f側にFWD22を配置することが望ましい。
実施の形態1の変形例.
一方、電極部材3の形状は、図1に示すような形状に限ることはない。つまり、電極部材3が上モールド金型81によって押圧され、変形する際に、露出面3seが上モールド金型81に押し付けられるように構成されていれば、例えば、図6(a)に示すような形状でもよい。一方、図6(b)に示す比較例の電極部材3Cのような形状では、変形部3fが変形すると、外部端子部3jeは、変形部3fとのコーナー部分よりも自由端側の方が電力用半導体素子2側に近づくように傾くので、露出面3seが上モールド金型81から離れてしまい、封止体7を構成する樹脂に覆われる可能性が生じる。
また、電極部材3の表面を粗化して封止体7を構成する樹脂との密着性を向上させるようにすれば、電極部材3と封止体7との間の剥離を抑制できるので、剥離した界面からの水分浸入による回路部材の腐食や絶縁不良等を防止し、信頼性を一層向上させることができる。一方、外部端子部3jeに外部配線を接続する方法として、超音波接合やはんだ接合など、様々な接合方法が想定されるが、超音波接合が採用される場合には、露出面3seは平滑であることが望ましい。したがって、超音波接合を採用する場合には、上記のように信頼性確保のために電極部材3の表面を粗化する場合でも、少なくとも露出面3seを粗化しないことで、信頼性と超音波接合の安定性を両立させることができる。
また、超音波接合を採用する場合には、外部端子部3jeに超音波振動が印加されるため、外部端子部3jeと封止体7を構成する樹脂との界面で剥離が生じやすくなることも検討すべきである。その場合、例えば、外部端子部3jeの自由端側を内部接合部3jc側に折りまげ、図6(c)に示すように封止体7内に食い込む食い込み部3iを備えるように構成することで、封止体7内へのマクロ形状でのアンカー効果により、外部端子部3jeと封止体7との界面剥離を抑制することができる。
なお、本実施の形態および後述する他の実施の形態においては、電極部材3の好ましい構成として、上モールド金型81によって押圧され、変形する際に、露出面3seが上モールド金型81に押し付けられるようなものについて記載した。しかし、例えば、回路体10Mを構成する部材や接合層の厚み精度が向上することにより、電極部材による反発力がなくても放熱面5rや露出面3seが金型の内面に密着できるのであれば、変形性の低い電極部材を用いるようにしてもよい。この場合でも位置決め部材6を用いることにより、回路体10Mの金型内での位置決めが可能となり、信頼性の高い電力用半導体素子を得ることができる。
以上のように、本発明の実施の形態1にかかる電力用半導体装置10によれば、板状の回路基板5と、裏面が回路基板5の回路面5fに接合された電力用半導体素子2と、一端部である内部接合部3jcの素子接合面3siが電力用半導体素子2の表面の電極に接合された電極部材3と、電力用半導体素子2を含んで回路基板5の回路面5fおよび側面5sをまとめて封止するともに、電極部材3の他端部である外部端子部3jeの露出面3seが回路面5fを覆う主面7fから露出するように形成された封止体7と、絶縁性を有するとともに、封止体7の側面7sに内側から接する内接部分と回路基板5の側面5sとの接触部分とを有するように封止体7内に内包され、回路面5fの延在方向における封止体7での回路基板5の位置を決める位置決め部材6と、を備えるように構成した。そのため、封止体7の主面7fから電極部材3が露出するようにしても、回路基板5、つまり回路体10Mの封止体7内での位置が固定され、信頼性の高い電力用半導体装置を得ることができる。
とくに、位置決め部材6は、回路基板5の側面5sを囲むように形成された枠体部6fと、枠体部6fの外側面から突出して封止体の側面7sの内側から接する内接部分を形成する外側突起部6pdと、枠体部6fの内側面から突出して回路基板5の側面5sとの接触部分を形成する内側突起部6pmとを備え、外側突起部6pdの突出によって生じた封止体7の側面7sと枠体部6fの外側面との隙間、および内側突起部6pmの突出によって生じた回路基板5の側面5sと枠体部6fの内側面との隙間には、封止体7を構成する樹脂が充填されているように構成したので、位置決め部材6と回路基板5とがモールド樹脂により接着されることになり、機械的な接合強度を向上させることができると同時にアンカー効果により位置決め部材6と封止体7との接着強度を向上させることができる。
また、電極部材3は、板材に折り曲げ部である変形部3fを設けることで、内部接合部3jcの素子接合面3siと他端部である外部端子部3jeの露出面3seがともに平坦で、変形部3fを介して間隔をあけて配置されるように形成されているとともに、素子接合面3siと露出面3seとの間隔を縮める方向に力を加えたときに、露出面3seの変形部3fに近い側よりも遠い側(自由端側)の方が素子接合面3siから離れる方向に傾くように変形部3fを形成(折り曲げ位置、折り曲げ角度の調整)されているように構成したので、回路体10Mの厚みばらつき、つまりモールド金型8の型開き方向の寸法バラツキを吸収し、電力用半導体素子2の損傷・破壊や、電極部材3の外部端子部3jeの露出面3seおよび回路基板5の放熱面5rが封止体7を構成する樹脂に覆われることを抑制し、品質の安定した生産が可能となる。
また、本発明の実施の形態1にかかる電力用半導体装置の製造方法によれば、板状の回路基板5の回路面5fへの電力用半導体素子2の接合、電力用半導体素子2の表面の電極への電極部材3の一端部である素子接合面3siの接合を含み、回路面5fに電力用半導体素子2が実装された回路体10Mを形成する工程(ステップS110)と、前記回路体10Mをモールド金型8の下型82に設置し、下型82の内側面との接触部分と回路基板5の側面5sとの接触部分を有するように位置決め部材6を回路基板5に被せて回路体10Mの下型82に対する位置決めを行う工程(ステップS120)と、位置決め部材6を被せた状態で上型81を下ろし、モールド金型8を型締めする工程(ステップS140)と、位置決め部材6が封止体7内に内包されるようにモールド金型8内に樹脂を流し込み、回路基板5の回路面5fおよび側面5sをまとめて封止するともに、電極部材3の他端部である露出面3seが回路面5fを覆う主面7fから露出するように封止体7を形成する工程(ステップS150)と、を含むようにしたので、封止体7の主面7fから電極部材3が露出するようにしても、回路基板5、つまり回路体10Mの封止体7内での位置が固定され、信頼性の高い電力用半導体装置を得ることができる。
実施の形態2.
本実施の形態2にかかる電力用半導体装置の製造方法では、実施の形態1と異なり、封止体内に内包される位置決め部材を用いる代わりに、型締め中に回路体の位置を固定するが、型締め後に退避させる可動ピンを使用するようにしたものである。その他の構成については実施の形態1と同様である。
図7〜図15は、本発明の実施の形態2にかかる電力用半導体装置の製造方法について説明するためのものであって、図7は電力用半導体装置の製造方法を説明するための製造工程中の金型内での回路体の配置を示す平面図、図8はこの製造方法で製造した電力用半導体装置の断面図、そして、図9は電力用半導体装置の製造方法を説明するためのもので、図9(a)〜(f)はそれぞれ工程ごとの状態を示す金型内での断面図、図10は電力用半導体装置の製造方法を説明するためのフローチャートである。また、図11は比較例にかかる電力用半導体装置の製造方法での製造工程中の金型内での回路体の配置を示す平面図である。
さらに、図12は変形例にかかる電力用半導体装置の製造方法を説明するためのもので、図12(a)〜(f)はそれぞれ工程ごとの状態を示す金型内での断面図である。そして、図13は電力用半導体装置の製造方法を説明するための製造工程中の金型内での回路体の配置を示す平面図、図14はこの製造方法で製造した電力用半導体装置の側面図である。また、図15は比較例にかかる電力用半導体装置の製造方法での製造工程中の金型内での回路体の配置を示す平面図である。
以下、主として実施の形態1と異なる部分について述べ、実施の形態1で説明した部分と同様の部分については、同一符号を付して説明を省略する。
本実施の形態2にかかる電力用半導体装置の製造方法では、実施の形態1で用いた封止体内7に内包される位置決め部材6を用いる代わりに、図7に示すように、下モールド金型82に設置した可動ピン9Hを用いて、型締め時の回路体10Mの回路面5fに平行な水平方向(xy方向)での位置決めを行う。したがって、図8に示すように、本実施の形態2で製造した電力用半導体装置10には、位置決め部材6は内包されていない。
以下、本実施の形態2にかかる電力用半導体装置の製造方法について、図9の金型内での断面図と図10のフローチャートのステップ番号を用いて説明する。
回路体10Mの形成については、実施の形態1の図2(a)の側面図、および図3におけるステップS110で説明したのと同様であるので、図10におけるステップS130以降の工程について説明する。
回路体10Mを形成した後、図9(a)に示すように、モールド金型8を開いた状態で、下モールド金型82内に形成した回路体10Mを設置する(ステップS130)。このとき、実施の形態1と異なり、位置決め部材6を回路基板5に被せていないので、回路体10Mは下モールド金型82内で自由に移動できる状態となり、位置が定まっていない。
しかし、下モールド金型82には、4つの内側面のそれぞれから突出・退避するように水平方向に駆動できる可動ピン9Hが設けられている。そこで、図9(b)に示すように、各可動ピン9Hを下モールド金型82の内側面から金型中央部に向かって水平方向に突出させ、回路基板5の4側面5sのそれぞれに突き当たるようにすることで、回路体10Mを下モールド金型82内の所定位置で位置決めし、固定することができる(ステップS135)。
この状態で、図9(c)に示すように上モールド金型81を下していくと、はじめに上モールド金型81の内上面に電極部材3の露出面3seが当たる。この時点ではモールド金型8は完全には閉じておらず、わずかに隙間がある状態になっている。この状態でモールド金型8をさらに閉じていくと、上モールド金型81が電極部材3の外部端子部3jeの露出面3seを押圧し、電極部材3の変形部3fは片持ち梁のように撓んで変形し、その上端である外部端子部3jeとのコーナー部分が電力用半導体素子2に近づく方向に変位する。この際、外部端子部3jeの表面である露出面3seはその全面にわたって上モールド金型81に押し付けられ、内部接合部3jcとの平行を保ちながら狭めることになる。一方、電極部材3の変形にともなって、内部接合部3jcと外部端子部3jeとの面内位置に変位が生じても、可動ピン9Hが回路体10Mのモールド金型8内での面内位置を固定しているので、回路体10Mがモールド金型8内で面内移動することがなく、所望の位置に固定することができる。
したがって、図9(d)に示すようにモールド金型8が完全に閉じて型締めが完了(ステップS140)したときには、電極部材3の反発力により、電極部材3の露出面3seおよび回路基板5の裏面である放熱面5rは、それぞれ上モールド金型81および下モールド金型82によって所定の面圧で挟みつけられることになる。そのため、可動ピン9Hを回路基板5の側面5sから離しても、回路体10Mがモールド金型8内で移動することはなく、所定の位置で固定されたままとなる。
そこで、図9(e)に示すように可動ピン9Hを下モールド金型82の内側面まで退避させる(ステップS145)。この状態で、モールド金型8を180℃程度に加熱し、モールド金型8内にモールド樹脂を注入(ステップS150)することで、図9(f)に示すように、電極部材3の露出面3seおよび回路基板5の放熱面5rが露出した状態で各回路部材が封止される。この後、適当な温度に冷却後離型する(ステップS160)ことにより、図8に示すような電力用半導体装置10が完成する。
なお、可動ピン9Hは、下モールド金型82の4つの内側面のそれぞれに少なくとも1つ配置し、対向する位置の可動ピン9Hどうしは長さが等しく、内側面に対して垂直な同一直線上を駆動するものとする。そして、それぞれが最も突出した状態で、下モールド金型82の中心に位置する回路基板5の4側面5sのそれぞれに当たるように設計されている。これにより、回路体10Mを下モールド金型82に設置した際に、設定位置からのずれがあっても、確実に回路体10Mを下モールド金型82の中心に移動させ、その位置で固定することができる。一方、図11の比較例に示すように、可動ピン9Hが4つの内側面のうち、1つの側面には配置されなかった場合、可動ピン9Hを全て突出しても回路基板5を下モールド金型82の中心に設置できない場合が発生する。つまり、可動ピン9Hは、下モールド金型82の4つの内側面のそれぞれに対して少なくとも1つずつ配置する必要がある。
また、封止体7の側面7sからの樹脂バリの発生と、可動ピン9Hと下モールド金型82との隙間に樹脂材料が詰まるのを防ぐために、可動ピン9Hと下モールド金型82との隙間は40μm程度以下にする必要がある。
実施の形態2の変形例.
一方、可動ピンとしては、上述した図7あるいは図9で説明したように、モールド金型の内側面から水平方向に向かって突出する形態に限ることはない。例えば、上モールド金型から下側に向かって突出する形態でも良い。本変形例では、図11に示すように上モールド金型81の内上面から下モールド金型82に向かって突出する可動ピン9Vを用いて電力用半導体装置を製造する。
以下、本実施の形態2の変形例にかかる電力用半導体装置の製造方法について、図12の金型内での断面図を用いて説明する。なお、可動ピンの形態は異なるが、基本的にフローは図10に示すものと同様であるので、図10のフローチャートを援用して説明する。
モールド金型8を開いた状態で、下モールド金型82内に形成した回路体10Mを設置する(ステップS130)。このとき、本変形例でも、実施の形態1と異なり、位置決め部材6を回路基板5に被せていないので、回路体10Mは下モールド金型82内で自由に移動できる状態となり、位置は定まっていない。
しかし、上モールド金型81の内上面には、下モールド金型82に向かって突出・退避するように鉛直方向に駆動できる可動ピン9Vが設けられている。可動ピン9Vは、図13に示すように、回路体10Mを下モールド金型82の中央に設置した際に、それぞれの可動ピン9Vの水平方向の断面内を回路基板5の回路面5fの4辺である側面5sと回路面5fとのコーナー部5cのうちのいずれかが通るように、内上面における位置が設定されている。そして、各可動ピン9Vの先端は、対応するコーナー部5cに平行で、側面5sに向かって傾いた傾斜面9Vsが形成されている。
そこで、図12(a)に示すように、上モールド金型81の内上面が電極部材3に接触しない程度にまで下モールド金型に向かって下げる。そして、図12(b)に示すように、各可動ピン9Vを上モールド金型81の内側面から下モールド金型82に向かって鉛直方向に突出させる。すると、傾斜面9Vsが回路基板5の4つのコーナー部5cのそれぞれに突き当たるようにすることで、傾斜面9Vsから受ける力によって回路体10Mを下モールド金型82の所定位置(中央)に移動させ、その位置で固定することができる(ステップS135)。
そして、下モールド金型82に対する可動ピン9Vの位置を固定した状態で、図12(c)に示すように上モールド金型81を下していくと、はじめに上モールド金型81の内上面に電極部材3の露出面3seが当たる。この時点ではモールド金型8は完全には閉じておらず、わずかに隙間がある状態になっている。この状態でモールド金型8をさらに閉じていくと、上モールド金型81が電極部材3の外部端子部3jeの露出面3seを押圧し、電極部材3の変形部3fは片持ち梁のように撓んで変形し、その上端である外部端子部3jeとのコーナー部分が電力用半導体素子2に近づく方向に変位する。この際、外部端子部3jeの表面である露出面3seはその全面にわたって上モールド金型81に押し付けられ、内部接合部3jcとの平行を保ちながら狭めることになる。一方、電極部材3の変形にともなって、内部接合部3jcと外部端子部3jeとの面内位置に変位が生じても、可動ピン9Vが回路体10Mのモールド金型8内での面内位置を固定しているので、回路体10Mがモールド金型8内で面内移動することがなく、所望の位置に固定することができる。
したがって、図12(d)に示すようにモールド金型8が完全に閉じて型締めが完了(ステップS140)したときには、電極部材3の反発力により、電極部材3の露出面3seおよび回路基板5の放熱面5rは、それぞれ上モールド金型81および下モールド金型82によって所定の面圧で挟みつけられることになる。そのため、可動ピン9Vの傾斜面9Vsを回路基板5のコーナー部5cから離しても、回路体10Mがモールド金型8内で移動することはなく、所定の位置で固定されたままとなる。
そこで、図12(e)に示すように可動ピン9Vを上モールド金型81の内上面まで退避させる(ステップS145)。この状態で、モールド金型8を180℃程度に加熱し、モールド金型8内にモールド樹脂を注入(ステップS150)することで、図12(f)に示すように、電極部材3の露出面3seおよび回路基板5の放熱面5rが露出した状態で各回路部材が封止される。この後、適当な温度に冷却後離型する(ステップS160)ことにより、図14に示すような外形の電力用半導体装置10が完成する。
なお、可動ピン9Vの長さはそれぞれ等しく、回路基板5の4つのコーナー部5cのそれぞれに対応して、少なくとも1つ配置し、少なくとも対向するコーナー部5cに対応する可動ピン9Vは、内上面に平行な面内位置が、内側面に対して垂直な同一直線上に位置するものとする。そして、それぞれが最も突出した状態で、下モールド金型82の中心に位置する回路基板5の4つのコーナー部5cのそれぞれに当たるように設計されている。これにより、回路体10Mを下モールド金型82に設置した際に、設定位置からのずれがあっても、確実に回路体10Mを下モールド金型82の中心に移動させ、その位置で固定することができる。一方、図14の比較例に示すように、可動ピン9Vが4つのコーナー部5cのうち、1つのコーナー部5cに対応する位置には配置されなかった場合、可動ピン9Vを全て突出しても回路基板5を下モールド金型82の中心に設置できない場合が発生する。つまり、可動ピン9Vは、回路基板5の4つのコーナー部5cのそれぞれに対応して少なくとも1つずつ配置する必要がある。
また、封止体7の側面からの樹脂バリの発生と、可動ピン9Vと上モールド金型81との隙間に樹脂材料が詰まるのを防ぐために、可動ピン9Vと上モールド金型81との隙間は40μm程度以下にする必要がある。しかし、可動ピン9Vの先端には、傾斜面9Vsを設けているので、作成した電力用半導体装置10の主面7fには、図14に示すように突起部7eが形成される。この突起部7eは、削り取ることも可能であるが、例えば、外部機器等と組み合わせをする際の位置合わせに利用することも可能である。
以上のように、本実施の形態2にかかる電力用半導体装置の製造方法によれば、板状の回路基板5の回路面5fへの電力用半導体素子2の接合、電力用半導体素子2の表面の電極への電極部材3の一端部である素子接合面3siの接合を含み、回路面5fに電力用半導体素子2が実装された回路体10Mを形成する工程(ステップS110)と、前記回路体10Mをモールド金型8の下型82に設置する工程(ステップS130)と、回路基板5の各側面5sまたは回路面5fと側面5sとの間のコーナー部5cに対応してモールド金型8に設置された可動ピン9Hまたは9V(まとめて可動ピン9)を用い、可動ピン9の先端部分が回路基板5に突き当たるように、可動ピン9をモールド金型8の内面から突出させ、回路体10Mの下型82に対する位置決めを行う工程(ステップS135)と、可動ピン9を回路基板5に当てた状態で上型81を下ろし、モールド金型8を型締めする工程(ステップS140)と、可動ピン9を退避させて(ステップS145)から、モールド金型8内に樹脂を流し込み、回路基板5の回路面5fおよび側面5sをまとめて封止するともに、電極部材3の他端部である露出面3seが回路面5fを覆う主面7fから露出するように封止体7を形成する工程(ステップS150)と、を含むようにしたので、封止体7の主面7fから電極部材3が露出するようにしても、回路基板5、つまり回路体10Mの封止体7内での位置が固定され、信頼性の高い電力用半導体装置を得ることができる。
また、上記実施の形態1および2にかかる電力用半導体装置の製造方法によれば、板状の回路基板5の回路面5fへの電力用半導体素子2の接合、電力用半導体素子2の表面の電極への電極部材3の一端部である素子接合面3siの接合を含み、回路面5fに電力用半導体素子2が実装された回路体10Mを形成する工程(ステップS110)と、回路体10Mをモールド金型8の下型82に設置し、位置決め具である位置決め部材6または可動ピン9を用いて下型82に対する位置決めを行う工程(ステップ120またはステップ130、135)と、位置決め具を用いた状態でモールド金型8の上型81を下ろし、モールド金型8を型締めする工程(ステップS140)と、型締めしたモールド金型8内に樹脂を流し込み、回路基板5の回路面5fおよび側面5sをまとめて封止するともに、電極部材の他端部が前記回路面を覆う主面から露出するように封止体を形成する工程と、電極部材3の他端部である露出面3seが回路面5fを覆う主面7fから露出するように封止体7を形成する工程(ステップS150)と、を含むようにしたので、封止体7の主面7fから電極部材3が露出するようにしても、回路基板5、つまり回路体10Mの封止体7内での位置が固定され、信頼性の高い電力用半導体装置を得ることができる。
なお、上記各実施の形態においては、電力用半導体素子2には、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素(SiC)や窒化ガリウム(GaN)系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用い、高耐圧および高温動作が可能な半導体素子を用いた場合に、特に顕著な効果が現れる。特に炭化ケイ素を用いた電力用半導体素子に好適に用いることができる。デバイス種類としては、スイッチング素子としてはIGBTの他に、MOSFET(Metal Oxide Semiconductor Field-Effect-Transistor)でもよく、その他縦型半導体素子であればよい。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
このとき、高圧動作させると、側面から端子を出す形態では近接配置が困難で、小型化のメリットが低下する。また、回路体の封止体内での位置にばらつきがあると、封止不良によって、温度変化が大きくなる高温動作での信頼性を損ねることになる。しかし、主面から端子を取り出すとともに、回路体10Mの封止体7の位置にばらつきが生じない本発明の各実施の形態にかかる電力用半導体装置10を用いれば、近接配置が可能で、温度変化が大きくなってもしっかりした封止により信頼性を損なうことがない。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。
2 電力用半導体素子(21:IGBT、22:FWD)、
3 電極部材(3jc:内部接合部、3je:外部接合部、3f:変形部(折り曲げ部)、3se:露出面、3si:素子接合面)、
4 はんだ、
5 回路基板(5f:回路面、5r:放熱面、5s:側面)、
6 位置決め部材(6f:枠体部、6pd:外側突起、6pm:内側突起)、
7 封止体(7f:主面、7s:側面)、
8 モールド金型(81:上モールド金型、82:下モールド金型)、
9 可動ピン(9H:水平方向に駆動する可動ピン、9V:鉛直方向に駆動する可動ピン、9Vs:傾斜面)、
10 電力用半導体装置(10M:回路体)。

Claims (7)

  1. 板状の回路基板と、
    裏面が前記回路基板の回路面に接合された電力用半導体素子と、
    一端部が前記電力用半導体素子の表面の電極に接合された電極部材と、
    前記電力用半導体素子を含んで前記回路基板の回路面および側面をまとめて封止するともに、前記電極部材の他端部が前記回路面を覆う主面から露出するように形成された封止体と、
    絶縁性を有するとともに、前記封止体の側面に内側から接する内接部分と前記回路基板の側面および周縁部の上面との接触部分とを有するように前記封止体内に内包され、前記回路面の延在方向に位置決めする位置決め部材と、
    を備えたことを特徴とする電力用半導体装置。
  2. 前記位置決め部材は、前記回路基板の側面を囲むように形成され、外側面から突出して前記内接部分を形成する外側突起部および内側面から突出して前記接触部分を形成する内側突起部が配置された枠体部と、前記回路基板の周縁部の上面に被せるように形成され、下側面から突出して前記接触部分を形成する下側突起部が配置された蓋部とを備え、
    前記外側突起部の突出によって生じた前記封止体の側面と前記枠体部の外側面との隙間前記内側突起部の突出によって生じた前記回路基板の側面と前記枠体部の内側面との隙間、および前記下側突起部の突出によって生じた前記回路基板の周縁部の上面と前記蓋部の下側面との隙間には、前記封止体を構成する樹脂が充填されていることを特徴とする請求項1に記載の電力用半導体装置。
  3. 前記電極部材は、板材に折り曲げ部を設けることで、前記一端部と前記他端部が平坦で、前記折り曲げ部を介して間隔をあけて配置されるように形成されているとともに、
    前記一端部と前記他端部との間隔を縮める方向に力を加えたときに、前記他端部の前記折り曲げ部に近い側よりも遠い側の方が前記一端部から離れる方向に傾くように、前記折り曲げ部が形成されていることを特徴とする請求項1または2に記載の電力用半導体装置。
  4. 前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを
    特徴とする請求項1ないし3のいずれか1項に記載の電力用半導体装置。
  5. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンド、のうちのいずれかであることを特徴とする請求項4に記載の電力用半導体装置。
  6. 板状の回路基板の回路面への電力用半導体素子の接合、前記電力用半導体素子の表面の電極への電極部材の一端部の接合を含み、前記回路面に前記電力用半導体素子が実装された回路体を形成する工程と、
    前記回路体をモールド金型の下型に設置し、絶縁性を有するとともに、前記モールド金型の下型の側面に内側から接する内接部分と前記回路基板の側面および周縁部の上面との接触部分とを有するように前記モールド金型内に内包され、前記回路面の延在方向に位置決めする位置決め部材を用いて前記下型に対する前記回路体の位置決めを行う工程と、
    前記位置決め部材を用いた状態で前記モールド金型の上型を下ろし、前記モールド金型を型締めする工程と、
    前記型締めしたモールド金型内に樹脂を流し込み、前記回路基板の回路面および側面をまとめて封止するともに、前記電極部材の他端部が前記回路面を覆う主面から露出するように封止体を形成する工程と、
    を含む電力用半導体装置の製造方法。
  7. 前記位置決めを行う工程では前記回路基板に被せた場合に、前記回路基板の側面を囲むように形成され、外側面から突出して前記モールド金型の下型の側面に内側から接する内接部分を形成する外側突起部および内側面から突出して前記回路基板の側面との接触部分を形成する内側突起部が配置された枠体部と、前記回路基板の周縁部の上面に被せるように形成され、下側面から突出して前記回路基板の周縁部の上面との接触部分を形成する下側突起部が配置された蓋部とを備えた位置決め部材を用い、
    前記封止体を形成する工程が、前記位置決め部材を前記回路基板に被せたまま行われ、前記位置決め部材が前記封止体内に内包されることを特徴とする請求項6に記載の電力用半導体装置の製造方法。
JP2012019426A 2012-02-01 2012-02-01 電力用半導体装置および電力用半導体装置の製造方法 Active JP5734216B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012019426A JP5734216B2 (ja) 2012-02-01 2012-02-01 電力用半導体装置および電力用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012019426A JP5734216B2 (ja) 2012-02-01 2012-02-01 電力用半導体装置および電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013157578A JP2013157578A (ja) 2013-08-15
JP5734216B2 true JP5734216B2 (ja) 2015-06-17

Family

ID=49052453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019426A Active JP5734216B2 (ja) 2012-02-01 2012-02-01 電力用半導体装置および電力用半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5734216B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6316412B2 (ja) * 2014-05-20 2018-04-25 三菱電機株式会社 電力用半導体装置
US9837363B2 (en) 2014-07-04 2017-12-05 Mitsubishi Materials Corporation Power-module substrate unit and power module
KR101673680B1 (ko) 2014-10-16 2016-11-07 현대자동차주식회사 전력 반도체 모듈 및 이의 제조 방법
JP5887007B1 (ja) * 2015-07-07 2016-03-16 カルソニックカンセイ株式会社 パワー半導体装置
JP7312561B2 (ja) * 2018-02-25 2023-07-21 新電元工業株式会社 パワーモジュール、スイッチング電源及びパワーコントロールユニット
WO2019163114A1 (ja) * 2018-02-25 2019-08-29 新電元工業株式会社 パワーモジュール及びスイッチング電源

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048162A (ja) * 1998-03-17 2000-02-18 Sanyo Electric Co Ltd Icカード用モジュール、icカード用モジュールの製造方法、混成集積回路モジュールおよびその製造方法
TW424312B (en) * 1998-03-17 2001-03-01 Sanyo Electric Co Module for IC cards, method for making a module for IC cards, hybrid integrated circuit module and method for making same
JP3733341B2 (ja) * 2002-04-15 2006-01-11 三菱電機株式会社 電力半導体装置の製造方法
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置

Also Published As

Publication number Publication date
JP2013157578A (ja) 2013-08-15

Similar Documents

Publication Publication Date Title
JP5067267B2 (ja) 樹脂封止型半導体装置とその製造方法
JP6120704B2 (ja) 半導体装置
TWI404177B (zh) 功率半導體電路裝置及其製造方法
JP5734216B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5432085B2 (ja) 電力半導体装置
US9159715B2 (en) Miniaturized semiconductor device
JP2013219267A (ja) パワーモジュール
JP5895220B2 (ja) 半導体装置の製造方法
JP2016018866A (ja) パワーモジュール
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
US20220157682A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
JP2012142466A (ja) 半導体装置
US11735557B2 (en) Power module of double-faced cooling
JPWO2018020640A1 (ja) 半導体装置
JP5895549B2 (ja) 半導体装置及びその製造方法
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
US12113002B2 (en) Plurality of transistors attached to a heat sink with a periphery notch
JP2012089563A (ja) 半導体モジュール
JP2012238749A (ja) 半導体装置
JP7392319B2 (ja) 半導体装置
JP5724415B2 (ja) 半導体モジュール
CN218996706U (zh) 一种铜带键合的环氧塑封车用功率模块封装结构
JP2014056916A (ja) 半導体装置、および半導体装置の製造方法
US11587861B2 (en) Semiconductor device and manufacturing method thereof
JP7570298B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150414

R151 Written notification of patent or utility model registration

Ref document number: 5734216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250