TWI404177B - 功率半導體電路裝置及其製造方法 - Google Patents

功率半導體電路裝置及其製造方法 Download PDF

Info

Publication number
TWI404177B
TWI404177B TW98118508A TW98118508A TWI404177B TW I404177 B TWI404177 B TW I404177B TW 98118508 A TW98118508 A TW 98118508A TW 98118508 A TW98118508 A TW 98118508A TW I404177 B TWI404177 B TW I404177B
Authority
TW
Taiwan
Prior art keywords
power semiconductor
base plate
groove
circuit device
semiconductor element
Prior art date
Application number
TW98118508A
Other languages
English (en)
Other versions
TW201003862A (en
Inventor
Takao Mitsui
Hiroyuki Yoshihara
Toru Kimura
Masao Kikuchi
Yoichi Goto
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW201003862A publication Critical patent/TW201003862A/zh
Application granted granted Critical
Publication of TWI404177B publication Critical patent/TWI404177B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

功率半導體電路裝置及其製造方法
本發明係有關一種具備有功率半導體元件(electric power semiconductor element)之功率半導體電路裝置及其製造方法，尤其有關一種於功率半導體電路裝置的基座板形成有散熱片之功率半導體電路裝置及其製造方法。
以往，功率半導體電路裝置大多以經由油脂(grease)等固著於屬於散熱構件之散熱座(heat sink)並予以冷卻之方式構成。油脂係填埋功率半導體電路裝置與散熱座的接觸面的凹凸，用以降低接觸熱電阻，然而由於油脂的熱傳導率遠小於金屬類的熱傳導率，因此在實現裝置進一步的高散熱化時，需要不經由油脂來固著功率半導體電路裝置與散熱座。
由於不經由成為實現功率半導體電路裝置的高散熱化時的障礙之油脂來將散熱座的基座板與功率半導體電路裝置的基座板予以一體化，因此藉由以高熱傳導率絕緣樹脂片將散熱座的散熱片予以熱壓著至功率半導體電路裝置的基座板或者予以一體成形，並將功率半導體元件和配線構件等電子零件搭載至功率半導體電路裝置的基座板，以謀求功率半導體電路裝置的高散熱化。(參照例如專利文獻1)
專利文獻1：日本特開平11-204700號公報
在此種功率半導體電路裝置中，係將功率半導體元件和配線構件等電子零件搭載於預先以高熱傳導率絕緣樹脂片將散熱片予以熱壓著或予以一體成形所構成的基座板後，進行塑模封裝樹脂的殼體製作。然而，在搭載功率半導體元件和配線構件等電子零件前先將散熱片安裝於功率半導體電路裝置的基座板時，功率半導體電路裝置的基座板的熱容量變大，不僅難以銲接，在打線接合步驟中亦無法使用以往的夾具，毎個基座板與散熱片的形狀都必須製作特殊的夾具。而且，毎次改變製作的製品時，必須要進行夾具交換等裝置的初始設定變更。此外，由於安裝散熱片導致裝置變大，因此在製品生產時能收容於收容容器的功率半導體電路裝置的數量變少，必須要經常供給人員或專用的機械，使生產性變得非常差。
為了解決這些問題，係將功率半導體電路裝置的基座板預先作成厚度較薄的基座板，將功率半導體元件和配線構件等電子零件搭載於該基座板，最後再安裝散熱片，藉此能解決這些問題。然而，當使用銲接或熔接等熱性安裝法將散熱片安裝至基座板時，由於功率半導體裝置的熱容量大因此生產性差，另一方面，當以機械性方式將散熱片形成至已完成的功率半導體電路裝置的基座板時，於散熱片形成時會對功率半導體電路裝置施加壓力，而有對功率半導體電路裝置造成損傷之問題。
本發明乃為解決上述問題點而研創者，其目的係提供一種能簡化製造步驟，並在散熱片形成時降低施加至功率半導體電路裝置的壓力，而兼顧到功率半導體電路裝置的高散熱化與生產性之功率半導體電路裝置及其製造方法。
為了解決上述課題，本發明的功率半導體電路裝置係一種具備有功率半導體元件之功率半導體電路裝置，係具備有：基座板，係至少搭載前述功率半導體元件；樹脂，係在使前述基座板之包含搭載有與前述功率半導體元件之面相反的面之前述基座板的一部分表面露出之狀態下，將前述基座板與前述功率半導體元件予以塑模封裝；以及散熱片，係藉由推壓力而與前述基座板接合；於前述基座板的前述散熱片接合部加工溝，將散熱片予以壓緊(crimping)而固定於前述溝。
此外，本發明的功率半導體電路裝置的製造方法係至少將功率半導體元件搭載於基座板的一面，並於與前述基座板相反的面形成接合用的溝，並以使前述基座板之包含搭載有前述功率半導體元件之面相對側的面之前述基座板的一部分表面露出的狀態下，藉由樹脂將前述基座板與前述功率半導體元件予以塑模封裝後，將前述散熱片予以壓緊而固定於前述基座板的前述溝。
依據本發明的功率半導體電路裝置，能在製造步驟中形成散熱片而不會對功率半導體電路裝置造成損傷，並能簡化製造步驟，且無須因應每個所製作的製品更改夾具交換等裝置的初始設定，而能生產性佳地形成功率半導體電路裝置。
上述及其他本發明的目的、特徵、以及效果係可由以下實施形態中的詳細說明以及附圖的記載而更臻明瞭。
以下，參照附圖說明本發明的功率半導體電路裝置(以下亦稱為功率模組(power module))及其製造方法的較佳實施形態。
此外，本發明並未限定於以下實施形態。
實施形態一
第1圖係顯示本發明實施形態一的功率半導體電路裝置之剖面示意圖。在第1圖中，例如IGBT(Insulated Gate Bipolar Transistor；絕緣閘雙極電晶體)或MOSFET(Metal Oxide Semiconductor Field Effect Transistor；金屬氧化物半導體場效電晶體)之功率半導體元件10與搭載有功率半導體元件10之配線構件11係藉由銲錫或接著劑13總括地接著於由鋁所構成的基座板12。基座板12係藉由壓出加工、鑄造、或壓鑄(die-cast)而製作出，於與搭載有功率半導體元件10及搭載有該功率半導體元件10之配線構件11之面的相反的面(亦即基座板12的背面)預先加工溝14。
如第1圖(a)或第1圖(b)所示，係以露出基座板12的背面與基座板12的側面中的一部分表面之方式，藉由環氧系的塑模封裝樹脂15將基座板12與功率半導體元件10以及搭載有功率半導體元件10之配線構件11予以轉移模製(transfer mold)。
於基座板12背面所加工之溝14安裝散熱片16。該散熱片16係將一片純鋁系的板構件形成波浪狀而構成，並使散熱片16變形，藉此如第1圖(b)所示，藉由壓緊接合(亦即扣接)安裝於基座板12的溝14。更詳細而言，散熱片16係以露出基座板12的背面與基座板12側面的一部分表面之方式，藉由環氧系的塑模封裝樹脂15將基座板12與功率半導體元件10以及搭載有功率半導體元件10之配線構件11予以轉移模製後，如第1圖(a)所示，壓緊接合至基座板12的溝14。
實施形態一的功率半導體電路裝置雖以上述方式構成，但功率半導體元件10亦可為複數個，此外，功率半導體元件10亦可不經由配線構件11，而是藉由銲錫或接著劑13直接接著而搭載者。此外，為了與基座板12絕緣，功率半導體元件10與配線構件11亦可藉由銲錫或接著劑13隔著陶瓷基板等絕緣構件接著於基座板12，再將該絕緣構件接著於基座板12。
藉由壓緊接合而安裝於基座板12背面所加工的溝14之散熱片16係可為將一片板形成波浪狀者，亦可為每片獨立形成。此外，散熱片16朝基座板12的安裝係可使基座板12變形而壓緊，只要藉由兩者間的推壓力而接合即可。此外，亦可為以100℃至150℃加熱散熱片16，一邊使散熱片16軟化一邊進行壓緊接合。本實施形態所作成的形狀與在室溫壓緊時相比，確認到在以100℃至150℃加熱散熱片16時，以約70%的壓緊壓力成為與在室溫壓緊時同樣的壓緊狀態。
接著，第2圖(b)係顯示以環氧系的塑模封裝樹脂15無間隙地將功率半導體元件10的周邊予以轉移模製之構造，以及第2圖(a)所示的功率半導體元件10的周邊為中空或膠封裝般的中空構造在壓緊時的壓緊壓力與產生於功率半導體元件10的應力之關係。此外，第2圖(b)的橫軸為壓緊壓力(MPa)，縱軸為產生於功率半導體元件10的應力(MPa)，壓緊壓力係壓緊接合時散熱片16的壓緊刃按壓基座板12之壓力。
當壓緊壓力相同時，本實施形態的轉移模製構造與第2圖(a)所示的中空構造相比，如第2圖(c)所示在壓緊接合時的支撐構造為塑模封裝樹脂14的上表面兩端之情形，能將朝向功率半導體元件10的應力降低到約1/2。此外，如第2圖(d)所示，以塑模封裝樹脂15的上表面整面予以支撐之情形，能將朝向功率半導體元件10的應力降低到1/10以上。因此，依據本實施形態的轉移模製構造，壓力非常小、無對功率半導體元件10造成損傷的疑慮、且能將散熱片16緊壓接合至基座板12。
此外，於功率半導體元件10的間隙填入塑模封裝樹脂15，藉此能防止應力集中產生於功率半導體元件10，且能增加功率半導體元件10的破壞耐量，即使大的壓緊壓力亦難以對功率半導體元件10造成損傷。
以塑模封裝材料而言，由於環氧系的材料較硬，因此以避免對功率半導體元件10造成損傷的觀點來說較佳，亦可為使用裝填(Potting)、轉移模製、或注型法等方法以環氧樹脂將功率半導體元件10的周邊予以塑模封裝之構造，此外，上表面較佳為平坦構造，俾使能以塑模封裝整面承受壓緊壓力。
另一方面，製造步驟係能解決由於經過將功率半導體元件10搭載於配線構件11之步驟、將配線構件11搭載於基座板12之步驟、將配線構件11及基座板12設定至塑模封裝模具(未圖示)並將功率半導體元件10予以塑模封裝之步驟、以及將散熱片16安裝至基座板12之步驟，且從步驟本身直至散熱片16皆存在有習知問題而導致銲接步驟和打線接合步驟變得困難、電路裝置變大導致生產性差之問題。
藉由將功率半導體元件10以及搭載有功率半導體元件10之配線構件11總括地銲接或接著於能直接形成散熱片16之基座板12，而可廢除通常使用於基座板12與散熱片16的接合之油脂部，故可實現功率半導體電路裝置的高散熱化。
此外，由於藉由壓緊接合將散熱片16與基座板12予以接合，因此可因應功率半導體電路裝置的散熱規格而變更散熱片16的高度與寬度，無須改變設備的初始設定而可容易製造。
將散熱片16壓緊接合至基座板12的背面，係可使用將柔軟的純鋁系的板構件加工成波浪狀並連結複數個翼片(fin)而形成之翼片。此時，如第1圖(b)所示，由於彼此相鄰的散熱片16互相拉引並於形成於基座板12的溝14產生推壓力，因此即使不加大基座板12並使基座板12變形，亦可獲得較大的強度與較低的熱電阻。因此，能進一步避免對功率半導體元件10等功率半導體電路裝置造成損傷，而能實現極良好之對於基座板12的散熱片16的接合。尤其，藉由將散熱片16間的間距作成稍微小於形成於基座板12的溝14的間距，能進一步增加散熱片16對於形成在基座板12的溝14的側面之推壓力。
為了露出基座板12的背面與基座板12側面的一部分表面，於未圖示的塑模封裝模具的配置基座板12之周邊設置用以於樹脂流入時推壓基座板12的周邊之推壓手段。藉由設置該推壓手段，能防止樹脂從模具的間隙流入而產生塑模封裝樹脂15的毛邊，可進行壓緊接合而不會因為於接合部產生塑模封裝樹脂15的毛邊導致接合部的熱電阻增大及接合強度降低等。
實施形態二
接著，使用第3圖說明本發明實施形態二的功率半導體電路裝置及其製造方法。
實施形態二的功率半導體電路裝置係與實施形態一相同，功率半導體元件10及搭載有功率半導體元件10之配線構件11係總括地銲接或接著於由鋁所構成的基座板30。此外，如第3圖(a)所示，係以露出基座板30的背面與基座板30的側面中的一部分表面之方式，以環氧系的塑模封裝樹脂15將基座板30與功率半導體元件10以及搭載有功率半導體元件10之配線構件11予以轉移模製。
基座板30係為與搭載有功率半導體元件10及與搭載有功率半導體元件10之配線構件11之面相反的面，亦即，基座板30的背面係加工成平面。於基座板30之加工成平面的背面形成散熱片31。如第3圖(b)所示，該散熱片31係以使推壓夾具32抵接塑模封裝樹脂15的表面並以工具33等將基座板30的背面切削翹起而形成者。此外，散熱片31係可形成於從塑模封裝樹脂15露出的基座板30的側面部分。
在製造實施形態二的功率半導體電路裝置時，當使用工具33等將基座板30的背面切削翹起時，雖於推壓功率半導體元件10的方向施予力量，但如第2圖(a)或第2圖(c)所示，藉由以推壓夾具32等支撐塑模封裝樹脂15的上表面，而能降低於功率半導體元件10產生的應力。此外，由於散熱片31係在後面的步驟形成，因此能解決先形成散熱片31而導致習知問題之銲接步驟和打線接合步驟困難、或體積大所導致的生產性差之問題。
此外，可在常溫下形成散熱片31，與藉由壓緊接合形成散熱片31的情形相比可進一步縮小翼片間距，且由於散熱片31從基座板30翹曲，因此無須預先加工基座板30。即使於散熱片31的形成面存在塑模封裝時的毛邊，由於毛邊會在翹曲加工中被工具剝除，因此不會因毛邊而導致熱電阻的惡化。
此外，由於與壓緊接合相比散熱片31與基座板30間的熱電阻較小、無須變更設備的初始設定能因應功率半導體電路裝置的散熱規格變更散熱片31的間距與高度，因此能藉由在後面的步驟形成散熱片31以實現低熱電阻化及提升生產性。
實施形態三
接著，使用第4圖說明本發明實施形態三的功率半導體電路裝置及其製造方法。
如第4圖(a)所示，實施形態三的功率半導體電路裝置係與實施形態一或實施形態二相同，以露出基座板40的背面與基座板40的側面中的一部分表面之方式，以環氧系的塑模封裝樹脂15將基座板40與功率半導體元件10以及搭載有功率半導體元件10之配線構件11予以轉移模製。
基座板40係將搭載有功率半導體元件10及搭載有功率半導體元件10之配線構件11之搭載面形成為矩形狀，並藉由機械加工於側面的四方向形成階梯部40a。接著，如第4圖(b)所示，藉由塑模封裝模具41推壓階梯部40a的下表面而可密封地予以塑模封裝。此外，其他的構成係與實施形態一相同，故附上相同符號並省略其說明。
在溝14壓緊接合散熱片16時散熱片16與溝14間的位置偏差較大時，由於會變得無法壓緊接合，因此散熱片16與溝14的定位很重要。一般而言，雖使用配線構件的引導孔等而與塑模封裝模具41定位並予以塑模封裝，但在實施形態三的功率半導體電路裝置中，由於將配線構件11接合至基座板40，因此配線構件11與基座板40的位置偏差不小。即使在此種情形，藉由在形成於基座板40的階梯部40a將基座板40予以定位，之後安裝加工散熱片16時的定位變得容易。
此外，藉由推壓密封階梯部40a的下表面，能防止塑模封裝樹脂15在階梯部40a流入至壓緊接合部，且由於防止塑模封裝樹脂15流入壓緊接合部能消除塑模封裝的毛邊之問題，因此容易形成散熱片16。
實施形態四
接著，說明本發明實施形態四的功率半導體電路裝置及其製造方法。
如第5圖(a)所示，實施形態四的功率半導體電路裝置係與上述各實施形態相同，將功率半導體元件10以及搭載有功率半導體元件10之配線構件11搭載至基座板50。以基座板50之與功率半導體元件10及搭載有功率半導體元件10之配線構件11之搭載面相反之面(亦即基座板50的背面50b)比功率半導體元件10及搭載有功率半導體元件10之配線構件11的搭載面(亦即基座板50的表面50a)還小之方式於基座板50的側面設置傾斜部50c。接著，於塑模封裝模具51形成傾斜部51a，該傾斜部51a係於塑模封裝時成為用以推壓密封基座板50的傾斜部50c之手段。傾斜部50c亦可為在實施形態三的第4圖(b)中所說明的階梯部。此外，其他的構成係與實施形態一相同，故附上相同符號並省略其說明。
如上所述，實施形態四的功率半導體電路裝置係於基座板50的側面設置散熱片16側變成比功率半導體元件10及搭載有功率半導體元件10之配線構件11的搭載面側還小之傾斜部50c，並藉由在塑模封裝步驟中所施加的壓力將傾斜部50c推壓至塑模封裝模具51的傾斜部51a，而能以簡單的模具構造密封樹脂，並消除塑模封裝所造成的毛邊。
實施形態五
接著，說明本發明實施形態五的功率半導體電路裝置及其製造方法。
如第6圖(a)、(b)所示，實施形態五的功率半導體電路裝置係於基座板60的表面，亦即，功率半導體元件10及搭載有功率半導體元件10之配線構件11的搭載面，形成與該表面垂直的凸部60a。該凸部60a係設置於距離基座板60的各側面的端部稍微內側的位置，並如第6圖(a)所示以包含凸部60a之方式被塑模封裝樹脂15予以塑模封裝。基座板60的表面面積係比塑模封裝樹脂15所構成的塑模封裝部的投影面積還大，且塑模封裝樹脂15的側面係位於比散熱片16的最邊端位置還外側。形成於基座板60的凸部60a亦可為凹部。其他的構成係與實施形態一相同，故附上相同符號並省略其說明。
依據實施形態五的功率半導體電路裝置，能消除功率半導體電路裝置的散熱片16的形成部分中的塑模封裝樹脂15的毛邊。
此外，雖然使用鋁作為基座板60時塑模封裝樹脂15與鋁的接著性不佳而容易剝離，然而能藉由形成凸部60a來增強塑模封裝樹脂15對於基座板60的接著力並藉由形成散熱片16時的壓力來防止塑模封裝樹脂15剝離。
實施形態六
第7圖係顯示本發明實施形態六中屬於功率半導體電路裝置之功率模組之正面縱剖面圖。第8圖係實施形態六的功率模組之分解斜視圖。第9圖係實施形態六的功率模組之側面縱剖面圖。第10圖係顯示金屬基座的溝以及板金製散熱片的形狀之縱剖面圖。第11圖係顯示金屬基座的溝內壓緊接合有板金製散熱片的壓緊部的狀態之縱剖面圖。第12圖係顯示於金屬基座的溝與板金製散熱片間的間隙填充有高熱傳導性接著劑的狀態之縱剖面圖。
如第7圖至第12圖所示，實施形態六的功率模組91係具備有：會發熱的功率半導體元件111；金屬框架112，係安裝有功率半導體元件111，並具有電極端子112a；金屬基座113，係於一面113a設置有金屬框架112，並於另一面113b形成複數條平行的溝114；塑模封裝樹脂115，係覆蓋功率半導體元件111及金屬框架112，並覆蓋金屬基座113的一面113a及該一面113a側的外周部113c；以及板金製散熱片116，係以壓潰彎曲形成為大致V字形的壓緊部116a之方式壓緊接合至溝114內，且以壓緊部116a之從溝114突出的部分116b的位置變成比溝114的底面114a的位置還低之方式予以塑性變形。
以功率半導體元件111而言，係有將輸入交流電源轉換成直流之變換器部的二極體、以及將直流轉換成交流之反相器部的雙極性電晶體(bipolar transistor)、IGBT、MOSFET、以及GTO(gate-turn-off thyristor；閘極截止閘流體)等。
功率半導體元件111之間及功率半導體元件111與電極端子112a係以金屬線1117電性連接。金屬基座113係由熱傳導率高的鋁或銅等所形成。
功率半導體元件111與金屬框架112、以及金屬框架112與金屬基座113係被銲接接合，板金製散熱片116係具有電位。由於從功率半導體元件111乃至金屬基座113的接合係使用熱傳導率高的銲錫，因此即使小的接合面積散熱性亦高，而能將功率半導體元件111予以小型化。
實施形態六的板金製散熱片116係使用將鋁等薄的一片帶狀金屬板彎曲複數次而形成為波浪狀(矩形波浪狀)的波浪(corrugated)型散熱片。波浪型散熱片116係適用於在一次的壓緊步驟中進行與金屬基座113之壓緊接合，但亦可使用將一片帶狀的金屬板彎曲一次形成大致V字形的板金製散熱片116來取代波浪型散熱片116。
以塑模封裝樹脂115而言，係使用環氧樹脂等熱硬化性樹脂。亦可使用PPS(polyphenylene sulfide；聚苯硫醚)或PBT(polybutylene terephthalate；聚丁烯對苯二甲酸酯)等熱可塑性樹脂。於塑模封裝樹脂15的翼片側的面115a的邊緣部設置突起115b，俾使與金屬基座113壓緊接合時容易進行波浪型散熱片116的定位，並將突起115b嵌入並固定於設置在波浪型散熱片116的側部凸緣116d之孔116e。突起115b亦有助於抑制壓緊接合至溝114後的板金製散熱片116的位置偏差。
以功率模組91的製造方法而言，係有一種方法，先進行板金製散熱片116與金屬基座113的壓緊接合，在於後續步驟中將功率半導體元件111、金屬線117、以及金屬框架112安裝至金屬基座113的一面113a，並以塑模封裝樹脂115予以覆蓋，然而為了省略安裝至金屬基座113之板金製散熱片116的長度不同時所產生之在銲接步驟或樹脂塑模封裝步驟中的初始設定更改以將製造步驟簡單化，係期望如第8圖所示，將功率半導體元件111、金屬線117、金屬框架112、以及金屬基座113予以樹脂塑模封裝後，再進行金屬基座113與板金製散熱片116的壓緊接合。
亦即，實施形態六的功率模組91係期望以下述步驟製造：將功率半導體元件111安裝至金屬框架112之步驟；將金屬框架112設置於金屬基座113的一面113a之步驟，而該金屬基座113係形成有與另一面113b平行的複數個溝114；以塑模封裝樹脂115覆蓋功率半導體元件111及金屬框架112，並覆蓋金屬基座113的一面113a及一面113a側的外周部113c之步驟；以及以壓潰壓緊部116a之方式將板金製散熱片116之彎曲形成為大致V字形的壓緊部116a壓緊接合至溝114內，且以位置變成比溝114的底面114a還低之方式將壓緊部116a之從溝114突出的部分116b予以塑性變形之步驟。
如第8圖所示，板金製散熱片116與金屬基座113的接合係將塑模封裝樹脂115外面的平坦部(第8圖的△△顯示部)固定於台上，對板金製散熱片116的壓緊部116a施加衝壓等荷重，使壓緊部116a塑性變形，並藉由壓緊接合予以固定。
此時，即使於塑模封裝樹脂115的平坦部存在有分流器(shunt)等大型零件安裝所造成的凸部或用以使塑模封裝樹脂效率佳地流動之凹部，亦可使用避退夾具使荷重不會施加至該凹凸部，而能進行壓緊接合。
接著，參照第9圖說明壓緊接合後的板金製散熱片116的形狀。板金製散熱片116的橫寬係形成為大於金屬基座113的橫寬，且板金製散熱片116的兩側邊緣部係從溝114突出。
當以壓潰壓緊部116a之方式使彎曲形成為大致V字形的板金製散熱片116的壓緊部116a塑性變形而壓緊接合至金屬基座113的溝114內時，由於壓緊部116a之從溝114突出的部分116b未被壓潰，因此位置變成比溝114的底面114a還低。藉此，從溝114突出的部分116b係鉤掛於溝114的兩端，即使對板金製散熱片116施加振動等，板金製散熱片116亦不會沿著溝114滑動偏移。
接著，參照第10圖至第12圖，詳細說明金屬基座113的溝114的剖面形狀及板金製散熱片116的壓緊部116a的剖面形狀。
藉由衝壓具118進行板金製散熱片116的壓緊部116a與金屬基座113的溝114之壓緊接合時，安裝於金屬基座113之功率半導體元件111係有因為金屬基座113的變形所產生的應力而破損之可能性，故必須以功率半導體元件111不會破損的程度之較弱的衝壓荷重來進行壓緊接合。
如第10圖所示，板金製散熱片116的壓緊部116a係彎曲形成為大致V字形。於金屬基座113的溝114形成寬度朝開口部增寬之錐面(taper)114c以及寬度朝底部增寬之倒錐面114b。
溝114的開口部的寬度A1與底面114a的寬度A2係大致相同。此外，板金製散熱片116的壓緊部116a的錐面角度與溝114的錐面114c的錐面角度大致相同。
因此，開口部的寬度A1與底面14a的寬度A2的熱膨脹量變成大致相同，而錐面114c與倒錐面114b的熱應力變成大致相同，故熱性可靠性高。
藉由衝壓具118壓潰彎曲形成為大致V字型的壓緊部116a，將壓緊部116a壓緊接合至溝114內。
金屬基座113係藉由塑模封裝後樹脂的熱收縮而以另一面113b變成凸面之方式翹曲，溝114的間距擴大。雖然兩端的溝114的變位較大，於板金製散熱片116插入時因溝114的阻礙而難以插入，但由於壓緊部116a為大致V字形，且溝114的開口部為錐面114c，因此壓緊部116a容易插入。此外，大致V字形的壓緊部116a的變形能力高，即使金屬基座113翹曲亦能充分地進行壓緊接合。
如第11圖所示，大致V字形的壓緊部116a係被沖壓具118壓潰，且被壓入溝114的底部的倒錐面114b的角部而壓緊接合。壓緊接合後，溝114的隅部係產生間隙114d。溝114的底部的倒錐面114b係容易進入壓緊部116a，而能以較弱的沖壓荷重進行壓緊接合。
此外，壓緊接合時，當加熱板金製散熱片116時，板金製散熱片116的彎曲彈性降低，不會對功率半導體元件111施加壓力，而能進行強固的壓緊接合。
此外，如第12圖所示，亦可於金屬基座113的溝114與壓緊接合在溝114內的板金製散熱片116之間的間隙填充高熱傳導性接著劑119。以高熱傳導性接著劑119而言，係使用於柔軟的矽酮系樹脂添加填料而具有高熱傳導率者。
藉由於間隙114d填充高熱傳導性接著劑119，提升功率模組91的散熱性。此外，藉由以高熱傳導性接著劑119接著板金製散熱片116與金屬基座113，即使在激烈的振動條件下，板金製散熱片116亦不會偏離。
以上雖已詳細說明金屬基座113的溝114的剖面形狀，但溝114亦可為不設置錐面114c及倒錐面114b之單純的矩形。
此外，亦可不於間隙114d填充高熱傳導性接著劑119。
藉由上述所說明的構造，實施形態六的功率模組91從屬於發熱體的功率半導體元件111至板金製散熱片116皆進行熱傳導率高的金屬接合，故提高散熱性、將昂貴的功率半導體元件111予以小型化、並降低成本。此外，由於在樹脂塑模封裝步驟後將板金製散熱片116壓緊接合至金屬基座113，因此能容易製作翼片長度不同的功率模組，並能提升作業性且降低製造成本。
此外，由於壓緊部116a之從溝114突出的部分116b的位置係變位成比溝114的底面114a還低而鉤掛於溝114的兩端，因此即使對板金製散熱片116施加振動等，板金製散熱片116亦不會沿著溝114滑動偏離。
實施形態七
第13圖係本發明實施形態七的功率模組的正面縱剖面圖。
實施形態七的功率模組92與實施形態六的功率模組91的不同點在於將實施形態六的金屬框架112及金屬基座113更換成金屬基板123。
亦即，實施形態七的功率模組92係具備有：會發熱的功率半導體元件111；金屬基板123，係於一面安裝有功率半導體元件111，於另一面123b形成有複數條平行的溝114，並於一面123a與另一面123b之間形成由樹脂所構成的絕緣層123e；塑模封裝樹脂115，係覆蓋功率半導體元件111，並覆蓋至金屬基板123的一面123a及該一面123a側的外周部123c；以及板金製散熱片116，係以壓潰彎曲形成為大致V字形的壓緊部116a之方式壓緊接合於溝114內，並以壓緊部116a之從溝114突出的部分116b的位置變成比溝114的底面114a還低之方式塑性變形。
此外，實施形態七的功率模組92較佳為藉由下述步驟製造：將功率半導體元件111安裝至金屬基板123的一面123a之步驟，該金屬基板123係於形成有複數條平行的溝114之另一面123b與一面123a之間形成有絕緣層123e；藉由塑模封裝樹脂115覆蓋功率半導體元件111，並覆蓋金屬基板123的一面123a與該一面123a側的外周部123c之步驟；以及以壓潰壓緊部116a之方式將板金製散熱片116之彎曲形成為大致V字形的壓緊部116a壓緊接合至溝114內，並以位置變成比該溝114的底面114a還低之方式將壓緊部116a之從溝114突出的部分予以塑性變形之步驟。
功率半導體元件111之間、以及功率半導體元件111與被塑模封裝樹脂115所保持的電極端子112a係以金屬線117電性連接。
金屬基板123係由熱傳導率高的鋁或銅等所形成。
由於金屬基板123具有樹脂絕緣層123e，與銲接接合相比熱傳導率較低，但由於以樹脂絕緣層123e來絕緣，因此可將複數個功率半導體元件111排列安裝。
將功率半導體元件作為反相器(inverter)使用時，由於實施形態六的功率模組91並非絕緣，因此毎個電路必須間隔空間絕緣距離來排列複數個功率模組91，相對於此，由於實施形態七的功率模組92在毎個電路中為絕緣，因此無須間隔空間絕緣距離，而能實現小型化。
此外，由於絕緣層123e為樹脂材質且彈性率較低，故於功率半導體元件111所產生的應力小，能防止板金製散熱片116與金屬基板123的壓緊接合時因金屬基板123的翹曲導致功率半導體元件111的破損。
(產業上的可利用性)
本發明的功率半導體電路裝置(功率模組)係適用於反相器或變換器(converter)等功率轉換裝置。
10、111．．．功率半導體元件
11．．．配線構件
12、30、40、50、60．．．基座板
13．．．銲錫或接著劑
14、114．．．溝
15、115．．．塑模封裝樹脂
16、31．．．散熱片
32．．．推壓夾具
33．．．工具
40a．．．階梯部
41、51．．．塑模封裝模具
50a．．．表面
50b．．．背面
50c、51a．．．傾斜部
60a．．．凸部
91、92．．．功率模組
112．．．金屬框架
112a．．．電極端子
113．．．金屬基座
113a．．．一面
113b．．．另一面
113c．．．外周部
114a．．．底面
114b．．．倒錐面
114c．．．錐面
114d．．．間隙
115a．．．翼片側之面
115b．．．突起
116．．．板金製散熱片(波浪型散熱片)
116a．．．壓緊部
116b．．．從溝突出的部分
116d．．．側部凸緣
116e．．．孔
117．．．金屬線
118．．．衝壓具
119．．．高熱傳導性接著劑
123．．．金屬基板
123a．．．一面
123b．．．另一面
123c．．．外周部
123e．．．絕緣層(樹脂絕緣層)
第1圖(a)及(b)係顯示本發明實施形態一的功率半導體電路裝置之剖面示意圖。
第2圖(a)至(d)係顯示於本發明實施形態一的功率半導體元件所產生之壓力的降低效果、以及在計算該降低效果時所使用的條件之功率半導體電路裝置的剖面圖。
第3圖(a)及(b)係顯示本發明實施形態二的功率半導體電路裝置之剖面示意圖以及將放熱片以切削翹起時的示意圖。
第4圖(a)及(b)係顯示本發明實施形態三的功率半導體電路裝置之剖面示意圖以及塑模封裝時的塑模封裝模具與基座板的位置關係之圖。
第5圖(a)及(b)係顯示本發明實施形態四的功率半導體電路裝置之剖面示意圖以及塑模封裝時的塑模封裝模具與基座板的位置關係之圖。
第6圖(a)及(b)係顯示本發明實施形態五的功率半導體電路裝置之剖面示意圖以及從基座板的上面所視之凸部的形狀與配置之圖。
第7圖係顯示本發明實施形態六的功率模組之正面縱剖面圖。
第8圖係本發明實施形態六的功率模組之分解斜視圖。
第9圖係本發明實施形態六的功率模組之側面縱剖面圖。
第10圖係顯示本發明實施形態中的金屬基座的溝以及板金製散熱片的形狀之縱剖面圖。
第11圖係顯示本發明實施形態中的金屬基座的溝內壓緊接合有板金製散熱片的壓緊部的狀態之縱剖面圖。
第12圖係顯示於本發明實施形態中的金屬基座的溝與板金製散熱片間的間隙填充有高熱傳導性接著劑的狀態之縱剖面圖。
第13圖係顯示本發明實施形態七的功率模組之正面縱剖面圖。
10．．．功率半導體元件
11．．．配線構件
12．．．基座板
13．．．銲錫或接著劑
14．．．溝
15．．．塑模封裝樹脂
16．．．散熱片

Claims (15)

  1. 一種功率半導體電路裝置，係具備有功率半導體元件之功率半導體電路裝置，係包括：基座板，係至少將前述功率半導體元件搭載在一面，並在搭載前述功率半導體元件的面之相反的面形成接合用的溝；樹脂，係在使前述基座板之與搭載有前述功率半導體元件之面相反的面及前述基座板的側面之至少一部分表面露出之狀態下，將前述基座板與前述功率半導體元件予以塑模封裝；以及散熱片，係在前述塑模封裝後藉由推壓力而與前述基座板的溝接合；前述樹脂所構成之塑模封裝，係藉由具有將前述基座板的周邊予以推壓之手段的模具來進行塑模封裝，並將散熱片予以壓緊而固定於前述溝。
  2. 一種功率半導體電路裝置，係一種具備有功率半導體元件之功率半導體電路裝置，係具備有：基座板，係至少將前述功率半導體元件搭載在一面；樹脂，係在使前述基座板之與搭載有前述功率半導體元件之面相反的面及前述基座板的側面之一部分表面露出之狀態下，將前述基座板與前述功率半導體元件予以塑模封裝；以及散熱片，係在前述塑模封裝後於前述基座板的前述 露出的表面將前述表面予以切削翹起形成；前述樹脂所構成之塑模封裝，係藉由具有將前述基座板的周邊予以推壓之手段的模具來進行塑模封裝。
  3. 如申請專利範圍第1項所述之功率半導體電路裝置，其中，前述散熱片係將一片板形成波浪狀者。
  4. 如申請專利範圍第1項所述之功率半導體電路裝置，其中，形成在前述基座板的溝係形成有寬度朝開口部增寬之錐面以及寬度朝底部增寬之倒錐面。
  5. 如申請專利範圍第1項所述之功率半導體電路裝置，其中，於前述基座板的溝與壓緊固定於該溝內的散熱片之間的間隙填充高熱傳導性接著劑。
  6. 如申請專利範圍第1項或第2項所述之功率半導體電路裝置，其中，於前述基座板的至少相對向的兩個面形成階梯狀的段部。
  7. 如申請專利範圍第1項或第2項所述之功率半導體電路裝置，其中，具備有傾斜部，係從前述基座板之搭載功率半導體元件之面形成至與搭載該功率半導體元件之面相反的面。
  8. 如申請專利範圍第1項所述之功率半導體電路裝置，其中，將前述基座板的功率半導體元件的搭載面的面積作成比前述樹脂所構成的塑模封裝部的投影面積還大。
  9. 如申請專利範圍第8項所述之功率半導體電路裝置，其中，於前述基座板的功率半導體元件的搭載面形成垂直方向的凸部或凹部。
  10. 一種功率半導體電路裝置的製造方法，該功率半導體電路裝置係具備有功率半導體元件，該製造方法係至少將前述功率半導體元件搭載於基座板的一面，並於與前述基座板相反的面形成接合用的溝，並以使前述基座板之包含搭載有前述功率半導體元件之面相對側的面之前述基座板的一部分表面露出的狀態下，藉由樹脂將前述基座板與前述功率半導體元件予以塑模封裝，前述樹脂所構成之塑模封裝，係藉由具有將前述基座板的周邊予以推壓之手段的模具來進行塑模封裝，然後，將散熱片予以壓緊而固定於前述基座板的前述溝。
  11. 如申請專利範圍第10項所述之功率半導體電路裝置的製造方法，其中，於前述基座板的周邊形成段部或錐面部。
  12. 如申請專利範圍第10項或第11項所述之功率半導體電路裝置的製造方法，其中，一邊加熱一邊將前述散熱片壓緊固定於前述基座板而形成。
  13. 如申請專利範圍第1項所述之功率半導體電路裝置，其中，前述散熱片係具有彎曲形成為V字形的壓緊部，以壓潰該壓緊部之方式壓緊固定於前述溝內，且以前述壓緊部之從前述溝突出的部分的位置變成比該溝的底面還低之方式予以塑性變形。
  14. 一種功率半導體電路裝置，係具備有：會發熱的功率半導體元件；金屬基板，係於一面安裝有前述功率半導體元件， 於另一面形成有複數條平行的溝，並於前述一面與另一面之間形成絕緣層；塑模封裝樹脂，係覆蓋前述功率半導體元件，並覆蓋前述金屬基板的前述一面及該一面側的外周部；以及散熱片，係橫寬形成為大於前述金屬基板的橫寬，且具有彎曲形成為V字形的壓緊部，並以壓潰該壓緊部之方式壓緊固定至前述溝內，且以前述壓緊部之從前述溝突出的部分的位置變成比該溝的底面還低之方式予以塑性變形。
  15. 一種功率半導體電路裝置的製造方法，係包含有：將功率半導體元件安裝至金屬框架之步驟；將前述金屬框架設置於金屬基座的一面之步驟，該金屬基座的另一面係形成有複數條平行的溝；藉由塑模封裝樹脂覆蓋前述功率半導體元件及金屬框架，並覆蓋前述金屬基座的前述一面與該一面側的外周部之步驟；以及以壓潰壓緊部之方式將橫寬形成為大於前述金屬基座的橫寬之板金製散熱片之彎曲形成為V字形的壓緊部壓緊固定於前述溝內，並以位置變成比該溝的底面還低之方式將前述壓緊部之從前述溝突出的部分予以塑性變形之步驟。
TW98118508A 2008-06-12 2009-06-04 功率半導體電路裝置及其製造方法 TWI404177B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008153935 2008-06-12
JP2008240318 2008-09-19

Publications (2)

Publication Number Publication Date
TW201003862A TW201003862A (en) 2010-01-16
TWI404177B true TWI404177B (zh) 2013-08-01

Family

ID=41416702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98118508A TWI404177B (zh) 2008-06-12 2009-06-04 功率半導體電路裝置及其製造方法

Country Status (7)

Country Link
US (1) US8659147B2 (zh)
EP (1) EP2293328B1 (zh)
JP (1) JP5566289B2 (zh)
KR (1) KR101186781B1 (zh)
CN (1) CN102047414B (zh)
TW (1) TWI404177B (zh)
WO (1) WO2009150995A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5373688B2 (ja) * 2010-04-06 2013-12-18 三菱電機株式会社 ヒートシンク及びヒートシンク一体型パワーモジュール
JP5432085B2 (ja) * 2010-08-24 2014-03-05 三菱電機株式会社 電力半導体装置
JP5511621B2 (ja) 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置
JP2013055304A (ja) * 2011-09-06 2013-03-21 Nippon Tanshi Kk 端子ボックス用端子部材
JP6076675B2 (ja) 2011-10-31 2017-02-08 ローム株式会社 半導体装置
CN104145331B (zh) * 2012-01-31 2017-09-29 三菱电机株式会社 半导体装置和其制造方法
JPWO2013125474A1 (ja) * 2012-02-24 2015-07-30 三菱電機株式会社 半導体装置とその製造方法
WO2013141287A1 (ja) * 2012-03-22 2013-09-26 三菱電機株式会社 半導体装置及びその製造方法
DE102012105110A1 (de) * 2012-06-13 2013-12-19 Osram Opto Semiconductors Gmbh Montageträger und Verfahren zur Montage eines Montageträgers auf einem Anschlussträger
KR101359188B1 (ko) * 2012-07-31 2014-02-05 미쓰비시덴키 가부시키가이샤 전력 반도체 장치
JP2014056982A (ja) * 2012-09-13 2014-03-27 Mitsubishi Electric Corp パワー半導体装置およびその製造方法
US9230878B2 (en) * 2013-04-12 2016-01-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit package for heat dissipation
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
WO2015083201A1 (ja) * 2013-12-05 2015-06-11 三菱電機株式会社 電力半導体装置
WO2015111242A1 (ja) * 2014-01-21 2015-07-30 富士通株式会社 放熱部品、放熱部品の製造方法、電子装置、電子装置の製造方法、一体型モジュール、情報処理システム
WO2015111202A1 (ja) * 2014-01-27 2015-07-30 株式会社日立製作所 半導体モジュール
JP6361730B2 (ja) * 2014-07-10 2018-07-25 富士通株式会社 電子装置、電子装置の製造方法、一体型モジュール、情報処理システム
WO2016016985A1 (ja) * 2014-07-31 2016-02-04 三菱電機株式会社 半導体装置
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
FR3029353B1 (fr) * 2014-11-28 2016-12-23 Valeo Comfort & Driving Assistance Dispositif de retroeclairage notamment pour afficheur tete haute et afficheur tete haute pour vehicule automobile
WO2016147226A1 (ja) * 2015-03-19 2016-09-22 パナソニックＩｐマネジメント株式会社 筐体、蛍光体ホイール装置、投影装置
JP6500162B2 (ja) * 2015-03-23 2019-04-10 広東美的制冷設備有限公司Ｇｄ Ｍｉｄｅａ Ａｉｒ−Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．，Ｌｔｄ． インテリジェントパワーモジュール及びその製造方法
CN106876348A (zh) * 2017-03-07 2017-06-20 中航华东光电有限公司 芯片封装结构及其制造方法
US10986756B2 (en) * 2017-12-28 2021-04-20 Hughes Network Systems Llc Cooling apparatus for an electrical component
US10833241B1 (en) * 2019-06-20 2020-11-10 International Business Machines Corporation Thermalization structure for cryogenic temperature devices
CN114374067B (zh) * 2022-01-04 2023-06-30 中信科移动通信技术股份有限公司 合路器
US20240027708A1 (en) * 2022-07-19 2024-01-25 Hewlett Packard Enterprise Development Lp Corrugated thermal interface device with lateral spring fingers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151163A (ja) * 1998-11-18 2000-05-30 Showa Alum Corp ヒートシンクの製造法
JP2001053212A (ja) * 1999-08-10 2001-02-23 Motorola Inc Ｉｃパッケージおよびその製造方法
JP2001352020A (ja) * 2000-06-06 2001-12-21 Ricchisutoon:Kk 放熱素子の製造方法
JP2002299864A (ja) * 2001-03-29 2002-10-11 Ryosan Co Ltd コルゲートフィン型ヒートシンク
JP2003158226A (ja) * 2001-11-20 2003-05-30 Sony Corp 半導体装置
JP2007173272A (ja) * 2005-12-19 2007-07-05 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3814145C2 (de) * 1988-04-27 1998-07-23 Hess Joachim Vorrichtung zum Zuführen oder Abführen von Wärme
JPH02238653A (ja) 1989-03-13 1990-09-20 Hitachi Ltd 半導体装置
US4974427A (en) * 1989-10-17 1990-12-04 Copeland Corporation Compressor system with demand cooling
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
US5247734A (en) * 1992-11-09 1993-09-28 Motorola, Inc. Method and apparatus of an improved heat sink
US5444909A (en) * 1993-12-29 1995-08-29 Intel Corporation Method of making a drop-in heat sink
US5533257A (en) * 1994-05-24 1996-07-09 Motorola, Inc. Method for forming a heat dissipation apparatus
US6208513B1 (en) * 1995-01-17 2001-03-27 Compaq Computer Corporation Independently mounted cooling fins for a low-stress semiconductor package
US5771966A (en) * 1995-12-15 1998-06-30 Jacoby; John Folded conducting member heatsinks and method of making same
DE29715585U1 (de) * 1997-08-28 1998-12-24 Hoogovens Aluminium Profiltech Kühlvorrichtung für elektrische bzw. elektronische Bauelemente
JPH11204700A (ja) 1998-01-19 1999-07-30 Hitachi Ltd 放熱フィン一体型パワーモジュール
JP3862861B2 (ja) * 1998-06-19 2006-12-27 稔之 新井 電装部品用ヒートシンクの製造方法
TW376171U (en) * 1998-11-24 1999-12-01 Foxconn Prec Components Co Ltd Radiating device
US20070223195A1 (en) * 2004-03-31 2007-09-27 Mitsuo Honma Method for Manufacturing a Heat Sink
JP2006041363A (ja) * 2004-07-29 2006-02-09 Hitachi Ltd 樹脂封止型半導体装置
JP3140755U (ja) 2008-01-21 2008-04-10 水谷電機工業株式会社 コルゲートフィン型放熱器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151163A (ja) * 1998-11-18 2000-05-30 Showa Alum Corp ヒートシンクの製造法
JP2001053212A (ja) * 1999-08-10 2001-02-23 Motorola Inc Ｉｃパッケージおよびその製造方法
JP2001352020A (ja) * 2000-06-06 2001-12-21 Ricchisutoon:Kk 放熱素子の製造方法
JP2002299864A (ja) * 2001-03-29 2002-10-11 Ryosan Co Ltd コルゲートフィン型ヒートシンク
JP2003158226A (ja) * 2001-11-20 2003-05-30 Sony Corp 半導体装置
JP2007173272A (ja) * 2005-12-19 2007-07-05 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP2293328A1 (en) 2011-03-09
CN102047414B (zh) 2013-05-29
EP2293328A4 (en) 2014-06-11
US20110031612A1 (en) 2011-02-10
JP5566289B2 (ja) 2014-08-06
KR20100134766A (ko) 2010-12-23
CN102047414A (zh) 2011-05-04
WO2009150995A1 (ja) 2009-12-17
JPWO2009150995A1 (ja) 2011-11-17
EP2293328B1 (en) 2019-11-20
US8659147B2 (en) 2014-02-25
TW201003862A (en) 2010-01-16
KR101186781B1 (ko) 2012-09-27

Similar Documents

Publication Publication Date Title
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US7985630B2 (en) Method for manufacturing semiconductor module
JP5067267B2 (ja) 樹脂封止型半導体装置とその製造方法
JP5279632B2 (ja) 半導体モジュール
JP5432085B2 (ja) 電力半導体装置
JP5213884B2 (ja) 半導体装置モジュール
US20120307541A1 (en) Power converter, semiconductor device, and method for manufacturing power converter
WO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
JP4254527B2 (ja) 半導体装置
US20160336252A1 (en) Semiconductor Module
JP2006186170A (ja) 半導体装置
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP6644196B1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
CN111095537A (zh) 半导体装置及具备该半导体装置的功率转换装置
JP7204919B2 (ja) パワーモジュールおよびその製造方法
JP2009206406A (ja) パワー半導体装置
JP6567957B2 (ja) パワー半導体モジュールの製造方法
JP6769556B2 (ja) 半導体装置及び半導体モジュール
JP2017028131A (ja) パッケージ実装体
JP2010141034A (ja) 半導体装置及びその製造方法
JP4258391B2 (ja) 半導体装置
JP5465313B2 (ja) 半導体装置モジュール
JP2020072101A (ja) パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
JP2012114141A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees