JP2001053212A - Ｉｃパッケージおよびその製造方法 - Google Patents
Ｉｃパッケージおよびその製造方法Info
- Publication number
- JP2001053212A JP2001053212A JP22590399A JP22590399A JP2001053212A JP 2001053212 A JP2001053212 A JP 2001053212A JP 22590399 A JP22590399 A JP 22590399A JP 22590399 A JP22590399 A JP 22590399A JP 2001053212 A JP2001053212 A JP 2001053212A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- chip
- lead
- sink substrate
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 放熱特性が改善されたICパッケージおよびそ
の製造方法を提供すること。 【解決手段】本発明による ICパッケージは、ヒートシ
ンク基板(34)と、ヒートシンク基板(34)の一方面に設け
られた凹部領域(32)と、凹部領域(32)内に接着されたIC
チップ(44)と、ICチップ(44)にワイヤ(46)を介して電気
的に結合されるリード(24)であって、このリードの一部
はヒートシンク基板(34)の一方面上に延在し、この延在
するリードの部分(24)が接着剤によりヒートシンク基板
に接着されているリード(24)と、凹部領域(32)上を被覆
するポッティング樹脂(48)を備えるICパッケージであ
る。
の製造方法を提供すること。 【解決手段】本発明による ICパッケージは、ヒートシ
ンク基板(34)と、ヒートシンク基板(34)の一方面に設け
られた凹部領域(32)と、凹部領域(32)内に接着されたIC
チップ(44)と、ICチップ(44)にワイヤ(46)を介して電気
的に結合されるリード(24)であって、このリードの一部
はヒートシンク基板(34)の一方面上に延在し、この延在
するリードの部分(24)が接着剤によりヒートシンク基板
に接着されているリード(24)と、凹部領域(32)上を被覆
するポッティング樹脂(48)を備えるICパッケージであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体ICパッ
ケージおよびその製造方法に関し、特に放熱特性が改善
された小型ICパッケージおよびその製造方法に関する。
ケージおよびその製造方法に関し、特に放熱特性が改善
された小型ICパッケージおよびその製造方法に関する。
【０００２】
【従来の技術】半導体ICの高集積化に伴い高消費電力化
が進み、ICチップが発生する熱を散逸させることが重要
になってきている。ICチップが発熱し温度が上昇する
と、動作特性が変化して動作速度が低下したり、ICチッ
プの寿命が短くなる等の不具合が生じるためである。
が進み、ICチップが発生する熱を散逸させることが重要
になってきている。ICチップが発熱し温度が上昇する
と、動作特性が変化して動作速度が低下したり、ICチッ
プの寿命が短くなる等の不具合が生じるためである。
【０００３】このようなICチップの発熱の問題に対処す
るため、ICパッケージ内にヒートシンク材料を備えたも
のがある。図1は、ヒートシンク材料を備えた従来のIC
パッケージ(10)の斜視図(a)およびA-A線断面図(b)を示
す。ヒートシンク(10)は、ICチップ(12)と、このICチッ
プ(12)にワイヤ(13)を介して結合されたリード(14)と、
このICチップに接着されたヒートシンク(15)と、これら
を封止するモールド樹脂(16)から構成される。ヒートシ
ンク(15)は、ICチップ(12)に対する放熱器としての役割
を果たし、ICチップ(12)から発生した熱を吸収してICパ
ッケージ(10)の外部に散逸させるものである。
るため、ICパッケージ内にヒートシンク材料を備えたも
のがある。図1は、ヒートシンク材料を備えた従来のIC
パッケージ(10)の斜視図(a)およびA-A線断面図(b)を示
す。ヒートシンク(10)は、ICチップ(12)と、このICチッ
プ(12)にワイヤ(13)を介して結合されたリード(14)と、
このICチップに接着されたヒートシンク(15)と、これら
を封止するモールド樹脂(16)から構成される。ヒートシ
ンク(15)は、ICチップ(12)に対する放熱器としての役割
を果たし、ICチップ(12)から発生した熱を吸収してICパ
ッケージ(10)の外部に散逸させるものである。
【０００４】一方、ヒートシンクの放熱能力は、外部に
露出したヒートシンク材料の表面積が大きいほど高くな
るが、ヒートシンクを大型化するとICパッケージも全体
として大型化してしまう。このことは、ICパッケージの
小型化の要請に反することになる。このため、ICチップ
の発熱量とヒートシンクによる放熱能力とのバランスを
とる必要があるが、従来のICパッケージでは、これらの
要請が必ずしも充分に達成されていない。すなわち、充
分に小型化されていないという問題点、および充分な放
熱能力が得られていないという問題点がある。
露出したヒートシンク材料の表面積が大きいほど高くな
るが、ヒートシンクを大型化するとICパッケージも全体
として大型化してしまう。このことは、ICパッケージの
小型化の要請に反することになる。このため、ICチップ
の発熱量とヒートシンクによる放熱能力とのバランスを
とる必要があるが、従来のICパッケージでは、これらの
要請が必ずしも充分に達成されていない。すなわち、充
分に小型化されていないという問題点、および充分な放
熱能力が得られていないという問題点がある。
【０００５】さらに、従来のヒートシンクを利用するIC
パッケージを製造する方法は、一連の多数の工程を要す
るだけでなく、高価な設備を要する工程が含まれてい
る。その結果ICパッケージのコストが高くなってしまう
という問題点がある。
パッケージを製造する方法は、一連の多数の工程を要す
るだけでなく、高価な設備を要する工程が含まれてい
る。その結果ICパッケージのコストが高くなってしまう
という問題点がある。
【０００６】
【発明が解決しようとする課題】本発明は、上記の問題
点の内少なくとも1つを解決することを目的とする。
点の内少なくとも1つを解決することを目的とする。
【０００７】
【課題を解決するための手段】本発明によるICパッケー
ジは、ヒートシンク基板(34)と、ヒートシンク基板(34)
の一方面に設けられたICチップ搭載領域(32)と、ICチッ
プ搭載領域(32)内に接着されたICチップ(44)と、ICチッ
プ(44)にワイヤ(46)を介して電気的に結合されるリード
(24)であって、このリードの一部はヒートシンク基板(3
4)の前記一方面上に延在し、この延在するリードの部分
(24)が接着剤によりヒートシンク基板に接着されている
リード(24)と、ICチップ搭載領域(32)上を被覆するポッ
ティング樹脂(48)とを備えるICパッケージである。
ジは、ヒートシンク基板(34)と、ヒートシンク基板(34)
の一方面に設けられたICチップ搭載領域(32)と、ICチッ
プ搭載領域(32)内に接着されたICチップ(44)と、ICチッ
プ(44)にワイヤ(46)を介して電気的に結合されるリード
(24)であって、このリードの一部はヒートシンク基板(3
4)の前記一方面上に延在し、この延在するリードの部分
(24)が接着剤によりヒートシンク基板に接着されている
リード(24)と、ICチップ搭載領域(32)上を被覆するポッ
ティング樹脂(48)とを備えるICパッケージである。
【０００８】さらに、リードの一方端(26)はガルウイン
グ形状に形成され、このリードの一方端(26)は、ヒート
シンク基板(34)の縁部とICチップ(44)との間で少なくと
も1個所屈曲している。
グ形状に形成され、このリードの一方端(26)は、ヒート
シンク基板(34)の縁部とICチップ(44)との間で少なくと
も1個所屈曲している。
【０００９】本発明によるICパッケージを製造する方法
は、リードフレーム形成工程により形成されたリードフ
レーム(20)と、ヒートシンク基板形成工程により形成さ
れたヒートシンク基板(34)を接着剤を利用して接着する
工程と、ヒートシンク基板(34)内のICチップ搭載領域(3
2)の周囲に、ポッティング樹脂(48)の過剰な流動を防止
するポッティング・ダム(42)を形成する工程と、高熱伝
導接着剤を利用して、ヒートシンク基板(34)のICチップ
搭載領域(32)内にICチップ(44)を接着する工程と、ICチ
ップ(44)とリードの一方端をワイヤ・ボンディングする
工程と、ICチップ(44)と、ボンディングされたワイヤ(4
6)とをポッティング樹脂(48)により封止する工程と、リ
ードの他方端(26)をカットして個々のICパッケージに分
離する工程より成り、リードフレーム形成工程は、リー
ドフレーム材料(20)を機械的または化学的に打ち抜くこ
とによって所定のパターンを形成する工程と、リードフ
レーム(20)内のリードの他方端(26)をガルウイング形状
に加工する工程と、リードフレーム(20)をめっき処理す
る工程より成り、ヒートシンク基板形成工程は、ヒート
シンク材料(30)の一方面に複数のICチップ搭載領域(32)
を形成する工程と、ヒートシンク材料(30)を、所定数の
ICチップ搭載領域(32)を有するヒートシンク基板(34)に
分離する工程より成る方法である。リードフレーム(20)
をめっき処理する工程は、リードフレーム(20)とヒート
シンク基板(34)を接着した後に行っても良い。
は、リードフレーム形成工程により形成されたリードフ
レーム(20)と、ヒートシンク基板形成工程により形成さ
れたヒートシンク基板(34)を接着剤を利用して接着する
工程と、ヒートシンク基板(34)内のICチップ搭載領域(3
2)の周囲に、ポッティング樹脂(48)の過剰な流動を防止
するポッティング・ダム(42)を形成する工程と、高熱伝
導接着剤を利用して、ヒートシンク基板(34)のICチップ
搭載領域(32)内にICチップ(44)を接着する工程と、ICチ
ップ(44)とリードの一方端をワイヤ・ボンディングする
工程と、ICチップ(44)と、ボンディングされたワイヤ(4
6)とをポッティング樹脂(48)により封止する工程と、リ
ードの他方端(26)をカットして個々のICパッケージに分
離する工程より成り、リードフレーム形成工程は、リー
ドフレーム材料(20)を機械的または化学的に打ち抜くこ
とによって所定のパターンを形成する工程と、リードフ
レーム(20)内のリードの他方端(26)をガルウイング形状
に加工する工程と、リードフレーム(20)をめっき処理す
る工程より成り、ヒートシンク基板形成工程は、ヒート
シンク材料(30)の一方面に複数のICチップ搭載領域(32)
を形成する工程と、ヒートシンク材料(30)を、所定数の
ICチップ搭載領域(32)を有するヒートシンク基板(34)に
分離する工程より成る方法である。リードフレーム(20)
をめっき処理する工程は、リードフレーム(20)とヒート
シンク基板(34)を接着した後に行っても良い。
【００１０】さらに、ICチップ(44)とワイヤ(46)をポッ
ティング樹脂(48)により封止する工程の前に行われるい
ずれかの工程に続いて、ヒートシンク基板(34)の他方面
がマーキングされる。
ティング樹脂(48)により封止する工程の前に行われるい
ずれかの工程に続いて、ヒートシンク基板(34)の他方面
がマーキングされる。
【００１１】
【発明の実施の形態】以下、図2ないし図4を参照しなが
ら、本発明によるICパッケージおよびその製造方法を説
明する。
ら、本発明によるICパッケージおよびその製造方法を説
明する。
【００１２】図2は、本実施例で使用するリードフレー
ムを加工する各工程における平面図((a)ないし(c))およ
び側面図(d)を示す。まず、厚さ0.25ミリ・メートルの銅
より成る平板(リール)を準備する(図2(a))。この平板を
リードフレーム図に従って機械的に打ち抜くまたは化学
的に溶解し、所望のパターンを有するリードフレームを
形成する(図2(b))。このリードフレームにはPPF(pre-pl
ated-frame)と呼ばれるめっき処理を行う(図2(c))。一
般にめっき処理はリードフレームの腐食防止およびプリ
ント基板に対する実装性を向上させる等のために行われ
る。このめっき処理には、金めっき、ニッケルめっき、
ニッケル・パラジウムめっき等さまざまな種類のものが
あるが、低コスト化および実装性の観点からはニッケル
・パラジウムめっきが好ましく、本実施例でもニッケル・
パラジウムめっきを行っている。リードフレーム内のリ
ード(22)のアウタリード側の先端部(26)を屈曲させてガ
ルウイング形状に加工する(図2(d))。リードフレーム(2
0)に平行なリードの部分(24)は、後述するヒートシンク
基板(34)を配置させるための領域となる。
ムを加工する各工程における平面図((a)ないし(c))およ
び側面図(d)を示す。まず、厚さ0.25ミリ・メートルの銅
より成る平板(リール)を準備する(図2(a))。この平板を
リードフレーム図に従って機械的に打ち抜くまたは化学
的に溶解し、所望のパターンを有するリードフレームを
形成する(図2(b))。このリードフレームにはPPF(pre-pl
ated-frame)と呼ばれるめっき処理を行う(図2(c))。一
般にめっき処理はリードフレームの腐食防止およびプリ
ント基板に対する実装性を向上させる等のために行われ
る。このめっき処理には、金めっき、ニッケルめっき、
ニッケル・パラジウムめっき等さまざまな種類のものが
あるが、低コスト化および実装性の観点からはニッケル
・パラジウムめっきが好ましく、本実施例でもニッケル・
パラジウムめっきを行っている。リードフレーム内のリ
ード(22)のアウタリード側の先端部(26)を屈曲させてガ
ルウイング形状に加工する(図2(d))。リードフレーム(2
0)に平行なリードの部分(24)は、後述するヒートシンク
基板(34)を配置させるための領域となる。
【００１３】図3は、本実施例で使用するヒートシンク
材料を加工する工程(a)ないし(c)を示す。まず、厚さ2.
0ミリ・メートルのアルミニウム板より成るヒートシンク
材料(30)を準備する(図3(a))。このヒートシンク材料の
片面上に、プレス加工により複数の凹部領域(32)を形成
する(図3(b))。この凹部領域(32)は、後述するダイ・ボ
ンディング工程によりICチップを接着するためのICチッ
プ搭載領域である。複数の凹部領域(32)を形成した後、
ヒートシンク材料(30)をカットしてICパッケージ用のヒ
ートシンク基板(34)を形成する(図3(c))。
材料を加工する工程(a)ないし(c)を示す。まず、厚さ2.
0ミリ・メートルのアルミニウム板より成るヒートシンク
材料(30)を準備する(図3(a))。このヒートシンク材料の
片面上に、プレス加工により複数の凹部領域(32)を形成
する(図3(b))。この凹部領域(32)は、後述するダイ・ボ
ンディング工程によりICチップを接着するためのICチッ
プ搭載領域である。複数の凹部領域(32)を形成した後、
ヒートシンク材料(30)をカットしてICパッケージ用のヒ
ートシンク基板(34)を形成する(図3(c))。
【００１４】図4は、図2および図3の各工程により作成
されたリードフレーム(20)とヒートシンク基板(34)を使
用してICパッケージを製造する各工程を示す。リードフ
レーム(20)内のリードの一部分(24)と、ヒートシンク基
板(34)内の凹部領域が形成されている側を接着剤により
接着する(図4(a))。この接着剤は、ヒートシンク基板(3
4)とリード(24)との絶縁性を確保しつつ接着するものが
利用される。本実施例では、ガラス繊維を含むエポキシ
接着剤が利用されている。次に、凹部領域(32)の周囲
に、シリコン化合物またはエポキシ樹脂より成るダム(4
2)を形成する(図4(b))。このダム(42)は、後述する樹脂
封止の工程において、樹脂の流出を抑制するためのもの
である。ダイ・ボンディング工程により、ICチップ(44)
を凹部領域(32)内に接着する(図4(c))。接着剤は、熱を
加えることにより架橋して硬化する熱硬化性高熱伝導接
着剤を利用している。ICチップ(44)とリード(24)をワイ
ヤボンディング工程により接続する(図4(d))。凹部領域
(32)の深さを調節することにより、ICチップ(44)とリー
ド(24)とを接続するワイヤ(46)のループ高さを調節し、
ワイヤの低ループ化を行うことが可能になる。ICチップ
(44)、ワイヤ(46)およびリード(24)の一部分を、ポッテ
ィング樹脂(48)により樹脂封止する。その後、アウタ・
リードの先端をカットすることにより、個別のICパッケ
ージに分離し、ICパッケージが完成する。本実施例によ
るICパッケージによれば、ヒートシンク基板(34)にICチ
ップを収容する凹部領域(32)を設けているので、ワイヤ
を低ループ化させること、接着剤の流出を防止すること
等が可能になる。また、ポッティング樹脂(48)のずれ応
力を緩和させることも可能になる(アンカー効果)。さら
に、凹部領域(32)が存在することによって、ヒートシン
ク基板(34)とポッティング樹脂(48)との間の界面の面積
は、凹部領域のない場合に比べて大きくなる。このた
め、外部からの水分の侵入経路が長くなり、耐湿性その
他の水分に起因する信頼性を向上させることが可能にな
る。次に、ヒートシンク基板(34)に接着されるリードの
部分(24)は、様々なパターンが可能であるが、リード面
から放熱される熱も最大限にさせる観点からは、本実施
例のようにヒートシンク基板上に広く配置させることが
好ましい。また、リード先端のガルウイング形状は、ピ
ン間ショートを防止する観点から、その屈曲位置がヒー
トシンク基板の縁部を超えないように形成されるのが好
ましい。本実施例では、ガルウイング形状のリードを例
にとって説明したが、Jリード等の他のリード形状を採
用することも理論上可能である。しかし、連続形成によ
る製造工程の容易性の観点からは、ガルウイング形状と
することが好ましい。さらに本実施例では金型を利用す
るモールド樹脂形成の工程を行っておらず、ポッティン
グにより樹脂封止を行っているので低コストである。凹
部領域(32)内のICチップ(44)とワイヤ(46)とリードの一
部分を被覆するポッティングを行う領域は、放熱効果を
高める観点からはできるだけ小さいことが好ましい。ま
た、ヒートシンク材料であるアルミニウムの線膨張係数
が、ポッティング樹脂の線膨張係数と相違するので、封
止樹脂の応力緩和の観点からも、樹脂封止領域は小さい
ことが好ましい。
されたリードフレーム(20)とヒートシンク基板(34)を使
用してICパッケージを製造する各工程を示す。リードフ
レーム(20)内のリードの一部分(24)と、ヒートシンク基
板(34)内の凹部領域が形成されている側を接着剤により
接着する(図4(a))。この接着剤は、ヒートシンク基板(3
4)とリード(24)との絶縁性を確保しつつ接着するものが
利用される。本実施例では、ガラス繊維を含むエポキシ
接着剤が利用されている。次に、凹部領域(32)の周囲
に、シリコン化合物またはエポキシ樹脂より成るダム(4
2)を形成する(図4(b))。このダム(42)は、後述する樹脂
封止の工程において、樹脂の流出を抑制するためのもの
である。ダイ・ボンディング工程により、ICチップ(44)
を凹部領域(32)内に接着する(図4(c))。接着剤は、熱を
加えることにより架橋して硬化する熱硬化性高熱伝導接
着剤を利用している。ICチップ(44)とリード(24)をワイ
ヤボンディング工程により接続する(図4(d))。凹部領域
(32)の深さを調節することにより、ICチップ(44)とリー
ド(24)とを接続するワイヤ(46)のループ高さを調節し、
ワイヤの低ループ化を行うことが可能になる。ICチップ
(44)、ワイヤ(46)およびリード(24)の一部分を、ポッテ
ィング樹脂(48)により樹脂封止する。その後、アウタ・
リードの先端をカットすることにより、個別のICパッケ
ージに分離し、ICパッケージが完成する。本実施例によ
るICパッケージによれば、ヒートシンク基板(34)にICチ
ップを収容する凹部領域(32)を設けているので、ワイヤ
を低ループ化させること、接着剤の流出を防止すること
等が可能になる。また、ポッティング樹脂(48)のずれ応
力を緩和させることも可能になる(アンカー効果)。さら
に、凹部領域(32)が存在することによって、ヒートシン
ク基板(34)とポッティング樹脂(48)との間の界面の面積
は、凹部領域のない場合に比べて大きくなる。このた
め、外部からの水分の侵入経路が長くなり、耐湿性その
他の水分に起因する信頼性を向上させることが可能にな
る。次に、ヒートシンク基板(34)に接着されるリードの
部分(24)は、様々なパターンが可能であるが、リード面
から放熱される熱も最大限にさせる観点からは、本実施
例のようにヒートシンク基板上に広く配置させることが
好ましい。また、リード先端のガルウイング形状は、ピ
ン間ショートを防止する観点から、その屈曲位置がヒー
トシンク基板の縁部を超えないように形成されるのが好
ましい。本実施例では、ガルウイング形状のリードを例
にとって説明したが、Jリード等の他のリード形状を採
用することも理論上可能である。しかし、連続形成によ
る製造工程の容易性の観点からは、ガルウイング形状と
することが好ましい。さらに本実施例では金型を利用す
るモールド樹脂形成の工程を行っておらず、ポッティン
グにより樹脂封止を行っているので低コストである。凹
部領域(32)内のICチップ(44)とワイヤ(46)とリードの一
部分を被覆するポッティングを行う領域は、放熱効果を
高める観点からはできるだけ小さいことが好ましい。ま
た、ヒートシンク材料であるアルミニウムの線膨張係数
が、ポッティング樹脂の線膨張係数と相違するので、封
止樹脂の応力緩和の観点からも、樹脂封止領域は小さい
ことが好ましい。
【００１５】本実施例では、ヒートシンク材料としてア
ルミニウムより成る材料を使用したがこれに限定されな
い。ヒートシンク(放熱器)として機能し得る材料であれ
ば利用可能である。たとえば、ヒートシンク材料として
銅を採用することも可能である。この場合、ICチップと
ヒートシンク基板の間の熱伝導性を一層高くするため、
銅の基板上を銀めっきし、はんだを乗せ、金または銀め
っきされたICチップを結合させることが可能である。ヒ
ートシンク材料としてのアルミニウムと銅を比較した場
合、熱伝導性の観点からは銅が好ましく、自然酸化膜に
よる表面の安定性、製造コスト、軽量化の観点からはア
ルミニウムが好ましい。さらに、本実施例では、デュア
ル・インライン・パッケージ(DIP)を例にとって説明した
が、必ずしもこれに限定されず、クワッド・フラット・パ
ッケージ(QFP)その他のICパッケージにも本発明を利用
することが可能である。
ルミニウムより成る材料を使用したがこれに限定されな
い。ヒートシンク(放熱器)として機能し得る材料であれ
ば利用可能である。たとえば、ヒートシンク材料として
銅を採用することも可能である。この場合、ICチップと
ヒートシンク基板の間の熱伝導性を一層高くするため、
銅の基板上を銀めっきし、はんだを乗せ、金または銀め
っきされたICチップを結合させることが可能である。ヒ
ートシンク材料としてのアルミニウムと銅を比較した場
合、熱伝導性の観点からは銅が好ましく、自然酸化膜に
よる表面の安定性、製造コスト、軽量化の観点からはア
ルミニウムが好ましい。さらに、本実施例では、デュア
ル・インライン・パッケージ(DIP)を例にとって説明した
が、必ずしもこれに限定されず、クワッド・フラット・パ
ッケージ(QFP)その他のICパッケージにも本発明を利用
することが可能である。
【００１６】本実施例によるICパッケージの製造方法に
よれば、図2に示すリードフレームの加工工程と、図3に
示すヒートシンク材料の加工工程は、独立して行うこと
が可能であり、いずれを先に行っても良く、また、同時
に行うことも可能である。図4(a)に示す工程を行う前
に、リードフレームおよびヒートシンク材料が加工され
ていれば足りるためである。次に、本実施例では、リー
ド・フォーミング(図2(d))を行う前に表面処理工程(図2
(c))を行っているが、必ずしもこの順序で行う必要はな
い。たとえば、リード・フォーミングにおける圧痕を隠
すまたは残さないようにする観点からは、リード・フォ
ーミング(図2(d))を行った後に表面処理(図2(c))を行う
ことが好ましい。また、表面処理におけるめっきを最小
限の領域に限定して行う観点からは、リードフレームと
ヒートシンク基板とを結合させた直後、すなわち図4(b)
に示すダム・プリント工程の直前に行うことが好まし
い。次に、本実施例におけるワイヤ・ボンディング工程
では(図4(d))、インナ・リード(24)がヒートシンク基板
(34)の一方面上に堅固に固定されているので、ワイヤ・
ボンディングを信頼性が高く行うことが可能である。従
来のワイヤ・ボンディング工程では、インナ・リードが片
持梁のように一端が支持されていたに過ぎず、ワイヤの
接合点が上下に可動し得るため、ワイヤ・ボンディング
を信頼性高く行うことが困難であった。次に、本実施例
によれば、ポッティングによる樹脂封止(図4(e))が行わ
れた後は、互いに結合したアウタリードの部分をカット
するのみであり、以後リード・フォーミング等の曲げ工
程が不要である。金型によるモールド成型を行っていた
従来の手法では、樹脂封止を行った後にリードの曲げ加
工のための工程が行われ、リードの平坦性(コプラナリ
ティ)等に関する信頼性を確保することが必ずしも容易
でなかった。本実施例ではリード・フォーミングに相当
する工程は、リードフレームがヒートシンク基板および
ICチップに結合する前に既に完了しており (図2(d))、
リードの曲げ加工に起因する信頼性を確保することが容
易になる。ICパッケージの製造工程には、製品名や製品
番号等をマーキングする工程が必要であり、本実施例で
はヒートシンク基板の他方面側(凹部領域(32)が形成さ
れる側の反対側)にマーキングを行うことになるが、こ
のマーキング工程は図3および図4に示す工程の内どの段
階でも行うことが可能である。このため、ICパッケージ
の製造プロセスの柔軟性を高めることが可能になる。こ
の点、金型モールドによる樹脂封止が終わった後でなけ
ればマーキングを行うことができなかった従来の技術と
大きく相違する。
よれば、図2に示すリードフレームの加工工程と、図3に
示すヒートシンク材料の加工工程は、独立して行うこと
が可能であり、いずれを先に行っても良く、また、同時
に行うことも可能である。図4(a)に示す工程を行う前
に、リードフレームおよびヒートシンク材料が加工され
ていれば足りるためである。次に、本実施例では、リー
ド・フォーミング(図2(d))を行う前に表面処理工程(図2
(c))を行っているが、必ずしもこの順序で行う必要はな
い。たとえば、リード・フォーミングにおける圧痕を隠
すまたは残さないようにする観点からは、リード・フォ
ーミング(図2(d))を行った後に表面処理(図2(c))を行う
ことが好ましい。また、表面処理におけるめっきを最小
限の領域に限定して行う観点からは、リードフレームと
ヒートシンク基板とを結合させた直後、すなわち図4(b)
に示すダム・プリント工程の直前に行うことが好まし
い。次に、本実施例におけるワイヤ・ボンディング工程
では(図4(d))、インナ・リード(24)がヒートシンク基板
(34)の一方面上に堅固に固定されているので、ワイヤ・
ボンディングを信頼性が高く行うことが可能である。従
来のワイヤ・ボンディング工程では、インナ・リードが片
持梁のように一端が支持されていたに過ぎず、ワイヤの
接合点が上下に可動し得るため、ワイヤ・ボンディング
を信頼性高く行うことが困難であった。次に、本実施例
によれば、ポッティングによる樹脂封止(図4(e))が行わ
れた後は、互いに結合したアウタリードの部分をカット
するのみであり、以後リード・フォーミング等の曲げ工
程が不要である。金型によるモールド成型を行っていた
従来の手法では、樹脂封止を行った後にリードの曲げ加
工のための工程が行われ、リードの平坦性(コプラナリ
ティ)等に関する信頼性を確保することが必ずしも容易
でなかった。本実施例ではリード・フォーミングに相当
する工程は、リードフレームがヒートシンク基板および
ICチップに結合する前に既に完了しており (図2(d))、
リードの曲げ加工に起因する信頼性を確保することが容
易になる。ICパッケージの製造工程には、製品名や製品
番号等をマーキングする工程が必要であり、本実施例で
はヒートシンク基板の他方面側(凹部領域(32)が形成さ
れる側の反対側)にマーキングを行うことになるが、こ
のマーキング工程は図3および図4に示す工程の内どの段
階でも行うことが可能である。このため、ICパッケージ
の製造プロセスの柔軟性を高めることが可能になる。こ
の点、金型モールドによる樹脂封止が終わった後でなけ
ればマーキングを行うことができなかった従来の技術と
大きく相違する。
【００１７】以上本発明によるICパッケージおよび製造
方法によれば、高い放熱能力を達成することが可能にな
り、ICパッケージの1ワット当たりの温度上昇率を低く
することが可能になる。たとえば、28ピンのシュリンク
DIPを例にとると、ヒートシンクを備えた従来のICパッ
ケージ(例えば図1)の温度上昇率は1ワット当たり40℃程
度であったのに対し、本実施例によれば1ワット当たり3
0℃程度の温度上昇率を得ることが可能である。本実施
例によるICパッケージは、熱抵抗の大きな樹脂でICパッ
ケージ全体が封止されておらず、ヒートシンクの露出部
分が大きいので、充分な放熱能力を有する小型のICパッ
ケージが得られる。さらに本発明によれば、例えばモー
ルド金型等の高額の設備を必要とせず、工程数も比較的
少ないので、ICパッケージの製造コストも安価になる。
方法によれば、高い放熱能力を達成することが可能にな
り、ICパッケージの1ワット当たりの温度上昇率を低く
することが可能になる。たとえば、28ピンのシュリンク
DIPを例にとると、ヒートシンクを備えた従来のICパッ
ケージ(例えば図1)の温度上昇率は1ワット当たり40℃程
度であったのに対し、本実施例によれば1ワット当たり3
0℃程度の温度上昇率を得ることが可能である。本実施
例によるICパッケージは、熱抵抗の大きな樹脂でICパッ
ケージ全体が封止されておらず、ヒートシンクの露出部
分が大きいので、充分な放熱能力を有する小型のICパッ
ケージが得られる。さらに本発明によれば、例えばモー
ルド金型等の高額の設備を必要とせず、工程数も比較的
少ないので、ICパッケージの製造コストも安価になる。
【図1】ヒートシンクを備えた従来のICパッケージの斜
視図および断面図を示す。
視図および断面図を示す。
【図2】本実施例で使用されるリードフレームを加工す
るための各工程を示す。
るための各工程を示す。
【図3】本実施例で使用されるヒートシンクを加工する
ための各工程を示す。
ための各工程を示す。
【図4】本実施例によるICパッケージを製造する各工程
を示す。
を示す。
10 ICパッケージ 12 ICチップ 13 ワイヤ 14 リード 15 ヒートシンク 16 モールド樹脂 20 リード・フレーム 22,24,26 リード 30 ヒートシンク材料 32 凹部領域 34 ヒートシンク基板 42 ダム 44 ICチップ 46 ワイヤ 48 ポッティング樹脂
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA01 CA06 DB02 DB07 5F036 AA01 BB08 BD03 BE01 5F067 AA01 AA03 BE04 BE08 CA03 DA05
Claims (11)
- 【請求項1】 ICパッケージであって：ICチップ搭載領
域(32)を有するヒートシンク基板(34)であって、このIC
チップ搭載領域(32)はヒートシンク基板の一方面に形成
されるヒートシンク基板(34)；ICチップ搭載領域(32)に
接着されたICチップ(44)；ICチップ(44)にワイヤ(46)を
介して電気的に結合される複数のリード(24)であって、
各リードの一部は接着剤によりヒートシンク基板(34)の
前記一方面上に沿って接着されるリード(24)；および前
記ヒートシンク基板(32)の前記一方面を部分的に被覆す
るポッティング樹脂であって、前記ICチップ搭載領域(3
2)およびICチップ(44)を被覆するポッティング樹脂(4
8)；を備えることを特徴とするICパッケージ。 - 【請求項2】 前記ヒートシンク基板がアルミニウムま
たは銅より成ることを特徴とする請求項1記載のICパッ
ケージ。 - 【請求項3】 前記リードの一方端(26)はガルウイング
形状に形成され、このリードの一方端(26)は、ヒートシ
ンク基板(34)の縁部とICチップ(44)との間で少なくとも
1個所屈曲していることを特徴とする請求項1記載のICパ
ッケージ。 - 【請求項4】 前記ICチップ搭載領域(32)が、凹部領域
であることを特徴とする請求項1記載のICパッケージ。 - 【請求項5】 ICパッケージであって：アルミ材料より
成るヒートシンク基板(34)であって、このヒートシンク
基板(34)の一方面の一部分にICチップ搭載領域(32)が設
けられているヒートシンク基板(34)；ICチップ搭載領域
(32)内で高熱伝導接着剤により接着されたICチップ(4
4)；ICチップ(44)にワイヤを介して電気的に結合される
リード(24)であって、このリードの一部分が熱硬化性エ
ポキシ接着剤によりヒートシンク基板(34)に接着され、
リードの一方端(26)がガルウイング形状に形成されるリ
ード(24,26)；および前記ICチップ搭載領域(32)およびI
Cチップ(44)を被覆するポッティング樹脂(48)；を備え
ることを特徴とするICパッケージ。 - 【請求項6】 ICパッケージを製造する方法であって、
当該方法は：リードの一方端がガルウイング形状に形成
され、めっき処理が施されているリードフレーム(20)
と、一方面上にICチップ搭載領域(32)を有するヒートシ
ンク基板(34)とを接着剤を利用して接着する工程；ヒー
トシンク基板(34)上のICチップ搭載領域(32)の周囲に、
ポッティング樹脂の過剰な流動を防止するポッティング
・ダム(42)を形成する工程；高熱伝導接着剤を利用し
て、ヒートシンク基板(34)のICチップ搭載領域(32)内に
ICチップ(44)を接着する工程；ICチップ(44)とリードの
一方端をワイヤにより結合するワイヤ・ボンディング工
程；ICチップ(44)とワイヤとをポッティング樹脂(48)に
より封止する工程；およびリードの他方端(26)をカット
して個々のICパッケージに分離する工程；より成ること
を特徴とする方法。 - 【請求項7】 前記リードフレームは、リードフレーム
材料(20)を機械的に打ち抜くまたは化学的に溶解するこ
とによって所定のパターンを形成する工程と、リードフ
レーム(20)内のリードの先端 (26)をガルウイング形状
に加工する工程と、リードフレーム(20)をめっき処理す
る工程により形成されることを更なる特徴とする請求項
6記載の方法。 - 【請求項8】 ICパッケージを製造する方法であって、
当該方法は：リードの一方端がガルウイング形状に形成
されているリードフレーム(20)と、一方面上にICチップ
搭載領域(32)を有するヒートシンク基板(34)を接着剤を
利用して接着する工程；リードフレーム(20)をめっき処
理する工程；ヒートシンク基板(34)内のICチップ搭載領
域(32)の周囲に、ポッティング樹脂(48)の過剰な流動を
防止するポッティング・ダム(42)を形成する工程；高熱
伝導接着剤を利用して、ヒートシンク基板(34)のICチッ
プ搭載領域(32)内にICチップ(44)を接着する工程；ICチ
ップ(44)とリードの一方端をワイヤにより結合するワイ
ヤ・ボンディング工程；ICチップ(44)とワイヤ(46)とを
ポッティング樹脂(48)により封止する工程；およびリー
ドの他方端(26)をカットして個々のICパッケージに分離
する工程；より成ることを特徴とする方法。 - 【請求項9】 前記リードフレームは、リードフレーム
材料(20)を機械的に打ち抜くまたは化学的に溶解するこ
とよって所定のパターンを形成する工程と、リードフレ
ーム(20)内のリードの先端(26)をガルウイング形状に加
工する工程により形成されることを更なる特徴とする請
求項8記載の方法。 - 【請求項10】 ICチップ(44)とワイヤ(46)をポッティン
グ樹脂(48)により封止する工程の前に行われるいずれか
の工程に続いて、前記ヒートシンク基板(34)の他方面が
マーキングされることを更なる特徴とする請求項6ない
し9のいずれか1項に記載の方法。 - 【請求項11】 前記ヒートシンク基板は、ヒートシンク
材料(30)の一方面に複数のICチップ搭載領域(32)を形成
する工程と、ヒートシンク材料(30)を所定数のICチップ
搭載領域(32)を有するヒートシンク基板(34)に分離する
工程により形成されることを特徴とする請求項6ないし9
のいずれか1項に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22590399A JP2001053212A (ja) | 1999-08-10 | 1999-08-10 | Ｉｃパッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22590399A JP2001053212A (ja) | 1999-08-10 | 1999-08-10 | Ｉｃパッケージおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053212A true JP2001053212A (ja) | 2001-02-23 |
Family
ID=16836704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22590399A Pending JP2001053212A (ja) | 1999-08-10 | 1999-08-10 | Ｉｃパッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001053212A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009150995A1 (ja) * | 2008-06-12 | 2009-12-17 | 三菱電機株式会社 | 電力半導体回路装置およびその製造方法 |
| JPWO2021074978A1 (ja) * | 2019-10-15 | 2021-04-22 |
-
1999
- 1999-08-10 JP JP22590399A patent/JP2001053212A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009150995A1 (ja) * | 2008-06-12 | 2009-12-17 | 三菱電機株式会社 | 電力半導体回路装置およびその製造方法 |
| KR101186781B1 (ko) * | 2008-06-12 | 2012-09-27 | 미쓰비시덴키 가부시키가이샤 | 전력 반도체 회로 장치 및 그 제조 방법 |
| CN102047414B (zh) * | 2008-06-12 | 2013-05-29 | 三菱电机株式会社 | 电力半导体电路装置及其制造方法 |
| TWI404177B (zh) * | 2008-06-12 | 2013-08-01 | Mitsubishi Electric Corp | 功率半導體電路裝置及其製造方法 |
| US8659147B2 (en) | 2008-06-12 | 2014-02-25 | Mitsubishi Electric Corporation | Power semiconductor circuit device and method for manufacturing the same |
| JP5566289B2 (ja) * | 2008-06-12 | 2014-08-06 | 三菱電機株式会社 | 電力半導体回路装置およびその製造方法 |
| JPWO2021074978A1 (ja) * | 2019-10-15 | 2021-04-22 | ||
| KR20220059505A (ko) * | 2019-10-15 | 2022-05-10 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| JP7193008B2 (ja) | 2019-10-15 | 2022-12-20 | 三菱電機株式会社 | 半導体装置 |
| KR102629840B1 (ko) * | 2019-10-15 | 2024-01-25 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
| US20100164078A1 (en) | Package assembly for semiconductor devices | |
| JPH0878595A (ja) | 改善された熱放散を備えたｉｃパッケージ | |
| US5610437A (en) | Lead frame for integrated circuits | |
| US10840172B2 (en) | Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| US20060145312A1 (en) | Dual flat non-leaded semiconductor package | |
| JPH03174749A (ja) | 半導体装置 | |
| JP2001053212A (ja) | Ｉｃパッケージおよびその製造方法 | |
| JP2002033345A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3125891B2 (ja) | 半導体装置 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JPH09312372A (ja) | 半導体装置の製造方法 | |
| US7951651B2 (en) | Dual flat non-leaded semiconductor package | |
| JPH11354706A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JP3499655B2 (ja) | 半導体装置 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| KR100221917B1 (ko) | 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법 | |
| KR200167587Y1 (ko) | 반도체 패캐이지 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 | |
| KR100233860B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20040927 Free format text: JAPANESE INTERMEDIATE CODE: A711 |