KR20220059505A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20220059505A
KR20220059505A KR1020227010912A KR20227010912A KR20220059505A KR 20220059505 A KR20220059505 A KR 20220059505A KR 1020227010912 A KR1020227010912 A KR 1020227010912A KR 20227010912 A KR20227010912 A KR 20227010912A KR 20220059505 A KR20220059505 A KR 20220059505A
Authority
KR
South Korea
Prior art keywords
heat sink
mold resin
semiconductor device
semiconductor chip
mold
Prior art date
Application number
KR1020227010912A
Other languages
English (en)
Other versions
KR102629840B1 (ko
Inventor
요이치 노가미
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20220059505A publication Critical patent/KR20220059505A/ko
Application granted granted Critical
Publication of KR102629840B1 publication Critical patent/KR102629840B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

히트 싱크(1)의 상면(1a)에 반도체 칩(2)이 마련되어 있다. 리드 단자(5, 6)가 반도체 칩(2)과 전기적으로 접속되고, 히트 싱크(1)의 제 1 측면(1c)의 위쪽으로는 연장하지 않고, 히트 싱크(1)의 제 2 측면(1d)의 위쪽으로 연장한다. 몰드 수지(10)가 히트 싱크(1)의 상면과 제 1 측면(1c) 및 제 2 측면(1d), 반도체 칩(2), 및 리드 단자(5, 6)의 일부를 덮는다. 히트 싱크(1)의 하면(1b)은 몰드 수지(10)로부터 노출되어 있다. 히트 싱크(1)의 제 1 측면(1c)의 하부가 파여 몰드 수지(10)로 충전된 앵커 구조(11)가 마련되어 있다. 히트 싱크(1)의 제 2 측면(1d)에는 앵커 구조(11)가 없다. 히트 싱크(1)는 몰드 수지(10)의 측면(10a)으로부터 돌출하고 있지 않다.

Description

반도체 장치
본 발명은, 수지 몰드 패키지형의 반도체 장치에 관한 것이다.
수지 몰드 패키지형의 반도체 장치에서는, 히트 싱크 상에 반도체 칩을 마련하고, 반도체 칩과 리드 단자를 와이어로 접속하고, 이들을 몰드 수지로 덮는다. 이러한 반도체 장치에 있어서, 측면의 하부가 파여 몰드 수지로 충전된 앵커 구조를 갖는 히트 싱크가 이용되고 있었다. 이것에 의해 히트 싱크가 몰드 수지로부터 탈락하는 것을 막아, 신뢰성을 확보할 수가 있다.
리드 단자의 아래쪽에 앵커 구조가 있으면 인덕턴스가 커지기 때문에, 리드 단자의 임피던스를 소망하는 레벨까지 낮출 수가 없다. 따라서, 반도체 장치를 고주파 증폭기로서 이용한 경우 등에서 고성능화가 저해된다. 이 문제를 해결하기 위해, 리드 단자의 아래쪽에 있어서 측면의 일부가 몰드 수지로부터 돌출된 히트 싱크를 이용하는 것으로 리드 단자의 임피던스를 낮춘 반도체 장치가 제안되고 있다(예를 들면, 특허 문헌 1 참조).
[특허 문헌 1] 일본 특허 제6289792호 공보
몰드 성형에서는, 반도체 장치의 리드 단자를 경계로 하여 상하 방향으로 나눈 2매의 몰드 성형용의 금형을 이용한다. 주입구로부터 금형 내에 몰드 수지를 주입하여 충전시킨 후, 2매의 금형을 상하 방향으로 분리한다. 그러나, 히트 싱크의 측면의 일부가 몰드 수지로부터 돌출한 종래의 반도체 장치의 제조에서는, 돌출한 히트 싱크의 일부가 물리적인 장해가 되기 때문에, 일반적인 몰드 성형용의 금형보다 복잡한 형상의 성형 금형이 필요하게 된다. 또한, 몰드 수지 충전 후의 반도체 장치와 성형 금형을 분리시키는 공정도 복잡하게 된다. 따라서, 제조 코스트가 상승하고, 생산성이 악화하고, 제품 수율이 악화한다고 하는 문제가 있었다.
본 발명은, 상술한 바와 같은 과제를 해결하기 위해서 된 것으로, 그 목적은 신뢰성을 확보하고, 리드 단자의 임피던스를 낮추고, 제조 코스트를 저감하고, 생산성과 제품 수율을 향상시킬 수가 있는 반도체 장치를 얻는 것이다.
본 발명에 따른 반도체 장치는, 히트 싱크와, 상기 히트 싱크의 상면에 마련된 반도체 칩과, 상기 반도체 칩과 전기적으로 접속되고, 상기 히트 싱크의 제 1 측면의 위쪽으로는 연장하지 않고, 상기 히트 싱크의 제 2 측면의 위쪽으로 연장하는 리드 단자와, 상기 히트 싱크의 상기 상면과 상기 제 1 및 제 2 측면, 상기 반도체 칩, 및 상기 리드 단자의 일부를 덮는 몰드 수지를 구비하고, 상기 히트 싱크의 하면은 상기 몰드 수지로부터 노출되고, 상기 히트 싱크의 상기 제 1 측면의 하부가 파여 상기 몰드 수지로 충전된 앵커 구조가 마련되고, 상기 히트 싱크의 상기 제 2 측면에는 상기 앵커 구조가 없고, 상기 히트 싱크는 상기 몰드 수지의 측면으로부터 돌출하고 있지 않은 것을 특징으로 한다.
본 발명에서는, 히트 싱크의 제 1 측면에 앵커 구조가 마련되어 있다. 이것에 의해 히트 싱크가 몰드 수지로부터 탈락하는 것을 막아, 신뢰성을 확보할 수 있다. 또, 리드 단자가 위쪽에 연장하는 히트 싱크의 제 2 측면에는 앵커 구조가 없다. 이것에 의해, 리드 단자의 임피던스를 낮출 수가 있다. 또, 히트 싱크는 몰드 수지의 측면으로부터 돌출하고 있지 않다. 이것에 의해 일반적인 몰드 성형을 적용할 수 있기 때문에, 제조 코스트를 저감하고, 생산성과 제품 수율을 향상시킬 수 있다.
도 1은 실시의 형태 1에 따른 반도체 장치를 나타내는 평면도이다.
도 2는 도 1의 I－II에 따른 단면도이다.
도 3은 도 1의 III－IV에 따른 단면도이다.
도 4는 실시의 형태 1에 따른 반도체 장치의 변형예를 나타내는 단면도이다.
도 5는 실시의 형태 1에 따른 반도체 장치를 실장한 상태를 나타내는 단면도이다.
도 6은 도 5의 일부를 확대한 단면도이다.
도 7은 비교예 1에 따른 반도체 장치를 나타내는 단면도이다.
도 8은 비교예 2에 따른 반도체 장치를 나타내는 단면도이다.
도 9는 실시의 형태 2에 따른 반도체 장치를 나타내는 단면도이다.
도 10은 실시의 형태 3에 따른 반도체 장치를 나타내는 단면도이다.
실시의 형태에 따른 반도체 장치에 대해 도면을 참조하여 설명한다. 동일 또는 대응하는 구성 요소에는 동일 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다.
실시의 형태 1.
도 1은, 실시의 형태 1에 따른 반도체 장치를 나타내는 평면도이다. 도 2는, 도 1의 I－II에 따른 단면도이다. 도 3은, 도 1의 III－IV에 따른 단면도이다. 히트 싱크(1)는, 실장면인 상면(1a)과, 방열면인 하면(1b)과, 서로 직교하는 제 1 측면(1c)과 제 2 측면(1d)을 가진다. 도면에 있어서 히트 싱크(1)의 상면(1a)과 하면(1b)은 Z 방향으로 서로 대향한다. 제 1 측면(1c)은 Y 방향으로 서로 대향하는 2개의 측면이다. 제 2 측면(1d)은 X 방향으로 서로 대향하는 2개의 측면이다.
히트 싱크(1)의 상면(1a)에 반도체 칩(2)과 회로 기판(3)이 다이 본드재(4)에 의해 마련되어 있다. 다이 본드재(4)는 Ag 페이스트 수지, 땜납, 소결 Ag 등이다. 반도체 칩(2)은, 고주파 전력 증폭기 용도에 적합한 Si－LDMOS 칩, GaAs　FET 칩, GaN　HEMT 등의 전계 효과 트랜지스터이다.
리드 단자(5), (6)가 히트 싱크(1)의 위쪽에 배치되어 있다. 리드 단자(5), (6)는, 히트 싱크(1)의 제 1 측면(1c)의 위쪽으로는 연장하지 않고, 히트 싱크(1)의 제 2 측면(1d)의 위쪽으로 연장한다. 리드 단자(5)는 회로 기판(3)에 본딩 와이어(7)로 전기적으로 접속되어 있다. 회로 기판(3)은 반도체 칩(2)의 상면의 게이트 전극 패드와 본딩 와이어(8)로 전기적으로 접속되어 있다. 리드 단자(6)는 반도체 칩(2)의 상면의 드레인 전극 패드에 본딩 와이어(9)로 전기적으로 접속되어 있다. 본딩 와이어(7), (8), (9)는 Au, Ag, Al 등의 금속 재료로 이루어진다.
회로 기판(3)은, 반도체 장치가 고주파 전력 증폭기로서 높은 효율로 동작하고, 높은 고주파 전력이 출력되도록, 반도체 칩(2)에 대해서 최적인 부하 임피던스로 설정되어 있다. 회로 기판(3)은 반도체 칩(2)의 게이트 측에 마련되어 있지만, 이것에 한정하지 않고 반도체 칩(2)의 드레인 전극 패드와 리드 단자(6) 사이에 마련해도 좋고, 게이트 측과 드레인 측의 양쪽에 마련해도 좋다.
히트 싱크(1)는, 반도체 칩(2)의 상면의 소스 전극과 전기적으로 접속되어 있고, 소스 전극 단자를 겸하고 있다. 히트 싱크(1)와 소스 전극의 접속 방법으로서, 반도체 칩(2)의 상면으로부터 하면까지 관통한 스루홀을 경유하여 접속시키는 방법, 소스 전극에 접속된 패드와 히트 싱크(1)를 본딩 와이어로 접속시키는 방법이 있다.
몰드 수지(10)가 히트 싱크(1)의 상면과 제 1 측면(1c) 및 제 2 측면(1d), 반도체 칩(2), 및 리드 단자(5), (6)의 일부를 덮는다. 히트 싱크(1)의 모든 측면과 상면은 몰드 수지(10)에 의해 내포되고, 방열면인 히트 싱크(1)의 하면(1b)만이 몰드 수지(10)로부터 노출되어 있다. 히트 싱크(1)는 몰드 수지(10)의 측면(10a)으로부터 돌출하고 있지 않다.
반도체 칩(2)과 회로 기판(3)으로부터 방출된 열은 히트 싱크(1)의 하면(1b)으로부터 외부로 전도된다. 따라서, 히트 싱크(1)는 200W/Mk 이상의 열전도율을 갖고 있는 것이 바람직하고, 예를 들면 398W/mK와 같은 높은 열전도율을 갖는 Cu로 이루어진다. 이러한 구성의 반도체 장치는, 주파수 1GHz 이상, 1W 이상의 고주파 전력을 출력하는데 적합하다.
히트 싱크(1)의 제 1 측면(1c)의 하부가 파여 몰드 수지(10)로 충전된 앵커 구조(11)가 마련되어 있다. 히트 싱크(1)의 제 2 측면(1d)에는 앵커 구조(11)가 없다. 또한, 히트 싱크의 일반적인 제법에서는, 예를 들면 모재인 Cu재를 상 금형과 하 금형을 이용한 압축 가공에 의해 히트 싱크를 소망하는 치수로 성형한다. 압축 가공 후에 히트 싱크와 금형을 분리할 수 있도록 하는 것이 필요하고, 성형 후의 히트 싱크의 형상에는 이 제약이 생긴다. 본 실시의 형태의 히트 싱크(1)의 형상은, 이러한 일반적인 제법을 복잡하게 하는 것 없이 성형할 수가 있다.
반도체 장치의 외형을 성형하는 방법으로서, 리드 단자(5), (6)를 경계로 하여 상하 방향으로 나눈 2매의 몰드 성형용의 금형을 이용하여 소정의 주입구로부터 몰드 수지(10)을 주입하여 충전시킨 후, 해당 2매의 성형 금형을 상하 방향(Z 방향)으로 분리하는 방법이 일반적이다. 성형 금형으로부터 반도체 장치를 뽑아 내기 쉽게 하기 위해서, 상측의 성형 금형에도, 하측의 성형 금형에도, 테이퍼를 마련하는 것이 일반적이다. 이 때문에, 몰드 수지(10)의 측면(10a)은 테이퍼 형상으로 경사져 있다. 일반적인 테이퍼 각은, 3о 내지 15о 정도이다.
도 4는, 실시의 형태 1에 따른 반도체 장치의 변형예를 나타내는 단면도이다. 도 2에서는 리드 단자(5), (6)의 아래쪽에 있어서 히트 싱크(1)의 제 2 측면(1d)의 하단과 몰드 수지(10)의 측면(10a)의 하단이 동일 위치에 있다. 다만, 실제로는, 히트 싱크(1)는 몰드 성형용의 하측 금형에 확실히 수납되는(housed) 것이 필요하고, 치수 공차를 고려할 필요가 있다. 고려해야 할 치수 공차는, 주로, 히트 싱크(1)의 치수, 몰드 성형용의 하측 금형의 치수 등이다.
일반적인 제조 방법에서는, 히트 싱크(1)의 제 2 측면(1d)의 하단을 몰드 수지(10)의 측면(10a)의 하단으로부터 최대 0.2mm 내측에 위치시키면, 히트 싱크(1)를 몰드 성형용의 하측 금형에 확실히 수납할 수 있다. 따라서, 히트 싱크(1)의 제 2 측면(1d)의 하단과 몰드 수지(10)의 측면(10a)의 하단의 거리 D를 0.2mm 이하로 설정한다.
계속하여, 본 실시의 형태의 효과를 비교예 1, 2와 비교하여 설명한다. 도 5는, 실시의 형태 1에 따른 반도체 장치를 실장한 상태를 나타내는 단면도이다. 도 6은, 도 5의 일부를 확대한 단면도이다. 반도체 칩(2)의 소스 전극과 전기적으로 접속하고 있는 히트 싱크(1)의 하면(1b)이 도체(12)와 접속되어 있다. 반도체 장치의 리드 단자(5), (6)의 하면은, 정합에 이용하는 기판(13)과 전기적으로 접속하고 있다.
도 7은, 비교예 1에 따른 반도체 장치를 나타내는 단면도이다. 비교예 1에서는, 리드 단자(5), (6)의 아래쪽에도 앵커 구조(11)가 마련되어 있다. 비교예 1에서는, 히트 싱크(1)가 접지된 때에 히트 싱크(1) 측의 기생 인덕턴스 성분이 중첩 된다. 그 때문에, 리드 단자(5), (6)의 임피던스를 소망하는 레벨까지 낮출 수가 없다.
한편, 본 실시의 형태에서는, 리드 단자(5), (6)가 위쪽에 연장하는 히트 싱크(1)의 제 2 측면(1d)에는 앵커 구조(11)가 없고, 히트 싱크(1)의 제 2 측면(1d)의 하단과 몰드 수지(10)의 측면(10a)의 하단이 동일 위치에 있다. 이것에 의해, 히트 싱크(1) 측의 기생 인덕턴스 성분의 영향을 작게 할 수 있기 때문에, 리드 단자(5), (6)의 임피던스를 낮출 수 있다. 또, 히트 싱크(1)의 제 1 측면(1c)에 앵커 구조(11)가 마련되어 있다. 이것에 의해 히트 싱크(1)가 몰드 수지(10)로부터 탈락하는 것을 막아, 신뢰성을 확보할 수가 있다.
도 8은, 비교예 2에 따른 반도체 장치를 나타내는 단면도이다. 비교예 2에서는, 히트 싱크(1)가 몰드 수지(10)의 측면으로부터 돌출하고 있다. 이 때문에, 복잡한 형상의 성형 금형이 필요하게 되고, 몰드 수지 충전 후의 반도체 장치와 성형 금형을 분리시키는 공정도 복잡하게 된다. 한편, 본 실시의 형태에서는, 히트 싱크(1)는 몰드 수지(10)의 측면으로부터 돌출하고 있지 않다. 이것에 의해 일반적인 몰드 성형을 적용할 수 있기 때문에, 제조 코스트를 저감하고, 생산성과 제품 수율을 향상시킬 수 있다. 따라서, 본 실시의 형태는 저가격이 요구되는 시장 분야에의 적용에 적합하다.
계속하여, 본 실시의 형태의 효과를 확인하기 위해서 시뮬레이션을 행했다. 몰드 수지(10)로서 일반적인 에폭시 수지를 상정하고, 비유전률은 3.7로 설정했다. 몰드 수지(10)의 측면부의 테이퍼 각 θ은 8о,히트 싱크(1)의 하면(1b)으로부터 리드 단자(5), (6)의 하면까지의 거리 L는 1.6mm, 히트 싱크(1)의 두께 t는 1.0mm로 설정했다. 이때, 기판(13)의 하단부와 히트 싱크(1)의 제 2 측면(1d)의 하단 사이의 거리 X는 기하학적으로 결정된다. 실시의 형태 1에서 D=0의 경우에는 거리 X는 0.22mm, D=0.2mm의 경우에는 거리 X는 0.42mm가 된다. 비교예 1에서는 거리 D는 1.16mm, 거리 X는 1.3mm가 된다. 비교예 2에서는 거리 X는 0mm가 된다.
각 반도체 장치의 리드 단자의 임피던스 Z를 계산한 결과를 표 1에 정리한다.
거리 X 임피던스 Z
실시의 형태 1(D=0) 0.22mm 18Ω
실시의 형태 1(D=0.2mm) 0.42mm 20.5Ω
비교예 1 1.30mm 31Ω
비교예 2 0.0mm 14Ω
비교예 1의 리드 단자(5), (6)의 임피던스 Z가 가장 높게 31Ω이 되어, 비교예 2의 2.21배 크게 되었다. 임피던스 Z가 높아지면, 반도체 장치를 고주파 전력 증폭기로서 이용하는데 있어서 중요한 사용 주파수의 대역 특성이 악화된다. 비교예 2의 리드 단자(5), (6)의 임피던스 Z가 가장 낮게 14Ω였다. 그러나, 상기와 같이 비교예 2는 반도체 장치의 제조 방법이 지극히 어렵고, 또한 코스트 상승을 피할 수 없다고 하는 문제가 있다.한편, 본 실시의 형태에서 D=0의 경우에는 임피던스 Z는 18Ω이 되어, 비교예 2보다 1.29배 크게되지만, 비교예 1보다 큰 폭으로 저감될 수 있다. 또, 본 실시의 형태에서 D=0.2mm의 경우에는 리드 단자(5), (6)의 임피던스 Z는 20.5Ω이 되었다. 임피던스 Z는, D=0의 경우의 1.14배 크게 되지만, 비교예 1보다 충분히 낮은 값이 얻어진다. 따라서, D=0.2mm의 경우에도 사용 주파수의 대역 특성의 악화를 억제할 수 있었다.
또한, 몰드 수지(10)의 측면(10a)의 테이퍼 각 θ, 히트 싱크(1)의 하면으로부터 리드 단자(5), (6)의 하면까지의 거리 L에 따라 거리 X는 변화한다. 테이퍼 각 θ가 작고, 거리 L이 작을수록 거리 X가 작아진다. 거리 X가 작을수록, 리드 단자(5), (6)의 임피던스 Z를 작게 할 수 있다. 그러나, 테이퍼 각 θ와 거리 L은 제조 방법 등의 제약을 받는 설계 파라미터이다.
실시의 형태 2.
도 9는, 실시의 형태 2에 따른 반도체 장치를 나타내는 단면도이다. 이 단면도는 실시의 형태 1의 도 2에 대응한다. 실시의 형태 1에서는 방열면인 히트 싱크(1)의 하면은 평탄하다. 한편, 본 실시의 형태에서는 히트 싱크(1)의 하면에 오목부(14)가 마련되어 있다. 오목부(14)는 몰드 수지(10)로 충전되어 있다. 이것에 의해, 앵커 효과를 더욱 높일 수가 있다. 그 외의 구성 및 효과는 실시의 형태 1과 같다.
실시의 형태 3.
도 10은, 실시의 형태 3에 따른 반도체 장치를 나타내는 단면도이다. 이 단면도는 실시의 형태 1의 도 2에 대응한다. 본 실시의 형태에서는, 리드 단자(5), (6)의 아래쪽에 있어서 히트 싱크(1)의 제 2 측면(1d)에 돌기물(15)이 마련되어 있다. 히트 싱크(1)를 몰드 성형용의 하측 금형 내에 세트할 때에, 돌기물(15)에 의해 셀프 얼라인먼트 기능이 작용한다. 따라서, 히트 싱크(1)의 제 2 측면(1d)의 하단과 몰드 수지(10)의 측면(10a)의 하단의 거리 D의 제어성이 향상하기 때문에, 리드 단자(5), (6)의 임피던스의 불균일을 억제할 수가 있다. 그 외의 구성 및 효과는 실시의 형태 1과 같다.
1　히트 싱크, 1a　상면, 1b　하면, 1c　제 1 측면, 1d　제 2 측면, 2 반도체 칩, 5, 6 리드 단자, 10 몰드 수지, 11 앵커 구조, 14 오목부, 15 돌기물

Claims (5)

  1. 히트 싱크와,
    상기 히트 싱크의 상면에 마련된 반도체 칩과,
    상기 반도체 칩과 전기적으로 접속되고, 상기 히트 싱크의 제 1 측면의 위쪽으로는 연장하지 않고, 상기 히트 싱크의 제 2 측면의 위쪽으로 연장하는 리드 단자와,
    상기 히트 싱크의 상기 상면과 상기 제 1 및 제 2 측면, 상기 반도체 칩, 및 상기 리드 단자의 일부를 덮는 몰드 수지를 구비하고,
    상기 히트 싱크의 하면은 상기 몰드 수지로부터 노출되고,
    상기 히트 싱크의 상기 제 1 측면의 하부가 파여(recessed) 상기 몰드 수지로 충전된 앵커 구조가 마련되고,
    상기 히트 싱크의 상기 제 2 측면에는 상기 앵커 구조가 없고,
    상기 히트 싱크는 상기 몰드 수지의 측면으로부터 돌출하고 있지 않은 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 히트 싱크의 상기 제 2 측면의 하단과 상기 몰드 수지의 상기 측면의 하단의 거리가 0.2mm 이하인 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 히트 싱크의 상기 하면에 오목부가 마련되고,
    상기 오목부는 상기 몰드 수지로 충전되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 히트 싱크의 상기 제 2 측면에 돌기물이 마련되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 몰드 수지의 상기 측면은 테이퍼 형상으로 경사져 있는 것을 특징으로 하는 반도체 장치.
KR1020227010912A 2019-10-15 2019-10-15 반도체 장치 KR102629840B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/040533 WO2021074978A1 (ja) 2019-10-15 2019-10-15 半導体装置

Publications (2)

Publication Number Publication Date
KR20220059505A true KR20220059505A (ko) 2022-05-10
KR102629840B1 KR102629840B1 (ko) 2024-01-25

Family

ID=75538042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227010912A KR102629840B1 (ko) 2019-10-15 2019-10-15 반도체 장치

Country Status (7)

Country Link
US (1) US20220285242A1 (ko)
JP (1) JP7193008B2 (ko)
KR (1) KR102629840B1 (ko)
CN (1) CN114503254A (ko)
DE (1) DE112019007823T5 (ko)
TW (1) TWI760868B (ko)
WO (1) WO2021074978A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289792U (ko) 1985-11-25 1987-06-09
JP2001053212A (ja) * 1999-08-10 2001-02-23 Motorola Inc Ｉｃパッケージおよびその製造方法
JP2012033665A (ja) * 2010-07-30 2012-02-16 On Semiconductor Trading Ltd 半導体装置及びその製造方法
WO2018154635A1 (ja) * 2017-02-21 2018-08-30 三菱電機株式会社 半導体装置
WO2019064431A1 (ja) * 2017-09-28 2019-04-04 三菱電機株式会社 半導体装置、高周波電力増幅器、および、半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562660B1 (en) * 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법
JP2012028744A (ja) * 2010-06-22 2012-02-09 Panasonic Corp 半導体装置用パッケージおよびその製造方法ならびに半導体装置
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
TWI509759B (zh) * 2013-08-19 2015-11-21 Powertech Technology Inc 切割道在散熱片之無基板封裝構造及其製造方法
TWI759279B (zh) * 2017-01-26 2022-04-01 日商昭和電工材料股份有限公司 無加壓接合用銅糊、接合體與其製造方法及半導體裝置
US10923444B1 (en) * 2017-05-26 2021-02-16 Mitsubishi Electric Corporation Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289792U (ko) 1985-11-25 1987-06-09
JP2001053212A (ja) * 1999-08-10 2001-02-23 Motorola Inc Ｉｃパッケージおよびその製造方法
JP2012033665A (ja) * 2010-07-30 2012-02-16 On Semiconductor Trading Ltd 半導体装置及びその製造方法
WO2018154635A1 (ja) * 2017-02-21 2018-08-30 三菱電機株式会社 半導体装置
WO2019064431A1 (ja) * 2017-09-28 2019-04-04 三菱電機株式会社 半導体装置、高周波電力増幅器、および、半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2021074978A1 (ko) 2021-04-22
TW202117953A (zh) 2021-05-01
US20220285242A1 (en) 2022-09-08
DE112019007823T5 (de) 2022-06-30
KR102629840B1 (ko) 2024-01-25
WO2021074978A1 (ja) 2021-04-22
CN114503254A (zh) 2022-05-13
JP7193008B2 (ja) 2022-12-20
TWI760868B (zh) 2022-04-11

Similar Documents

Publication Publication Date Title
US5075759A (en) Surface mounting semiconductor device and method
US7605451B2 (en) RF power transistor having an encapsulated chip package
US9111920B2 (en) Semiconductor device
US20210313293A1 (en) Rf amplifier devices and methods of manufacturing
JP6015963B2 (ja) 半導体パッケージ、その製造方法及び金型
US5376909A (en) Device packaging
US10037945B2 (en) Package structure and three dimensional package structure
US11837457B2 (en) Packaging for RF transistor amplifiers
US11270954B2 (en) Electrical component, device and package
US11356070B2 (en) RF amplifiers having shielded transmission line structures
JP2020535701A (ja) バイアスストリップを有するｒｆ増幅器パッケージ
US10083899B2 (en) Semiconductor package with heat slug and rivet free die attach area
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20020121683A1 (en) Encapsulated die package with improved parasitic and thermal performance
KR102629840B1 (ko) 반도체 장치
EP0408904A2 (en) Surface mounting semiconductor device and method
US20230178464A1 (en) Electronic Package and Electronic Device Comprising the Same
JP2023549784A (ja) Ｐｃｂルーティングを備えるパッケージングされたｒｆ電力装置
EP3690937B1 (en) Cascode semiconductor device and method of manufacture
US9245837B1 (en) Radio frequency power device
US11784613B2 (en) High output power density radio frequency transistor amplifiers in flat no-lead overmold packages
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
KR102260622B1 (ko) 고방열 큐에프엔 패키지
US20230133034A1 (en) Surface-mount amplifier devices
WO2022126017A4 (en) 3d packaging with silicon die as thermal sink for high-power low thermal conductivity dies

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant