JP2020535701A - バイアスストリップを有するrf増幅器パッケージ - Google Patents

バイアスストリップを有するrf増幅器パッケージ Download PDF

Info

Publication number
JP2020535701A
JP2020535701A JP2020516728A JP2020516728A JP2020535701A JP 2020535701 A JP2020535701 A JP 2020535701A JP 2020516728 A JP2020516728 A JP 2020516728A JP 2020516728 A JP2020516728 A JP 2020516728A JP 2020535701 A JP2020535701 A JP 2020535701A
Authority
JP
Japan
Prior art keywords
die pad
amplifier
lead
conductive
packaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020516728A
Other languages
English (en)
Other versions
JP6951563B2 (ja
Inventor
ティモシー カニング
ティモシー カニング
ビョルン ヘルマン
ビョルン ヘルマン
リチャード ウィルソン
リチャード ウィルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2020535701A publication Critical patent/JP2020535701A/ja
Priority to JP2021155290A priority Critical patent/JP7320031B2/ja
Application granted granted Critical
Publication of JP6951563B2 publication Critical patent/JP6951563B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • H03F1/565Modifications of input or output impedances, not otherwise provided for using inductive elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6611Wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6644Packaging aspects of high-frequency amplifiers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6644Packaging aspects of high-frequency amplifiers
    • H01L2223/665Bias feed arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6644Packaging aspects of high-frequency amplifiers
    • H01L2223/6655Matching arrangements, e.g. arrangement of inductive and capacitive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/222A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/225Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/387A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/391Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

RF増幅器パッケージの実施形態は、反対側にある第一および第二の端部側部を有する電気的に絶縁している上面を備える本体部、ならびに上面よりも下に垂直に凹み、反対側にある第一および第二の側部ならびに第一および第二の側部と交差する第三の側部を備える導電性ダイパッドを含む。このような実施形態は、上面に配置された第一および第二の導電性リード、第二の側部の隣から第二の端部側部に延在する第二のリード、ならびに第二のリードに接続され、かつ第三の側部に隣接する上面に配置された第一の導電性バイアスストリップも含む。他の実施形態は、このようなRF増幅器パッケージを備えるパッケージ型RF増幅器、ならびにダイパッドに実装され、第一のリードに電気的に結合された制御端子、ダイパッドに直接面し、かつそれに電気的に接続された基準電位端子、および第二のリードに電気的に接続された出力端子を備えるRFトランジスタを含む。【選択図】図1

Description

本出願はRF(無線周波数)増幅器に関し、特には、RF増幅器のパッケージ設計に関する。
RF電力増幅器は無線通信システムの基地局等のような様々な用途において使用されている。RF電力増幅器によって増幅された信号はしばしば400メガヘルツ(MHz)から60ギガヘルツ(GHz)の範囲の周波数を有する高周波変調搬送波を有する信号を含む。搬送波を変調するベースバンド信号は典型的に比較的低い周波数であり、用途に応じて、300MHz以下、またはそれよりも高い周波数とすることができる。多くのRF電力増幅器設計は増幅デバイスとして半導体スイッチングデバイスを活用する。これらのスイッチングデバイスの例にはMOSFET(金属−酸化物−半導体電界効果トランジスタ)、DMOS(二重拡散金属−酸化物−半導体)トランジスタ、GaN HEMT(窒化ガリウム高電子移動度トランジスタ)、GaN MESFET(窒化ガリウム金属−半導体電界効果トランジスタ)、LDMOSトランジスタ等のような電力トランジスタデバイスを含む。
RF電力増幅器のデバイスパッケージは、組み入れられた入出力インピーダンス整合回路とともにトランジスタダイ(例えば、MOSFET(金属−酸化物−半導体電界効果トランジスタ)、LDMOS(横拡散金属−酸化物−半導体)、HEMT(高電子移動度トランジスタ))を含むことができる。入出力インピーダンス整合回路は典型的にトランジスタのインピーダンスを固定値に整合させるように構成されたインピーダンス整合回路の少なくとも一部を提供するLCネットワークを含む。
クラスFの増幅器構成は、現代のRF用途においてそれらの動作が高効率であるため人気が高まっている。クラスFの増幅器設計では高次高調波の入念な同調が必要になる。電力効率はデバイスパッケージに組み入れられる入出力インピーダンス整合回路に高調波同調回路を組み入れることにより改善することができる。
現代のRF電力増幅器は出力電力の高い範囲で可能な限り高い効率を維持するために必要とされる。この設計上の要求は小型デバイスまたは高電力密度を有するデバイス(例えば、GaN HEMTデバイス)を備えるRF電力増幅器において特に困難である。これらのデバイスは典型的にトランジスタダイの入出力端子とパッケージリードとの間に接続されたいくつかの導電性ボンディングワイヤを用いてパッケージングされる。この構成では、パッケージ型デバイス(packaged device)の様々なワイヤ間および/またはボンディングワイヤとパッケージの基板部分との間で容量性カップリングが発生する可能性がある。現在、GaN HEMTデバイスの大部分は「ストレートボンディングされている(bonded straight out)」。これはトランジスタダイのドレインは一組の専用のボンディングワイヤによりパッケージのリードに直接、電気的に接続されていることを意味する。このパッケージ構成は実際に製造することは容易であるが、トランジスタの出力に大きな寄生ネットワークがもたらされる。この寄生ネットワークにより高次高調波を同調するための能力が制限される。この寄生ネットワークはベースバンドインピーダンス(すなわち、基本的な動作周波数の範囲で示されるインピーダンス)に対しても有害であり、トランジスタの線形化能力(linearizability)に重要なメトリックである。パッケージと併せて、ボンディングワイヤはインダクタンスとして効果的に現れ、トランジスタの寄生出力インピーダンスと並列に共振器を形成する。これは次にベースバンド領域において大きな利得スパイクを生成するトランジスタに対して高いインピーダンスを示す。
RF半導体増幅器パッケージが開示される。ある実施形態によると、RF半導体増幅器パッケージはフランジ型本体部、本体部の中心に設置された導電性ダイパッド、および本体部の上面に配置され、かつダイパッドを取り囲む電気的に絶縁されたウィンドウフレームを含む。RF半導体増幅器パッケージはさらにダイパッドの第一の側部に隣接したウィンドウフレームに配置され、かつダイパッドの第一の側部から離れて本体部の第一の端部側部に向かって延在する第一の導電性リードを含む。RF半導体増幅器パッケージはさらにダイパッドの第二の側部に隣接したウィンドウフレームに配置され、かつダイパッドの第二の側部から離れて本体部の第二の端部側部に向かって延在する第二の導電性リードを含み、ダイパッドの第二の側部はダイパッドの第一の側部と反対側にある。RF半導体増幅器パッケージはさらにウィンドウフレームに配置され、第二のリードに連続的に接続され、ダイパッドの第三の側部に沿って延在する第一の導電性バイアスストリップ(biasing strip)を含む。ダイパッドの第三の側部はダイパッドの第一の側部と第二の側部との間に延在する。
別の実施形態によると、RF半導体増幅器パッケージは第一の端部側部および第一の端部側部と反対側の第二の端部側部を有するフランジ型本体部、第一の端部側部と第二の端部側部との間で本体部の中心に設置された導電性ダイパッド、本体部の上面に配置され、かつダイパッドを取り囲む電気的に絶縁されたウィンドウフレーム、およびウィンドウフレームに配置され、かつダイパッドから電気的に絶縁された連続的な導電性構造を含む。連続的な導電性構造はダイパッドから本体部の第二の端部側部に向かって延在するリード部、およびダイパッドの外周の周りから本体部の第一の端部側部に向かって延在するバイアスストリップを含む。
パッケージ型RF増幅器(packaged RF amplifier)が開示される。ある実施形態によると、パッケージ型RF増幅器はフランジ型本体部、導電性ダイパッド、ダイパッドから絶縁され、かつダイパッドの第一の端部側部から離れて延在する導電性入力リード、ダイパッドから絶縁され、かつ入力リードと反対方向のダイパッドの第二の端部側部から離れて延在する導電性出力リード、および導電性出力リードに連続的に接続され、かつダイパッドの外周の周りからフランジの第一の端部側部に向かって延在する第一の導電性バイアスストリップを含むRFパッケージを含む。パッケージ型RF増幅器はさらにダイパッドに実装されたRFトランジスタを含む。RFトランジスタは第一のリードに電気的に結合された制御端子、ダイパッドに直接面し、かつ電気的に接続された基準電位端子、および第二のリードに電気的に接続された出力端子を含む。
図面の要素は必ずしも互いに対して正しい縮尺で描かれていない。同様の参照番号は対応する同様の部分を指す。様々な例示された実施形態の特徴はそれらが互いを排除しない限り組み合わせることができる。実施形態は図面に描写され、以下の説明において詳細に説明される。
ある実施形態による、バイアスストリップを有するRF増幅器パッケージを描写する。 ある実施形態による、バイアスストリップを有するパッケージ型RF増幅器を描写する。図2Aはパッケージ型RF増幅器の平面図を描写する。 ある実施形態による、バイアスストリップを有するパッケージ型RF増幅器を描写する。図2Bはパッケージ型RF増幅器の等角図を描写する。 ある実施形態による、図2のパッケージ型RF増幅器の等価電気回路図を描写する。 別の実施形態による、パッケージ型RF増幅器を描写する。図4Aはパッケージ型RF増幅器の等価回路図を描写し、図4Bはデカップリングキャパシタを含むパッケージ部分の近接図を描写する。 別の実施形態による、パッケージ型RF増幅器を描写する。図5Aはパッケージ型RF増幅器の等価回路図を描写し、図5Bはパッケージおよびパッケージの外側に実装されたキャパシタの平面図を描写する。 別の実施形態による、パッケージ型RF増幅器を描写する。図6Aはパッケージ型RF増幅器の等価回路図を描写し、図6Bはラジアルスタブを含むパッケージ部分の近接図を描写し、図6Cは表面実装技術キャパシタを含むパッケージ部分の近接図を描写する。
本明細書に記載の実施形態による、RF増幅器パッケージが開示される。パッケージは金属フランジ、金属フランジの中心に設置された導電性ダイパッド、および金属フランジの上面に配置され、かつダイパッドを取り囲む電気的に絶縁されたウィンドウフレームを含む。導電性入出力リードはウィンドウフレームに配置され、かつダイパッドのいずれかの側部から離れて延在する。例えば、トランジスタ、キャパシタ等の集積回路機器はダイパッドに実装され、例えばボンディングワイヤを使用して入出力リードに電気的に接続される。
有利には、RF増幅器パッケージは任意のパッケージリードに隣接しないダイパッドの側部に沿って延在する導電性バイアスストリップを含む。一実施形態によると、バイアスストリップはRF増幅器パッケージの出力リードに連続的に接続される。バイアスストリップは有利には出力リード上を伝送されるRF信号から絶縁させることができる。RF増幅器パッケージ内に導電性バイアスストリップを設けることにより、増幅器デバイスの出力ネットワーク内の機器の電気的な接続のためにかなり広い面積が利用可能になる。これは多数の利益を生み出し、これのうちいくつかは以下の図の説明において論じられる。
図1を参照すると、ある実施形態による、RF増幅器パッケージ100が描写されている。RF増幅器パッケージ100はフランジ型本体部102を含む。フランジ型本体部102はプリント回路基板のソケットのような、外部装置に挿入されるように構成され、また外部装置とフランジ部分に実装された一または二以上の集積回路との間にコンジットを設けるように構成される。いくつかの実施形態では、フランジ型本体部102は実装された集積回路から外部ヒートシンクに熱を散逸させるヒートシンクとして構成される。一般的に言えば、本体部102は導電性材料、および/または熱伝導性材料、電気絶縁材料、および/または断熱材料を含むことができる。例示的な(断熱および絶縁両方の)材料はセラミック、プラスチック、ならびに半導体酸化物、半導体窒化物および半導体酸窒化物のような絶縁体をベースとする半導体を含む。例示的な伝導性材料には、銅、アルミニウム、およびそれらの合金のような金属を含む。
RF増幅器パッケージ100は加えて本体部102の中心に設置された導電性ダイパッド104を含む。本明細書で使用されるように、「中心に設置された(centrally located)」というのはダイパッド104が本体部102のあらゆる外側の端部側部から横方向に完全に離隔されているという事実を指す。ダイパッド104は一般的には平らな上面を有することができ、上面は、そこに直接実装される一または二以上の集積回路デバイス(例えば、トランジスタ、チップキャパシタ等)を搭載するように構成される。一実施形態では、ダイパッド104の上面は本体部102の上面106よりも下にある平面に垂直に凹む。すなわち、本体部102内でダイパッド104の外周の周りにリッジ(ridge)が形成される。ダイパッド104は様々な異なる形状を有することができる。描写される実施形態では、ダイパッド104は正方形の形状を有する。他の長方形の形状が可能である。より一般的には、ダイパッド104は任意の閉じた形状を有することができる。
ダイパッド104は銅、アルミニウムおよびそれらの合金のような導電性金属を含む、様々な導電性材料のいずれかを含むことができる。一実施形態では、ダイパッド104はCu、CPC(銅、銅−モリブデン、銅積層構造)、CuW等のような導電性および熱伝導性材料から成る金属ベースプレートの一部である。金属スラグ(図示されていない)はベースプレートよりも下に配置することができ、熱伝導体、例えばアルミニウムまたは銅を含むヒートシンク(図示されていない)は金属スラグよりも下に配置され、RF半導体増幅器の下側の側部に延在することができる。このようにして、半導体増幅器パッケージはヒートシンクとして振る舞う。このような構造の一例はMuに対する米国特許第9,629,246号において開示され、この内容はその全体が参照により組み入れられる。
RF増幅器パッケージ100は加えて本体部102の上面106に配置された電気的に絶縁されたウィンドウフレーム108を含む。電気的に絶縁されたウィンドウフレーム108はセラミック、プラスチック等のような様々な絶縁および/または断熱材料を含むことができる。電気的に絶縁されたウィンドウフレーム108はダイパッド104を囲んでいる。すなわち、電気的に絶縁されたウィンドウフレーム108はダイパッド104の外周の周りに閉じたループを形成する。任意選択的に、図に示されるように、電気的に絶縁されたウィンドウフレーム108はダイパッド104の外側の本体部102の露出した上面106の全てを完全に覆うことができる。
RF増幅器パッケージ100はさらに複数の導電性リードを含む。導電性リードは銅、アルミニウムおよびそれらの合金のような導電性金属を含む様々な導電性材料のいずれかから形成することができる。リードはダイパッド104に実装されたパッケージ型機器(packaged component)と外部装置、例えばプリント回路基板との間の電気的なアクセスを提供する。最低でも、RF増幅器パッケージ100は少なくとも二つのリードを含む。描写された実施形態では、パッケージは第一のリード110および第二のリード112を含む。第一および第二のリード110、112は幅が実質的に等しくてもよいが、必須ではない。一般的に言えば、第一および第二のリード110、112は図1に描写されたそれらの形状とは異なる様々な異なる形状および大きさを有し得る。
第一および第二のリード110、112の両方はダイパッド104に隣接するウィンドウフレーム108に配置される。第一のリード110はダイパッド104の第一の側部114から離れて本体部102の(図2Aにおいて識別される)第一の端部側部116に向かって延在する。RF増幅器パッケージ100の反対側では、第一のリード112はダイパッド104の(図2Aにおいて識別される)第二の側部118から離れて本体部102の第一の端部側部116と逆の形態をしている本体部102の第二の端部側部120に向かって延在する。したがって、第一および第二のリード110、112は互いに反対の方向から離れて延在する。描写される実施形態では、第一のリード110は本体部102の第一の端部側部116において終端し、第二のリード112は本体部102の第二の端部側部120において終端する。すなわち、第一および第二のリード110、112の外側の端部側部は本体部102の外側の端部と同一の広がりをもつ(coextensive)。他の実施形態では、第一および第二のリード110、112はそれぞれ本体部102の第一および第二の端部側部116、120を過ぎて延在し得る。
一実施形態によると、RF増幅器パッケージ100はいわゆるPCBベースのRF電力パッケージである。これらのパッケージ設計の例はKomposchに対する米国特許第8,907,467号において説明され、その内容の全体が参照により組み入れられ、Muに対する米国公開特許公報第2017/0245359号はその内容の全体が参照により組み入れられる。これらのパッケージタイプの設計を集約するために、パッケージ設計は単に機械的な構成要素として扱うのではなくシステムの電気的な設計の一部として扱われる。この目的を実現するために、RF増幅器パッケージ100は本体部102に組み入れられる多層プリント回路基板を含むことができる。この多層プリント回路基板は信号およびグランド層を含む。様々なRF機器は埋込信号層を使用して多層回路基板内部に埋め込むことができる。これらのRF機器の例は集積された高調波共振器、バランス電力コンバイナネットワーク等を含む。このようにして、必要な外部機器はより少なくなり、パッケージのスペース効率は改善される。
RF増幅器パッケージ100は加えて第一の導電性バイアスストリップ122を含む。第一のバイアスストリップ122は第二のリード112に連続的に接続されることができる。すなわち、第二のリード112および第一のバイアスストリップ122は導電性材料の連続した経路を選択的に形成することができる。例えば、第一のバイアスストリップ122および第二のリード112はウィンドウフレーム108の上面にパターニングおよび固定または配置される共通の金属層の一部とすることができ、またはPCB構造の一部として本体部102内部に集積することができる。第一のバイアスストリップ122はダイパッド104に隣接するウィンドウフレーム108に配置される。ある実施形態によると、第一のバイアスストリップ122はダイパッド104のすぐ隣にある。いくつかの実施形態では、バイアスストリップ122は処理能力の範囲内で実際に可能な限りダイパッド104の近くに据えることができる。
有利には、第一のバイアスストリップ122は、外部バイアスに、ダイパッド104に配置される素子の電気的な接続のための追加の横方向のスペースを提供する。図1は有利には第一のバイアスストリップ122により提供される追加の接続区域を活用する、集積回路素子の一つの潜在的な構成を例示している。描写される実施形態では、第一の集積回路124はダイパッド104の第二の側部118のすぐ隣でダイパッド104に配置される。この第一の集積回路124は、例えばRF共振器であり得る。第一の集積回路124と第二のリード112との間の直接電気接続は第一の集積回路124の素子と第二のリード112との間に直接接続された導電性ボンディングワイヤの第一の組126により実現される。一方、第二の集積回路128はダイパッド104の第三の側部130のすぐ隣でダイパッド104に配置される。ダイパッド104の第三の側部130はダイパッド104の第一の側部114と第二の側部118との間に延在し、かつ第一のバイアスストリップ122のすぐ隣にある。第二の集積回路128と第一のバイアスストリップ122との間の直接電気接続は第二の集積回路128と第一のバイアスストリップ122との間に直接接続された導電性ボンディングワイヤの第二の組132により実現される。
RF増幅器パッケージ100内の第一のバイアスストリップ122の対策は有利には従来の設計と比較してRF増幅器パッケージ100のスペース効率および電気的な性能を改善する。第一のバイアスストリップ112を含まない従来のパッケージ設計では、出力インピーダンス整合ネットワークの素子(例えば、チップキャパシタ)は理想的には寄生効果に起因する性能の低下を最小限にするためにRFトランジスタの出力端子に可能な限り近付けて配置するべきである。RFトランジスタの出力端子付近のこれらの素子の存在により、様々な素子からのこれらのボンディングワイヤが互いにインタリーブされるように、トランジスタダイを出力リードに接続することのできるボンディングワイヤの数が限定される。その上、この構成は様々なボンディングワイヤが近接していることに起因して干渉する傾向がある。比較すると、図1に示される構成により出力リードのすぐ隣に配置されているトランジスタダイを有するダイパッド104の異なる位置に移動される出力キャパシタが可能になる。トランジスタダイを出力リード(すなわち、描写される配置における第二のリード112)に直接接続するために、より多くのボンディングワイヤを使用することができる。その上、これらのボンディングワイヤは二つの間の干渉が存在しないかまたは無視できる程度であるように出力整合ネットワーク内のキャパシタを接続するボンディングワイヤから実質的に離隔される。
第一のバイアスストリップ122は、本体部102の第一の端部側部116に向かって延在するような方法で第一の104の外周の周りを延在するように形成される。したがって、第一のバイアスストリップ122は第二のリード112と反対方向に延在する部分を含む。描写される実施形態では、ダイパッド104は長方形であり、各々が線形の第一および第二の側部114、118と直角の角度を形成する線形の第三および第四の側部130、134を有する。第一のバイアスストリップ122はダイパッド104の第三の側部130に沿って、かつ平行に進行するように、第二のリード112から離れて、かつダイパッド104の第二の側部118と第三の側部130との間に形成される直交する角の周りに、延在する。この目的を実現するために、第一のバイアスストリップ122は、第二のリード112に接続された第一のセクション136を含み、ダイパッド104の第二の側部108の一部に沿って、かつダイパッド104の第二の側部と第三の側部との間の角の周りに延在する。この位置において、第一のセクション136は第一のバイアスストリップ122の第二の伸長セクション(elongated section)138と直交する交差部を形成する。第一のバイアスストリップ122の第二の伸長セクション138と第一のセクション136との間のこの交差部はダイパッド104の第二の側部118と第三の側部132との間の角のすぐ隣にある。第一のバイアスストリップ122の第二の伸長セクション138はダイパッド104の第三の側部130に少なくとも部分的に沿って延在する一方、ダイパッド104の第三の側部のすぐ隣に配置されている。一つの実施形態によると、第二の伸長セクション138はダイパッド104の第三の側部130に完全に沿って延在する。すなわち、第一のバイアスストリップ122の第二の伸長セクション138は少なくともダイパッド104の第一の側部114に延在する。任意選択的に、第一のバイアスストリップ122の第二の伸長セクション138は本体部102の第一の端部側部116に到達するように本体部102にわたって完全にかつ連続的に延在し得る。この特徴は図2に示されている。加えて、拡大パッド部140は例えば、外部ボンディングワイヤまたは導電性トレースから、外部接続に対して増加した区域を提供するようにダイパッドバイアスストリップ122の第二の伸長セクション138の端部に設けられ得る。この特徴もまた図2に示されている。
再び図1を参照すると、RF増幅器パッケージ100は任意選択的に第一のバイアスストリップ122に関連して先に説明されたのと同様の方法で外部バイアスにダイパッド104に配置された素子の電気的な接続のための追加の横方向のスペースを提供するように構成された第二のバイアスストリップ142を含み得る。第二のバイアスストリップ142はダイパッド104の第二の側部118に沿って延在する第三のセクション144および第三のセクション144と角度を有する交差部を形成する第四の伸長セクション146を含む。第四の伸長セクション146は第一の側部と第二の側部との間に延在するダイパッド104の第四の側部134のすぐ隣にあり、かつダイパッド104の第三の側部130と反対側にある。描写される実施形態では、第四の伸長セクション146はダイパッド104の第四の側部134に完全に沿って延在するが、本体部102の第一の端部側部116に到達しない。他の実施形態では、第四の伸長セクション146は本体部102の第一の端部側部116に到達するためにさらに延在し得る。図1に示されるように第三の集積回路148は第一のバイアスストリップ122に関連して先に説明されたのと同様の方法で第二のバイアスストリップ142に電気的に接続され得る。
ダイパッド104の形状に応じて、第一のバイアスストリップ122および/または第二のバイアスストリップ142の形状はそれに対応するように、例えば図1に描写されるような複数の個別の機器への接続位置を提供するために第二のリード112に対して十分に距離のある位置に到達するため、ダイパッド104の外周の周りに少なくとも部分的に延在するように適用され得る。描写される実施形態は長方形の形状のダイパッド104を示しているが、様々な異なるダイパッド104の形状が可能である。例えば、ダイパッド104の外周は互いに傾斜した角度を形成する二つの線形の側部の間に角度を有する交差部を含み得る。この場合、第一のバイアスストリップ122および/または第二のバイアスストリップ142は、ダイパッド104の外周において傾斜した角度で隣接する互いと対応する傾斜した角度を形成する、二つの線形セクションを含み得る。同様に、ダイパッド104の外周は一または二以上の曲線を含んでもよく、第一のバイアスストリップ122および/または第二のバイアスストリップ142のセクションは、この形状を正確に反映する対応する曲線を用いて形成することができる。
図2を参照すると、ある実施形態による、パッケージ型RF増幅器200が描写されている。パッケージ型RF増幅器200は図1に関連して説明されたようなRF増幅器パッケージ100を含む。この構成において、第一のリード110はパッケージ型RF増幅器200の入力リードを提供し、第二のリード112はパッケージ型RF増幅器200の出力リードを提供する。RFトランジスタ202はダイパッド104に実装される。RFトランジスタ202はダイパッド104の第二の側部108のすぐ隣に実装される。したがって、RFトランジスタ202とダイパッド104の第二の側部118との間に配置される他の個別の素子はない。
RFトランジスタ202は、LDMOS(横拡散金属−酸化物−半導体)、IGBT(絶縁ゲートバイポーラトランジスタ)、HEMT(高電子移動度トランジスタ)等のような、様々な異なるデバイスタイプを形成するように選択することができる。これらのデバイスタイプは例えば、Si(シリコン)、SiC(シリコンカーバイド)、SiGe(シリコンゲルマニウム)、GaN(窒化ガリウム)、GaAs(ガリウムヒ素)等の、様々な異なる半導体材料技術で形成することができる。描写される実施形態では、RFトランジスタ202ダイはいわゆる「ソースダウン(source down)」構成を有する。この構成では、RFトランジスタ202の下側表面はダイパッド104に面し、かつそれと直接電気的に接続する導電性ソース端子を含む。ソース端子とダイパッド104との間の接着および電気的な接続は導電性ペーストまたははんだによって提供することができる。この構成では、ダイパッド104はパッケージの電気的な端子(例えば、GND端子)だけでなくRFトランジスタ202に対する実装表面として振る舞う。RFトランジスタ202の制御端子(例えば、ゲート端子)およびRFトランジスタ202の出力端子(例えば、ドレイン端子)はRFトランジスタ202の下側表面と反対側のRFトランジスタ202ダイの上側表面に配置される。
RFトランジスタ202の制御端子は第一のリード110に電気的に結合される。描写される実施形態では、この電気的な結合はRFトランジスタ202の制御端子と第一のリード110との間の電気的に接続されたボンディングワイヤの入力群204により提供される。任意選択的に、パッケージ型RF増幅器200はRFトランジスタ202と第一のリード110との間に配置される第一および第二の入力キャパシタ206、208を含み得る。これらの第一および第二の入力キャパシタ206、208はダイパッド104に直接面し、かつそれと電気的に接続する下側端子およびダイパッド104から離れる方を向く上側端子を含む。ボンディングワイヤの入力群204は第一のリード110間の直列電気接続、第一および第二の入力キャパシタ206、208の上側端子、ならびにRFトランジスタ202の制御端子を形成する。
RFトランジスタ202の出力端子は第二のリード112に電気的に結合される。ある実施形態によると、この電気的な結合は、RFトランジスタ202の出力端子から第二のリード112に直接延在する導電性ボンディングワイヤの第一の組210により提供される。
パッケージ型RF増幅器200はさらにダイパッド104に実装された第一のキャパシタ212を含む。第一のキャパシタ212はダイパッド104の第三の側部130のすぐ隣に実装される。すなわち、第一のキャパシタ212とダイパッド104の第三の側部130との間に配置される他の個別の素子はない。第一のキャパシタ212はダイパッド104に直接面し、かつそれと電気的に接続する下側端子を有するチップキャパシタとして構成される。第一のキャパシタ212の上側端子はダイパッド104から離れた方を向く。第一のキャパシタ212の上側端子は第一のバイアスストリップ122に電気的に接続される。ある実施形態によると、この電気的な結合は第一のキャパシタ212の上側端子から第一のバイアスストリップ122に直接延在する導電性ボンディングワイヤの第二の組214により提供される。
任意選択的に、パッケージ型RF増幅器200はさらにダイパッド104に実装された第二のキャパシタ216を含む。第二のキャパシタ216はダイパッド104の第四の側部134のすぐ隣に実装される。すなわち、RFトランジスタ202とダイパッド104の第四の側部134との間に他の個別の素子はない。第二のキャパシタ216はダイパッド104に直接面し、かつそれと電気的に接続する下側端子を有するチップキャパシタとして構成される。第二のキャパシタ126の上側端子はダイパッド104から離れた方を向く。第一のキャパシタ212の上側端子は第二のバイアスストリップ142に電気的に接続される。ある実施形態によると、この電気的な結合は第二のキャパシタ216の上側端子から第二のバイアスストリップ142に直接延在する導電性ボンディングワイヤの第三の組218により提供される。
図3を参照すると、図2に関連して説明されたパッケージ型RF増幅器200を含む増幅器回路300の回路図が描写されている。パッケージの概要302はパッケージ型RF増幅器200の外側に設けられる回路素子からパッケージ型RF増幅器200の内部に設けられる回路素子を描出するために回路図内に設けられる。
増幅器回路300はパッケージ型RF増幅器200の入力端子とRFトランジスタ202の制御端子との間に接続される入力インピーダンス整合ネットワーク304を含む。入力インピーダンス整合ネットワーク304はボンディングワイヤの入力群204および第一および第二の入力キャパシタ206、208により提供される。ボンディングワイヤの入力群204はこのネットワーク内でインダクタとして振る舞い、ボンディングワイヤの入力群204の高さおよび間隔は所望のインダクタンスを提供するために調整することができる。この入力インピーダンス整合ネットワーク304は、特に増幅器回路300の入力インピーダンスを固定値、例えば50オームに整合させるように構成することができる。
増幅器回路300は加えてRFトランジスタ202の出力端子とパッケージ型RF増幅器200の出力端子との間に接続された出力インピーダンス整合ネットワーク306を含む。出力インピーダンス整合ネットワーク306はRFトランジスタ202の出力と並列に接続された第一のLC共振器308を含む。第一のLC共振器308のキャパシタンスは第一のキャパシタ212により少なくとも部分的に提供される。第一のLC共振器308のインダクタンスはボンディングワイヤの第二の組214と第一のバイアスストリップ122との組合せにより提供される。追加のキャパシタンスおよびインダクタンスは第二のバイアスストリップ142および第二のキャパシタ216を使用して追加することができる。どちらの場合も、LC共振器308のインダクタンスは第二のバイアスストリップ142の物理的なパラメータ(例えば、幅、形状等)を適切に適合させることにより調整することができる。第一のLC共振器308はRFトランジスタ202の特徴的な出力キャパシタンスと並列共振回路を形成するように構成され、それにより回路の出力効率が改善される。
パッケージ型RF増幅器200の外側に、増幅器回路300は、RF増幅器パッケージ100第二のリード112に接続された抵抗性負荷310を含む。加えて、パッケージ型RF増幅器200の外側に、増幅器回路300はRFトランジスタ202の出力端子に接続されたDCデカップリングキャパシタ312を含む。DCデカップリングキャパシタ312は本体部102の第一の端部側部116の付近でPCBのような外部装置内に設けることができる。RFトランジスタ202の出力端子とDCデカップリングキャパシタ312との間の電気的な接続は第一のバイアスストリップ122を使用して提供することができる。特には、DCデカップリングキャパシタ312は、例えば図2に関連して説明されたような、本体部102の第一の端部側部116に隣接するバイアスストリップの拡大パッド部140に接続することができる。DCデカップリングキャパシタ312は非常に大きいキャパシタンス値(例えば、1μF(マイクロファラッド)またはそれ以上)を有する。DCデカップリングキャパシタ312はトランジスタドレイン端子202において低いインピーダンスを維持することによりベースバンド性能を高める。
RF増幅器パッケージ100の設計により、従来のパッケージ設計を活用する同様のRF増幅器回路トポロジと比較して増幅器回路300のいくつかの顕著な性能における利益が可能になる。例えば、第一のLC共振器308のパラメータ(例えば、インダクタンスおよびキャパシタンス)は従来のパッケージ設計よりも大きな柔軟性および同調性を有する。これに対する一つの理由は、シリコンキャパシタを使用して第一および第二のキャパシタ212、216を提供することができることである。比較として、MLCC(セラミック表面実装キャパシタ)は一般にスペースの制約に起因して従来のストレートボンディング(straight bonded)された構成において活用される。これらのスペースの制約は第一のバイアスストリップ122により除かれる。加えて、(例えば、RF増幅器パッケージ100がいわゆるPCBベースのRF電力パッケージとして構成される実施形態では)第一のLC共振器308はパッケージ構造からのPCB材料を使用して形成することができるため、従来のボンディングワイヤよりも高いQ値(quality factor)は第一のLC共振器308のインダクタンス部分に対して達成される。
図4を参照すると、別の実施形態による、増幅器回路400が描写されている。増幅器回路400は、図4の実施形態においてDCデカップリングキャパシタ312がRF増幅器パッケージ100の内部に実装されることを除き、図3に関連して説明された増幅器回路300と実質的に同一である。図4AはDCデカップリングキャパシタ312の潜在的な実装位置を示すRF増幅器パッケージ100の近接図を示している。図4Bは増幅器回路400の等価回路図を示している。
この実施形態では、DCデカップリングキャパシタ312はダイパッド104の外側で本体部102の一部に実装される。本体部102のこの部分はDCデカップリングキャパシタ312の下側端子と本体部102の内部に設けられるPCBメタライゼーション層との間の直接電気接続を可能にするウィンドウフレーム108内の開口部を含むことができる。このようにして、DCデカップリングキャパシタ312の下側端子とRF増幅器パッケージ100の基準電位端子との間の電気接続を実現することができる。DCデカップリングキャパシタ312の上側端子は、導電性材料、例えばボンディングワイヤ、はんだまたは導電性エポキシを使用して第一のバイアスストリップ122に電気的に接続される。あるいは、この電気接続を実現するためにボンディングワイヤのような任意の接続メカニズムが使用され得る。
図4の配置では、有利には従来のストレートボンディングされる設計と比較してDCデカップリングキャパシタ312をRFトランジスタ202の出力端子の非常に近くに配置する。これは有利にはRFトランジスタ202の出力端子とDCデカップリングキャパシタ312との間の寄生インダクタンスを最小化することによりベースバンド性能を改善する。
図5を参照すると、別の実施形態による、増幅器回路500が描写されている。増幅器回路500はDCデカップリングキャパシタ312および第一のLC共振器308に対して使用される第一のキャパシタ212の両方がRF増幅器パッケージ100の外側に設けられることを除き、図3に関連して説明された増幅器回路300と実質的に同一とすることができる。これらのキャパシタ308、212の両方は本体部102の第一の端部側部116の近くでPCBのような外部装置内に設けられ、例えば図2に関連して説明されたようなバイアスストリップの拡大パッド部140を使用して第一のバイアスストリップ122に電気的に接続することができる。
図5の構成は、LCシャント整合回路を実施するために必要とされる大きなインダクタンスが、そうでなければ機械的安定性が弱く、過熱する傾向のある長いボンディングワイヤを必要とする低周波数用途(例えば、1GHz以下のRF周波数)において特に有利である可能性がある。図5の構成は有利にはPCB構造の一部とすることのできる第一のバイアスストリップ122に主に起因するLCシャント整合のインダクタンスが可能になり、したがって等価ボンディングワイヤよりも容易に適合される。
図6を参照すると、別の実施形態による、増幅器回路600が描写されている。増幅器回路600は第二のLC共振器602がRFトランジスタ202の出力端子に接続されることを除き、図3に関連して説明された増幅器回路300と実質的に同一とすることができる。第二の共振器602はRF増幅器パッケージ100の内部に設けられる。
図6Aは増幅器回路600の等価回路図を描写している。この例では、出力インピーダンス整合ネットワーク306はいわゆる「高調波シャント整合(harmonic shunt match)」として構成される。この構成では、第一のLC共振器308は先に説明された方法でRFトランジスタ202の特徴的な出力インピーダンスを有する並列共振器回路を形成する。いくつかの場合では、このシャント整合トポロジはRF信号の高次高調波に対して低いインピーダンスを示す傾向があるが、これはクラスFの動作について望ましいものではない。クラスFの増幅器は高次高調波(例えば、第二および第三高調波)において高いインピーダンスを必要とする。シャント整合インダクタを二つに分けること、および小さいキャパシタンスを中間に配置することにより、クラスFの高調波整合は一つのみの追加の機器を回路に追加することにより達成することができる。図6Aの回路図は一つの追加の機器を追加することにより第二のLC共振器602が設けられるこの概念の一つの実施形態を描写している。第二のLC共振器602は高次高調波(例えば、第二高調波)のうち一つで共振する。この概念は、高次高調波(例えば、第二高調波および第三高調波)のうち一つに対してそれぞれが同調される複数のLC共振器を形成するために使用することができる。
図6Bはある実施形態による、図6Aの増幅器回路600の潜在的な実施形態を示しているRF増幅器パッケージ100の近接図を描写している。この実施形態では、第二のLC共振器602はRF増幅器パッケージ100内のラジアルスタブ604を組み入れることにより設けられる。本明細書で使用される「ラジアルスタブ(radial stub)」は、伝送ラインが徐々に拡張し、伝送ラインの最も幅広い部分において湾曲した外側端部を有するマイクロストリップライン特徴を指す。ラジアルスタブ604の物理的な形状は所与の周波数でキャパシタのそれを含む、所望のRFインピーダンス応答を提供するために適合させることができる。ラジアルスタブ604はダイパッド104の外側である本体部102の一部に設けられ、RFトランジスタ202の出力端子と第一のキャパシタ212との間にある位置において第一のバイアスストリップ122に接続する。
図6Cは、別の実施形態による、図6Aの増幅器回路600の潜在的な実施形態を示すRF増幅器パッケージ100の近接図を描写している。この実施形態では、第二のLC共振器602はダイパッド104の外側である本体部102の一部に実装される個別のSMT(表面実装技術)キャパシタ606により設けられる。SMTキャパシタはRFトランジスタ202の出力端子と第一のキャパシタ212との間にある位置において第一のバイアスストリップ122に電気的に接続される。
本明細書で使用される「すぐ隣にある(immediately adjacent)」という用語は、すぐ隣にある素子との間に他の意図的に形成された特徴が配置されていない二つの素子間の近接を表す。例えば、本明細書に記載の実施形態はダイパッド104の第三の側部130のすぐ隣にある第一のバイアスストリップ122の第二の伸長セクション138を指す。これは第二の伸長セクション138とダイパッド104の第三の側部130との間に他の意図的に形成された構造(例えば、個別の素子、メタライゼーションパッド等)が配置されないことを意味する。第一のバイアスストリップ122の第二の伸長セクション138は、二つの素子間に本体部102の空の部分のみを有するダイパッド104の第三の側部130から離隔されてもよく、ダイパッド104の第三の側部130の「すぐ隣にある」ことができる。
本明細書で使用される「電気的に接続された(electrically connected)」という用語は、永続的な低オーミック、すなわち、接続された素子間の電気的に接続された素子間の低抵抗値の接続、例えばワイヤ接続を表す。対照的に、「電気的に結合された(electrically coupled)」という用語は、必ずしも低抵抗値の接続の無い、および/または必ずしも結合された素子間の永続的な接続の無い接続を考える。例えば、トランジスタのような能動素子だけでなくインダクタ、キャパシタ、ダイオード、抵抗器等のような受動素子は二つの素子を結合し得る。
本明細書で使用される「同じ(same)」、「一致(match, matches)」のような用語は同一、ほぼ同一またはおおよそを意味することを意図しており、そのためバリエーションのいくつかの合理的な量は本発明の精神から逸脱することなく検討される。「一定の(constant)」という用語は、変更または変化しないこと、または再びわずかに変更または変化することを意味し、そのためバリエーションのいくつかの合理的な量は本発明の精神から逸脱することなく検討される。さらに、「第一(first)」、「第二(second)」等のような用語は、様々な素子、領域、セクション等を説明するために使用され、また限定することを意図していない。本明細書を通して、同様の用語は同様の要素を指す。
「下(under)」、「下に(below)」、「下側(lower)」、「上に(over)」、「上側(upper)」等のような空間的かつ相対的な用語は、第二の要素に対する一つの要素のポジショニングを説明するために説明を容易にするために使用される。これらの用語は図において描写されたものとは異なる方向に加え、デバイスの異なる方向を包含することを意図している。さらに、「第一(first)」、「第二(second)」等のような用語は、様々な要素、領域、セクション等を説明するためにも使用され、限定することも意図していない。
本明細書で使用されるように、「有する(having)」、「包含する(containing)」、「含む(including)」、「備える(comprising)」等の用語は言及された要素または特徴の存在を示すが追加の素子または特徴を排除しないオープンエンドの用語である。冠詞「a」、「an」、および「the」は文脈が明確に示さない限り、単数だけでなく複数を含むものと意図している。
本明細書に記載の様々な実施形態の特徴は特に断りのない限り、互いに組み合わせられ得ることを理解されたい。
本明細書において固有の実施形態が例示および説明されたが、当業者においては様々な代替および/または等価の実施形態が本発明の範囲から逸脱することなく示され、および説明された固有の実施形態に対して代わりに用いられ得ることを理解されたい。本出願は本明細書に記載の固有の実施形態の任意の適応またはバリエーションを網羅することを意図している。したがって、本発明は特許請求の範囲およびそれらの等価物によってのみ限定されることを意図している。

Claims (20)

  1. RF増幅器パッケージ(100)であって、
    反対側にある第一の端部側部(116)および第二の端部側部(120)を有する電気的に絶縁している上面(106)と、
    前記上面よりも下に垂直に凹み、反対側にある第一の側部(114)および第二の側部(118)ならびに前記第一の側部および前記第二の側部と交差する第三の側部(130)を備える導電性ダイパッド(104)と、
    を備える本体部(102)と、
    前記上面に配置された第一の導電性リード(110)および第二の導電性リード(112)であって、前記第二のリード(112)は前記第二の側部の隣から前記第二の端部側部に延在する、第一の導電性リード(110)および第二の導電性リード(112)と、
    前記第二のリードに接続され、かつ前記ダイパッドの前記第三の側部に隣接する前記上面に配置される第一の導電性バイアスストリップ(122)と、
    を備える、RF増幅器パッケージ(100)。
  2. 前記第一のバイアスストリップはさらに前記ダイパッドの前記第二の側部と前記第三の側部との間の交差部に隣接する前記上面に配置される、請求項1に記載のRF増幅器パッケージ。
  3. 前記第一のバイアスストリップは、前記第二のリードに接続され、かつ前記第二の側部の一部に沿って延在する第一のセクション(136)と、前記第三の側部に沿って延在する第二の伸長セクション(138)と、を備え、
    前記第一のセクションおよび前記第二の伸長セクションは前記第二の側部と前記第三の側部との間に交差部の隣に角度を有する交差部を形成する、
    請求項2に記載のRF増幅器パッケージ。
  4. 前記ダイパッドの前記第二の側部および前記第三の側部は実質的に線形であり、
    前記第二の側部および前記第三の側部の前記交差部は実質的に直角であり、
    前記第一のセクションと前記第二の伸長セクションとの間の前記角度を有する交差部は実質的に直角である、
    請求項3に記載のRF増幅器パッケージ。
  5. 前記第二の伸長セクションは前記第三の側部に完全に沿って、かつ前記第一の端部側部にさらに延在する、請求項3に記載のRF増幅器パッケージ。
  6. 前記ダイパッドはさらに前記第三の側部と反対側にあり、かつ前記第一の側部および前記第二の側部と交差する第四の側部(132)を備え、
    前記RF増幅器パッケージはさらに前記第二のリードに接続され、かつ前記第四の側部に隣接する前記上面に配置された第二の導電性バイアスストリップ(142)を備える、
    請求項1から5のいずれか一つに記載のRF増幅器パッケージ。
  7. パッケージ型RF増幅器(200)であって、
    請求項1に記載の前記RF増幅器パッケージ(100)と、
    前記ダイパッド(104)に実装されたRFトランジスタ(202)であって、前記RFトランジスタは、前記第一のリード(110)に電気的に結合された制御端子と、前記ダイパッドに直接面し、かつそれに電気的に接続された基準電位端子と、前記第二のリード(112)に電気的に接続された出力端子と、を備える、RFトランジスタ(202)と、
    を備える、パッケージ型RF増幅器(200)。
  8. 前記ダイパッドに実装されたキャパシタ(212)をさらに備え、前記キャパシタは前記ダイパッドに直接面し、かつそれに電気的に接続された第一の端子と、前記第一のバイアスストリップ(122)に電気的に接続された第二の端子と、を備える、請求項7に記載のパッケージ型RF増幅器。
  9. 導電性ボンディングワイヤの第一の組(210)であって、前記第一の組の各ボンディングワイヤは前記RFトランジスタの前記出力端子から前記第二のリードに直接延在する、第一の組(210)と、
    導電性ボンディングワイヤの第二の組(214)であって、前記第二の組の前記ボンディングワイヤの各々は前記キャパシタの前記第二の端子から前記第一のバイアスストリップに直接延在する、第二の組(214)と、
    をさらに備える、請求項8に記載のパッケージ型RF増幅器。
  10. 前記上面(106)に配置された一または二以上の受動電気機器(606)をさらに備え、
    前記第一のバイアスストリップは前記第二のリードに接続され、かつ前記第二の側部(118)の一部に沿って延在する第一のセクション(136)と、前記第三の側部(130)に沿って延在する第二の伸長セクション(138)と、を備え、
    前記一または二以上の受動電気機器は前記第一のセクションおよび前記第二の伸長セクションのうち少なくとも一つに電気的に接続される、
    請求項7から9のいずれか一つに記載のパッケージ型RF増幅器。
  11. RF増幅器パッケージ(100)であって、
    反対側にある第一の端部側部(116)および第二の端部側部(120)と、前記第一の端部側部と前記第二の端部側部との間に配置されたウィンドウフレーム(108)とを備える電気的に絶縁している上面(106)と、
    前記ウィンドウフレームによりダイパッドが露出されるように前記上面よりも下に垂直に凹む導電性ダイパッド(104)と、
    を備える本体部(102)と、
    前記上面に配置された連続的な導電性構造(110、122,142)であって、
    前記ダイパッドに隣接する前記ウィンドウフレームの第一の部分に沿って配置されたリード部と、
    前記ダイパッドに隣接する前記ウィンドウフレームの第二の部分に沿って配置されたバイアス部と、
    を備える、連続的な導電性構造(110、122,142)と、
    を備える、RF増幅器パッケージ(100)。
  12. 前記バイアス部は前記ダイパッドの隣から前記第一の端部側部に向かって延在する、請求項11に記載のRF増幅器パッケージ。
  13. 前記リード部は前記ダイパッドの隣から前記第二の端部側部に向かって延在する、請求項11または12のいずれか一つに記載のRF増幅器パッケージ。
  14. 前記ダイパッドは長方形であり、
    前記ウィンドウフレームの前記第二の部分は反対側にある第三の側部(130)および第四の側部(132)を備え、
    前記バイアス部は前記第三の側部に沿って配置された第二の伸長セクション(138)および前記第四の側部に沿って配置された第四の伸長セクション(146)を備える、
    請求項11から13のいずれか一つに記載のRF増幅器パッケージ。
  15. 前記ウィンドウフレームは前記反対側にある第三の側部および第四の側部とそれぞれ交差する第一の終端セクション(136)および第二の終端セクション(144)を備える第二の側部(118)も含み、
    前記ウィンドウフレームの前記第二の部分はさらに前記第一の終端セクションおよび第二の終端セクションならびに反対側にある第三の側部および第四の側部を有する前記第一の終端セクションおよび前記第二の終端セクションの各交差部を備える、
    請求項14に記載のRF増幅器パッケージ。
  16. パッケージ型RF増幅器(200)であって、
    請求項11に記載のRF増幅器パッケージ(100)であって、前記リード部は第一のリード(110)および第二のリード(112)を備える、RF増幅器パッケージ(100)と、
    前記ダイパッド(104)に実装されたRFトランジスタ(202)であって、前記RFトランジスタは、前記第一のリードに電気的に結合された制御端子と、前記ダイパッドに直接面し、かつそれに電気的に接続された基準電位端子と、前記第二のリードに電気的に接続された出力端子と、を備える、RFトランジスタ(202)と、
    を備える、パッケージ型RF増幅器(200)。
  17. 前記バイアス部は前記ダイパッドの隣から前記第一の端部側部(116)に向かって延在し、前記リード部は前記ダイパッドの隣から前記第二の端部側部(120)に向かって延在する、請求項16に記載のパッケージ型RF増幅器。
  18. 前記ダイパッドに実装されたキャパシタ(212)をさらに備え、前記キャパシタは前記ダイパッドに直接面し、かつそれに電気的に接続された第一の端子および前記バイアス部に電気的に接続された第二の端子を備える、請求項16または17のいずれか一つに記載のパッケージ型RF増幅器。
  19. 導電性ボンディングワイヤの第一の組(210)であって、前記第一の組の各ボンディングワイヤは前記RFトランジスタの前記出力端子から前記第二のリードに延在する、第一の組(210)と、
    導電性ボンディングワイヤの第二の組(214)であって、前記第二の組の前記ボンディングワイヤの各々は前記キャパシタの前記第二の端子から前記バイアス部に直接延在する、第二の組(214)と、
    をさらに備える、請求項18に記載のパッケージ型RF増幅器。
  20. 前記上面(106)に配置された一または二以上の受動電気機器(606)をさらに備え、前記一または二以上の受動電気機器は前記バイアス部を備える、第一のセクション(136)および第二の伸長セクション(138)の少なくとも一つに電気的に接続される、請求項16から19のいずれか一つに記載のパッケージ型RF増幅器。
JP2020516728A 2017-09-20 2018-09-19 バイアスストリップを有するrf増幅器パッケージ Active JP6951563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021155290A JP7320031B2 (ja) 2017-09-20 2021-09-24 バイアスストリップを有するrf増幅器パッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/709,532 2017-09-20
US15/709,532 US10141303B1 (en) 2017-09-20 2017-09-20 RF amplifier package with biasing strip
PCT/US2018/051630 WO2019060340A1 (en) 2017-09-20 2018-09-19 RF AMPLIFIER MODULE WITH POLARIZING STRIP

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021155290A Division JP7320031B2 (ja) 2017-09-20 2021-09-24 バイアスストリップを有するrf増幅器パッケージ

Publications (2)

Publication Number Publication Date
JP2020535701A true JP2020535701A (ja) 2020-12-03
JP6951563B2 JP6951563B2 (ja) 2021-10-20

Family

ID=63799080

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020516728A Active JP6951563B2 (ja) 2017-09-20 2018-09-19 バイアスストリップを有するrf増幅器パッケージ
JP2021155290A Active JP7320031B2 (ja) 2017-09-20 2021-09-24 バイアスストリップを有するrf増幅器パッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021155290A Active JP7320031B2 (ja) 2017-09-20 2021-09-24 バイアスストリップを有するrf増幅器パッケージ

Country Status (6)

Country Link
US (2) US10141303B1 (ja)
EP (1) EP3679600A1 (ja)
JP (2) JP6951563B2 (ja)
KR (1) KR102396673B1 (ja)
CN (1) CN111279469A (ja)
WO (1) WO2019060340A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021158349A (ja) * 2020-03-06 2021-10-07 クリー インコーポレイテッドCree Inc. 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7078313B2 (ja) * 2018-03-07 2022-05-31 住友電工デバイス・イノベーション株式会社 半導体装置
US10707818B1 (en) * 2018-12-13 2020-07-07 Infineon Technologies Ag RF amplifier with impedance matching components monolithically integrated in transistor die
US11552597B2 (en) * 2020-06-05 2023-01-10 Wolfspeed, Inc. Radio frequency amplifier implementing an input baseband enhancement circuit and a process of implementing the same
JP2021197568A (ja) * 2020-06-09 2021-12-27 株式会社村田製作所 高周波モジュール及び通信装置
JP2021197611A (ja) * 2020-06-12 2021-12-27 株式会社村田製作所 高周波モジュール及び通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447101A (en) * 1987-08-17 1989-02-21 Mitsubishi Electric Corp Semiconductor device
JPH0715215A (ja) * 1993-04-24 1995-01-17 Toshiba Corp ハイブリッド集積回路
JP2000209038A (ja) * 1998-11-12 2000-07-28 Hitachi Ltd 高周波電力増幅装置および無線通信機
JP2014057304A (ja) * 2012-09-12 2014-03-27 Freescale Semiconductor Inc インピーダンス整合回路を有する半導体デバイス、およびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5869947U (ja) * 1981-11-06 1983-05-12 三菱電機株式会社 マイクロ波半導体回路
US6734728B1 (en) 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
US7564303B2 (en) * 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
JP2009088770A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp Rf増幅装置
KR101564070B1 (ko) * 2009-05-01 2015-10-29 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
WO2012015040A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 電子部品収納用部品、電子モジュールおよび電子装置
JP5555206B2 (ja) * 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
US9640617B2 (en) * 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP2013069782A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
KR101331737B1 (ko) * 2011-11-30 2013-11-20 삼성전기주식회사 반도체 패키지
DE102011056890A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anschlussträger, optoelektronische Bauelementanordnung und Beleuchtungsvorrichtung
US8907467B2 (en) 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
JP5859906B2 (ja) * 2012-04-20 2016-02-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2013188712A1 (en) * 2012-06-14 2013-12-19 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
KR101770046B1 (ko) * 2012-06-29 2017-08-21 크리, 인코포레이티드 고주파수 안정화 특징들을 가지는 rf 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 rf 트랜지스터 패키지들의 형성 방법들
DE102012211924B4 (de) * 2012-07-09 2014-02-13 Infineon Technologies Ag Halbleitermodul mit einem in einer Anschlusslasche integrierten Shunt-Widerstand und Verfahren zur Ermittlung eines durch einen Lastanschluss eines Halbleitermoduls fließenden Stromes
JP2014033092A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US20150243649A1 (en) * 2014-02-21 2015-08-27 Infineon Technologies Ag Power Transistor Die with Capacitively Coupled Bond Pad
US9871501B2 (en) * 2015-06-22 2018-01-16 Nxp Usa, Inc. RF circuit with multiple-definition RF substrate and conductive material void under a bias line
US9629246B2 (en) * 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9628032B1 (en) * 2015-12-11 2017-04-18 Infineon Technologies Ag RF device package with integrated hybrid coupler
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10734476B2 (en) * 2017-11-14 2020-08-04 Stmicroelectronics S.R.L. Integrated electronic device including an edge termination structure with a plurality of diode chains
JP6996247B2 (ja) * 2017-11-17 2022-01-17 富士電機株式会社 半導体集積回路装置
JP6893169B2 (ja) * 2017-12-26 2021-06-23 株式会社日立製作所 パワーモジュールおよび電力変換装置
IT201800000947A1 (it) * 2018-01-15 2019-07-15 St Microelectronics Srl Piastrina a semiconduttore con condensatore sepolto, e metodo di fabbricazione della piastrina a semiconduttore

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447101A (en) * 1987-08-17 1989-02-21 Mitsubishi Electric Corp Semiconductor device
JPH0715215A (ja) * 1993-04-24 1995-01-17 Toshiba Corp ハイブリッド集積回路
JP2000209038A (ja) * 1998-11-12 2000-07-28 Hitachi Ltd 高周波電力増幅装置および無線通信機
JP2014057304A (ja) * 2012-09-12 2014-03-27 Freescale Semiconductor Inc インピーダンス整合回路を有する半導体デバイス、およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021158349A (ja) * 2020-03-06 2021-10-07 クリー インコーポレイテッドCree Inc. 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス
JP7275177B2 (ja) 2020-03-06 2023-05-17 ウルフスピード インコーポレイテッド 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス

Also Published As

Publication number Publication date
WO2019060340A1 (en) 2019-03-28
KR20200057732A (ko) 2020-05-26
EP3679600A1 (en) 2020-07-15
US20190088642A1 (en) 2019-03-21
CN111279469A (zh) 2020-06-12
US10141303B1 (en) 2018-11-27
KR102396673B1 (ko) 2022-05-13
JP7320031B2 (ja) 2023-08-02
JP6951563B2 (ja) 2021-10-20
JP2021193836A (ja) 2021-12-23
US10651168B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
JP6951563B2 (ja) バイアスストリップを有するrf増幅器パッケージ
US6674157B2 (en) Semiconductor package comprising vertical power transistor
KR102512837B1 (ko) 결합된 기저대역, 기본 및 고조파 튜닝 네트워크를 갖는 rf 전력 증폭기
US20210313285A1 (en) Stacked rf circuit topology using transistor die with through silicon carbide vias on gate and/or drain
CN108233881B (zh) 放大器电路和经封装的放大器电路
US20210313283A1 (en) Multi level radio frequency (rf) integrated circuit components including passive devices
CN108206677B (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
JP2023521014A (ja) Rf増幅器パッケージ
US10236833B2 (en) RF amplifier with dual frequency response capacitor
KR102549667B1 (ko) 집적된 고조파 종단 특징부를 갖는 반도체 패키지
US10707818B1 (en) RF amplifier with impedance matching components monolithically integrated in transistor die
JP2023529163A (ja) 入力ベースバンド増強回路を実装する無線周波数増幅器および該無線周波数増幅器を実装するプロセス
JP2007267026A (ja) 高出力増幅器
US20240105763A1 (en) Metal-insulator-metal capacitor device with integrated wire bonding surface
US20240145414A1 (en) Rf amplifiers with improved stability by source inductance adjustment
US20220029591A1 (en) High frequency semiconductor amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210924

R150 Certificate of patent or registration of utility model

Ref document number: 6951563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350