KR20200057732A - 편향 스트립을 갖는 rf 증폭기 패키지 - Google Patents

편향 스트립을 갖는 rf 증폭기 패키지 Download PDF

Info

Publication number
KR20200057732A
KR20200057732A KR1020207011043A KR20207011043A KR20200057732A KR 20200057732 A KR20200057732 A KR 20200057732A KR 1020207011043 A KR1020207011043 A KR 1020207011043A KR 20207011043 A KR20207011043 A KR 20207011043A KR 20200057732 A KR20200057732 A KR 20200057732A
Authority
KR
South Korea
Prior art keywords
die pad
amplifier
lead
section
packaged
Prior art date
Application number
KR1020207011043A
Other languages
English (en)
Other versions
KR102396673B1 (ko
Inventor
티모시 캐닝
비요른 헤르만
리차드 윌슨
Original Assignee
크리, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리, 인코포레이티드 filed Critical 크리, 인코포레이티드
Publication of KR20200057732A publication Critical patent/KR20200057732A/ko
Application granted granted Critical
Publication of KR102396673B1 publication Critical patent/KR102396673B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

RF 증폭기 패키지의 실시예들은, 대향하는 제1 및 제2 에지면들을 갖는 전기 절연 상부 표면을 포함하는 바디 섹션과, 상부 표면 밑으로 수직으로 오목하고 대향하는 제1 및 제2 측면들과 제1 및 제2 측면들과 교차하는 제3 측면을 포함하는 전기 전도성 다이 패드를 포함한다. 이러한 실시예들은, 상부 표면 상에 배치되는 제1 및 제2 도전성 리드들; 제2 측면 근처부터 제2 에지면까지 연장되는 제2 리드; 및 제2 리드에 접속되고, 제3 측면에 인접하게 상부 표면 상에 배치되는 전기 전도성 제1 편향 스트립을 또한 포함한다. 다른 실시예들은 패키징된 RF 증폭기들을 포함하며, 패키징된 RF 증폭기들은, 이러한 RF 증폭기 패키지들과, 다이 패드 상에 장착되고, 제1 리드에 전기적으로 커플링되는 제어 단자, 다이 패드에 직접적으로 마주하고 전기적으로 접속되는 기준 전위 단자, 및 제2 리드에 전기적으로 접속되는 출력 단자를 포함하는 RF 트랜지스터를 포함한다.

Description

편향 스트립을 갖는 RF 증폭기 패키지
본 출원은 RF(radio frequency) 증폭기들에 관한 것이고, 특히 RF 증폭기들을 위한 패키지 설계들에 관한 것이다.
RF 전력 증폭기들은 무선 통신 시스템들을 위한 기지국들 등과 같은 다양한 응용분야들에서 사용된다. RF 전력 증폭기들에 의해 증폭된 신호들은 400 메가헤르츠(MHz) 내지 60 기가헤르츠(GHz) 범위의 주파수들을 갖는 고주파 변조된 반송파를 갖는 신호들을 종종 포함한다. 반송파를 변조하는 기저대역 신호는 통상적으로 비교적 더 낮은 주파수에 있고, 응용분야에 의존하여, 최대 300 MHz 이상일 수 있다. 많은 RF 전력 증폭기 설계들이 반도체 스위칭 디바이스를 증폭 디바이스로서 이용한다. 이들 스위칭 디바이스들의 예들은 MOSFET(metal-oxide semiconductor field-effect transistor), DMOS(double-diffused metal-oxide semiconductor) 트랜지스터, GaN HEMT(gallium nitride high electron mobility transistor), GaN MESFET(gallium nitride metal-semiconductor field-effect transistor), LDMOS 트랜지스터 등과 같은 전력 트랜지스터 디바이스들을 포함한다.
RF 전력 증폭기를 위한 디바이스 패키지가 자신에 통합되는 입력 및 출력 임피던스 정합 회로와 함께 트랜지스터 다이(예컨대, MOSFET(metal-oxide semiconductor field-effect transistor), LDMOS(laterally-diffused metal-oxide semiconductor), HEMT(high electron mobility transistor))를 포함할 수 있다. 입력 및 출력 임피던스 정합 회로들은 트랜지스터 다이의 임피던스를 고정된 값으로 정합시키도록 구성되는 임피던스 정합 회로의 적어도 일부를 제공하는 LC 회로망들을 통상적으로 포함한다.
클래스 F 증폭기 구성들은 현대의 RF 응용분야들에서의 그것들의 고도로 효율적인 동작으로 인해 호의가 증가되고 있다. 클래스 F 증폭기 설계는 고차 고조파들의 조심스런 튜닝을 요구한다. 전력 효율은 디바이스 패키지에 통합되는 입출력 임피던스 정합 회로들에 고조파 튜닝 회로들을 통합시킴으로써 개선될 수 있다.
최신 RF 전력 증폭기들은 고범위의 출력 전력에 걸쳐 가능한 한 높은 효율을 유지하는 것이 요구된다. 이런 설계 강제는 소형 디바이스들 또는 고 전력 밀도를 갖는 디바이스들(예컨대, GaN HEMT 디바이스들)을 가지는 RF 전력 증폭기들에서 특히 도전과제가 될 수 있다. 이들 디바이스들은 트랜지스터 다이의 입력 및 출력 단자들과 패키지 리드들 사이에 접속되는 다수의 전기 전도성 본드 와이어들과 통상적으로 패키징된다. 이 구성에서, 패키징된 디바이스의 다양한 와이어들 사이에서 그리고/또는 패키지의 본드 와이어들 및 기판 부분 사이에서 용량성 커플링이 발생할 수 있다. 현재, GaN HEMT 디바이스들은 대부분이 "바로 본딩된다(bonded straight out)". 이는 트랜지스터 다이의 드레인이 전용 본드 와이어들의 세트에 의해 패키지의 리드에 직접 전기적으로 접속된다는 것을 의미한다. 이 패키지 구성은 실제로 생산하기 쉽지만, 트랜지스터의 출력에서 큰 기생 회로망을 초래한다. 이 기생 회로망은 고차 고조파들을 튜닝하는 능력을 제한한다. 이 기생 회로망은 트랜지스터의 선형화능력(linearizability)에 중요한 메트릭인, 기저대역 임피던스(즉, 기본 동작 주파수 범위에 존재하는 임피던스)에 또한 해롭다. 패키지와 연계하는 본드 와이어들은 사실상 인덕턴스로서 나타나며, 이는 트랜지스터의 기생 출력 임피던스와는 병렬로 공진기를 형성한다. 이는 고 임피던스가 트랜지스터에 생기게 하며 이는 결국 기저대역 영역에서 큰 이득 스파이크를 발생시킨다.
RF 반도체 증폭기 패키지가 개시된다. 일 실시예에 따르면, RF 반도체 증폭기 패키지는 플랜지 형상 바디 섹션, 바디 섹션 상의 중앙에 위치된 전기 전도성 다이 패드, 및 바디 섹션의 상부 표면 상에서 다이 패드 주위에 배치된 전기 절연 윈도우 프레임을 포함한다. RF 반도체 증폭기 패키지는 다이 패드의 제1 측면에 인접하게 윈도우 프레임 상에 배치된 그리고 다이 패드의 제1 측면부터 바디 섹션의 제1 에지면을 향해 멀어지게 연장되는 전기 전도성 제1 리드를 더 포함한다. RF 반도체 증폭기 패키지는 다이 패드의 제2 측면에 인접하게 윈도우 프레임 상에 배치된 그리고 다이 패드의 제2 측면부터 바디 섹션의 제2 에지면을 향해 멀어지게 연장되는 전기 전도성 제2 리드를 더 포함하며, 다이 패드의 제2 측면은 다이 패드의 제1 측면에 대향한다. RF 반도체 증폭기 패키지는 윈도우 프레임 상에 배치되며, 제2 리드에 연속적으로 접속되고, 다이 패드의 제3 측면을 따라 연장되는 전기 전도성 제1 편향 스트립을 더 포함한다. 다이 패드의 제3 측면은 다이 패드의 제1 및 제2 측면들 사이에서 연장된다.
다른 실시예에 따르면, RF 반도체 증폭기 패키지는 제1 에지면과 제1 에지면에 대향하는 제2 에지면을 갖는 플랜지 형상 바디 섹션, 제1 및 제2 에지면들 사이의 바디 섹션 상의 중앙에 위치된 전기 전도성 다이 패드, 상기 섹션의 상부 표면 상에서 다이 패드 주위에 배치된 전기 절연 윈도우 프레임, 및 윈도우 프레임 상에 배치되고 다이 패드로부터 전기적으로 절연되는 연속적 전기 전도성 구조체를 포함한다. 연속적 전기 전도성 구조체는 다이 패드로부터 바디 섹션의 제2 에지면을 향해 멀어지게 연장되는 리드부와, 다이 패드의 외부 둘레 주위에서 바디 섹션의 제1 에지면을 향해 연장되는 편향 스트립을 포함한다.
패키징된 RF 증폭기가 개시된다. 일 실시예에 따르면, 패키징된 RF 증폭기는 RF 패키지를 포함하며, RF 패키지는, 플랜지 형상 바디 섹션, 전기 전도성 다이 패드, 다이 패드와는 절연되고 다이 패드의 제1 에지면부터 멀어지게 연장되는 전기 전도성 입력 리드, 다이 패드와는 절연되고 다이 패드의 제2 에지면부터 입력 리드와는 반대 방향으로 멀어지게 연장되는 전기 전도성 출력 리드, 및 전기 전도성 출력 리드에 연속적으로 연결되고 다이 패드의 외부 둘레 주위에서 플랜지의 제1 에지면을 향해 연장되는 전기 전도성 제1 편향 스트립을 포함한다. 패키징된 RF 증폭기는 다이 패드 상에 장착된 RF 트랜지스터를 더 포함한다. RF 트랜지스터는, 제1 리드에 전기적으로 커플링되는 제어 단자, 다이 패드에 직접적으로 마주하고 전기적으로 접속되는 기준 전위 단자, 및 제2 리드에 전기적으로 접속되는 출력 단자를 포함한다.
도면들의 엘리먼트들은 서로에 비례하는 축척일 필요는 없다. 유사한 참조 번호들이 대응하는 유사한 부분들에 지정된다. 다양한 예시된 실시예들의 특징들은 그것들이 서로 배제하지 않는 한 조합될 수 있다. 실시예들은 도면들에서 묘사되고 뒤따르는 설명에서 상세해진다.
도 1은 일 실시예에 따른, 편향 스트립을 갖는 RF 증폭기 패키지를 묘사한다.
도 2는, 도 2a및 도 2b를 포함하는 것으로, 일 실시예에 따른, 편향 스트립을 갖는 패키징된 RF 증폭기를 묘사한다. 도 2a는 패키징된 RF 증폭기의 평면도를 묘사하고, 도 2b는 패키징된 RF 증폭기의 등각투상도를 묘사한다.
도 3은 일 실시예에 따른, 도 2의 패키징된 RF 증폭기의 등가 전기 개략도를 묘사한다.
도 4는, 도 4a 및 도 4b를 포함하는 것으로, 다른 실시예에 따른, 패키징된 RF 증폭기를 묘사한다. 도 4a는 패키징된 RF 증폭기의 등가 개략도를 묘사하고, 도 4b는 디커플링 커패시터들을 포함하는 패키지 부의 확대도를 묘사한다.
도 5는, 도 5a 및 도 5b를 포함하는 것으로, 다른 실시예에 따른, 패키징된 RF 증폭기를 묘사한다. 도 5a는 패키징된 RF 증폭기의 등가 개략도를 묘사하고, 도 5b는 패키지 및 패키지의 외부에 장착되는 커패시터들의 평면도를 묘사한다.
도 6은, 도 6a, 도 6b 및 도 6c를 포함하는 것으로, 다른 실시예에 따른, 패키징된 RF 증폭기를 묘사한다. 도 6a는 패키징된 RF 증폭기의 등가 개략도를 묘사하며, 도 6b는 방사상 스터브(radial stub)를 포함하는 패키지 부의 확대도를 묘사하고, 도 6c는 표면 실장 기술 커패시터를 포함하는 패키지 부를 묘사한다.
본 명세서에서 설명되는 실시예들에 따르면, RF 증폭기 패키지가 개시된다. 그 패키지는 금속 플랜지, 금속 플랜지 상의 중앙에 위치된 전기 전도성 다이 패드, 및 금속 플랜지의 상부 표면 상에서 다이 패드 주위에 배치된 전기 절연 윈도우 프레임을 포함한다. 전기 전도성 입력 및 출력 리드들은 윈도우 프레임 상에 배치되고 다이 패드의 양 측면들부터 멀어지게 연장된다. 집적회로 부품들, 예컨대, 트랜지스터들, 커패시터들 등은, 예를 들어 다이 패드 상에 장착되고 본드 와이어들을 사용하여 입력 및 출력 리드들에 전기적으로 접속된다.
유리하게, RF 증폭기 패키지는 임의의 패키지 리드들에 인접하지 않은 다이 패드의 측면을 따라 연장되는 전기 전도성 편향 스트립을 포함한다. 하나의 실시예에 따르면, 편향 스트립은 RF 증폭기 패키지의 출력 리드에 연속적으로 접속된다. 편향 스트립은 출력 리드 상으로 송신되는 RF 신호로부터 유리하게 격리(isolate)될 수 있다. 전기 전도성 편향 스트립을 RF 증폭기 패키지에 제공함으로써, 실질적으로 더 큰 영역이 증폭기 디바이스의 출력 회로망에서 컴포넌트들의 전기 접속에 이용 가능해진다. 이는 수많은 이점들을 생기게 하며, 그 중 일부는 도면들의 다음의 설명에서 논의될 것이다.
도 1을 참조하면, 일 실시예에 따른 RF 증폭기 패키지(100)가 묘사된다. RF 증폭기 패키지(100)는 플랜지 형상 바디 섹션(102)을 포함한다. 플랜지 형상 바디 섹션(102)은 인쇄 회로 보드의 소켓과 같은 외부 장치 안에 삽입되도록 구성되고, 외부 장치와 플랜지 부 상에 장착되는 하나 이상의 집적 회로들 사이에 도관(conduit)을 제공하도록 구성된다. 일부 실시예들에서, 플랜지 형상 바디 섹션(102)은 이에 장착된 집적 회로들로부터 외부 히트 싱크로 멀어지게 열을 방산시키는 히트 싱크로서 구성된다. 일반적으로 말해서, 바디 섹션(102)은 전기 전도성 재료들, 및/또는 열 전도성 재료들, 전기 절연 재료들, 및/또는 열 절연 재료들을 포함할 수 있다. 예시적인 절연 재료들(열 및 전기 둘 다임)은 세라믹들, 플라스틱들, 그리고 반도체 산화물들, 반도체 질화물들 및 반도체 옥시질화물들과 같은 반도체 기반 절연체들을 포함한다. 예시적인 도전성 재료들은 구리, 알루미늄 및 이들의 합금들과 같은 금속들을 포함한다.
RF 증폭기 패키지(100)는 바디 섹션(102) 상의 중앙에 위치된 전기 전도성 다이 패드(104)을 추가적으로 포함한다. 본 명세서에서 사용되는 바와 같이, "중앙에 위치된"은 다이 패드(104)가 바디 섹션(102)의 모든 외부 에지면으로부터 완전히 측방향으로 이격된다는 사실을 말한다. 다이 패드(104)는 직접 장착되는 하나 이상의 집적 회로 디바이스들(예컨대, 트랜지스터들, 칩 커패시터들 등)을 수용하도록 구성되는 일반적으로 평평한 상부 표면을 가질 수 있다. 하나의 실시예에서, 다이 패드(104)의 상부 표면은 바디 섹션(102)의 상부 표면(106) 밑에 있는 평면 상으로 수직으로 오목하다. 다시 말하면, 리지(ridge)가 다이 패드(104)의 둘레 주위에서 바디 섹션(102)에 형성된다. 다이 패드(104)는 다양한 상이한 기하구조들을 가질 수 있다. 묘사된 실시예에서, 다이 패드(104)는 정사각형 기하구조를 갖는다. 다른 직사각형 기하구조들이 가능하다. 더 일반적으로, 다이 패드(104)는 임의의 폐쇄 형상의 기하구조를 가질 수 있다.
다이 패드(104)는 구리, 알루미늄 및 이들의 합금들과 같은 전기 전도성 금속들을 포함하는 다양한 전기 전도성 재료들 중 임의의 것을 포함할 수 있다. 하나의 실시예에서, 다이 패드(104)는 Cu, CPC(copper, copper-molybendum, copper laminate structure; 구리, 구리-몰리브덴, 구리 적층 구조), CuW 등과 같은 전기 및 열 전도성 재료로 이루어진 금속 기부판(baseplate)의 일부이다. 금속 슬러그(도시되지 않음)가 기부판 밑에 배치될 수 있고, 열 전도체, 예컨대, 알루미늄 또는 구리를 포함하는 히트싱크(도시되지 않음)가 금속 슬러그 밑에 배치되고 RF 반도체 증폭기의 하부 측면까지 연장될 수 있다. 이런 식으로, 반도체 증폭기 패키지는 히트 싱크로서 역할을 한다. 이러한 구조의 일 예가 Mu의 미국 특허 제9,629,246호에 개시되어 있고, 그 내용은 그 전부가 참조로 포함된다.
RF 증폭기 패키지(100)는 바디 섹션(102)의 상부 표면(106) 상에 배치되는 전기 절연 윈도우 프레임(108)을 추가적으로 포함한다. 전기 절연 윈도우 프레임(108)은 세라믹, 플라스틱 등과 같은 다양한 전기 및/또는 열 절연 재료들을 포함할 수 있다. 전기 절연 윈도우 프레임(108)은 다이 패드(104)를 둘러싼다. 다시 말하면, 전기 절연 윈도우 프레임(108)은 다이 패드(104)의 주변부 주위에 폐쇄 루프를 형성한다. 임의로, 도면들에 도시된 바와 같이, 전기 절연 윈도우 프레임(108)은 다이 패드(104) 외부의 바디 섹션(102)의 노출된 상부 표면(106)의 모두를 완전히 덮을 수 있다.
RF 증폭기 패키지(100)는 복수의 전기 전도성 리드들을 더 포함한다. 전기 전도성 리드들은 구리, 알루미늄 및 이들의 합금들과 같은 전기 전도성 금속들을 포함하는 다양한 전기 전도성 재료들 중 임의의 것으로부터 형성될 수 있다. 리드들은 다이 패드(104) 상에 장착되는 패키징된 컴포넌트들과 외부 장치, 예컨대, 인쇄 회로 보드 사이에 전기적 액세스를 제공한다. 최소한으로, RF 증폭기 패키지(100)는 적어도 두 개의 리드들을 포함한다. 묘사된 실시예에서, 패키지는 제1 리드(110)와 제2 리드(112)를 포함한다. 제1 및 제2 리드들(110, 112)은 실질적으로 폭이 동일할 수 있지만, 반드시 그런 것은 아니다. 일반적으로 말해서, 제1 및 제2 리드들(110, 112)은 도 1에 묘사된 그들 형상들과는 상이한 다양한 상이한 형상들 및 사이즈들을 가질 수 있다.
제1 및 제2 리드들(110, 112) 둘 다는 다이 패드(104)에 인접하게 윈도우 프레임(108) 상에 배치된다. 제1 리드(110)는 다이 패드(104)의 제1 측면(114)부터 바디 섹션(102)의 제1 에지면(116)(도 2a에서 식별됨)을 향해 멀어지게 연장된다. RF 증폭기 패키지(100)의 반대편에서, 제2 리드(112)는 다이 패드(104)의 제2 측면(118)(도 2a에서 식별됨)부터 바디 섹션(102)의 제1 에지면(116)과는 반대인 바디 섹션(102)의 제2 에지면(120)을 향해 연장된다. 따라서, 제1 및 제2 리드들(110, 112)은 서로 반대 방향들로 멀어지게 연장된다. 묘사된 실시예에서, 제1 리드(110)는 바디 섹션(102)의 제1 에지면(116)에서 종단되고 제2 리드(112)는 바디 섹션(102)의 제2 에지면(120)에서 종단된다. 다시 말하면, 제1 및 제2 리드들(110, 112)의 외부 에지면들은 바디 섹션(102)의 외부 에지들과 동일한 공간을 차지한다. 다른 실시예들에서, 제1 및 제2 리드들(110, 112)은 각각 바디 섹션(102)의 제1 및 제2 에지면들(116, 120)을 지나 연장될 수 있다.
하나의 실시예에 따르면, RF 증폭기 패키지(100)는 이른바 PCB 기반 RF 전력 패키지이다. 이들 패키지 설계들의 예들은 참조에 의해 그 내용이 포함되는 Komposch의 미국 특허 제8,907,467호 및 참조에 의해 그 내용이 포함되는 Mu의 U.S. PG PUB 2017/0245359에 기재되어 있다. 이들 패키지 유형들의 설계를 요약하기 위해, 패키지 설계는 단지 기계적 컴포넌트 대신에 시스템의 전기 설계의 부분으로서 취급된다. 이를 위해, RF 증폭기 패키지(100)는 바디 섹션(102) 안으로 통합되는 다층 인쇄 회로 보드를 포함할 수 있다. 이 다층 인쇄 회로 보드는 신호 및 접지 층들을 포함한다. 다양한 RF 컴포넌트들이 내장형 신호 층을 사용하여 다층 회로 보드 내에 내장될 수 있다. 이들 RF 컴포넌트들의 예들은 집적된 고조파 공진기들, 평형 전력 결합기 회로망들 등을 포함한다. 이런 식으로, 더 적은 외부 컴포넌트들이 필요하고 패키지의 공간 효율은 개선된다.
RF 증폭기 패키지(100)는 전기 전도성 제1 편향 스트립(122)을 추가적으로 포함한다. 제1 편향 스트립(122)은 제2 리드(112)에 연속적으로 접속될 수 있다. 다시 말하면, 제2 리드(112)와 제1 편향 스트립(122)은 전체적으로 전기 전도성 재료의 차단되지 않는 경로를 형성할 수 있다. 예를 들어, 제1 편향 스트립(122)과 제2 리드(112)는 나중에 윈도우 프레임(108)의 상단에 패터닝되고 부착 또는 배치되는, 또는 PCB 구조체의 부분인 바디 섹션(102) 내에 통합되는 공통 금속의 부분일 수 있다. 제1 편향 스트립(122)은 다이 패드(104)에 인접하게 윈도우 프레임(108) 상에 배치된다. 일 실시예에 따르면, 제1 편향 스트립(122)은 다이 패드(104)에 바로 인접하다. 일부 실시예들에서, 제1 편향 스트립(122)은 프로세싱 능력들 내에서 실제로 가능한 바와 같이 다이 패드(104)에 가깝게 놓일 수 있다.
유리하게, 제1 편향 스트립(122)은 다이 패드(104) 상에 배치되는 엘리먼트들의 전기 접속을 위한 추가적인 측방향 공간을 외부 바이어스에 제공한다. 도 1은 제1 편향 스트립(122)에 의해 제공되는 추가적인 접속 영역을 유리하게 이용하는 집적 회로 엘리먼트들의 하나의 잠재적 구성을 예시한다. 묘사된 실시예에서, 제1 집적 회로(124)는 다이 패드(104)의 제2 측면(118)에 바로 인접하게 다이 패드(104) 상에 배치된다. 이 제1 집적 회로(124)는, 예를 들어 RF 트랜지스터일 수 있다. 제1 집적 회로(124)와 제2 리드(112) 사이의 직접 전기 접속이 제1 집적 회로(124) 엘리먼트와 제2 리드(112) 사이에 직접 접속되는 전기 전도성 본드 와이어들의 제1 세트(126)에 의해 유효하게 된다. 한편, 제2 집적 회로(128)는 다이 패드(104)의 제3 측면(130)에 바로 인접하게 다이 패드(104) 상에 배치된다. 다이 패드(104)의 제3 측면(130)은 다이 패드(104)의 제1 및 제2 측면들(114, 118) 사이에서 연장되고, 제1 편향 스트립(122)에 바로 인접하다. 제2 집적 회로(128)와 제1 편향 스트립(122) 사이의 직접 전기 접속이 제2 집적 회로(128)와 제1 편향 스트립(122) 사이에 직접적으로 접속되는 전기 전도성 본드 와이어들의 제2 세트(132)에 의해 유효하게 된다.
RF 증폭기 패키지(100)에 제1 편향 스트립(122)의 제공은 기존의 설계들과 비교하여 RF 증폭기 패키지(100)의 공간 효율 및 전기 성능을 유리하게 개선시킨다. 제1 편향 스트립(122)을 포함하지 않는 기존의 패키지 설계에서, 출력 임피던스 정합 회로망의 엘리먼트들(예컨대, 칩 커패시터들)은 기생 효과로 인한 성능에서의 최소 저하를 위해 RF 트랜지스터의 출력 단자에 가능한 한 가까이 배치되어야 한다. RF 트랜지스터의 출력 단자 근처의 이들 엘리먼트들의 존재는, 다양한 엘리먼트들로부터의 이들 본드 와이어들이 서로 인터리브되므로, 트랜지스터 다이를 출력 리드에 접속시킬 수 있는 본드 와이어들의 수를 제한한다. 더구나, 이 구성은 다양한 본드 와이어들의 아주 가까움으로 인해 간섭하기 쉽다. 이에 비해, 도 1에 도시된 구성은 트랜지스터 다이가 출력 리드에 바로 인접하게 배치되면서 출력 커패시터들이 다이 패드(104)의 상이한 위치로 이동되는 것을 허용한다. 트랜지스터 다이를 출력 리드(즉, 묘사된 배열체에서의 제2 리드(112))에 직접 접속시키기 위해 더 많은 수의 본드 와이어들이 사용될 수 있다. 더구나, 이들 본드 와이어들은 출력 정합 회로망의 커패시터들을 접속시키는 본드 와이어들로부터 둘 사이의 간섭이 존재하지 않거나 또는 무시 가능하도록 실질적으로 이격된다.
제1 편향 스트립(122)은 바디 섹션(102)의 제1 에지면(116)을 향해 연장하는 방식으로 다이 패드(104)의 둘레 주위에서 연장하도록 형성된다. 따라서, 제1 편향 스트립(122)은 제2 리드(112)와는 반대 방향으로 연장되는 부분을 포함한다. 묘사된 실시예에서, 다이 패드(104)는 직사각형이고, 선형의 제1 및 제2 측면들(114, 118)과는 수직 각도를 각각이 형성하는 선형의 제3 및 제4 측면들(130, 134)을 갖는다. 제1 편향 스트립(122)은 제2 리드(112)로부터 멀어지게 연장되고, 다이 패드(104)의 제3 측면(130) 옆에서 평행하게 진행하도록 하기 위해서 다이 패드(104)의 제2 및 제3 측면들(118, 130) 사이에 형성된 수직 코너 주위에서 연장된다. 이를 위해, 제1 편향 스트립(122)은 제2 리드(112)에 접속되고 다이 패드(104)의 제2 측면(118)의 일부를 따라 그리고 다이 패드(104)의 제2 및 제3 측면들 사이의 코너 주위에서 연장되는 제1 섹션(136)을 포함한다. 이 위치에서, 제1 섹션(136)은 제1 편향 스트립(122)의 세장형 제2 섹션(138)과의 수직 교차부를 형성한다. 제1 편향 스트립(122)의 세장형 제2 섹션(138) 및 제1 섹션(136) 사이의 이 교차부는 다이 패드(104)의 제2 및 제3 측면들(118, 132) 사이의 코너에 바로 인접하다. 제1 편향 스트립(122)의 세장형 제2 섹션(138)은 다이 패드(104)의 제3 측면(130)에 바로 인접하게 배치되면서 다이 패드(104)의 제3 측면(130)을 따라 적어도 부분적으로 연장된다. 하나의 실시예에 따르면, 세장형 제2 섹션(138)은 다이 패드(104)의 제3 측면(130)을 따라 완전히 연장된다. 다시 말하면, 제1 편향 스트립(122)의 세장형 제2 섹션(138)은 적어도 다이 패드(104)의 제1 측면(114)까지 연장된다. 임의로, 제1 편향 스트립(122)의 세장형 제2 섹션(138)은 바디 섹션(102)의 제1 에지면(116)에 도달하기 위해서 바디 섹션(102)을 가로질러 완전히 그리고 연속적으로 연장될 수 있다. 이 특징이 도 2에 도시되어 있다. 추가적으로, 예컨대 외부 본드 와이어들 또는 도전성 트레이스들로부터, 외부 접속들을 위한 증가된 영역을 제공하기 위해서 제1 편향 스트립(122)의 세장형 제2 섹션(138)의 단부에 확대된 패드부(140)가 제공될 수 있다. 이 특징은 또한 도 2에 도시되어 있다.
도 1을 다시 참조하면, RF 증폭기 패키지(100)는 제1 편향 스트립(122)을 참조하여 이전에 설명된 것과 유사한 방식으로 다이 패드(104) 상에 배치되는 엘리먼트들의 전기 접속을 위한 추가적인 측방향 공간을 외부 바이어스에 제공하도록 구성되는 제2 편향 스트립(142)을 임의로 포함할 수 있다. 제2 편향 스트립(142)은 다이 패드(104)의 제2 측면(118)을 따라 연장되는 제3 섹션(144)과, 제3 섹션(144)과 각진 교차부를 형성하는 세장형 제4 섹션(146)을 포함한다. 세장형 제4 섹션(146)은, 제1 및 제2 측면들 사이에서 연장되고 다이 패드(104)의 제3 측면(130) 반대편에 있는 다이 패드(104)의 제4 측면(134)에 바로 인접한다. 묘사된 실시예에서, 세장형 제4 섹션(146)은 다이 패드(104)의 제4 측면(134)을 따라 완전히 연장되지만, 바디 섹션(102)의 제1 에지면(116)에 도달하지 않는다. 다른 실시예들에서, 세장형 제4 섹션(146)은 바디 섹션(102)의 제1 에지면(116)에 도달하도록 추가로 연장될 수 있다. 도 1에 도시된 바와 같이, 제3 집적 회로(148)는 제1 편향 스트립(122)에 관해 이전에 설명된 바와 유사한 방식으로 제2 편향 스트립(142)에 전기적으로 접속될 수 있다.
다이 패드(104)의 기하구조에 의존하여, 제1 편향 스트립(122) 및/또는 제2 편향 스트립(142)의 기하구조는 제2 리드(112)에 충분히 거리를 둔 위치에 도달하여, 예컨대 도 1에 묘사된 바와 같이, 다수의 개별 부품들을 위한 접속 위치를 제공하기 위해 다이 패드(104)의 둘레 주위에서 적어도 부분적으로 연장하도록 대응하여 적응될 수 있다. 비록 묘사된 실시예가 직사각 형상 다이 패드(104)를 도시하지만, 다양한 상이한 다이 패드(104) 기하구조들이 가능하다. 예를 들어, 다이 패드(104)의 외부 둘레는 서로 빗각을 형성하는 두 개의 선형 측면들 사이에 각진 교차부를 포함할 수 있다. 이 경우, 제1 편향 스트립(122) 및/또는 제2 편향 스트립(142)은, 다이 패드(104)의 외부 둘레에서 빗각으로 인접하는, 서로 대응하는 빗각을 형성하는 두 개의 선형 섹션들을 포함할 수 있다. 마찬가지로, 다이 패드(104)의 외부 둘레는 하나 이상의 곡선들을 포함할 수 있고 제1 편향 스트립(122) 및/또는 제2 편향 스트립(142)의 섹션들은 이 기하구조를 반영하는 대응하는 곡선들로 형성될 수 있다.
도 2를 참조하면, 일 실시예에 따른 패키징된 RF 증폭기(200)가 묘사된다. 패키징된 RF 증폭기(200)는 도 1을 참조하여 설명된 바와 같은 RF 증폭기 패키지(100)를 포함한다. 이 구성에서, 제1 리드(110)는 패키징된 RF 증폭기(200)를 위한 입력 리드를 제공하고 제2 리드(112)는 패키징된 RF 증폭기(200)를 위한 출력 리드를 제공한다. RF 트랜지스터(202)는 다이 패드(104) 상에 장착된다. RF 트랜지스터(202)는 다이 패드(104)의 제2 측면(118)에 바로 인접하게 장착된다. 그에 따라, RF 트랜지스터(202)와 다이 패드(104)의 제2 측면(118) 사이에 배치된 다른 개별 엘리먼트들은 없다.
RF 트랜지스터(202)는 다양한 상이한 디바이스 유형들, 이를테면 LDMOS(laterally diffused metal-oxide-semiconductor), IGBT(insulated gate bipolar transistor), HEMT(high electron mobility electron transistor) 등으로부터 선택될 수 있다. 이들 디바이스 유형들은 다양한 상이한 반도체 재료 기술들, 예컨대, Si(silicon), SiC(silicon carbide), SiGe(silicon germanium), GaN(gallium nitride), GaAs(gallium arsenide) 등으로 형성될 수 있다. 묘사된 실시예에서, RF 트랜지스터(202) 다이는 이른바 "소스 다운(source down)" 구성을 갖는다. 이 구성에서, RF 트랜지스터(202)의 하부 표면은 다이 패드(104)와 마주하고 직접 전기적으로 접속되는 전기 전도성 소스 단자를 포함한다. 소스 단자와 다이 패드(104) 사이의 부착 및 전기 접속은 도전성 페이스트 또는 솔더에 의해 제공될 수 있다. 이 구성에서, 다이 패드(104)는 패키지(예컨대, GND 단자)의 전기 단자 뿐만 아니라 RF 트랜지스터(202)를 위한 장착 표면으로서 역할을 한다. RF 트랜지스터(202)의 제어 단자(예컨대, 게이트 단자)와 RF 트랜지스터(202)의 출력 단자(예컨대, 드레인 단자)는 RF 트랜지스터(202)의 하부 표면에 반대편인 RF 트랜지스터(202) 다이의 상부 표면 상에 배치된다.
RF 트랜지스터(202)의 제어 단자는 제1 리드(110)에 전기적으로 커플링된다. 묘사된 실시예에서, 이 전기 커플링은 RF 트랜지스터(202)의 제어 단자와 제1 리드(110) 사이에 전기적으로 접속되는 본드 와이어들의 입력 그룹(204)에 의해 제공된다. 임의로, 패키징된 RF 증폭기(200)는 RF 트랜지스터(202)와 제1 리드(110) 사이에 배치되는 제1 및 제2 입력 커패시터들(206, 208)을 포함할 수 있다. 이들 제1 및 제2 입력 커패시터들(206, 208)은 다이 패드(104)에 직접적으로 마주하고 전기적으로 접속되는 하부 단자들과 다이 패드(104)의 반대편을 마주하는 상부 단자들을 포함한다. 본드 와이어들의 본드 와이어들의 입력 그룹(204)은 제1 리드(110), 제1 및 제2 입력 커패시터들(206, 208)의 상부 단자들, 및 RF 트랜지스터(202)의 제어 단자 사이에 직렬 전기 접속을 형성한다.
RF 트랜지스터(202)의 출력 단자는 제2 리드(112)에 전기적으로 접속된다. 일 실시예에 따르면, 이 전기 커플링은 RF 트랜지스터(202)의 출력 단자부터 제2 리드(112)까지 직접적으로 연장되는 전기 전도성 본드 와이어들의 제1 세트(210)에 의해 제공된다.
패키징된 RF 증폭기(200)는 다이 패드(104) 상에 장착되는 제1 커패시터(212)를 더 포함한다. 제1 커패시터(212)는 다이 패드(104)의 제3 측면(130)에 바로 인접하게 장착된다. 다시 말하면, 제1 커패시터(212)와 다이 패드(104)의 제3 측면(130) 사이에 배치된 다른 개별 엘리먼트들은 없다. 제1 커패시터(212)는 다이 패드(104)에 직접적으로 마주하고 전기적으로 접속되는 하부 단자를 갖는 칩 커패시터로서 구성된다. 제1 커패시터(212)의 상부 단자는 다이 패드(104)의 반대편을 마주한다. 제1 커패시터(212)의 상부 단자는 제1 편향 스트립(122)에 전기적으로 접속된다. 일 실시예에 따르면, 이 전기 커플링은 제1 커패시터(212)의 상부 단자부터 제1 편향 스트립(122)까지 직접적으로 연장되는 전기 전도성 본드 와이어들의 제2 세트(214)에 의해 제공된다.
임의로, 패키징된 RF 증폭기(200)는 다이 패드(104) 상에 장착되는 제2 커패시터(216)를 더 포함한다. 제2 커패시터(216)는 다이 패드(104)의 제4 측면(134)에 바로 인접하게 장착된다. 다시 말하면, RF 트랜지스터(202)와 다이 패드(104)의 제4 측면(134) 사이에 다른 개별 엘리먼트들은 없다. 제2 커패시터(216)는 다이 패드(104)에 직접적으로 마주하고 전기적으로 접속되는 하부 단자를 갖는 칩 커패시터로서 구성된다. 제2 커패시터(216)의 상부 단자는 다이 패드(104)의 반대편을 마주한다. 제1 커패시터(212)의 상부 단자는 제2 편향 스트립(142)에 전기적으로 접속된다. 일 실시예에 따르면, 이 전기 커플링은 제2 커패시터(216)의 상부 단자부터 제2 편향 스트립(142)까지 직접적으로 연장되는 전기 전도성 본드 와이어들 제3 세트(218)에 의해 제공된다.
도 3을 참조하면, 도 2를 참조하여 설명된 패키징된 RF 증폭기(200)를 포함하는 증폭기 회로(300)의 회로 개략도가 묘사되어 있다. 패키징된 RF 증폭기(200)의 외부에 제공되는 회로 엘리먼트들로부터 패키징된 RF 증폭기(200) 내에 제공되는 회로 엘리먼트들을 기술하기 위해 개략도에서 패키지 아웃라인(302)이 제공된다.
증폭기 회로(300)는 패키징된 RF 증폭기(200)의 입력 단자와 RF 트랜지스터(202)의 제어 단자 사이에 접속되는 입력 임피던스 정합 회로망(304)을 포함한다. 입력 임피던스 정합 회로망(304)은 본드 와이어들의 입력 그룹(204)과 제1 및 제2 입력 커패시터들(206, 208)에 의해 제공된다. 본드 와이어들의 입력 그룹(204)은 이 회로망에서 인덕터들로서 역할을 하고, 본드 와이어들의 입력 그룹(204)의 높이 및 간격은 원하는 인덕턴스를 제공하도록 조정될 수 있다. 이 입력 임피던스 정합 회로망(304)은, 무엇보다도, 증폭기 회로(300)의 입력 임피던스를 고정된 값, 예컨대 50 ohm에 정합시키도록 구성될 수 있다.
증폭기 회로(300)는 RF 트랜지스터(202)의 출력 단자와 패키징된 RF 증폭기(200)의 출력 단자 사이에 접속되는 출력 임피던스 정합 회로망(306)을 추가로 포함한다. 출력 임피던스 정합 회로망(306)은 RF 트랜지스터(202)의 출력에 병렬로 접속되는 제1 LC 공진기(308)를 포함한다. 제1 LC 공진기(308)의 커패시턴스는 제1 커패시터(212)에 의해 적어도 부분적으로 제공된다. 제1 LC 공진기(308)의 인덕턴스는 본드 와이어들의 제2 세트(214)와 제1 편향 스트립(122)의 조합에 의해 제공된다. 추가적인 커패시턴스 및 인덕턴스는 제2 편향 스트립(142) 및 제2 커패시터(216)를 사용하여 추가될 수 있다. 어느 경우에나, 제1 LC 공진기(308)의 인덕턴스는 제2 편향 스트립(142)의 물리적 파라미터들(예컨대, 폭, 형상 등)을 적합하게 맞춤화함으로써 조정될 수 있다. 제1 LC 공진기(308)는 RF 트랜지스터(202)의 특성 출력 커패시턴스를 갖는 병렬 공진 회로를 형성함으로써 회로의 출력 효율을 개선하도록 구성된다.
패키징된 RF 증폭기(200)의 외부에서, 증폭기 회로(300)는 RF 증폭기 패키지(100)의 제2 리드(112)에 접속되는 저항성 부하(310)를 포함한다. 덧붙여, 패키징된 RF 증폭기(200)의 외부에서, 증폭기 회로(300)는 RF 트랜지스터(202)의 출력 단자에 접속되는 DC 디커플링 커패시터(312)를 포함한다. DC 디커플링 커패시터(312)는 바디 섹션(102)의 제1 에지면(116) 근처의 PCB와 같은 외부 장치에 제공된다. RF 트랜지스터(202)의 출력 단자와 DC 디커플링 커패시터(312) 사이의 전기 접속은 제1 편향 스트립(122)을 사용하여 제공될 수 있다. 특히, DC 디커플링 커패시터(312)는, 예컨대 도 2를 참조하여 설명된 바와 같은 바디 섹션(102)의 제1 에지면(116)에 인접한 편향 스트립의 확대된 패드부(140)에 접속될 수 있다. DC 디커플링 커패시터(312)는 매우 큰 커패시턴스 값(예컨대, 1 μF(microfarad) 이상)을 가질 수 있다. DC 디커플링 커패시터(312)는 트랜지스터 드레인 단자(202)에서 낮은 임피던스를 유지함으로써 기저대역 성능을 향상시킨다.
RF 증폭기 패키지(100)의 설계는 기존의 패키지 설계들을 이용하는 유사한 RF 증폭기 회로 토폴로지들과 비교하여 증폭기 회로(300)에 대해 여러 주목할 만한 성능 이점들을 가능하게 한다. 예를 들어, 제1 LC 공진기(308)의 파라미터들(예컨대, 인덕턴스 및 커패시턴스)은 기존의 패키지 설계들보다 더 큰 유연성 및 튜닝능력을 갖는다. 이에 대한 하나의 이유는 제1 및 제2 커패시터들(212, 216)이 실리콘 커패시터들을 사용하여 제공될 수 있다는 것이다. 이에 비해, MLCC(ceramic surface mount capacitors)는 공간 제약조건들로 인해 기존의 직선 본딩 구성들에서 흔히 이용된다. 이들 공간 제약조건들은 제1 편향 스트립(122)에 의해 제거된다. 추가적으로, 제1 LC 공진기(308)가 (예컨대, RF 증폭기 패키지(100)가 이른바 PCB 기반 RF 전력 패키지로서 구성되는 실시예에서) 패키지 구조체로부터의 PCB 재료들을 이용하여 형성될 수 있기 때문에, 기존의 본드 와이어들보다 더 높은 품질 인자(quality factor)가 제1 LC 공진기(308)의 인덕턴스 부분에 대해 성취된다.
도 4를 참조하면, 다른 실시예에 따른 증폭기 회로(400)가 묘사된다. 증폭기 회로(400)는, DC 디커플링 커패시터(312)가 도 4의 실시예에서 RF 증폭기 패키지(100) 내에 장착된다는 것을 제외하면, 도 3을 참조하여 설명된 증폭기 회로(300)와 실질적으로 동일하다. 도 4a는 DC 디커플링 커패시터(312)를 위한 잠재적 장착 위치를 보여주는 RF 증폭기 패키지(100)의 확대도를 도시한다. 도 4b는 증폭기 회로(400)의 등가 회로 개략도를 도시한다.
이 실시예에서, DC 디커플링 커패시터(312)는 다이 패드(104)의 외부에 있는 바디 섹션(102)의 일부 상에 장착된다. 바디 섹션(102)의 이 일부는 DC 디커플링 커패시터(312)의 하부 단자와 바디 섹션(102) 내에 제공되는 PCB 금속화 층들 사이의 직접 전기 접속을 가능하게 하는 윈도우 프레임(108)의 개구부들을 포함할 수 있다. 이런 식으로, DC 디커플링 커패시터(312)의 하부 단자와 RF 증폭기 패키지(100)의 기준 전위 단자 사이의 전기 접속이 유효하게 될 수 있다. DC 디커플링 커패시터(312)의 상부 단자가 전기 전도성 매체, 예를 들어 본드 와이어들, 솔더 또는 도전성 에폭시를 사용하여 제1 편향 스트립(122)에 전기적으로 접속된다. 대안적으로, 본드 와이어들과 같은 임의의 전기 접속 메커니즘이 이 전기 접속을 유효하게 하는데 사용될 수 있다.
도 4의 배열체는 기존의 직선 본딩 설계와 비교하여 RF 트랜지스터(202)의 출력 단자에 매우 가깝게 DC 디커플링 커패시터(312)를 유리하게 배치시킨다. 이는 RF 트랜지스터(202)의 출력 단자와 DC 디커플링 커패시터(312) 사이의 기생 인덕턴스를 최소화함으로써 기저대역 성능을 유리하게 개선시킨다.
도 5를 참조하면, 다른 실시예에 따른 증폭기 회로(500)가 묘사된다. 증폭기 회로(500)는, 제1 LC 공진기(308)를 위해 사용되는 제1 커패시터(212) 및 DC 디커플링 커패시터(312) 둘 다가 RF 증폭기 패키지(100)의 외부에 제공된다는 점을 제외하면, 도 3을 참조하여 설명된 증폭기 회로(300)와 실질적으로 동일할 수 있다. 이들 커패시터들(308, 212)의 양쪽 모두는 바디 섹션(102)의 제1 에지면(116) 근처에서 PCB와 같은 외부 장치에 제공될 수 있고, 예컨대 도 2를 참조하여 설명된 바와 같은 편향 스트립의 확대된 패드부(140)를 사용하여 제1 편향 스트립(122)에 전기적으로 접속될 수 있다.
도 5의 구성은, LC 션트 정합 회로를 구현하는데 필요한 큰 인덕턴스들이 그렇지 않으면 열악한 기계적 안정성을 갖고 과열 경향이 있는 긴 본드 와이어들을 요구할 저주파 응용분야들(예컨대, 1 GHZ 미만의 RF 주파수들)에서 특히 유리할 수 있다. 도 5의 구성은 PCB 구조의 부분일 수 있고 따라서 동등한 본드 와이어들보다 더 쉽게 맞춤화되는 제1 편향 스트립(122)에 LC 션트 정합의 인덕턴스가 지배적으로 기인하는 것을 유리하게 허용한다.
도 6을 참조하면, 다른 실시예에 따른 증폭기 회로(600)가 묘사된다. 증폭기 회로(600)는, 제2 LC 공진기(602)가 RF 트랜지스터(202)의 출력 단자에 접속된다는 것을 제외하면, 도 3을 참조하여 설명된 증폭기 회로(300)와 실질적으로 동일할 수 있다. 제2 LC 공진기(602)는 RF 증폭기 패키지(100) 내에 제공된다.
도 6a는 증폭기 회로(600)의 등가 회로 개략도를 묘사한다. 이 예에서, 출력 임피던스 정합 회로망(306)은 이른바 "고조파 션트 정합(harmonic shunt match)"으로서 구성된다. 이 구성에서, 제1 LC 공진기(308)는 이전에 설명된 방식으로 RF 트랜지스터(202)의 특성 출력 임피던스를 갖는 병렬 공진 회로를 형성한다. 일부 경우들에서, 이 션트 정합 토폴로지는 RF 신호의 고차 고조파들에 낮은 임피던스를 제공하는 경향이 있으며, 이는 클래스 F 동작에 바람직하지 않다. 클래스 F 증폭기 증폭기들은 고차 고조파들(예컨대, 2차 및 3차 고조파들)에서 높은 임피던스를 요구한다. 션트 정합 인덕터를 두 개로 분할하고 작은 커패시턴스를 중간에 배치함으로써, 클래스 F 고조파 정합은 단지 하나의 추가적인 컴포넌트를 회로에 추가함으로써 성취될 수 있다. 도 6a의 개략도는 하나의 추가적인 컴포넌트를 추가함으로써 제2 LC 공진기(602)가 제공되는 이 개념의 하나의 구현예를 묘사한다. 제2 LC 공진기(602)는 고차 고조파들 중 하나(예컨대, 2차 고조파)에서 공진한다. 이 개념은 고차 고조파들(예컨대, 2차 고조파 및 3차 고조파 등) 중 하나에 각각 튜닝되는 다수의 LC 공진기들을 형성하는데 사용될 수 있다.
도 6b는 일 실시예에 따른 도 6a의 증폭기 회로(600)의 잠재적 구현예를 도시하는 RF 증폭기 패키지(100)의 확대도를 묘사한다. 이 실시예에서, 제2 LC 공진기(602)는 방사상 스터브(604)를 RF 증폭기 패키지(100)에 통합함으로써 제공된다. 본 명세서에서 사용되는 바와 같은 "방사상 스터브"가 송신 라인이 점차적으로 확장되고 송신 라인의 최대폭 부분에서 만곡형 외부 에지를 갖는 마이크로스트립라인 특징부(microstripline feature)를 말한다. 방사상 스터브(604)의 물리적 기하구조는 주어진 주파수에서의 커패시터의 RF 임피던스 응답을 포함한 원하는 RF 임피던스 응답을 제공하도록 맞춤화될 수 있다. 방사상 스터브(104)는 다이 패드(104)의 외부에 있는 바디 섹션(102)의 일부에 제공되고, RF 트랜지스터(202)의 출력 단자와 제1 커패시터(212) 사이에 있는 위치에서 제1 편향 스트립(122)에 접속된다.
도 6c는 다른 실시예에 따른 도 6a의 증폭기 회로(600)의 잠재적 구현예를 도시하는 RF 증폭기 패키지(100)의 확대도를 묘사한다. 이 실시예에서, 제2 LC 공진기(602)는 다이 패드(104)의 외부에 있는 바디 섹션(102)의 일부 상에 장착되는 개별 SMT(surface mount technology) 커패시터(606)에 의해 제공된다. SMT 커패시터는 RF 트랜지스터(202)의 출력 단자와 제1 커패시터(212) 사이에 있는 위치에서 제1 편향 스트립(122)에 전기적으로 접속된다.
본 명세서에서 사용되는 바와 같은 "바로 인접한"이란 용어는 의도적으로 형성된 다른 특징부들이 바로 인접한 엘리먼트들 사이에 배치되지 않는 두 개의 엘리먼트들 사이의 근접도를 기술한다. 예를 들어, 본 명세서에서 설명되는 실시예들은 다이 패드(104)의 제3 측면(130)에 바로 인접한 제1 편향 스트립(122)의 세장형 제2 섹션(138)을 말하고 있다. 이는 세장형 제2 섹션(138)과 다이 패드(104)의 제3 측면(130) 사이에 배치되는 의도적으로 형성된 다른 구조체들(예컨대, 개별 엘리먼트들, 금속화 패드들 등)이 없다는 것을 의미한다. 제1 편향 스트립(122)의 세장형 제2 섹션(138)은 바디 섹션(102)의 비어 있는 부분들만이 두 개의 엘리먼트들 사이에 있으면서 다이 패드(104)의 제3 측면(130)으로부터 이격될 수 있고, 다이 패드(104)의 제3 측면(130)에 "바로 인접"할 수 있다.
본 명세서에서 사용되는 바와 같은 "전기적으로 접속된"이란 용어는 전기적으로 접속된 엘리먼트들 사이의 영구적인 저 저항, 즉, 낮은 저항의 접속, 예를 들어 관심 엘리먼트들 사이의 와이어 접속을 기술한다. 반면에, "전기적으로 커플링된"이란 용어는 커플링된 엘리먼트들 사이에서 반드시 저 저항 접속이 있는 것은 아니며 그리고/또는 반드시 영구적 접속이 있는 것은 아닌 접속을 상정한다. 예를 들면, 트랜지스터들과 같은 능동 소자들, 뿐만 아니라 인덕터들, 커패시터들, 다이오드들, 저항기들 등과 같은 수동 소자들은 두 개의 엘리먼트들을 함께 전기적으로 커플링시킬 수 있다.
본 명세서에서 사용되는 바와 같은 "동일한", "정합(match)" 및 "정합시킨다(matches)"라는 용어들은 일부 합리적인 변화량이 본 발명의 정신으로부터 벗어나는 일 없이 고려되도록 동일하거나, 거의 동일하거나 또는 대략적으로 동일함을 의미하도록 의도된다. "일정한(constant)"이란 용어는 변경 또는 가변하지 않는 것, 또는 일부 합리적인 변화량이 본 발명의 정신으로부터 벗어나는 일 없이 고려되도록 약간 정도가 변경 또는 가변하는 것을 의미한다. 게다가, "제1", "제2" 등과 같은 용어들은 다양한 엘리먼트들, 영역들, 구역들 등을 설명하는데 사용되고 제한하려는 의도는 또한 아니다. 유사한 용어들이 명세서 전체를 통하여 유사한 엘리먼트들을 지칭한다.
"하의(under)", "아래의(below)", "하부(lower)", "위의(over)", "상부(upper)" 등과 같은 공간적으로 상대적인 용어들은 하나의 엘리먼트의 제2 엘리먼트에 관련한 위치결정을 설명하기 위한 기재의 편의를 위해 사용된다. 이들 용어들은 도면들에서 묘사된 것들과는 상이한 배향들에 더하여 디바이스의 상이한 배향들을 포함하도록 의도된다. 게다가, "제1", "제2" 등과 같은 용어들은 다양한 엘리먼트들, 영역들, 섹션들 등을 설명하는데 사용되고 제한하려는 의도는 또한 아니다. 유사한 용어들이 명세서 전체를 통하여 유사한 엘리먼트들을 지칭한다.
본 명세서에서 사용되는 바와 같이, "갖는", "담는(containing)", "구비하는(including)", "포함하는(comprising) 등의 용어들은 언급된 엘리먼트들 또는 특징부들의 존재를 나타내지만, 추가적인 엘리먼트들 또는 특징부들을 배제하지 않는 개방지향(open ended) 용어들이다. 관사 "a", "an"및 "the"의 사용에 해당하는 표현들은, 문맥이 그렇지 않다고 분명히 나타내지 않는 한, 복수 뿐 아니라 단수를 포함하도록 의도된다.
본 명세서에서 설명되는 다양한 실시예들의 특징들은 특별히 구체적으로 달리 언급되지 않는 한 서로 결합될 수 있다는 것이 이해되어야 한다.
비록 특정 실시예들이 본원에서 예시되고 설명되었지만, 다양한 대체예들 및/또는 동등한 구현예들이 본 발명의 범위로부터 벗어남 없이 도시되고 설명되는 특정 실시예들을 대체할 수 있다는 것이 관련 기술분야의 통상의 기술자들에 의해 이해될 것이다. 본 출원은 본 명세서에서 논의되는 특정 실시예들의 임의의 적응들 또는 변형들을 커버하도록 의도된다. 그러므로, 본 발명은 청구항들 및 그 동등물들에 의해서만 제한되도록 의도된다.

Claims (20)

  1. RF 증폭기 패키지(100)로서,
    바디 섹션(102) ― 상기 바디 섹션(102)은
    대향하는 제1 및 제2 에지면들(116, 120)을 갖는 전기 절연 상부 표면(106); 및
    상기 상부 표면 밑으로 수직으로 오목하고, 대향하는 제1 및 제2 측면들(114, 118)과, 상기 제1 및 제2 측면들과 교차하는 제3 측면(130)을 포함하는 전기 전도성 다이 패드(104)
    를 포함함 ―;
    상기 상부 표면 상에 배치되는 전기 전도성 제1 및 제2 리드들(110, 112) ― 상기 제2 리드(112)는 상기 제2 측면의 근처부터 상기 제2 에지면까지 연장됨 ―; 및
    상기 제2 리드에 접속되고 상기 다이 패드의 상기 제3 측면에 인접하게 상기 상부 표면 상에 배치되는 전기 전도성 제1 편향 스트립(biasing strip)(122)
    을 포함하는 RF 증폭기 패키지.
  2. 제1항에 있어서, 상기 제1 편향 스트립은 상기 다이 패드의 상기 제2 및 제3 측면들 사이의 교차부에 인접하게 상기 상부 표면 상에 추가로 배치되는 RF 증폭기 패키지.
  3. 제2항에 있어서,
    상기 제1 편향 스트립은 상기 제2 리드에 접속되고 상기 제2 측면의 일부를 따라 연장되는 제1 섹션(136)과, 상기 제3 측면을 따라 연장되는 세장형 제2 섹션(second elongated section)(138)을 포함하며;
    상기 제1 섹션 및 상기 세장형 제2 섹션은 상기 제2 및 제3 측면들 사이의 상기 교차부에 인접한 각진 교차부를 형성하는 RF 증폭기 패키지.
  4. 제3항에 있어서,
    상기 다이 패드의 상기 제2 및 제3 측면들은 실질적으로 선형이며;
    상기 제2 및 제3 측면들의 상기 교차부는 실질적으로 직각이며;
    상기 제1 섹션과 상기 세장형 제2 섹션 사이의 상기 각진 교차부는 실질적으로 직각인 RF 증폭기 패키지.
  5. 제3항에 있어서, 상기 세장형 제2 섹션은 상기 제3 측면을 따라 완전히 그리고 상기 제1 에지면까지 추가로 연장되는 RF 증폭기 패키지.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 다이 패드는 상기 제3 측면에 대향하고 상기 제1 및 제2 측면들과 교차하는 제4 측면(132)을 더 포함하며;
    상기 RF 증폭기 패키지는, 상기 제2 리드에 접속되고 상기 제4 측면에 인접하게 상기 상부 표면 상에 배치되는 전기 전도성 제2 편향 스트립(142)을 더 포함하는 RF 증폭기 패키지.
  7. 패키징된 RF 증폭기(200)로서,
    제1항의 RF 증폭기 패키지(100); 및
    다이 패드(104) 상에 장착되는 RF 트랜지스터(202)
    를 포함하고, 상기 RF 트랜지스터는 제1 리드(110)에 전기적으로 커플링되는 제어 단자, 상기 다이 패드에 직접적으로 마주하고 전기적으로 접속되는 기준 전위 단자, 및 제2 리드(112)에 전기적으로 접속되는 출력 단자를 포함하는 패키징된 RF 증폭기.
  8. 제7항에 있어서, 상기 다이 패드 상에 장착되는 커패시터(212)를 더 포함하고, 상기 커패시터는 상기 다이 패드에 직접적으로 마주하고 전기적으로 접속되는 제1 단자와 상기 제1 편향 스트립(122)에 전기적으로 접속되는 제2 단자를 포함하는 패키징된 RF 증폭기.
  9. 제8항에 있어서,
    전기 전도성 본드 와이어들의 제1 세트(210) ― 상기 제1 세트의 각각의 본드 와이어는 상기 RF 트랜지스터의 상기 출력 단자부터 상기 제2 리드까지 직접 연장됨 ―; 및
    전기 전도성 본드 와이어들의 제2 세트(214) ― 상기 제2 세트에서의 상기 본드 와이어들 각각은 상기 커패시터의 상기 제2 단자부터 상기 제1 편향 스트립까지 직접 연장됨 ―
    를 더 포함하는 패키징된 RF 증폭기.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 상부 표면(106) 상에 배치되는 하나 이상의 수동 전기 컴포넌트들(606)을 더 포함하고,
    상기 제1 편향 스트립은, 상기 제2 리드에 접속되고 제2 측면(118)의 일부를 따라 연장되는 제1 섹션(136)과, 제3 측면(130)을 따라 연장되는 세장형 제2 섹션(138)을 포함하며;
    상기 하나 이상의 수동 전기 컴포넌트들은 상기 제1 섹션 및 상기 세장형 제2 섹션 중 적어도 하나에 전기적으로 접속되는 패키징된 RF 증폭기.
  11. RF 증폭기 패키지(100)로서,
    바디 섹션(102) ― 상기 바디 섹션(102)은
    대향하는 제1 및 제2 에지면들(116, 120)과, 상기 제1 및 제2 에지면들 사이에 배치되는 윈도우 프레임(108)을 포함하는 전기 절연 상부 표면(106); 및
    상기 윈도우 프레임에 의해 노출되도록 상기 상부 표면 밑으로 수직으로 오목한 전기 전도성 다이 패드(104)
    를 포함함 ―; 및
    상기 상부 표면 상에 배치되는 연속적 전기 전도성 구조체(110, 122, 142) ― 상기 연속적 전기 전도성 구조체(110, 122, 142)는
    상기 다이 패드에 인접하게 상기 윈도우 프레임의 제1 부분을 따라 배치되는 리드부; 및
    상기 다이 패드에 인접하게 상기 윈도우 프레임의 제2 부분을 따라 배치되는 편향부
    를 포함함 ―
    를 포함하는 RF 증폭기 패키지.
  12. 제11항에 있어서, 상기 편향부는 상기 다이 패드 근처부터 상기 제1 에지면을 향해 연장되는 RF 증폭기 패키지.
  13. 제11항 또는 제12항에 있어서, 상기 리드부는 상기 다이 패드 근처부터 상기 제2 에지면을 향해 연장되는 RF 증폭기 패키지.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 다이 패드는 직사각형이며;
    상기 윈도우 프레임의 상기 제2 부분은 대향하는 제3 및 제4 측면들(130, 132)을 포함하며;
    상기 편향부는 상기 제3 측면을 따라 배치되는 세장형 제2 섹션(138)과 상기 제4 측면을 따라 배치되는 세장형 제4 섹션(146)을 포함하는 RF 증폭기 패키지.
  15. 제14항에 있어서,
    상기 윈도우 프레임은 상기 대향하는 제3 및 제4 측면들과 각각 교차하는 제1 및 제2 단부 섹션들(136, 144)을 포함하는 제2 측면(118)을 또한 포함하며;
    상기 윈도우 프레임의 상기 제2 부분은, 상기 제1 및 제2 단부 섹션들, 및 상기 제1 및 제2 단부 섹션들과 상기 대향하는 제3 및 제4 측면들과의 각각의 교차부들을 더 포함하는 RF 증폭기 패키지.
  16. 패키징된 RF 증폭기(200)로서,
    제11항의 RF 증폭기 패키지(100) ― 리드부는 제1 리드(110)와 제2 리드(112)를 포함함 ―; 및
    다이 패드(104) 상에 장착되는 RF 트랜지스터(202)
    를 포함하고, 상기 RF 트랜지스터는 상기 제1 리드에 전기적으로 커플링되는 제어 단자, 상기 다이 패드에 직접적으로 마주하고 전기적으로 접속되는 기준 전위 단자, 및 상기 제2 리드에 전기적으로 접속되는 출력 단자를 포함하는 패키징된 RF 증폭기.
  17. 제16항에 있어서, 편향부는 상기 다이 패드 근처부터 제1 에지면(116)을 향해 연장되고, 상기 리드부는 상기 다이 패드 근처부터 제2 에지면(120)을 향해 연장되는 패키징된 RF 증폭기.
  18. 제16항 또는 제17항에 있어서, 상기 다이 패드 상에 장착되는 커패시터(212)를 더 포함하고, 상기 커패시터는 상기 다이 패드에 직접적으로 마주하고 전기적으로 접속되는 제1 단자와 상기 편향부에 전기적으로 접속되는 제2 단자를 포함하는 패키징된 RF 증폭기.
  19. 제18항에 있어서,
    전기 전도성 본드 와이어들의 제1 세트(210) ― 상기 제1 세트의 각각의 본드 와이어는 상기 RF 트랜지스터의 상기 출력 단자부터 상기 제2 리드까지 직접 연장됨 ―; 및
    전기 전도성 본드 와이어들의 제2 세트(214) ― 상기 제2 세트에서의 상기 본드 와이어들 각각은 상기 커패시터의 상기 제2 단자부터 상기 편향부까지 직접 연장됨 ―
    를 더 포함하는 패키징된 RF 증폭기.
  20. 제16항 내지 제19항 중 어느 한 항에 있어서, 상부 표면(106) 상에 배치되는 하나 이상의 수동 전기 컴포넌트들(606)을 더 포함하고, 상기 하나 이상의 수동 전기 컴포넌트는 상기 편향부, 제1 섹션(136) 및 세장형 제2 섹션(138) 중 적어도 하나에 전기적으로 접속되는 패키징된 RF 증폭기.
KR1020207011043A 2017-09-20 2018-09-19 편향 스트립을 갖는 rf 증폭기 패키지 KR102396673B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/709,532 2017-09-20
US15/709,532 US10141303B1 (en) 2017-09-20 2017-09-20 RF amplifier package with biasing strip
PCT/US2018/051630 WO2019060340A1 (en) 2017-09-20 2018-09-19 RF AMPLIFIER MODULE WITH POLARIZING STRIP

Publications (2)

Publication Number Publication Date
KR20200057732A true KR20200057732A (ko) 2020-05-26
KR102396673B1 KR102396673B1 (ko) 2022-05-13

Family

ID=63799080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207011043A KR102396673B1 (ko) 2017-09-20 2018-09-19 편향 스트립을 갖는 rf 증폭기 패키지

Country Status (6)

Country Link
US (2) US10141303B1 (ko)
EP (1) EP3679600A1 (ko)
JP (2) JP6951563B2 (ko)
KR (1) KR102396673B1 (ko)
CN (1) CN111279469A (ko)
WO (1) WO2019060340A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7078313B2 (ja) * 2018-03-07 2022-05-31 住友電工デバイス・イノベーション株式会社 半導体装置
US10707818B1 (en) * 2018-12-13 2020-07-07 Infineon Technologies Ag RF amplifier with impedance matching components monolithically integrated in transistor die
US20210280478A1 (en) * 2020-03-06 2021-09-09 Cree, Inc. Radio Frequency Package Implementing a Window Frame with Edge Plating and Processes of Implementing the Same
US11552597B2 (en) * 2020-06-05 2023-01-10 Wolfspeed, Inc. Radio frequency amplifier implementing an input baseband enhancement circuit and a process of implementing the same
JP2021197568A (ja) * 2020-06-09 2021-12-27 株式会社村田製作所 高周波モジュール及び通信装置
JP2021197611A (ja) * 2020-06-12 2021-12-27 株式会社村田製作所 高周波モジュール及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057304A (ja) * 2012-09-12 2014-03-27 Freescale Semiconductor Inc インピーダンス整合回路を有する半導体デバイス、およびその製造方法
KR20150039759A (ko) * 2012-06-29 2015-04-13 크리, 인코포레이티드 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들의 형성 방법들
US20170034913A1 (en) * 2015-07-28 2017-02-02 Infineon Technologies Ag PCB Based Semiconductor Package Having Integrated Electrical Functionality

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5869947U (ja) * 1981-11-06 1983-05-12 三菱電機株式会社 マイクロ波半導体回路
JPS6447101A (en) * 1987-08-17 1989-02-21 Mitsubishi Electric Corp Semiconductor device
JPH0715215A (ja) * 1993-04-24 1995-01-17 Toshiba Corp ハイブリッド集積回路
JP2000209038A (ja) * 1998-11-12 2000-07-28 Hitachi Ltd 高周波電力増幅装置および無線通信機
US6734728B1 (en) 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
US7564303B2 (en) * 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
JP2009088770A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp Ｒｆ増幅装置
KR101564070B1 (ko) * 2009-05-01 2015-10-29 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
US9078347B2 (en) * 2010-07-30 2015-07-07 Kyocera Corporation Electronic component housing unit, electronic module, and electronic device
JP5555206B2 (ja) * 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
US9640617B2 (en) * 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP2013069782A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
KR101331737B1 (ko) * 2011-11-30 2013-11-20 삼성전기주식회사 반도체 패키지
DE102011056890A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anschlussträger, optoelektronische Bauelementanordnung und Beleuchtungsvorrichtung
US8907467B2 (en) 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
JP5859906B2 (ja) * 2012-04-20 2016-02-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
EP3567629A3 (en) * 2012-06-14 2020-01-22 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
DE102012211924B4 (de) * 2012-07-09 2014-02-13 Infineon Technologies Ag Halbleitermodul mit einem in einer Anschlusslasche integrierten Shunt-Widerstand und Verfahren zur Ermittlung eines durch einen Lastanschluss eines Halbleitermoduls fließenden Stromes
JP2014033092A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US20150243649A1 (en) * 2014-02-21 2015-08-27 Infineon Technologies Ag Power Transistor Die with Capacitively Coupled Bond Pad
US9871501B2 (en) * 2015-06-22 2018-01-16 Nxp Usa, Inc. RF circuit with multiple-definition RF substrate and conductive material void under a bias line
US9628032B1 (en) * 2015-12-11 2017-04-18 Infineon Technologies Ag RF device package with integrated hybrid coupler
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10734476B2 (en) * 2017-11-14 2020-08-04 Stmicroelectronics S.R.L. Integrated electronic device including an edge termination structure with a plurality of diode chains
JP6996247B2 (ja) * 2017-11-17 2022-01-17 富士電機株式会社 半導体集積回路装置
JP6893169B2 (ja) * 2017-12-26 2021-06-23 株式会社日立製作所 パワーモジュールおよび電力変換装置
IT201800000947A1 (it) * 2018-01-15 2019-07-15 St Microelectronics Srl Piastrina a semiconduttore con condensatore sepolto, e metodo di fabbricazione della piastrina a semiconduttore

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150039759A (ko) * 2012-06-29 2015-04-13 크리, 인코포레이티드 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들의 형성 방법들
JP2014057304A (ja) * 2012-09-12 2014-03-27 Freescale Semiconductor Inc インピーダンス整合回路を有する半導体デバイス、およびその製造方法
US20170034913A1 (en) * 2015-07-28 2017-02-02 Infineon Technologies Ag PCB Based Semiconductor Package Having Integrated Electrical Functionality

Also Published As

Publication number Publication date
CN111279469A (zh) 2020-06-12
JP6951563B2 (ja) 2021-10-20
US10651168B2 (en) 2020-05-12
US20190088642A1 (en) 2019-03-21
JP7320031B2 (ja) 2023-08-02
KR102396673B1 (ko) 2022-05-13
JP2021193836A (ja) 2021-12-23
EP3679600A1 (en) 2020-07-15
WO2019060340A1 (en) 2019-03-28
US10141303B1 (en) 2018-11-27
JP2020535701A (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
KR102396673B1 (ko) 편향 스트립을 갖는 rf 증폭기 패키지
CN108233881B (zh) 放大器电路和经封装的放大器电路
US11336253B2 (en) RF power amplifier with combined baseband, fundamental and harmonic tuning network
CN108206677B (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
US20210313283A1 (en) Multi level radio frequency (rf) integrated circuit components including passive devices
US10236833B2 (en) RF amplifier with dual frequency response capacitor
US10763227B2 (en) Packaged RF power amplifier
US9780731B2 (en) High frequency amplifier
KR102549667B1 (ko) 집적된 고조파 종단 특징부를 갖는 반도체 패키지
US10707818B1 (en) RF amplifier with impedance matching components monolithically integrated in transistor die
JP2023529163A (ja) 入力ベースバンド増強回路を実装する無線周波数増幅器および該無線周波数増幅器を実装するプロセス
US11979117B2 (en) High frequency semiconductor amplifier
US20220200550A1 (en) Power Amplifier Device and Semiconductor Die
US20240105763A1 (en) Metal-insulator-metal capacitor device with integrated wire bonding surface
EP4362091A1 (en) Rf amplifiers with improved stability by source inductance adjustment
US20240145414A1 (en) Rf amplifiers with improved stability by source inductance adjustment
US20220029591A1 (en) High frequency semiconductor amplifier

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right