KR20150039759A - 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들의 형성 방법들 - Google Patents

고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들의 형성 방법들 Download PDF

Info

Publication number
KR20150039759A
KR20150039759A KR20157002591A KR20157002591A KR20150039759A KR 20150039759 A KR20150039759 A KR 20150039759A KR 20157002591 A KR20157002591 A KR 20157002591A KR 20157002591 A KR20157002591 A KR 20157002591A KR 20150039759 A KR20150039759 A KR 20150039759A
Authority
KR
South Korea
Prior art keywords
transistor
output
capacitors
capacitor plates
coupled
Prior art date
Application number
KR20157002591A
Other languages
English (en)
Other versions
KR101770046B1 (ko
Inventor
울프 하칸 안드레
사이몬 마우리스 우드
Original Assignee
크리, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/537,933 external-priority patent/US9741673B2/en
Application filed by 크리, 인코포레이티드 filed Critical 크리, 인코포레이티드
Priority claimed from PCT/US2013/046298 external-priority patent/WO2014004165A1/en
Publication of KR20150039759A publication Critical patent/KR20150039759A/ko
Application granted granted Critical
Publication of KR101770046B1 publication Critical patent/KR101770046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

패키지화된 RF 트랜지스터 디바이스는 복수의 RF 트랜지스터 셀들을 포함하는 RF 트랜지스터 다이, 복수의 RF 트랜지스터 셀들에 커플링된 RF 입력 리드, RF 출력 리드, 및 복수의 RF 트랜지스터 셀들과 RF 출력 리드 사이에 커플링된 출력 매칭 네트워크를 포함한다. 출력 매칭 네트워크는 각자의 상부 커패시터 플레이트들을 가지는 복수의 커패시터들을 포함하고, 커패시터들의 상부 커패시터 플레이트들은 RF 트랜지스터 셀들의 각자의 출력 단자들에 커플링된다. 복수의 커패시터들은 공통 기준 커패시터 플레이트 및 기준 커패시터 플레이트 상의 유전층을 포함하는 커패시터 블록으로서 제공될 수 있다. 상부 커패시터 플레이트들은 유전층 상에 있을 수 있다.

Description

고주파수 안정화 특징들을 가지는 ＲＦ 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 ＲＦ 트랜지스터 패키지들의 형성 방법들{RF TRANSISTOR PACKAGES WITH HIGH FREQUENCY STABILIZATION FEATURES AND METHODS OF FORMING RF TRANSISTOR PACKAGES WITH HIGH FREQUENCY STABILIZATION FEATURES}
관련 출원
본 출원은 "RF Transistor Packages With Internal Stability Network And Methods Of Forming RF Transistor Packages With Internal Stability Networks"라는 명칭으로 2007년 6월 22일에 출원되었으며, 그 개시내용 전체가 인용에 의해 본원에 포함되는, 미국 특허 출원 일련 번호 제11/767,172호의 부분 연속 출원이다.
본 발명은 일반적으로는 RF 트랜지스터들에 관한 것이며, 더 구체적으로, 본 발명은 매칭 네트워크들을 가지는 패키지화된 RF 트랜지스터들 및 매칭 네트워크들을 가지는 패키지화된 RF 트랜지스터들을 형성하는 방법들에 관한 것이다.
패키지화된 RF 전력 디바이스들은 통상적으로 베이스 상에 장착되고 패키지 내에 동봉된 트랜지스터 다이를 포함한다. RF 입력 신호는 패키지 외부로부터 패키지 내부로 연장하는 RF 입력 리드를 통해 트랜지스터에 제공되고, RF 출력 신호는 패키지 내부로부터 외부로 연장하는 RF 출력 리드를 통해 디바이스로부터 전달된다. 입력 매칭 회로는 패키지 내에 포함될 수 있고, RF 입력 리드와 RF 트랜지스터의 입력 단자 사이에 접속될 수 있다. 입력 매칭 회로는 트랜지스터의 기본 동작 주파수에서 트랜지스터의 입력에 임피던스 매칭을 제공한다.
일부 실시예들에 따른 패키지화된 RF 트랜지스터 디바이스는 복수의 RF 트랜지스터 셀들을 포함하는 RF 트랜지스터 다이, 복수의 트랜지스터 셀들에 커플링된 RF 입력 리드, RF 출력 리드, 및 복수의 RF 트랜지스터 셀들과 RF 출력 리드 사이에 커플링된 출력 매칭 네트워크를 포함한다. 출력 매칭 네트워크는 각자의 상부 커패시터 플레이트들을 가지는 복수의 커패시터들을 포함하고, 커패시터들의 상부 커패시터 플레이트들은 RF 트랜지스터 셀들의 각자의 출력 단자들에 커플링된다.
패키지화된 RF 트랜지스터 디바이스는 RF 출력 리드에 커플링된 결합기를 더 포함할 수 있고, 출력 매칭 네트워크는 RF 트랜지스터 셀들 각각과 커패시터들의 각자의 상부 커패시터 플레이트들 사이의 제1 와이어 결합들, 및 커패시터들의 각자의 상부 커패시터 플레이트들과 결합기 사이의 제2 와이어 결합들을 더 포함한다.
패키지화된 RF 트랜지스터 디바이스는 RF 트랜지스터 다이와 출력 매칭 네트워크를 하우징하는 패키지를 더 포함할 수 있고, RF 입력 리드 및 RF 출력 리드는 패키지로부터 연장한다.
패키지화된 RF 트랜지스터 디바이스는 RF 입력 리드와 RF 출력 리드 사이의 베이스 상에 RF 트랜지스터 다이가 장착되어 있는 베이스를 더 포함할 수 있다. 복수의 커패시터들은 RF 트랜지스터 다이와 RF 출력 리드 사이의 베이스 상에 커패시터 블록으로서 제공될 수 있다.
커패시터 블록은 공통 기준 커패시터 플레이트 및 기준 커패시터 플레이트 상의 유전층을 포함할 수 있고, 상부 커패시터 플레이트들은 유전층 상에 있다.
상부 커패시터 플레이트들 중 인접하는 플레이트들은 전기적으로 도전성인 커넥터들에 의해 함께 커플링될 수 있다.
전기적으로 도전성인 커넥터들은 상부 커패시터 플레이트들 중 인접하는 플레이트들을 접촉시키는 유전층 상의 금속 스트립들을 포함할 수 있다. 금속 스트립들은 유전층에서 공진 모드를 지원하기 위해 필요한 폭들보다 더 작은 폭들을 가질 수 있다.
상부 커패시터 플레이트들은 제1 방향으로 배열될 수 있고, 금속 스트립들은 제1 방향의 커패시터 블록의 길이보다 적어도 5배 더 작은, 제1 방향에 대해 횡단하는 제2 방향의 폭들을 가질 수 있다.
상부 커패시터 플레이트들 중 인접하는 플레이트들은 전기적으로 저항성인 커넥터들에 의해 함께 커플링될 수 있다. 전기적으로 저항성인 커넥터들은 1E-5 옴-cm보다 더 큰, 그리고 일부 실시예들에서는 약 1E-4 옴-cm보다 더 큰 저항률들을 가질 수 있다.
복수의 커패시터들은 별도의 기준 커패시터 플레이트들 및 별도의 유전층들을 포함하는 복수의 이산 디바이스들을 포함할 수 있다.
패키지화된 RF 트랜지스터 디바이스는 RF 입력 리드와 복수의 RF 트랜지스터 셀들 사이에 커플링된 입력 매칭 네트워크를 더 포함할 수 있다. 입력 매칭 네트워크는 각자의 제2 상부 커패시터 플레이트들을 가지는 복수의 제2 커패시터들을 포함할 수 있고, 제2 커패시터의 제2 상부 커패시터 플레이트들은 RF 트랜지스터 셀들의 각자의 입력 단자들에 커플링될 수 있다.
복수의 제2 커패시터들은 공통 기준 커패시터 플레이트 및 기준 커패시터 플레이트 상의 유전층을 포함하는 커패시터 블록으로서 제공될 수 있다. 제2 상부 커패시터 플레이트들은 유전층 상에 있을 수 있다.
추가적인 실시예들에 따른 패키지화된 RF 트랜지스터 디바이스는 복수의 RF 트랜지스터 셀들을 포함하는 RF 트랜지스터 다이, RF 트랜지스터 셀들 각각에 커플링된 RF 입력 리드, RF 출력 리드, 및 RF 트랜지스터 다이와 RF 출력 리드 사이에 커플링된 출력 매칭 네트워크를 포함한다. 출력 매칭 네트워크는 기준 커패시터 플레이트, 기준 커패시터 플레이트 상의 유전층, 및 유전층 상의 복수의 상부 커패시터 플레이트들을 포함하는 분할 커패시터를 포함한다. 분할 커패시터의 상부 커패시터 플레이트들은 RF 트랜지스터 셀들의 각자의 출력 단자들에 커플링된다.
발명의 추가적인 이해를 제공하기 위해 포함되며 이 출원에 포함되고 이 출원의 일부를 구성하는 첨부 도면들은 발명의 특정 실시예(들)를 예시한다.
도 1은 종래의 RF 전력 트랜지스터의 기능 블록도이다.
도 2a는 발명의 일부 실시예들에 따른 패키지화된 RF 전력 트랜지스터의 투시도이다.
도 2b는 발명의 일부 실시예들에 따른 패키지화된 RF 전력 트랜지스터의 기능 블록도이다.
도 3은 발명의 일부 실시예들에 따른 패키지화된 RF 전력 트랜지스터의 개략적 회로도이다.
도 4는 발명의 일부 실시예들에 따른 패키지화된 RF 전력 트랜지스터의 레이아웃의 평면도이다.
도 5는 발명의 일부 실시예들에 따른 분할 커패시터의 횡단면도이다.
도 6a 및 6b는 발명의 추가적인 실시예들에 따른 패키지화된 RF 전력 트랜지스터들의 기능 블록도들이다.
도 7a, 8a 및 9a는 발명의 추가적인 실시예들에 따른 패키지화된 RF 전력 트랜지스터들의 개략적 회로도들이다.
도 7b, 8b 및 9b는 발명의 추가적인 실시예들에 따른 분할 커패시터들의 횡단면도들이다.
도 7c, 8c 및 9c는 발명의 추가적인 실시예들에 따른 전력 증폭기들의 일부분을 예시하는 평면도이다.
도 10은 발명의 추가적인 실시예들에 따른 패키지화된 RF 전력 트랜지스터의 개략적 회로도이다.
도 11은 발명의 추가적인 실시예들에 따른 패키지화된 RF 전력 트랜지스터의 레이아웃의 평면도이다.
본 발명의 실시예들은 이제, 발명의 실시예들이 도시되어 있는 첨부 도면들과 관련하여 이하에서 더욱 완전히 기술될 것이다. 그러나, 이 발명은 많은 상이한 형태들로 구현될 수 있으며, 본원에 설명된 실시예들로 제한되는 것으로서 해석되지 않아야 한다. 오히려, 이들 실시예들은 이 개시내용이 완전하고 철저해지도록, 그리고 통상의 기술자에게 발명의 범위를 완전히 전달하도록 제공된다. 동일한 부호들은 명세서 전반에 걸쳐 동일한 엘리먼트들을 지칭한다.
용어 제1, 제2 등이 다양한 엘리먼트들을 기술하기 위해 본원에 사용될 수 있지만, 이들 엘리먼트들이 이들 용어들에 의해 제한되지 않아야 한다는 점이 이해될 것이다. 이들 용어들은 하나의 엘리먼트를 또다른 엘리먼트와 구별하기 위해서만 사용된다. 예를 들어, 본 발명의 범위로부터의 이탈 없이, 제1 엘리먼트는 제2 엘리먼트라고 지칭될 수 있고, 유사하게, 제2 엘리먼트는 제1 엘리먼트라고 지칭될 수 있다. 본원에서 사용되는 바와 같이, 용어 "및/또는"은 연관된 열거 항목들 중 하나 이상의 임의의 그리고 모든 결합들을 포함한다.
본원에서 사용된 용어는 오직 특정 실시예들을 기술하는 목적을 위한 것이며, 본 발명을 제한하는 것으로 의도되지 않는다. 본원에서 사용된 바와 같이, 단수 형태들("a", "an" 및 "the")은, 문맥이 명확하게 달리 지시하지 않는 한, 또한 복수 형태들을 포함하도록 의도된다. 용어 "포함하다(comprises, includes)" 및/또는 "포함하는(comprising/including)"이 본원에서 사용될 때, 언급된 특징들, 완전체들, 단계들, 동작들, 엘리먼트들 및/또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 완전체들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지는 않는다는 점이 추가로 이해될 것이다.
달리 정의되지 않는 한, 본원에서 사용되는 모든 용어들(기술적 용어 및 과학적 용어를 포함함)은 이 발명이 속하는 기술분야의 통상의 기술자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 본원에서 사용되는 용어들이 이 명세서의 문맥 및 관련 기술분야에서의 이들의 의미와 부합하는 의미를 가지는 것으로서 해석되어야 하며, 본원에서 명시적으로 그렇게 정의되지 않는 한 이상화된 또는 과도하게 공식적인 의미로 해석되지 않을 것이라는 점이 추가로 이해될 것이다.
엘리먼트가 또다른 엘리먼트 "상에" 있거나 또다른 엘리먼트 "상으로" 확장하는 것으로서 언급될 때, 그것이 직접 다른 엘리먼트 상에 존재할 수 있거나 직접 다른 엘리먼트 상으로 확장할 수 있거나, 또는 중간 엘리먼트들이 또한 존재할 수 있다는 점이 이해될 것이다. 반면, 엘리먼트가 또다른 엘리먼트 "상에 직접" 존재하거나 또다른 엘리먼트 "상으로 직접" 확장하는 것으로서 언급될 때에는, 중간 엘리먼트들이 존재하지 않는다. 또한, 엘리먼트가 또다른 엘리먼트에 "접속"되거나 "커플링"되는 것으로서 언급될 때, 그것이 다른 엘리먼트에 직접 접속되거나 커플링될 수 있거나, 또는 중간 엘리먼트들이 존재할 수 있다는 점이 이해될 것이다. 반면, 엘리먼트가 또다른 엘리먼트에 "직접 접속"되거나 "직접 커플링"되는 것으로서 언급될 때, 중간 엘리먼트들이 존재하지 않는다.
"아래의" 또는 "위의" 또는 "상부의" 또는 "하부의" 또는 "수평의" 또는 "측면의" 또는 "수직의" 등과 같은 관계적 용어들은 도면에 예시된 바와 같이 하나의 엘리먼트, 층 또는 영역 대 또다른 엘리먼트, 층 또는 영역의 관계를 기술하기 위해 본원에서 사용될 수 있다. 이들 용어들이 도면에 도시된 배향에 뿐만 아니라 디바이스의 상이한 배향들을 포함하도록 의도된다는 점이 이해될 것이다.
RF 트랜지스터는 공통 기판 상에 있는 그리고 병렬로 접속된 다수의 이산 트랜지스터 셀들을 포함하는 큰 주변 트랜지스터 다이를 포함할 수 있다. 입력 및/또는 출력 매칭은, 그것이 디바이스들의 사용가능한 대역폭을 증가시킬 수 있음에 따라, 이러한 디바이스들에 대해 특히 유리할 수 있다. 그러나, 매칭 네트워크는 통상적으로, 큰 주변 트랜지스터 다이의 인접 셀들 사이에 더 낮은 주파수 피드백 경로를 생성할 수 있는 단일 커패시터를 포함한다. 이 피드백 경로는 전체 디바이스의 안정성을 감소시킬 수 있다.
또한, 매칭 네트워크들의 엘리먼트들의 임피던스 값들은 기수 모드(odd mode) 진동들의 생성을 감소시키도록 조심스럽게 선택될 필요가 있을 수 있다. 결합 와이어 길이들을 통한 적절한 인덕턴스들의 선택을 포함하는, 임피던스 값들의 선택은 매칭 네트워크의 토폴로지를 제한할 수 있다.
발명의 일부 실시예들은 패키지화된 RF 전력 트랜지스터들을 제공한다. RF 전력 트랜지스터들은 통상적으로 병렬로 동작하는 복수의 트랜지스터 셀들을 포함한다. 발명의 실시예들에 따라 패키지들 내에 포함될 수 있는 트랜지스터들은 측방 확산 MOSFET(LDMOSFET)들 또는, 수직 MOSFET들, 바이폴라 디바이스들, MESFET 디바이스들, HBT들 및 HEMT 디바이스들과 같은 다른 반도체 디바이스들을 포함할 수 있다. 트랜지스터들은 좁은 또는 넓은 밴드갭 반도체들을 사용하여 만들어질 수 있다. 예를 들어, 트랜지스터들은 실리콘 LDMOS 및/또는 바이폴라 트랜지스터들, 및/또는 GaAs MESFET들, InGaP HBT들, GaN HEMT 디바이스들, GaN 바이폴라 트랜지스터들 등과 같은 III-V 디바이스들을 포함할 수 있다.
10와트 또는 그 이상의 전력을 제공하는 RF 전력 트랜지스터들은, 도 1에서 10에 개략적으로 도시되어 있는 바와 같이, 이산 디바이스들로서 패키지화될 수 있다. 패키지화된 트랜지스터(15)(예를 들어, FET 또는 바이폴라 디바이스를 포함할 수 있음)는 일반적으로, RF 입력 리드(14)를 트랜지스터(15)의 제어 전극(예를 들어, FET의 게이트(G) 또는 바이폴라 트랜지스터의 베이스)에 접속시키는 입력 매칭 회로(12)를 포함한다. 트랜지스터(15)는 병렬로 접속된 복수의 트랜지스터 셀들을 포함하는 큰 주변 RF 트랜지스터일 수 있다. RF 출력 리드(18)는 트랜지스터(15)의 출력 전극(예를 들어, FET의 드레인(D) 또는 바이폴라 트랜지스터의 콜렉터 또는 이미터)에 접속된다. RF 입력 리드(14) 및 RF 출력 리드(18)는, 도 1에 도시되어 있는 바와 같이, 패키지(10)의 외부로 연장한다. FET(15)의 소스(S)는 접지될 수 있다.
패키지화된 트랜지스터(10)는 인쇄 회로 기판(미도시됨) 상에 장착될 수 있다. 외부 출력 매칭 회로(미도시됨)가 또한 인쇄 회로 기판 상에 장착될 수 있다. 바이어스 RF 다이플렉서(미도시됨)가 외부 출력 매칭 회로에 접속되어 트랜지스터 출력을 RF 출력에 접속시킬 수 있다. 추가로, DC 파워 서플라이(미도시됨)가 트랜지스터의 RF 출력 리드(18)에 접속될 수 있다.
도 1에 예시되어 있는 바와 같이, 내부 매칭 네트워크들은 RF 전력 트랜지스터 패키지들 내에 제공되어 있다. 그러나, 이러한 내부 매칭 네트워크들은 통상적으로 단일 커패시터를 포함한다. 위에서 설명된 바와 같이, 디바이스 패키지 내에 커패시터를 포함시키는 것은 큰 주변 트랜지스터 다이의 인접하는 셀들 사이의 더 낮은 주파수 피드백 경로를 생성할 수 있고, 이는 전체 디바이스의 안정성을 감소시킬 수 있다.
발명의 일부 실시예들에 따르면, 패키지화된 RF 트랜지스터의 내부 매칭 네트워크는 복수의 병렬 커패시터들을 포함한다. 와이어결합 접속들이 복수의 커패시터들로부터 다중-셀 RF 트랜지스터 다이의 각자의 셀들로 제공된다.
예를 들어, 내부 매칭 네트워크는 다중-셀 RF 트랜지스터 다이에 인접한 패키지의 베이스 상에 다수의 커패시터들 및/또는 분할 커패시터를 포함할 수 있다. 복수의 병렬 커패시터들을 포함하는 입력 매칭 네트워크를 제공하는 것은 저주파수 피드백 경로(들)를 감소 및/또는 제거할 수 있고, 이는 패키지화된 디바이스의 안정성을 개선할 수 있다.
발명의 일부 실시예들에 따른 패키지화된 RF 트랜지스터(100)가 도 2a에 일반적으로 그리고 도 2b에 개략적으로 도시되어 있다. 도면에 도시되어 있는 바와 같이, 패키지화된 트랜지스터(100)는 금속 플랜지(120) 상에 장착된 하우징(118)을 포함한다. RF 입력 리드(14) 및 RF 출력 리드(18)는 패키지 밖으로 연장한다. RF 입력 리드(14)는, 병렬로 접속된 복수의 트랜지스터 셀들을 포함할 수 있는 트랜지스터 어레이(115)의 제어 단자(예를 들어, 게이트(G))에 입력 매칭 회로(112)를 통해 접속된다. 트랜지스터 어레이(115)의 출력 단자(예를 들어, 드레인(D))는 RF 출력 리드(18)에 접속된다. 일부 실시예들에 따르면, 입력 매칭 회로는 다수의 커패시터들을 포함한다. 입력 매칭 회로 내의 커패시터들 각자는 RF 트랜지스터 어레이(115)의 각자의 트랜지스터 셀에 커플링될 수 있다.
발명의 실시예에 따라 RF 전력 트랜지스터 어레이(115) 및 입력 매칭 네트워크(112)를 포함하는 패키지(100)에 대한 개략적 회로도가 도 3에 예시되어 있고, 발명의 실시예들에 따르는 패키지(100)의 물리적 레이아웃이 도 4에 예시되어 있다. 도 3 및 4를 참조하면, 패키지(100)는 복수의 병렬 트랜지스터 셀들(15A-N)을 포함하는 RF 트랜지스터 어레이(115)를 포함한다. 도 3이 4개의 병렬 셀들(15A, 15B, 15C 및 15N)을 포함하는 RF 트랜지스터 어레이(115)를 예시하고 있지만, RF 트랜지스터 어레이(115)가, 발명의 실시예들에 따라, 4개 초과의 또는 4개 미만의 병렬 셀들을 가질 수 있다는 점이 인지될 것이다. 트랜지스터 셀들(15A-N) 각각은 제어 또는 입력 단자 및 출력 단자를 포함한다. 예를 들어, FET 디바이스를 포함하는 실시예들에서, 트랜지스터 셀들 각각은 게이트(G), 드레인(D) 및 소스(S)를 포함한다. 일부 실시예들에서, 도 3에 도시되어 있는 바와 같이, 게이트(G)가 제어 또는 입력 단자에 대응하고, 드레인(D)이 출력 단자에 대응하는 반면, 소스(S)는 접지된다.
각각의 트랜지스터 셀(15A-N)은 별도의 다이 상에 있을 수 있거나, 또는 다수의 셀들이 단일 다이 상에 있을 수 있다. 따라서, 용어 "셀"은 단일 초과의 게이트/소스 배열을 포함할 수 있다. 트랜지스터 어레이(115)는 다수의 다이를 더 포함할 수 있고, 이들 각각은 하나 이상의 트랜지스터 셀들을 포함한다. 하기에 더 상세하게 논의되는 바와 같이, 각각의 트랜지스터 셀은 각자의 입력 매칭 회로 및/또는 출력 매칭 회로에 접속될 수 있다.
입력 매칭 네트워크(112)는 RF 신호 입력 리드(14)와 트랜지스터 셀들(15A-N)의 게이트(G) 사이에 접속된다. 입력 매칭 회로(112)는 RF 신호 입력 리드(14)와 커패시터 블록(136) 사이에서 연장하는 결합 와이어들을 포함하는 복수의 유도성 와이어 결합 접속들, 및 커패시터 블록(136)으로부터 트랜지스터 셀들(15A-N)의 게이트들로 확장하는 결합 와이어들을 포함하는 유도성 와이어 결합 접속들을 포함할 수 있다.
입력 매칭 네트워크(112)는 복수의 입력 매칭 회로들(12A 내지 12N)을 포함하고, 이들 각각은 RF 신호 입력 리드(14)와 RF 트랜지스터 어레이(115)의 각자의 셀(15A-N) 사이에 접속된다. 입력 매칭 네트워크들(12A-N) 각각은 제1 인덕턴스(32A-N), 제2 인덕턴스(34A-N) 및 커패시터(36A-N)를 포함한다. 도 3에 도시된 입력 매칭 네트워크들이 예들로서 제공되며; 다른 인덕턴스들 및/또는 임피던스들이 입력 매칭 네트워크들(12A-N)에 포함될 수 있다. 도 4에 예시된 바와 같이, 제1 인덕턴스(32A-N)는 RF 입력 리드(14)와 대응하는 커패시터(36A-N)의 단자 사이의 와이어 결합 접속에 의해 제공될 수 있다. 제2 인덕턴스(34A-N)는 대응하는 커패시터(36A-N)의 단자와 RF 트랜지스터 어레이(115)의 대응하는 셀(15A-N)의 입력 단자 사이의 와이어 결합 접속에 의해 제공될 수 있다.
도 5에 예시되어 있는 바와 같이, 입력 매칭 네트워크의 커패시터들(36A-N)은 이산 커패시터 디바이스들을 포함할 수 있고 그리고/또는 분할 커패시터를 포함할 수 있는 커패시터 블록(136) 내에 제공될 수 있다. 도 5를 참조하면, 커패시터 블록(136)은, 도 4 및 5에 예시되어 있는 바와 같이, 공통 유전체(144) 상에 제공된 복수의 이산 상부 커패시터 플레이트들(38A 내지 38N) 및 베이스(140) 상의 공통 기준 커패시터 플레이트(142)를 포함하는 분할 커패시터를 포함할 수 있다. 용어 "상부"가, 기준 커패시터 플레이트가 상부 커패시터 플레이트들 아래에 위치된다는 점을 가정하는 상대적 방식으로 본원에서 사용된다는 점이 인지될 것이다. 그러나, 일부 실시예들에서, 커패시터 블록은 기준 커패시터 플레이트가 상부 커패시터 플레이트들 위에 물리적으로 배열되도록 배열될 수 있다.
RF 입력 리드(14)를 상부 커패시터 플레이트들(38A-N)에 접속시키는 와이어 결합들(32A-N) 및 상부 커패시터 플레이트들(38A-N)을 각자의 트랜지스터 셀들(15A-N)의 입력 단자들에 접속시키는 와이어 결합들(34A-N)이 또한 도 5에 부분적으로 예시되어 있다.
병렬 플레이트 커패시터의 커패시턴스는 후속하는 공식에 의해 주어진다:
Figure pct00001
여기서 C는 커패시턴스이고, A는 2개의 플레이트들의 오버랩 면적이고, εr는 플레이트들 사이의 물질의 유전 상수이고, ε0는 전자 상수이고(ε0
Figure pct00002
8.854×10-12 F m-1)이고, d는 플레이트들 사이의 간격이다. 따라서, 주어진 물질과 두께를 가지는 공통 유전체(144)에 대해, 각자의 커패시터들(36A-N)의 커패시턴스는 상부 커패시터 플레이트들(38A-N)의 면적에 의해 결정된다. 따라서, 커패시터들(36A-N)의 커패시턴스는 원하는 결과를 획득하기 위해 개별 기반으로 설정될 수 있다.
도 3 및 4에 예시된 실시예들에서, 트랜지스터 셀들(15A 내지 15N)의 출력 단자들은 출력 매칭 네트워크(116)를 통해 RF 출력 리드(18)에 접속된다.
도 4에 도시되어 있는 바와 같이, 커패시터 블록(136)은 트랜지스터(15)에 인접한 패키지(100)의 베이스(140) 상에 장착될 수 있다. 패키지(100)의 베이스가 트랜지스터(15)가 장착된 임의의 구조적 부재를 지칭할 수 있으며, 따라서, 기판, 플랜지, 다이 캐리어 등에 대응할 수 있다는 점이 인지될 것이다.
본 출원의 실시예들이 주로 입력 매칭 회로와 관련하여 기술되었지만, 발명의 실시예들은 도 3 및 4에 예시된 출력 매칭 회로(116)와 같은 출력 매칭 회로에서 사용될 수 있다. 예를 들어, 도 5에 도시된 바와 같은 분할 커패시터를 포함하는 커패시터 블록(136)은 일부 실시예들에 따라 출력 매칭 회로(116)에 제공될 수 있다. 이러한 실시예들에서, 트랜지스터 셀들(15A-N) 각각의 출력 단자(예를 들어, 드레인(D))는, 예를 들어, 유도성 결합 와이어를 통해, 커패시터 블록(136)의 커패시터의 대응하는 상부 커패시터 플레이트(38A-N)에 커플링될 수 있다. 상부 커패시터 플레이트들(38A-N)은 마찬가지로, 예를 들어, 유도성 결합 와이어를 통해, RF 출력 리드(18)에 커플링될 수 있다. 유도성 결합 와이어들의 길이들 및 커패시터 블록(136) 내의 커패시터들의 커패시턴스는 트랜지스터 다이(115)의 출력에서 적절한 임피던스 매칭을 제공하도록 선택될 수 있다.
예를 들어, 도 6a는 다수의 커패시터들을 포함하는 출력 매칭 회로(116)를 포함하는, 발명의 일부 실시예들에 따르는 패키지화된 RF 전력 트랜지스터(200)의 기능 블록도이다. 도 6b는 다수의 커패시터들을 가지는 입력 매칭 회로(112) 및 다수의 커패시터들을 가지는 출력 매칭 회로(116) 모두를 포함하는, 발명의 추가적인 실시예들에 따르는 패키지화된 RF 전력 트랜지스터(400)의 기능 블록도이다. 패키지화된 RF 전력 트랜지스터(200)는 출력 매칭 회로(116)와 함께 패키지 하우징(118) 내에 제공된 RF 트랜지스터 어레이(115)를 포함한다. 입력 리드(14) 및 출력 리드(18)는 트랜지스터 어레이(115)에 커플링되며 하우징(118)으로부터 연장한다.
도 7a는 단일 출력 커패시터(45)를 가지는 출력 매칭 회로(116)를 포함하는 전력 증폭기 회로(180)의 개략적 회로도이다. 증폭기 회로(180)는 트랜지스터 어레이(115)의 복수의 트랜지스터 셀들(15A-15N) 각각의 게이트에 커플링된 입력 매칭 네트워크(112)에 커플링된 입력 리드(14)를 포함한다. 각각의 트랜지스터 셀(15A-N)의 출력은 출력 매칭 네트워크(116)의 각자의 출력 매칭 회로(48A-48N)에 커플링된다. 각각의 셀(15A-15N)은 단일 입력에 접속된 게이트 핑거들의 그룹을 포함할 수 있다. 각각의 셀은 단일 입력 패드 및 단일 출력 패드를 가진다. 또한, 인접한 트랜지스터 셀들(15A-15N)의 게이트들은 안정화를 위해 병렬 레지스터들(미도시됨)과 접속될 수 있다.
출력 매칭 회로들 각각은 트랜지스터 셀들(15A-15N)과 공통 커패시터(45) 사이에 커플링된 제1 직렬 인덕턴스(42A-42N), 및 공통 커패시터(45)와 출력 결합기(126) 사이에 커플링된 제2 직렬 인덕턴스(44A-44N)를 포함한다. 결합기(126)의 출력은 출력 리드(18)에 접속된다. 도 7a에 도시된 출력 매칭 네트워크들은 예들로서 제공되며; 다른 인덕턴스들 및/또는 임피던스들이 출력 매칭 네트워크들(42A-42N)에 포함될 수 있다.
도 7b는 공통 커패시터(45)를 제공하기 위해 사용될 수 있는 커패시터 구조(236)의 횡단면도이고, 도 7c는 트랜지스터 어레이(115), 공통 커패시터(45) 및 결합기(126)를 포함하는 전력 증폭기(180)의 일부분을 예시하는 평면도이다. 도 7b를 참조하면, 공통 커패시터는 베이스(140) 상에 제공된 기준 커패시터 플레이트(142), 유전층(144) 및 상부 커패시터 플레이트(145)를 포함할 수 있다. 와이어 결합들(42A-42N 및 44A-44N)은 도 7a와 관련하여 전술된 직렬 인덕턴스들을 제공한다.
도 7b를 참조하면, 공통 커패시터는 트랜지스터 어레이(115)와 출력 결합기(126) 사이에 제공된다. 와이어결합들(42A-42N)은 트랜지스터 셀들(15A-15N) 및 공통 커패시터(45) 사이에 연장되는 반면, 와이어 결합들(44A-44N)은 공통 커패시터(45)와 출력 결합기(126) 사이에 연장한다.
결합된 커패시터(45)는 통상적으로 기수-모드 안정성을 향상시키도록 제공된다. 그러나, 출력 매칭 네트워크 내의 결합된 커패시터의 사용은 고성능(즉, 고주파수 및/또는 고출력) 증폭기에서의 다른 안정성 이슈들을 초래할 수 있다. 예를 들어, 이 구성에 대한 한가지 결함은 공통 커패시터(45)의 폭(W)이 입력 신호의 1/2 파장보다 더 클 수 있다는 점이다. 이러한 이유로, 원치 않는 공진 모드들이 공통 커패시터(45)의 유전층(144)에 존재할 수 있다. 예를 들어, 낮은 입력 전압들에서, 자기-공진이, 예를 들어, 트랜지스터 셀들(15A-15N) 각자 사이의 공통 커패시터(45)를 통한 공진 경로로 인해, 공진 주파수들에서 증폭기 회로 내에 유도될 수 있다는 점이 발견되었다. 이러한 원치 않는 공진들은 고출력 RF 증폭기 내의 안정성 문제점들을 야기할 수 있다.
이러한 공진들을 감소시키는 통상적인 방식은 증폭기 경로들 중 하나 이상에 직렬 저항들을 포함시키는 것이다. 그러나, 이러한 방식은 디바이스의 RF 성능에 부정적으로 영향을 줄 수 있다.
출력 커패시터 내의 공진으로 인한 불안정성의 발생을 감소시키거나 방지하기 위해, 발명의 일부 실시예들은 트랜지스터 셀들(15A-15N) 각각에 대한 별도의 출력 커패시터들을 제공한다. 예를 들어, 도 8a는 각자의 트랜지스터들(15A-15N)에 대한 별도의 출력 커패시터들(46A-46N)을 포함하는 패키지화된 증폭기(200)의 개략적 회로도이다. 증폭기(200)는 트랜지스터 어레이(115)의 트랜지스터 셀들(15A-15N) 각각에 대한 별도의 출력 매칭 회로들(48A-48N)을 포함하는 출력 매칭 네트워크(116)를 포함한다. 각각의 출력 커패시터(46A-46N)의 제1 단자는 인덕턴스(42A-42N)(예를 들어, 와이어결합에 의해 제공될 수 있음)에 의해 각자의 트랜지스터 셀(15A-15N)의 출력에 커플링된다. 각각의 출력 커패시터(46A-46N)의 제2 단자는 접지에 커플링된다. 또한, 각각의 출력 커패시터(46A-46N)의 제1 단자는 또한 와이어결합에 의해 제공될 수 있는 제2 인덕턴스(44A-44N)에 의해 결합기(126)에 커플링된다.
출력 커패시터들(46A-46N)은 도 8b 및 8c에 예시되어 있는 바와 같이 커패시터 블록(336)으로서 제공될 수 있고, 이 중 도 8b는 트랜지스터 어레이(115)와 출력 결합기(126) 사이의 커패시터 블록(336)의 횡단면도이고 도 8c는 이것의 배치를 도시하는 평면도이다.
도 8b 및 8c를 참조하면, 커패시터 블록(336)은 베이스(140) 상에 장착된 기준 커패시터 플레이트(142), 기준 커패시터 플레이트(142) 상의 유전층(144), 및 각자의 출력 커패시터들(46A-46N)을 정의하는 유전층(144) 상의 복수의 상부 커패시터 플레이트들(47A-47N)을 포함할 수 있다. 상부 커패시터 플레이트들(47A-47N) 각각은 와이어결합 접속들(42A-42N)을 통해 각자의 트랜지스터 셀(15A-15N)에 커플링될 수 있다. 마찬가지로, 상부 커패시터 플레이트들(47A-47N) 각각은 각자의 와이어결합들(44A-44N)을 통해 출력 결합기(126)에 접속될 수 있다.
커패시터들(46A-46N)의 커패시턴스는 각자의 상부 커패시터 플레이트들(47A-47N)의 면적들에 의해 결정될 수 있다. 따라서, 각각의 커패시터(46A-46N)의 커패시턴스는 원하는 출력 특성을 제공하기 위해, 예컨대, 출력 신호에서 원치 않는 공진들을 감소시키거나 최소화시키기 위해 동조될 수 있다.
상부 커패시터 플레이트들(47A-47N)이 서로 분리되기 때문에, 유전층(144)에서의 공진 모드들의 존재가 감소될 수 있다. 그러나, 출력 커패시터들의 분리는 전체 증폭기 내의 다른 불안정성의 생성을 초래할 수 있다. 위에서 주지된 바와 같이, 결합된 커패시터는 통상적으로 전력 증폭기들에서 기수 모드 불안정성을 무효화하기 위해 사용된다. 이러한 불안정성들은 출력 매칭 회로(116)의 다양한 컴포넌트들의 커패시턴스들 및/또는 인덕턴스들을 적절하게 선택함으로써 잠재적으로 다루어질 수 있다. 그러나, 이러한 선택은 어렵고 그리고/또는 시간-소모적일 수 있다.
발명의 일부 실시예들은 상부 커패시터 플레이트들을 접속 스트립들과 접속시킴으로써 이 문제를 다룰 수 있다. 예를 들어, 도 9a는 일부 실시예들에 따라 커패시터 블록(436)을 포함하는 패키지화된 증폭기(300)의 개략적 회로도이다. 도 9b는 트랜지스터 어레이(115)와 출력 결합기(126) 사이의 커패시터 블록(436)의 배치를 도시하는 평면도이다. 커패시터 블록(436)은 전기적으로 도전성인 부재들(52A-52C)을 통해 접속된 별도의 출력 커패시터들(46A-46N)을 포함한다. 전기적으로 도전성인 부재들(52A-52C)은 기수 모드 불안정성을 회피하는 것을 보조할 수 있지만, 이들이 유전층(144) 내의 원치 않는 공진 모드들을 지원하지 않을 만큼 충분히 작을 수 있다.
도 9c에 도시되어 있는 바와 같이, 전기적으로 도전성인 부재들(52A-52C)은 유전층(144) 상에 직접 금속 접속 스트립들로서 형성될 수 있다. 일부 실시예들에서, 접속 스트립들(52A-52C)은 상부 커패시터 플레이트들(47A-47N)을 형성하기 위해 사용되는 동일한 또는 유사한 금속화 및 패터닝 프로세스들을 사용하여 유전층(144) 상에 금속 트레이스들로서 형성될 수 있다. 그러나, 다른 구성들이 가능하다. 예를 들어, 전기적으로 도전성인 부재들(52A-52C)은 와이어결합들, 에어브리지 접속들 등을 사용하여 형성될 수 있다.
접속 스트립들(52A-52N)의 디멘젼들은 이들이 커패시터 블록(436)의 유전층(144) 내의 횡단 공진 모드들을 지원하지 않을 만큼 충분히 작게 유지될 수 있다. 스트립들(52A-52C)의 물리적 디멘젼들(예를 들어, 길이 및 폭)은, 스트립들(52A-52C)의 폭(상부 커패시터 플레이트들(47A-47N)이 배열되는 방향에 대해 횡단하는, 도 9c에서 폭이라고 라벨링된 화살표에 의해 지시되는 방향으로)이 커패시터(47)의 길이(상부 커패시터 플레이트들(47A-47N)이 배열되는 방향과 평행한, 도 9c에서 길이라고 라벨링된 화살표에 의해 지시되는 방향으로)보다 훨씬 더 작도록 선택된다. 예를 들어, 커패시터(47)의 길이는 스트립들(52A-52C)의 폭의 적어도 약 5 내지 10배일 수 있다. 이는 커패시터(47) 내의 원치 않는 자기 공진을 감소시키거나 방지할 수 있다. 스트립들(52A-52C)의 디멘젼들 및/또는 저항은 예를 들어, 시뮬레이션 및 안정성 분석을 통해 결정될 수 있다. 스트립을 통한 인덕턴스 또는 위상 시프트는 정확하게 선택될 때 기수 모드 안정성을 제공할 수 있다.
일부 실시예들에서, 스트립들(52A-52C)은 매우 낮은 저항률, 예를 들어, 약 1E-5 옴-cm 미만을 가지는, 알루미늄 또는 구리와 같은 금속을 사용하여 제조될 수 있다. 그러나, 다른 실시예들에서, 스트립들(52A-52C)은 약 1E-4 옴-cm보다 더 큰 저항률을 가질 수 있는, NiCr 또는 TaN와 같이 저항이 더 큰 물질을 사용하여 제조될 수 있다. 저항성 스트립들(52A-52C)의 사용은 기수 모드 안정성을 달성하는 것을 보조할 수 있다.
도 10은 별도의 커패시터들을 사용하는 입력 및 출력 매칭 네트워크들(112, 116) 모두를 포함하는 증폭기(400)의 개략적 회로도이고, 도 11은 이것의 토폴로지 평면도이다. 도 13에 예시되어 있지는 않지만, 입력 매칭 네트워크(112) 및/또는 출력 매칭 네트워크(116) 내의 커패시터들(46A-46N)은 위에서 논의된 바와 같이 접속 스트립들(52A-C)을 사용하여 접속될 수 있다.
도 10 및 11을 참조하면, 증폭기(400)는 차례로 금속 플랜지(160) 상에 장착된 베이스(140)에 장착된, 각각이 다수의 트랜지스터 셀들을 포함하는 2개의 트랜지스터 다이(115A, 115B)를 포함한다. 입력 리드(14)는 입력 신호를 분할하고, 이를 와이어결합 접속들(32A-32N)을 통해 입력 매칭 네트워크(112)의 분할 커패시터 블록(136)에 공급하는 분할기(124)에 커플링된다. 커패시터 블록(136) 내의 각자의 입력 커패시터들(36A-36N)은 와이어결합 접속들(34A-34N)을 통해 각자의 트랜지스터 셀들(15A-15N)의 게이트들에 커플링된다.
각자의 트랜지스터 셀들(15A-15N)의 출력들은 와이어결합 커넥터들(42A-42N)을 통해 분할 커패시터 블록(436)의 커패시터들(46A-46N)에 커플링된다. 커패시터들(46A-46N)은 위에서 논의된 바와 같이 접속 스트립들과 함께 커플링될 수 있다.
커패시터들(46A-46N)은 와이어결합 커넥터들(44A-44N)을 통해 출력 결합기(126)에 커플링된다. 결합기(126)의 출력은 출력 리드(18)에 커플링된다.
본 출원의 실시예들이 단일 트랜지스터 다이를 포함하는 패키지화된 RF 트랜지스터들과 관련하여 주로 기술되었지만, 다수의 트랜지스터 다이들(115)이 단일 패키지(100) 내에 포함될 수 있으며, 발명의 일부 실시예들에 따라, 커패시터 블록(136)은 트랜지스터 다이들 중 하나 이상에 대해 제공된 다수의 커패시터들을 포함한다.
발명의 실시예들에 따라 패키지화된 RF 전력 트랜지스터는 안정성이 중요한 광범위한 응용예들에서 유용할 수 있다. 예를 들어, 발명의 실시예들에 따르는 패키지화된 전력 트랜지스터는, WiMAX, WCDMA, CDMA와 같은 시스템들 및/또는 미래의(제4 세대) 시스템들을 포함하는, 다른 시스템들에서의 응용예를 가질 수 있다. 일반적으로, 발명의 실시예들은 전력 트랜지스터로부터 안정적인 동작이 요구되는 임의의 응용예에서 유용할 수 있다.
도면 및 명세서에서, 발명의 통상적인 실시예들이 개시되었으며, 특정 용어들이 사용되었지만, 이들은 제한의 목적을 위해서가 아니라 오직 포괄적이고 설명적인 의미로 사용되며, 발명의 범위는 후속하는 청구항들에 설명되어 있다.

Claims (27)

  1. 패키지화된 RF 트랜지스터 디바이스로서,
    복수의 RF 트랜지스터 셀들을 포함하는 RF 트랜지스터 다이 ― 상기 복수의 RF 트랜지스터 셀들 각각은 제어 단자 및 출력 단자를 포함함 ― ;
    상기 복수의 RF 트랜지스터 셀들에 커플링된 RF 입력 리드;
    RF 출력 리드; 및
    상기 복수의 RF 트랜지스터 셀들과 상기 RF 출력 리드 사이에 커플링된 출력 매칭 네트워크
    를 포함하고, 상기 출력 매칭 네트워크는 각자의 상부 커패시터 플레이트들을 가지는 복수의 커패시터들을 포함하고, 상기 커패시터들의 상부 커패시터 플레이트들은 상기 RF 트랜지스터 셀들의 각자의 출력 단자들에 커플링되는, 패키지화된 RF 트랜지스터 디바이스.
  2. 제1항에 있어서,
    상기 RF 출력 리드에 커플링된 결합기를 더 포함하고,
    상기 출력 매칭 네트워크는 상기 RF 트랜지스터 셀들의 각자와 상기 커패시터들의 각자의 상부 커패시터 플레이트들 사이의 제1 와이어 결합들, 및 상기 커패시터들의 각자의 상부 커패시터 플레이트들과 상기 결합기 사이의 제2 와이어 결합들을 더 포함하는, 패키지화된 RF 트랜지스터 디바이스.
  3. 제1항에 있어서,
    상기 RF 트랜지스터 다이 및 상기 출력 매칭 네트워크를 하우징하는 패키지를 더 포함하고, 상기 RF 입력 리드 및 상기 RF 출력 리드는 상기 패키지로부터 연장하는, 패키지화된 RF 트랜지스터 디바이스.
  4. 제3항에 있어서,
    베이스를 더 포함하고,
    상기 RF 트랜지스터 다이는 상기 RF 입력 리드와 상기 RF 출력 리드 사이에서 상기 베이스 상에 장착되고, 상기 복수의 커패시터들은 상기 RF 트랜지스터 다이와 상기 RF 출력 리드 사이에서 상기 베이스 상에 커패시터 블록으로서 제공되는, 패키지화된 RF 트랜지스터 디바이스.
  5. 제4항에 있어서,
    상기 커패시터 블록은 공통 기준 커패시터 플레이트 및 상기 기준 커패시터 플레이트 상의 유전층을 포함하고, 상기 상부 커패시터 플레이트들은 상기 유전층 상에 있는, 패키지화된 RF 트랜지스터 디바이스.
  6. 제5항에 있어서,
    상기 상부 커패시터 플레이트들 중 인접하는 플레이트들은 전기적으로 도전성인 커넥터들에 의해 함께 커플링되는, 패키지화된 RF 트랜지스터 디바이스.
  7. 제6항에 있어서,
    상기 전기적으로 도전성인 커넥터들은 상기 상부 커패시터 플레이트들 중 인접하는 플레이트들을 접촉시키는 상기 유전층 상의 금속 스트립들을 포함하는, 패키지화된 RF 트랜지스터 디바이스.
  8. 제7항에 있어서,
    상기 금속 스트립들은 상기 유전층에서 공진 모드를 지원하기 위해 요구되는 폭들보다 더 작은 폭들을 가지는, 패키지화된 RF 트랜지스터 디바이스.
  9. 제7항에 있어서,
    상기 상부 커패시터 플레이트들은 제1 방향으로 배열되고, 상기 금속 스트립들은 상기 제1 방향의 커패시터 블록의 길이보다 적어도 5배 더 작은 상기 제1 방향에 대해 횡단하는 제2 방향의 폭들을 가지는, 패키지화된 RF 트랜지스터 디바이스.
  10. 제5항에 있어서,
    상기 상부 커패시터 플레이트들 중 인접하는 플레이트들은 전기적으로 저항성인 커넥터들에 의해 함께 커플링되는, 패키지화된 RF 트랜지스터 디바이스.
  11. 제10항에 있어서,
    상기 전기적으로 저항성인 커넥터들은 1E-5 옴-cm보다 더 큰 저항률들을 가지는, 패키지화된 RF 트랜지스터 디바이스.
  12. 제11항에 있어서,
    상기 전기적으로 저항성인 커넥터들은 약 1E-4 옴-cm보다 더 큰 저항률들을 가지는, 패키지화된 RF 트랜지스터 디바이스.
  13. 제1항에 있어서,
    상기 복수의 커패시터들은 별도의 기준 커패시터 플레이트들 및 별도의 유전층들을 포함하는 복수의 이산 디바이스들을 포함하는, 패키지화된 RF 트랜지스터 디바이스.
  14. 제1항에 있어서,
    상기 RF 입력 리드와 상기 복수의 RF 트랜지스터 셀들 사이에 커플링된 입력 매칭 네트워크를 더 포함하고, 상기 입력 매칭 네트워크는 각자의 제2 상부 커패시터 플레이트들을 가지는 복수의 제2 커패시터를 포함하고, 상기 제2 커패시터들의 제2 상부 커패시터 플레이트들은 상기 RF 트랜지스터 셀들의 각자의 입력 단자들에 커플링되는, 패키지화된 RF 트랜지스터 디바이스.
  15. 제10항에 있어서,
    상기 복수의 제2 커패시터들은 공통 기준 커패시터 플레이트 및 상기 기준 커패시터 플레이트 상의 유전층을 포함하는 커패시터 블록으로서 제공되고, 상기 제2 상부 커패시터 플레이트들은 상기 유전층 상에 있는, 패키지화된 RF 트랜지스터 디바이스.
  16. 패키지화된 RF 트랜지스터 디바이스로서,
    복수의 RF 트랜지스터 셀들을 포함하는 RF 트랜지스터 다이 ― 상기 복수의 RF 트랜지스터 셀들 각각은 제어 단자 및 출력 단자를 포함함 ― ;
    상기 RF 트랜지스터 셀들의 각자에 커플링된 RF 입력 리드;
    RF 출력 리드; 및
    상기 RF 트랜지스터 다이와 상기 RF 출력 리드 사이에 커플링된 출력 매칭 네트워크
    를 포함하고, 상기 출력 매칭 네트워크는 기준 커패시터 플레이트, 상기 기준 커패시터 플레이트 상의 유전층, 및 상기 유전층 상의 복수의 상부 커패시터 플레이트들을 포함하는 분할 커패시터를 포함하고, 상기 분할 커패시터의 상부 커패시터 플레이트들은 상기 RF 트랜지스터 셀들의 각자의 출력 단자들에 커플링되는, 패키지화된 RF 트랜지스터 디바이스.
  17. 제16항에 있어서,
    상기 RF 트랜지스터 다이 및 상기 입력 매칭 네트워크를 하우징하는 패키지를 더 포함하고, 상기 RF 입력 리드 및 상기 RF 출력 리드는 상기 패키지로부터 연장하는, 패키지화된 RF 트랜지스터 디바이스.
  18. 제16항에 있어서,
    베이스를 더 포함하고,
    상기 RF 트랜지스터 다이는 상기 RF 입력 리드와 상기 RF 출력 리드 사이에서 상기 베이스 상에 장착되고, 상기 분할 커패시터는 상기 RF 트랜지스터 다이와 상기 RF 출력 리드 사이에서 상기 베이스 상에 있는, 패키지화된 RF 트랜지스터 디바이스.
  19. 제16항에 있어서,
    상기 상부 커패시터 플레이트들 중 인접하는 플레이트들은 전기적으로 도전성인 커넥터들에 의해 함께 커플링되는, 패키지화된 RF 트랜지스터 디바이스.
  20. 제19항에 있어서,
    상기 전기적으로 도전성인 커넥터들은 상기 상부 커패시터 플레이트들 중 인접하는 플레이트들을 접촉시키는 상기 유전층 상의 금속 스트립들을 포함하는, 패키지화된 RF 트랜지스터 디바이스.
  21. 제20항에 있어서,
    상기 금속 스트립들은 상기 유전층에서 공진 모드를 지원하기 위해 요구되는 폭들보다 더 작은 폭들을 가지는, 패키지화된 RF 트랜지스터 디바이스.
  22. 제20항에 있어서,
    상기 상부 커패시터 플레이트들은 제1 방향으로 배열되고, 상기 금속 스트립들은 상기 제1 방향의 커패시터 블록의 길이보다 적어도 5배 더 작은 상기 제1 방향에 대해 횡단하는 제2 방향의 폭들을 가지는, 패키지화된 RF 트랜지스터 디바이스.
  23. 제20항에 있어서,
    상기 상부 커패시터 플레이트들 중 인접하는 플레이트들은 전기적으로 저항성인 커넥터들에 의해 함께 커플링되는, 패키지화된 RF 트랜지스터 디바이스.
  24. 제23항에 있어서,
    상기 전기적으로 저항성인 커넥터들은 약 1E-4 옴-cm보다 더 큰 저항률들을 가지는, 패키지화된 RF 트랜지스터 디바이스.
  25. 제16항에 있어서,
    상기 복수의 커패시터들은 별도의 기준 커패시터 플레이트들 및 별도의 유전층들을 포함하는 복수의 이산 디바이스들을 포함하는, 패키지화된 RF 트랜지스터 디바이스.
  26. 제16항에 있어서,
    상기 RF 입력 리드와 상기 복수의 RF 트랜지스터 셀들 사이에 커플링된 입력 매칭 네트워크를 더 포함하고, 상기 입력 매칭 네트워크는 각자의 제2 상부 커패시터 플레이트들을 가지는 복수의 제2 커패시터를 포함하고, 상기 제2 커패시터들의 제2 상부 커패시터 플레이트들은 상기 RF 트랜지스터 셀들의 각자의 입력 단자들에 커플링되는, 패키지화된 RF 트랜지스터 디바이스.
  27. 제26항에 있어서,
    상기 복수의 제2 커패시터들은 공통 기준 커패시터 플레이트 및 상기 기준 커패시터 플레이트 상의 유전층을 포함하는 커패시터 블록으로서 제공되고, 상기 제2 상부 커패시터 플레이트들은 상기 유전층 상에 있는, 패키지화된 RF 트랜지스터 디바이스.
KR1020157002591A 2012-06-29 2013-06-18 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들의 형성 방법들 KR101770046B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/537,933 US9741673B2 (en) 2007-06-22 2012-06-29 RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
US13/537,933 2012-06-29
PCT/US2013/046298 WO2014004165A1 (en) 2012-06-29 2013-06-18 Rf transistor packages with high frequency stabilization features and methods of forming rf transistor packages with high frequency stabilization features

Publications (2)

Publication Number Publication Date
KR20150039759A true KR20150039759A (ko) 2015-04-13
KR101770046B1 KR101770046B1 (ko) 2017-08-21

Family

ID=52612513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157002591A KR101770046B1 (ko) 2012-06-29 2013-06-18 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들의 형성 방법들

Country Status (3)

Country Link
EP (2) EP3664292A1 (ko)
KR (1) KR101770046B1 (ko)
CN (1) CN104396141B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057732A (ko) * 2017-09-20 2020-05-26 크리, 인코포레이티드 편향 스트립을 갖는 rf 증폭기 패키지
WO2020122482A1 (ko) 2018-12-11 2020-06-18 주식회사 아모센스 반도체 패키지 부품, rf 트랜지스터용 베이스 기판 및 이의 제조방법
KR20200071381A (ko) 2018-12-11 2020-06-19 주식회사 아모센스 Rf 트랜지스터용 베이스 기판
KR20200071401A (ko) 2018-12-11 2020-06-19 주식회사 아모센스 반도체 패키지 부품

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177834B1 (en) * 1998-12-02 2001-01-23 Ericsson, Inc. Output matched LDMOS power transistor device
US6181200B1 (en) * 1999-04-09 2001-01-30 Integra Technologies, Inc. Radio frequency power device
WO2003100800A1 (en) 2002-05-24 2003-12-04 Philips Intellectual Property & Standards Gmbh Decoupling module for decoupling high-frequency signals from a power supply line
US7372334B2 (en) * 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
JP4841394B2 (ja) * 2006-10-18 2011-12-21 パナソニック株式会社 電力増幅器
US7589370B2 (en) * 2006-12-20 2009-09-15 Freescale Semiconductor, Inc. RF power transistor with large periphery metal-insulator-silicon shunt capacitor
US8330265B2 (en) * 2007-06-22 2012-12-11 Cree, Inc. RF transistor packages with internal stability network and methods of forming RF transistor packages with internal stability networks
US8592966B2 (en) * 2007-06-22 2013-11-26 Cree, Inc. RF transistor packages with internal stability network including intra-capacitor resistors and methods of forming RF transistor packages with internal stability networks including intra-capacitor resistors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057732A (ko) * 2017-09-20 2020-05-26 크리, 인코포레이티드 편향 스트립을 갖는 rf 증폭기 패키지
WO2020122482A1 (ko) 2018-12-11 2020-06-18 주식회사 아모센스 반도체 패키지 부품, rf 트랜지스터용 베이스 기판 및 이의 제조방법
KR20200071381A (ko) 2018-12-11 2020-06-19 주식회사 아모센스 Rf 트랜지스터용 베이스 기판
KR20200071401A (ko) 2018-12-11 2020-06-19 주식회사 아모센스 반도체 패키지 부품
KR20220136328A (ko) 2018-12-11 2022-10-07 주식회사 아모센스 Rf 트랜지스터용 베이스 기판의 제조방법
US11869857B2 (en) 2018-12-11 2024-01-09 Amosense Co., Ltd. Semiconductor package component

Also Published As

Publication number Publication date
EP2867991A4 (en) 2016-04-20
EP3664292A1 (en) 2020-06-10
KR101770046B1 (ko) 2017-08-21
CN104396141A (zh) 2015-03-04
EP2867991B1 (en) 2020-03-18
CN104396141B (zh) 2018-04-10
EP2867991A1 (en) 2015-05-06

Similar Documents

Publication Publication Date Title
US9741673B2 (en) RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
CN106505962B (zh) 具有经耦合谐振器结构的阻抗匹配装置
WO2014004165A1 (en) Rf transistor packages with high frequency stabilization features and methods of forming rf transistor packages with high frequency stabilization features
EP3331161A1 (en) Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
US20080315392A1 (en) Rf power transistor packages with internal harmonic frequency reduction and methods of forming rf power transistor packages with internal harmonic frequency reduction
US8330265B2 (en) RF transistor packages with internal stability network and methods of forming RF transistor packages with internal stability networks
US11444044B2 (en) Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
US9929707B1 (en) Distributed amplifiers with impedance compensation circuits
US9820401B2 (en) Packaged RF power transistor device having next to each other a ground and a video lead for connecting a decoupling capacitor, RF power amplifier
KR102632903B1 (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
US9450545B2 (en) Dual-band semiconductor RF amplifier device
KR101770046B1 (ko) 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들의 형성 방법들
US10763227B2 (en) Packaged RF power amplifier
CN107005204B (zh) 具有单一组合的串联和并联电容器组件的输出匹配网络
US10211170B2 (en) Power transistor with harmonic control
US11533024B2 (en) Multi-zone radio frequency transistor amplifiers
JP7239023B2 (ja) 高周波半導体装置
US20240171137A1 (en) Multi-zone radio frequency transistor amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)