JP7239023B2 - 高周波半導体装置 - Google Patents

高周波半導体装置 Download PDF

Info

Publication number
JP7239023B2
JP7239023B2 JP2021569629A JP2021569629A JP7239023B2 JP 7239023 B2 JP7239023 B2 JP 7239023B2 JP 2021569629 A JP2021569629 A JP 2021569629A JP 2021569629 A JP2021569629 A JP 2021569629A JP 7239023 B2 JP7239023 B2 JP 7239023B2
Authority
JP
Japan
Prior art keywords
semiconductor device
unit transistor
input
capacitor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021569629A
Other languages
English (en)
Other versions
JPWO2021140563A1 (ja
Inventor
伸介 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021140563A1 publication Critical patent/JPWO2021140563A1/ja
Application granted granted Critical
Publication of JP7239023B2 publication Critical patent/JP7239023B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/013—Notch or bandstop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Description

この開示は、高調波処理回路を備えた高周波半導体装置に関するものである。
高周波において電力増幅を行う高周波半導体装置の性能を示す指標に利得と電力付加効率がある。
利得の高い高周波半導体装置を使用すれば、微弱な入力電力で所望の出力電力を得られるので、高周波半導体装置を用いる通信システムやレーダーシステムの構成が簡易となり、コストの抑制を図ることができる。
また、電力付加効率の高い高周波半導体装置を用いれば、高周波半導体装置を用いる増幅器の発熱量が抑えられるので、通信システムやレーダーシステムで使用される冷却機構を簡素化でき、低コスト化が可能となる。
高周波半導体装置の電力付加効率を向上させる手法の一つとして、半導体が増幅する信号（以下、基本波）の周波数の倍数にあたる周波数（以下、高調波）において、半導体から見込んだ周辺回路のインピーダンスの制御により高効率動作を達成する手法がある。
特に、基本波の２倍にあたる周波数（以下、２倍波）において、高周波半導体の制御端子から入力側を見込んだ入力負荷をショートにすることで、電力付加効率が高まることが知られている。
例えば特許文献１には、並列接続された複数のマルチフィンガー形のトランジスタで形成された単位トランジスタが半導体基板上に複数個配設されたトランジスタ素子を備えた高周波電力増幅器において、単位トランジスタそれぞれの制御端子に直列共振回路がシャント接続され、直列共振回路は動作周波数の２次或いはそれ以上の高調波の所望の周波数で共振するように設定された高周波半導体増幅器が開示されている。
また非特許文献１には、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタとスパイラルインダクタからなる２倍波共振回路を、単位トランジスタと同一半導体基板上に作製して単位トランジスタそれぞれの制御端子に接続することで、高精度に２倍波でのインピーダンスを制御して高効率と高出力を実現した高周波半導体増幅器が開示されている。
特開２００８－１０９２２７号公報
２０１１ ＩＥＥＥ ＭＴＴ－Ｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ、 "Ａ ６７％ ＰＡＥ、 １００ Ｗ ＧａＮ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ Ｏｎ－Ｃｈｉｐ Ｈａｒｍｏｎｉｃ Ｔｕｎｉｎｇ Ｃｉｒｃｕｉｔｓ ｆｏｒ Ｃ－ｂａｎｄ Ｓｐａｃｅ Ａｐｐｌｉｃａｔｉｏｎｓ"
特許文献１及び非特許文献１に示された高周波半導体増幅器は、高周波半導体の基板の上面にモノリシックに形成された入力２倍波整合回路が直接ゲートパッドに接続されている。このため、半導体の基板の外部に入力２倍波整合回路を設け、ゲートパッドにボンディングワイヤで接続した場合と比較して、ボンディングワイヤの抵抗成分やインダクタンスの影響を受けることなく理想的に入力２倍波負荷をショートにすることができる。
一方で、特許文献１及び非特許文献１に示された入力２倍波整合回路は、その負荷が基本波においてオープンではなく容量性を示す。よって、高周波半導体のゲート－ソース間寄生容量が増加するような特性変化が起こり、利得低下が生じるという課題があった。
本開示は、上述のような課題を解決するためになされたもので、高い電力負荷効率と高い利得を両立しうる、高調波処理回路を備えた高周波半導体装置の提供を目的とするものである。
本開示に係る高周波半導体装置は、半導体基板と、入力電極及び出力電極がそれぞれ並列接続された複数のマルチフィンガー形トランジスタから構成された単位トランジスタセルであって、半導体基板の上面に互いに隣接して設けられた第１の単位トランジスタセル及び第２の単位トランジスタセルと、半導体基板の上面に設けられ、一端が第１の単位トランジスタセルの入力電極に接続された第１の容量と、半導体基板の上面に設けられ、一端が第２の単位トランジスタセルの入力電極に接続された第１のインダクタと、半導体基板の上面に設けられ、第１の容量の他端及び第１のインダクタの他端が一端に接続された第２の容量と、半導体基板の上面に設けられ、一端が第２の容量の他端に接続され、他端が接地端子に接続された第２のインダクタと、を備える。
ここで、第１の容量及び第１のインダクタは基本波の周波数において共振し、第１の単位トランジスタセルの入力電極から第１の容量側を見込んだインピーダンス及び第２の単位トランジスタセルの入力電極から第１のインダクタ側を見込んだインピーダンスは、２倍波においてショートである。
本開示に係る高周波半導体装置では、第１の単位トランジスタセルの入力電極から第１の容量側を見込んだインピーダンス及び第２の単位トランジスタセルの入力電極から第１のインダクタ側を見込んだインピーダンスは、基本波においてオープン、２倍波においてショートとなる。よって、高い電力負荷効率と高い利得を両立しうるという効果を奏する。
実施の形態１に係る高周波半導体装置１００の平面図である。 実施の形態１に係る高周波半導体装置１００の等価回路図である。 実施の形態１に係る高周波半導体装置１１０の等価回路図である。 比較例１に係る高周波半導体装置２０１の平面図である。 比較例２に係る高周波半導体装置２０２の平面図である。 比較例１に係る高周波半導体装置２０３の等価回路図である。 比較例２に係る高周波半導体装置２０４の等価回路図である。 比較例１及び２に係る高周波半導体装置の電力付加効率の計算結果を示した図である。 比較例１及び２に係る高周波半導体装置の利得の計算結果を示した図である。 比較例２の入力２倍波整合回路８４を示す図である。 入力２倍波整合回路８４の反射特性を示すスミスチャートである。 比較例１に係る高周波半導体装置２０１の利得の入力負荷依存性を示す図である。 比較例２に係る高周波半導体装置２０２の利得の入力負荷依存性を示す図である。 集中定数回路により構成した入力２倍波整合回路の一例を示す図である。 図１から入力２倍波整合回路１９を抜き出して示した図である。 入力２倍波整合回路１９の反射特性を示すスミスチャートである。 高周波半導体装置１１０の電力付加効率の計算結果を示した図である。 高周波半導体装置１１０の利得の計算結果を示した図である。 実施の形態１の変形例である高周波半導体装置１０１を示す図である。 実施の形態１の変形例である高周波半導体装置１０２を示す図である。 実施の形態２に係る高周波半導体装置１０３の平面図である。 実施の形態２に係る高周波半導体装置１２０の等価回路図である。 実施の形態３に係る高周波半導体装置１０４の平面図である。 実施の形態３に係る高周波半導体装置１３０の等価回路図である。 実施の形態３の変形例である高周波半導体装置１４０を示す図である。
実施の形態１．
実施の形態１に係る高周波半導体装置について、図面を参照して説明する。
なお図において同一の符号を付したものは同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また図面は概略的に示されるものであり、説明の便宜のために適宜構成の省略または構成の簡略化がなされるものである。また異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は必ずしも正確に記載されるものではなく、適宜変更され得るものである。
図１は実施の形態１に係る高周波半導体装置１００の平面図である。
図１において、半導体基板１は、高周波半導体装置１００を構成する半導体基板である。半導体基板１の材料としてシリコン、炭化ケイ素、ヒ化ガリウム、窒化ガリウム等が用いられる。シリコン基板の場合は誘電正接の小さい高抵抗基板が望ましい。
半導体基板１の上面にはマルチフィンガー形トランジスタが設けられる。マルチフィンガー形トランジスタは、ＭＥｔａｌ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）や金属－酸化物－半導体電界効果トランジスタ（ＭＯＳ ＦＥＴ）等を含むＦＥＴであってよい。またマルチフィンガー形トランジスタは、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。実施の形態１ではマルチフィンガー形トランジスタはＦＥＴを例として説明する。
半導体基板１の上面には、マルチフィンガー形トランジスタを構成する複数のゲート電極、ソース電極及びドレイン電極が交互に櫛型状に並列配置されている。例えば、ゲート電極２と、ゲート電極２に隣接したソース電極３及びドレイン電極４はフィンガー１本分のトランジスタ９０を構成している。ゲート電極は信号が入力される入力電極であり、ドレイン電極は信号を出力する出力電極である。
他のゲート電極とゲート電極に隣接したソース電極及びドレイン電極のそれぞれもフィンガー１本分のトランジスタを構成している。つまり半導体基板１の上面には複数のマルチフィンガー形トランジスタが配置されている。
半導体基板１の下面のほぼ全面には、高周波半導体装置１００の接地端子となる金属膜（図示せず）が形成されている。ソース電極３はバイアホール５に接続されている。バイアホール５は半導体基板１を貫通して半導体基板１の上面と下面の接地端子とを導通している。
所定数のフィンガー１本分のトランジスタは、そのゲート電極がゲートフィーダ６によって並列に接続されている。ゲートフィーダ６はゲートバスバーと呼ばれる場合もある。ゲートフィーダ６は金属の信号配線である。
以下、本明細書において、ゲートフィーダ６によって並列に接続されたひとかたまりのトランジスタを、単位トランジスタセルと呼ぶ。図１に示すように、単位トランジスタセル７及び８は、それぞれフィンガー６本分のゲート電極が並列接続されて構成されている。単位トランジスタセル７及び８のドレイン電極は出力用ボンディングパッド１０により並列に接続されている。
単位トランジスタセル７及び８は互いに隣接して設けられている。単位トランジスタセル７は第１の単位トランジスタセルであり、単位トランジスタセル８は第２の単位トランジスタセルである。単位トランジスタセル７及び８のゲート電極はゲートフィーダ９により並列に接続されている。ゲートフィーダ９は金属の信号配線であり、配線の厚みや材質を調整することで一定の抵抗値を持たせることができる。抵抗体であるゲートフィーダ９によって単位トランジスタセルのゲート同士を接続する事により、発振を抑制する事ができる。
単位トランジスタセル７のゲート電極は、引き出し配線を介して半導体基板１の上面に設けられたボンディングパッド１１に接続されている。ボンディングパッド１１は、第１のボンディングパッドである。
単位トランジスタセル８のゲート電極は、引き出し配線を介して半導体基板１の上面に設けられたボンディングパッド１２に接続されている。ボンディングパッド１２は、第２のボンディングパッドである。
容量１３は第１の容量である。容量１３は半導体基板１の上面に設けられたＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）キャパシタである。容量１３は引き出し配線を介して一端がボンディングパッド１１に接続されている。
インダクタ１４は第１のインダクタである。インダクタ１４は半導体基板１の上面に設けられ、伝送線路により構成されたスパイラルインダクタである。インダクタ１４は一端がボンディングパッド１２に接続されている。
容量１５は第２の容量である。容量１５は半導体基板１の上面に設けられたＭＩＭキャパシタである。容量１５の一端には、容量１３の他端及びインダクタ１４の他端が接続されている。
インダクタ１６は第２のインダクタである。インダクタ１６は半導体基板１の上面に設けられ、伝送線路により構成されたスパイラルインダクタである。インダクタ１６は一端が容量１５の他端に接続され、他端はバイアホール５に接続されている。
図２は実施の形態１に係る高周波半導体装置１００の等価回路図である。
図２に示すように、高周波半導体装置１００は高調波処理回路である入力２倍波整合回路１９を備える。容量１３とインダクタ１４は、基本波の周波数において共振する基本波共振回路１９ａを構成している。容量１５とインダクタ１６は、基本波の周波数を超えて２倍波未満の周波数において共振する２倍波共振回路１９ｂを構成している。そして、基本波共振回路１９ａと２倍波共振回路１９ｂは、入力２倍波整合回路１９を構成している。
実施の形態１において、インダクタ１４、インダクタ１６はスパイラルインダクタであるが、所望のインダクタンスが得られる場合は伝送線路、メアンダライン等で構成しても良く、スパイラルインダクタに限定されるものではない。
図３は実施の形態１に係る高周波半導体装置１１０の等価回路図である。なお、例えば筐体、バイアス回路等の本開示の説明に重要でない部分は図３において省略されている。
入力整合回路２２は入力端子２１を有している。入力端子２１は外部から信号が入力される入力端子である。入力整合回路２２はボンディングワイヤ１７を介して、高周波半導体装置１００のボンディングパッド１１及びボンディングパッド１２に接続されている。
高周波半導体装置１００の出力用ボンディングパッド１０はボンディングワイヤ１８を介して、出力整合回路２３に接続されている。出力整合回路２３は出力端子２４を有している。入力端子２１から入力され、高周波半導体装置１１０で増幅された信号は、出力端子２４から出力される。
入力整合回路２２及び出力整合回路２３は、セラミックやプリント基板等の誘電体の薄板上に分布定数素子で形成された平面回路でも良く、チップコンデンサやチップインダクタ等の集中定数素子で形成された回路でも良く、またそれらが混合された回路構成でも良い。
高周波半導体装置１００はその下面をはんだ、導電性接着剤等の接合材により、高周波半導体装置１１０の筐体に固定し導通して使用される。高周波半導体装置１１０の筐体は接地電位を提供するので、ソース電極３は接地される。
高周波半導体装置１１０は、例えばセラミックの枠体を有した気密パッケージ、樹脂モールドパッケージ等を筐体として、筐体に高周波半導体装置１００と入力整合回路２２及び出力整合回路２３と共に収容してもよい。またプリント基板上に高周波半導体装置１００と集中定数素子が配置されオーバーモールドにより被覆されたモジュール形式であってもよい。またバイアス回路、制御用、電源用等の半導体と共に収容されていても良い。
なお、高周波半導体装置１１０はＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として構成されても良い。
この場合、入力整合回路２２及び出力整合回路２３は、高周波半導体装置１００の半導体基板１の上面にモノリシックに形成される。ボンディングパッド１１、１２及び出力用ボンディングパッド１０は形成されずともよい。入力整合回路２２はボンディングワイヤ１７並びにボンディングパッド１１及び１２を介さずに、半導体基板１上に設けられた配線により単位トランジスタセル７及び８の入力電極に接続されていても良い。出力整合回路２３はボンディングワイヤ１８及び出力用ボンディングパッド１０を介さずに、半導体基板１上に設けられた配線により単位トランジスタセル７及び８の出力電極に接続されていてもよい。
ここで、実施の形態１に係る高周波半導体装置の意義の理解を容易にするために、比較例１、２と実施の形態１に係る高周波半導体装置の動作について検討する。
まず、比較例１、２の構成について説明し、次に比較例１、２に係る高周波半導体装置の計算結果を示し、従来の高周波半導体装置の問題点を明らかにする。
なお、実施の形態１におけるボンディングパッド１１及び１２と、比較例１及び比較例２におけるボンディングパッド８１とは識別のため符号を変えているが、その仕様に差は無いことを述べておく
図４は比較例１に係る高周波半導体装置２０１の平面図である。
高周波半導体装置２０１は高調波処理回路を備えない高周波半導体装置である。比較例１の高周波半導体装置２０１は、容量１３、インダクタ１４、容量１５及びインダクタ１６を備えない点で高周波半導体装置１００と相違する。その他は同じである。
図５は比較例２に係る高周波半導体装置２０２の平面図である。
比較例２の高周波半導体装置２０２の構成は、非特許文献１に開示された高周波半導体増幅器に準じたものであって、従来の高調波処理回路を備えた高周波半導体増幅器である。比較例２の高周波半導体装置２０２は、容量１３、インダクタ１４、容量１５及びインダクタ１６を備えず、インダクタ８２及び容量８３を備える点で、高周波半導体装置１００と相違する。その他は同じである。
インダクタ８２の一端はボンディングパッド８１に接続され、他端は容量８３の一端に接続されている。容量８３の他端はバイアホール５に接続されている。インダクタ８２及び容量８３は、入力２倍波整合回路８４を構成している。入力２倍波整合回路８４は２倍波において共振する共振回路であり、２倍波において単位トランジスタセル７又は８のゲート電極からボンディングパッド側を見込んだインピーダンスをショートとする高調波処理回路である。
図６は比較例１に係る高周波半導体装置２０３の等価回路図である。
高周波半導体装置２０３は、入力端子２１から入力整合回路２２に信号が入力される。入力整合回路２２はボンディングワイヤ１７により、ボンディングパッド８１に接続されている。出力用ボンディングパッド１０はボンディングワイヤ１８により出力整合回路２３に接続されており、出力整合回路２３は出力端子２４に接続されている。
図７は比較例２に係る高周波半導体装置２０４の等価回路図である。
高周波半導体装置２０４は、入力端子２１から入力整合回路２２に信号が入力される。入力整合回路２２はボンディングワイヤ１７により、ボンディングパッド８１に接続されている。出力用ボンディングパッド１０はボンディングワイヤ１８により出力整合回路２３に接続されており、出力整合回路２３は出力端子２４に接続されている。
高周波半導体装置２０３及び高周波半導体装置２０４のそれぞれにおいて、入力整合回路２２と出力整合回路２３は最適化が行われている。
次に比較例１及び２に係る高周波半導体装置の性能の計算結果を示す。
図８は比較例１及び２に係る高周波半導体装置の電力付加効率の計算結果を示した図である。図８の横軸は入力電力を示し、縦軸は電力付加効率を示す。高周波半導体装置に入力する基本波の周波数は２．７ＧＨｚとした。図８において、点線は比較例１の高周波半導体装置２０３の計算結果を示し、実線は比較例２の高周波半導体装置２０４の計算結果を示す。
高周波半導体装置２０３の電力付加効率は最大で約７０％にとどまる結果となった。一方で、高周波半導体装置２０４の電力付加効率の最大値は約８０％であった。つまり、高周波半導体装置２０４は高周波半導体装置２０３と比較して、電力付加効率の最大値が約１０％向上する結果となった。
図９は比較例１及び２に係る高周波半導体装置の利得の計算結果を示した図である。図９の横軸は入力電力を示し、縦軸は利得を示す。図８と同じく、高周波半導体装置に入力する基本波の周波数は２．７ＧＨｚとした。点線は比較例１の高周波半導体装置２０３の計算結果を示し、実線は比較例２の高周波半導体装置２０４の計算結果を示す。
図９を見ると、入力電力が２０ｄＢｍ以下の範囲において、高周波半導体装置２０３は約１９ｄＢの利得を示している。一方、高周波半導体装置２０４の利得は約１５ｄＢである。すなわち高周波半導体装置２０４は高周波半導体装置２０３と比較して、利得が約４ｄＢ低下する結果となった。
上述の利得低下が起きる理由は、高周波半導体装置２０２に追加された入力２倍波整合回路８４の基本波負荷がオープンではないためである。以下図１０から図１３を用いて説明する。
図１０は比較例２の入力２倍波整合回路８４を示す図である。図１０中の端面Ｂ－Ｂ’は単位トランジスタセル７の入力電極の近傍かつ単位トランジスタセル７とボンディングパッド８１を繋ぐ引き出し配線上の位置を示す。また、単位トランジスタセル７の入力電極の近傍かつ単位トランジスタセル８とボンディングパッド８１を繋ぐ引き出し配線上の位置を示す。
図１１は入力２倍波整合回路８４の反射特性を示すスミスチャートである。これは図１０中の端面Ｂ－Ｂ’から矢印Ｂの方向に入力２倍波整合回路８４を見込んだ反射特性を電磁界解析により算出した計算結果である。図１１中には基本波にあたる２．７ＧＨｚと２倍波にあたる５．４ＧＨｚにおける負荷にマーカーを置いて示している。
図１１を参照すると、２倍波にあたる５．４ＧＨｚでは入力２倍波整合回路８４の負荷はショート、すなわちスミスチャートの左端となっている。一方で基本波にあたる２．７ＧＨｚでの入力２倍波整合回路８４の負荷は、スミスチャートの下半分、すなわち容量性の負荷であって、スミスチャートの右端、すなわちオープンとはなっていない。つまり、単位トランジスタセル７及び８の入力電極近傍それぞれには、負荷がオープンではない入力２倍波整合回路８４が接続されている。すると、単位トランジスタセル７及び８に対する入力基本波負荷が変化し、高周波半導体の入力側での寄生容量が増加するような特性変化が起こる。
図１２は比較例１に係る高周波半導体装置２０１の利得の入力負荷依存性を示す図である。図１２はソースプル・シミュレーションによる利得の計算結果であり、利得の最大値と最大値を示す負荷が示されている。最大値が得られる負荷を取り囲む等高線は、利得の最大値から１ｄＢ間隔で１５ｄＢまで低下した利得が得られる負荷を結んだ等高線である。特に利得の低下量が１５ｄＢと７ｄＢを示す等高線を矢印で示した。
高周波半導体装置２０１は入力整合回路の負荷を最適負荷とした場合に最大利得２４．７ｄＢが得られる。また入力整合回路の負荷が最適負荷から離れるにつれて利得が低下する。
図１３は比較例２に係る高周波半導体装置２０２の利得の入力負荷依存性を示す図である。図１３も図１２と同様に、ソースプル・シミュレーションによる利得の計算結果であり、利得の最大値と最大値を示す負荷が示されている。最大値が得られる負荷を取り囲む等高線は、利得の最大値から１ｄＢ間隔で１５ｄＢまで低下した利得が得られる負荷を結んだ等高線である。特に利得の低下量が１５ｄＢと１１ｄＢを示す等高線を矢印で示した。
図１３に示されるように、高周波半導体装置２０２は入力整合回路の負荷を最適負荷とした場合に最大利得２４．８ｄＢが得られる。また入力整合回路の負荷が最適負荷から離れるにつれて利得が低下する。
原理的には、容量性の回路が入力側に接続されたとしても、理想的な入力整合回路を高周波半導体の外部に設けることで、元の利得へ戻すことができる。入力整合回路の反射係数の絶対値（以下、ガンマと記す）を１又は１に近いような値にすることができるならば、比較例２においても反射位相を調整することで比較例１と同じ利得が得られる。
しかし実際は、低通過損失、かつガンマが１又は１に近いような高い反射係数を持った入力整合回路を実現することは、有限のサイズの入力整合回路において困難であり、現実には理想的な入力整合回路は作りえない。
図１２及び１３中に点線で示された円はガンマ＝０．７２を示す円である。これは現実的なサイズと低通過損失を両立しうる入力整合回路のガンマの最大値が０．７２と想定した場合の円である。すなわち点線の円内の範囲のガンマが実現しうる反射特性であり、点線の円内の範囲に存在する等高線の値が実現しうる利得である。
ここで、図１２を見ると、達成できる利得は最大でも約１９ｄＢとなる。一方、図１３の等高線は図１２のそれと比較してショート点、すなわちスミスチャート左端に偏在している。ショートに近い容量性の負荷をもった入力２倍波整合回路８４をボンディングパッド８１に接続した為に、高い利得を実現するためには整合させる高周波半導体装置の外部の入力整合回路の負荷もショート近傍とする必要がある。
しかしながら、実現しうる入力整合回路のガンマは、点線の円内に限られるため、達成できる利得は最大でも約１５ｄＢに留まる。このことが従来の高調波処理回路を備えた高周波半導体装置２０２を用いた高周波半導体装置２０４の利得低下の要因である。
課題の解決には基本波における負荷がオープンであり、２倍波における負荷がショートである入力２倍波整合回路が必要である。このような回路を実現する一般的な方法として、基本波において波長の四分の一の電気長を持つ先端短絡スタブ回路が知られている。しかしながら、このような先端短絡スタブ回路を高周波半導体装置のチップ上にモノリシックに設ける事はサイズの関係から困難である。
例えば、先に挙げたシリコン、炭化ケイ素、ヒ化ガリウム、窒化ガリウムの中でヒ化ガリウムの比誘電率が最も大きく比誘電率εｒは１２．８である。基本波の周波数を２．７ＧＨｚとした場合、比誘電率が１２．８であるヒ化ガリウムにおける空間波長は約３１．１ｍｍであり、四分の一波長分の電気長に相当する寸法は約７．８ｍｍである。
一方で高周波半導体装置１００のチップサイズはおよそ１ｍｍ角である。よって、高周波半導体内部にこのスタブをモノリシックに作成することは難しく、全てのボンディングパッドに一つずつスタブを設けることは更に困難である。
基本波における負荷がオープンであり、２倍波における負荷がショートである入力２倍波整合回路を実現する別の方法として、図１４に示すようにＭＩＭキャパシタやスパイラルインダクタ等で構成した集中定数回路を用いることが考えられる
図１４は集中定数回路により構成した入力２倍波整合回路の一例を示す図である。入力２倍波整合回路８７は、容量８５ａ、インダクタ８５ｂ、容量８６ａ、インダクタ８６ｂで構成されている。容量８５ａとインダクタ８５ｂは基本波で共振する共振回路８５ｃを形成する。入力２倍波整合回路８７を端子Ａから見込んだ場合、共振回路８５ｃは基本波における並列共振回路であるので、ノードＢより先に任意の負荷を接続しても、基本波において端子Ａから見込んだ入力２倍波整合回路８７の負荷はオープンとなる。
次に容量８６ａとインダクタ８６ｂを、ノードＢに接続する。インダクタ８６ｂを調整する事により、２倍波における端子Ａからみた入力２倍波整合回路８７の負荷をショートにすることができる。容量８６ａは直流遮断用キャパシタである。
電力付加効率の向上の観点では、図５に示された高周波半導体装置２０２のように、入力２倍波整合回路８４を全てのボンディングパッド８１に対して設ける事が望ましい。これは高周波半導体の外部に入力２倍波負荷を最適化するための整合回路を設け、ボンディングワイヤを用いてゲートパッドと接続する場合と比べ、入力２倍波整合回路を分割して単位トランジスタセルの直近に配置することで、大きな反射係数と理想的なショートの位相を実現しやすくなるためである。
しかしながら、例えば高周波半導体装置２０２における入力２倍波整合回路８４を、図３に示された入力２倍波整合回路８７に置き換えた場合、半導体のチップ面積の大幅な増加を伴う。特に大きなチップ面積を必要とする直流遮断用のキャパシタをそれぞれのゲートパッドに対して形成することは、コスト上昇の観点から困難である。
ここで発明者は、二つのボンディングパッド１１と１２が高周波半導体装置１００のように分離され、仮に抵抗を有するゲートフィーダ９によって接続された場合であっても、二つのボンディングパッドに入力される高周波信号が同位相ならば、二つのボンディングパッドが無抵抗の導体で繋がっている状態と変わらない動作になることに着目した。
ボンディングパッドの間隔は、単位トランジスタセルを構成するフィンガー１本分のトランジスタの幅とトランジスタの数の掛け算である。フィンガー１本分のトランジスタの幅は、広げれば広げるほど熱抵抗の低減に有利であるが、半導体のサイズの増減を招くため、一般的に２０ｕｍから５０ｕｍの範囲とされることが多い。またひとまとめにされるトランジスタの数は、一般的にセル内での入力電力の均一化のために最大で１０程度とされることが多い。よってボンディングパッドの間隔は一般的に０．５ｍｍ以下とされることが多い。
例えば、比誘電率が１２．８であるヒ化ガリウムを半導体基板の材料とし、ボンディングパッドの間隔を０．５ｍｍ、基本波の周波数を２．７ＧＨｚとした場合、ヒ化ガリウムにおける空間波長は約３１．１ｍｍとなる。よって０．５ｍｍの間隔を開けたボンディングパッド間での位相差は最大で５．８度となり、ほぼ同位相とみなすことができる。
すなわち隣接する単位トランジスタセルに接続されたボンディングパッドはほぼ同位相とみなすことが出来る。なお、シリコン、炭化ケイ素、ヒ化ガリウム、窒化ガリウムの中ではヒ化ガリウムの比誘電率が最も大きく、他の材料であれば位相差は更に小さくなる。
以上を踏まえ、実施の形態１に係る高周波半導体装置１００の入力２倍波整合回路１９について説明する。
図１５は図１から入力２倍波整合回路１９を抜き出して示した図である。図１５中の端面Ａ－Ａ’は単位トランジスタセル７の入力電極の近傍、かつ単位トランジスタセル７とボンディングパッド１１を繋ぐ引き出し配線上の位置を示す。また、端面Ａ－Ａ’は単位トランジスタセル８の入力電極の近傍、かつ単位トランジスタセル８とボンディングパッド１２を繋ぐ引き出し配線上の位置を示す。
図１６は入力２倍波整合回路１９の反射特性を示すスミスチャートである。これは図１５中の端面Ａ－Ａ’から矢印Ａの方向に入力２倍波整合回路１９を見込んだ反射特性を、電磁界解析により算出した計算結果である。図１６中には基本波にあたる２．７ＧＨｚと２倍波にあたる５．４ＧＨｚにおける負荷にマーカーを置いて示している。
基本波共振回路１９ａは図１５中の端面Ａ－Ａ’から見て基本波において共振する並列共振回路である。よって図１６に示されるように、基本波（２．７ＧＨｚ）における入力２倍波整合回路１９の反射係数の位相は１８０度、すなわちオープンとなっている。また、容量１５とインダクタ１６の接続点に如何なる負荷を接続しても、基本波における入力２倍波整合回路１９の反射係数に影響しない。
つぎに、２倍波（５．４ＧＨｚ）における２倍波整合回路１９の反射係数はショートとなっている。
２倍波共振回路１９ｂを構成する容量１５及びインダクタ１６を２倍波において共振させた場合、図１５の端面Ａ－Ａ’から見た入力２倍波整合回路１９の反射係数の位相は、主に容量１３の影響によりショートと異なった位相となる。そこで、２倍波における、図１５の端面Ａ－Ａ’から見た入力２倍波整合回路１９の反射係数をショート、すなわち１８０度となるようにインダクタ１６のインダクタンスは調整されている。この結果、２倍波共振回路１９ｂは、基本波の周波数を超えて２倍波未満の周波数において共振するように設定される。
なお、本明細書においてオープン、ショートとは概念的な意味で用い、オープンとはある回路を見込んだ反射係数の位相がほぼ１８０度であり、反射係数の絶対値が十分大きい事を指すものとする。またショートとは、ある回路を見込んだ反射係数の位相がほぼ０度であり、反射係数の絶対値が十分大きい事を指すものとする。
理想的には、オープンとはインピーダンスが無限大の状態を示し、ショートとはインピーダンスが零の状態を示す。しかし、実際の回路素子には必ず損失があり、零及び無限大のインピーダンスは実現し得ないが、理想的なショート、オープンで無くとも高調波処理において実用上の効果は得られる。その目安は、基本波のインピーダンスと比べて高調波のインピーダンスの絶対値が１／５倍以下あるいは５倍以上であればよく、位相はショートあるいはオープンからプラスマイナス１５度であればよいことを付記しておく。
次に、実施の形態１に係る高周波半導体装置１１０の性能の計算結果を示す。
図１７は高周波半導体装置１１０の電力付加効率の計算結果を示した図である。図１７の横軸は入力電力を示し、縦軸は電力付加効率を示す。高周波半導体装置１１０に入力する基本波の周波数は２．７ＧＨｚとした。図１７中の実線は高周波半導体装置１１０の計算結果を示し、点線は高周波半導体装置２０４（比較例２）の計算結果を示す。
高周波半導体装置１１０は、入力電力Ｐｉｎ＝２８ｄＢｍにおいて、効率の最大値８１．１％を示す。一方、高周波半導体装置２０４は入力電力Ｐｉｎ＝３１ｄＢｍにおいて、効率の最大値７７．９％を示す。つまり高周波半導体装置１１０は高周波半導体装置２０４より高い電力負荷効率を得る事ができる。
図１８は高周波半導体装置１１０の利得の計算結果を示した図である。図１８の横軸は入力電力を示し、縦軸は利得を示す。高周波半導体装置１１０に入力する基本波の周波数は２．７ＧＨｚとした。図１８中の実線は高周波半導体装置１１０の計算結果を示し、点線は高周波半導体装置２０４（比較例２）の計算結果を示す。
入力電力が２０ｄＢｍ以下の範囲において、高周波半導体装置１１０の利得は約１９ｄＢである。これは図９に示された高周波半導体装置２０３（比較例１）の利得とほぼ同じである。一方、入力電力が２０ｄＢｍ以下の範囲において、高周波半導体装置２０４（比較例２）は約１５ｄＢである。つまり、高周波半導体装置１１０は高周波半導体装置２０４より高い利得を得る事ができる。
以上のとおり、実施の形態１に係る高周波半導体装置１００は、半導体基板１と、入力電極及び出力電極がそれぞれ並列接続された複数のマルチフィンガー形トランジスタから構成された単位トランジスタセルであって、半導体基板１の上面に互いに隣接して設けられた第１の単位トランジスタセル７及び第２の単位トランジスタセル８と、半導体基板１の上面に設けられ、一端が第１の単位トランジスタセル７の入力電極に接続された第１の容量１３と、半導体基板１の上面に設けられ、一端が第２の単位トランジスタセル８の入力電極に接続された第１のインダクタ１４と、半導体基板１の上面に設けられ、第１の容量１３の他端及び第１のインダクタ１４の他端が一端に接続された第２の容量１５と、半導体基板１の上面に設けられ、一端が第２の容量１５の他端に接続され、他端が接地端子に接続された第２のインダクタ１６とを備えており、第１の容量１３及び第１のインダクタ１４は基本波の周波数において共振し、第１の単位トランジスタセル７の入力電極から第１の容量１３側を見込んだインピーダンス及び第２の単位トランジスタセル８の入力電極から第１のインダクタ１４側を見込んだインピーダンスは、２倍波においてショートである。
実施の形態１に係る高周波半導体装置１００は、第１の単位トランジスタセル７の入力電極及び第２の単位トランジスタセル８の入力電極とを接続する抵抗体を備える。
更に、実施の形態１に係る高周波半導体装置１００は、半導体基板１の上面に設けられ第１の容量１３の一端と第１の単位トランジスタセル７の入力電極との間に接続された第１のボンディングパッド１１と、半導体基板１の上面に設けられ第１のインダクタ１４の一端と第２の単位トランジスタセル８の入力電極との間に接続された第２のボンディングパッド１２と、半導体基板１の上面に設けられ第１の単位トランジスタセル７及び第２の単位トランジスタセル８の出力電極に接続された出力用ボンディングパッド１０を備える。
また、実施の形態１に係る高周波半導体装置１１０は、信号が入力される入力端子２１を有し、第１のボンディングパッド１１及び第２のボンディングパッド１２に接続された入力整合回路２２と、信号を出力する出力端子２４を有し、出力用ボンディングパッド１０に接続された出力整合回路２３とを、さらに備える。
このような構成によれば、入力２倍波整合回路１９の反射係数を基本波においてオープンとし、２倍波における反射係数はショートに設定する事が可能となるので、高周波半導体装置１１０は、高い電力負荷効率と高い利得を両立しうるという効果を奏する。
また、１つの入力２倍波整合回路１９を隣接する２つの単位トランジスタセルで共用するように構成されている。特に、大きなチップ面積を必要とする直流を遮断する容量１５を共用しているので、高周波半導体装置１００の面積を小さくできるという効果を奏する。
また単位トランジスタセル７及び８のゲート電極は抵抗体であるゲートフィーダ９により並列に接続するよう構成されているので、発振を抑制するという効果を奏する。一般に利得が高いほど発振の抑制は重要性が増す。上述のように高い利得を実現する高周波半導体装置１１０において、ゲートフィーダ９による発振抑制効果は、より有効に機能する。
なお実施の形態１では、半導体基板上に２つの単位トランジスタセルを備えた高周波半導体装置１００の例を示したが、出力電力向上のために更に多数の単位トランジスタセルを備えた構成としても良い。
このような変形例を図１９及び図２０に示す。図１９は実施の形態１の変形例である高周波半導体装置１０１を示す図であり、図２０は実施の形態１の変形例である高周波半導体装置１０２を示す図である。図１９及び図２０において、７ａから７ｃは第１の単位トランジスタセルであり、８ａから８ｃは第２の単位トランジスタセルである。
図１９に示すように、高周波半導体装置１０１の半導体基板１上には、６つの単位トランジスタセルが、７ａ、８ａ、７ｂ、８ｂ、７ｃ、８ｃの順に互いに隣接して直線状に設けられている。単位トランジスタセル７ａと８ａ、７ｂと８ｂ、及び８ａと８ｂのゲート電極は、ゲートフィーダ９により接続されている。ゲートフィーダ９に一定の抵抗値を持たせることで、ループ発振を含む発振を抑制する事ができる。単位トランジスタセル７ａ～７ｃ及び８ａ～８ｃのドレイン電極は出力用ボンディングパッド１０に接続されている、言い換えると出力用ボンディングパッド１０は共通化されている。
単位トランジスタセル７ａ～７ｃのゲート電極は、引き出し配線を介して半導体基板１の上面に設けられたボンディングパッド１１に接続され、ボンディングパッド１１は容量１３に接続されている。また、単位トランジスタセル８ａ～８ｃのゲート電極は、引き出し配線を介して半導体基板１の上面に設けられたボンディングパッド１２に接続され、ボンディングパッド１２はインダクタ１４に接続されている。
高周波半導体装置１０１はそれぞれ３つの容量１３及び３つのインダクタ１４を有するが、これらは１つの容量１５の一端に接続される。言い換えると容量１５は共通化されている。容量１５の他端は３つのインダクタ１６の一端に接続されている。
高周波半導体装置１０１では、第１の単位トランジスタセルである単位トランジスタセル７ａと、第２の単位トランジスタセルである単位トランジスタセル８ａとは、隣接して配置されている。同様に単位トランジスタセル７ｂと８ｂ、及び７ｃと８ｃは隣接して配置されている。高周波半導体装置１０１全体としてみた場合、第１の単位トランジスタセル７ａ～７ｃ及び第２の単位トランジスタセル８ａ～８ｃは交互に配置されている。他の説明は省略する。
一方、図２０に示された高周波半導体装置１０２では、６つの単位トランジスタセルは７ａ、８ａ、８ｂ、７ｂ、７ｃ、８ｃの順に互いに隣接して直線状に設けられている。図１９に示された高周波半導体装置１０１と同様に、高周波半導体装置１０２においても単位トランジスタセル７ａと８ａ、７ｂと８ｂ、及び７ｃと８ｃは隣接して配置されている。しかし、単位トランジスタセル８ａと８ｂ、及び７ｂと７ｃは隣接して配置されている。つまり、高周波半導体装置１０１と異なり、高周波半導体装置１０２全体としてみた場合に第１の単位トランジスタセル及び第２の単位トランジスタセルは交互に配置されていない。
このような高周波半導体装置１０１と１０２は全く同等の動作をする。言い換えると第１の単位トランジスタセルと第２の単位トランジスタセルをペアと考えた際に、ペアの向きは揃っていても揃っていなくても良い。他の説明は省略する。
このように構成された高周波半導体装置１０１、１０２にあっても、高周波半導体装置１１０と同様に高い電力負荷効率と高い利得を両立しうるという効果を奏する。
なお、高周波半導体装置１００では２つの単位トランジスタセルを備えた例を、高周波半導体装置１０１及び１０２では６つの単位トランジスタセルを備えた例を示したが、言うまでも無く高周波半導体装置に備えられる単位トランジスタセルの数は、２又は６に限定されるものではない。
実施の形態２．
実施の形態２について説明する。実施の形態１で説明した構成および動作と同様の部分については説明を省略する場合がある。なお、実施の形態２は実施の形態１の変形例と組み合わせて実施することができる。
図２１は実施の形態２に係る高周波半導体装置１０３の平面図である。
高周波半導体装置１０３は、高周波半導体装置１００と異なり、高周波半導体装置１０３の半導体基板１の上面には、第３のボンディングパッドであるボンディングパッド２０が設けられている。ボンディングパッド２０は、第２の容量である容量１５の一端に接続されている。その他は高周波半導体装置１００と同じである。
図２２は実施の形態２に係る高周波半導体装置１２０の等価回路図である。
高周波半導体装置１２０は、高周波半導体装置１１０と異なり、高周波半導体装置１０３を備える。高周波半導体装置１０３に設けられたボンディングパッド２０には、インダクタであるボンディングワイヤ３０の一端が接続されている。ボンディングワイヤ３０の他端は容量３１の一端に接続されている。容量３１は高周波半導体装置１２０の筐体内の高周波半導体装置１０３近傍に配置される。容量３１の他端は、はんだ、導電性接着剤等の接合材によって高周波半導体装置１２０の筐体に固定され導通される。高周波半導体装置１２０の筐体は接地電位を提供し、容量３１の他端は接地されている。その他は高周波半導体装置１１０と同じである。
ところで、高周波半導体装置の主たる用途の一つは、通信用の電力増幅器である。通信用途ではキャリア（搬送波）を変調して情報をキャリアに重畳する。例えば、携帯電話に用いられる変調方式での変調周波数は数ＭＨｚから数十ＭＨｚであり、キャリアと比較して低い周波数である。そして、変調周波数において、高周波半導体の入力からみた入力整合回路の負荷をショートにすることで、高周波半導体装置から生じる不要な歪み信号を抑制できることが知られている。
そこで高周波半導体装置１２０では、容量３１は変調周波数でショートとなるような、例えばマイクロＦオーダーの、大容量のコンデンサが用いられる。容量３１は高周波半導体装置１０３の近傍に配置されるので、ボンディングワイヤ３０は短く、そのインダクタンスは変調周波数においてショートと見なせる程度に小さい。また半導体基板１上に形成されたインダクタ１４はサイズが小さく、そのインダクタンスは変調周波数において影響せずショートと見なせる。よって、単位トランジスタセル７及び８の入力電極から入力２倍波整合回路１９を見込んだ入力負荷はショートとなる。よって、実施の形態２に係る高周波半導体装置１２０では、高周波半導体装置１０３から生じる不要な歪み信号を抑制できる。
一方、基本波においては、上述の通り容量１５とインダクタ１６の接続点に任意の負荷を接続しても、入力２倍波整合回路１９の基本波における反射係数に影響しない。また２倍波においてボンディングワイヤ３０の負荷がオープンとなるよう、ボンディングワイヤ３０のインダクタンスが十分大きく設定する事により、入力２倍波整合回路１９の２倍波における負荷は変わらずショートのままとなる。
以上のとおり、実施の形態２に係る高周波半導体装置１０３は、半導体基板１と、入力電極及び出力電極がそれぞれ並列接続された複数のマルチフィンガー形トランジスタから構成された単位トランジスタセルであって、半導体基板１の上面に互いに隣接して設けられた第１の単位トランジスタセル７及び第２の単位トランジスタセル８と、半導体基板１の上面に設けられ、一端が第１の単位トランジスタセル７の入力電極に接続された第１の容量１３と、半導体基板１の上面に設けられ、一端が第２の単位トランジスタセル８の入力電極に接続された第１のインダクタ１４と、半導体基板１の上面に設けられ、第１の容量１３の他端及び第１のインダクタ１４の他端が一端に接続された第２の容量１５と、半導体基板１の上面に設けられ、一端が第２の容量１５の他端に接続され、他端が接地端子に接続された第２のインダクタ１６とを備えており、第１の容量１３及び第１のインダクタ１４は基本波の周波数において共振し、第１の単位トランジスタセル７の入力電極から第１の容量１３側を見込んだインピーダンス及び第２の単位トランジスタセル８の入力電極から第１のインダクタ１４側を見込んだインピーダンスは、２倍波においてショートである。
また実施の形態２に係る高周波半導体装置１０３は、半導体基板１の上面に設けられ第１の容量１３の一端と第１の単位トランジスタセル７の入力電極との間に接続された第１のボンディングパッド１１と、半導体基板１の上面に設けられ第１のインダクタ１４の一端と第２の単位トランジスタセル８の入力電極との間に接続された第２のボンディングパッド１２と、半導体基板１の上面に設けられ第１の単位トランジスタセル７及び第２の単位トランジスタセル８の出力電極に接続された出力用ボンディングパッド１０と、半導体基板１の上面に設けられ第２の容量１５の一端に接続された第３のボンディングパッド２０とを備える。
また、実施の形態２に係る高周波半導体装置１２０は、信号が入力される入力端子２１を有し、第１のボンディングパッド１１及び第２のボンディングパッド１２に接続された入力整合回路２２と、信号を出力する出力端子２４を有し、出力用ボンディングパッド１０に接続された出力整合回路２３と、第３のボンディングパッド２０に一端が接続されたインダクタ３０と、一端がインダクタ３０の他端に接続され他端が接地された容量３１とを、さらに備える。
ここで、インダクタ３０は、入力端子２１に入力される信号のキャリア周波数の２倍の周波数でオープンとなり、入力端子２１に入力される信号の変調周波数においてショートとなるインダクタンスを有し、容量３１は、変調周波数においてショートとなるキャパシタンスを有する。
このような構成によれば、入力２倍波整合回路１９の反射係数の位相は基本波においてオープンとし、２倍波においてショートに設定できるので、高周波半導体装置１１０と同様に、高周波半導体装置１２０は高い電力負荷効率と高い利得を両立しうるという効果を奏する。
更に、容量３１を入力２倍波整合回路１９に接続したので、単位トランジスタセル７及び８の入力電極から入力２倍波整合回路１９を見込んだ入力負荷は、変調周波数においてショートとなる。よって、実施の形態２に係る高周波半導体装置１２０では、高周波半導体装置１０３から生じる不要な歪み信号を抑制できるという効果を奏する。
なお、ボンディングワイヤ３０の負荷がオープンとは、２倍波共振回路１９ｂに対し十分に大きければよく、目安としてインダクタ１６に対しボンディングワイヤ３０のインダクタンスが１０倍以上あれば良い。またボンディングワイヤ３０のみでインダクタンスが不足であれば、他のインダクタを直列に接続してインダクタンスの不足を補っても良い。
実施の形態３．
実施の形態３について説明する。実施の形態１又は２で説明した構成および動作と同様の部分については説明を省略する場合がある。実施の形態３は実施の形態１の変形例と組み合わせて実施することができる。
図２３は、実施の形態３に係る高周波半導体装置１０４の平面図である。
高周波半導体装置１０４は、半導体基板１の上面に３倍波整合回路２６が設けられた点で高周波半導体装置１０３と相違し、その他の構成は高周波半導体装置１０３と同じである。また、高周波半導体装置１０４は、半導体基板１の上面に第３のボンディングパッドであるボンディングパッド２０と、３倍波整合回路２６が設けられた点で高周波半導体装置１００と相違し、その他の構成は高周波半導体装置１００と同じである。
３倍波整合回路２６は第２の容量である容量１５の一端に接続される。言い換えると３倍波整合回路２６は容量１３の他端及びインダクタ１４の他端に接続される。
３倍波整合回路２６の回路定数は、３倍波の周波数において、第１の単位トランジスタセル７の入力電極から第１の容量１３側を見込んだインピーダンス及び第２の単位トランジスタセル８の入力電極から第１のインダクタ１４側を見込んだインピーダンスがショートであるよう設定される。
３倍波整合回路２６は、ＭＩＭ、容量、インダクタ、伝送線路、バイアホール等の回路要素により構成されてもよい。３倍波整合回路２６は、分布定数回路として構成されても、集中定数回路として構成されても、これらが混合した回路として構成されてもよい。例えば、容量とインダクタの直列共振回路、並列共振回路、ショートスタブ、オープンスタブ、伝送線路、あるいはこれらの組合せ等とすることが出来る。これらを半導体基板１上に工作精度の高い半導体プロセスで製造することで、周波数が高い３倍波に対してもインピーダンスを高精度に管理することが出来る。
図２４は、実施の形態３に係る高周波半導体装置１３０の等価回路図である。高周波半導体装置１１０と異なり、高周波半導体装置１３０は高周波半導体装置１０４を備える。その他の構成は高周波半導体装置１１０と同じである。
高周波半導体装置１００と同様に、高周波半導体装置１０４は入力２倍波整合回路１９を備える。よって高周波半導体装置１１０と同様に、高周波半導体装置１３０は高い電力負荷効率と高い利得を両立しうるという効果を奏する。
更に高周波半導体装置１０４は３倍波整合回路２６を備えており、第１の単位トランジスタセル７の入力電極から第１の容量１３側を見込んだインピーダンス及び第２の単位トランジスタセル８の入力電極から第１のインダクタ側を見込んだインピーダンスを、２倍波及び３倍波の両方の周波数においてショートとすることが出来る。よって高周波半導体装置１３０は、高周波半導体装置１１０と比較して更に高い電力負荷効率が得られるという効果を奏する。
ところで、高周波半導体装置の入力整合回路あるいは出力整合回路の設計において、基本波、２倍波及び３倍波における負荷インピーダンスを制御しようとする場合、一般的に１つの周波数に対する負荷の最適化は他の周波数での負荷へ影響を及ぼす。このため同時に３つの周波数に対する最適化を実施しようとすると、回路要素が増えて高周波半導体が大型化する、あるいは限られた回路要素では十分な最適化が出来ない、最適化できる周波数範囲が狭くなる、等の問題が発生する可能性がある。
ここで図２４を参照すると、２倍波共振回路１９ｂと３倍波整合回路２６とは並列接続である。また単位トランジスタセル７、８の入力電極から見込んで、入力整合回路２２と入力２倍波整合回路１９とは並列接続である。
しかし高周波半導体装置１０４にあっては、容量１５とインダクタ１６は基本波において共振するので、容量１５とインダクタ１６の接続点に任意の負荷を接続しても、第１の単位トランジスタセル７の入力電極及び第２の単位トランジスタセル８の入力電極から見込んだインピーダンスは、基本波において影響されない。このため、２倍波共振回路１９ｂと３倍波整合回路２６は基本波のインピーダンスを考慮する事なく回路を最適化する事が出来る。また入力整合回路２２は、２倍波共振回路１９ｂと３倍波整合回路２６とに影響されずに回路を最適化する事ができる。すなわち実施の形態３では回路設計が容易となる効果を奏する。
以上のとおり、実施の形態３に係る高周波半導体装置１０４は、半導体基板１と、入力電極及び出力電極がそれぞれ並列接続された複数のマルチフィンガー形トランジスタから構成された単位トランジスタセルであって、半導体基板１の上面に互いに隣接して設けられた第１の単位トランジスタセル７及び第２の単位トランジスタセル８と、半導体基板１の上面に設けられ、一端が第１の単位トランジスタセル７の入力電極に接続された第１の容量１３と、半導体基板１の上面に設けられ、一端が第２の単位トランジスタセル８の入力電極に接続された第１のインダクタ１４と、半導体基板１の上面に設けられ、第１の容量１３の他端及び第１のインダクタ１４の他端が一端に接続された第２の容量１５と、半導体基板１の上面に設けられ、一端が第２の容量１５の他端に接続され、他端が接地端子に接続された第２のインダクタ１６とを備えており、第１の容量１３及び第１のインダクタ１４は基本波の周波数において共振し、第１の単位トランジスタセル７の入力電極から第１の容量１３側を見込んだインピーダンス及び第２の単位トランジスタセル８の入力電極から第１のインダクタ１４側を見込んだインピーダンスは、２倍波においてショートである。
また実施の形態３に係る高周波半導体装置１０４は、半導体基板１の上面に設けられ第１の容量１３の一端と第１の単位トランジスタセル７の入力電極との間に接続された第１のボンディングパッド１１と、半導体基板１の上面に設けられ第１のインダクタ１４の一端と第２の単位トランジスタセル８の入力電極との間に接続された第２のボンディングパッド１２と、半導体基板１の上面に設けられ第１の単位トランジスタセル７及び第２の単位トランジスタセル８の出力電極に接続された出力用ボンディングパッド１０と、半導体基板１の上面に設けられ第２の容量１５の一端に接続された第３のボンディングパッド２０と、を備える。
また、実施の形態３に係る高周波半導体装置１０４は、半導体基板１の上面に設けられ第１の容量１３の他端及び第１のインダクタ１４の他端に接続され、第１の単位トランジスタセル７の入力電極から第１の容量１３側を見込んだインピーダンス及び第２の単位トランジスタセル８の入力電極から第１のインダクタ１４側を見込んだインピーダンスが３倍波の周波数においてショートであるように回路定数が設定された３倍波整合回路２６を備える。
また、実施の形態３に係る高周波半導体装置１３０は、信号が入力される入力端子２１を有し、第１のボンディングパッド１１及び第２のボンディングパッド１２に接続された入力整合回路２２と、信号を出力する出力端子２４を有し、出力用ボンディングパッド１０に接続された出力整合回路２３とを、さらに備える。
以上のように、高周波半導体装置１０４は、入力２倍波整合回路１９と３倍波整合回路２６を備えた構成としたので、第１の単位トランジスタセル７の入力電極から第１の容量１３側を見込んだインピーダンス及び第２の単位トランジスタセル８の入力電極から第１のインダクタ側を見込んだインピーダンスを、２倍波及び３倍波の両方の周波数においてショートとすることが出来る。よって高周波半導体装置１３０は、高周波半導体装置１００と同様に高い電力負荷効率と高い利得を両立しうるという効果を奏する。加えて高周波半導体装置１３０は、高周波半導体装置１００より更に高い電力負荷効率が得られるという効果を奏する。
なお、高周波半導体装置１３０は、３倍波整合回路を半導体基板１上に設けずに高周波半導体の外部に設け、第３のボンディングパッドに接続する構成としても良い。
図２５は実施の形態３の変形例である高周波半導体装置１４０を示す図である。例えば、実施の形態２に係る高周波半導体装置１２０は、ボンディングパッド２０に変調周波数でショートとなるような容量３１が接続されていた。一方、図２５に示すように、高周波半導体装置１４０では、ボンディングパッド２０にインダクタであるボンディングワイヤ３０の一端が接続されている。ボンディングワイヤ３０の他端は３倍波整合回路２７に接続されている。
ボンディングワイヤ３０のインダクタンスを考慮した上で、３倍波の周波数において、第１の単位トランジスタセル７の入力電極から第１の容量１３側を見込んだインピーダンス及び第２の単位トランジスタセル８の入力電極から第１のインダクタ１４側を見込んだインピーダンスがショートであるよう、３倍波整合回路２７を適切に設計する事により、高周波半導体装置１４０は高周波半導体装置１３０と同様の効果を奏する事ができる。
なお、本開示におけるボンディングワイヤによる接続は、バンプによる接続に置き換えうる可能性がある。また本開示はその開示の範囲内において各実施の形態を自由に組み合わせること、各実施の形態を適宜、変更、省略することが可能である
１ 半導体基板、２ ゲート電極、３ ソース電極、４ ドレイン電極、５ バイアホール、６，９ ゲートフィーダ、７、７ａ～７ｃ、８、８ａ～８ｃ 単位トランジスタセル、１０ 出力用ボンディングパッド、１１、１２、２０ ボンディングパッド、１３、１５、３１ 容量、１４、１６ インダクタ、１７、１８、３０ ボンディングワイヤ、１９ 入力２倍波整合回路、１９ａ 基本波共振回路、１９ｂ ２倍波共振回路、２１ 入力端子、２２ 入力整合回路、２３ 出力整合回路、２４ 出力端子、２６、２７ ３倍波整合回路、９０ トランジスタ、１００，１０１、１０２、１０３，１０４、１１０、１２０、１３０、１４０ 高周波半導体装置。

Claims (11)

  1. 半導体基板と、
    入力電極及び出力電極がそれぞれ並列接続された複数のマルチフィンガー形トランジスタから構成された単位トランジスタセルであって、前記半導体基板の上面に互いに隣接して設けられた第１の前記単位トランジスタセル及び第２の前記単位トランジスタセルと、
    前記半導体基板の上面に設けられ、一端が前記第１の単位トランジスタセルの入力電極に接続された第１の容量と、
    前記半導体基板の上面に設けられ、一端が前記第２の単位トランジスタセルの入力電極に接続された第１のインダクタと、
    前記半導体基板の上面に設けられ、前記第１の容量の他端及び前記第１のインダクタの他端が一端に接続された第２の容量と、
    前記半導体基板の上面に設けられ、一端が前記第２の容量の他端に接続され、他端が接地端子に接続された第２のインダクタと、
    を備えた高周波半導体装置であって、
    前記第１の容量及び前記第１のインダクタは基本波の周波数において共振し、
    前記第１の単位トランジスタセルの入力電極から前記第１の容量側を見込んだインピーダンス及び前記第２の単位トランジスタセルの入力電極から前記第１のインダクタ側を見込んだインピーダンスは、２倍波の周波数においてショートである
    高周波半導体装置。
  2. 前記第１の単位トランジスタセルの入力電極と前記第２の単位トランジスタセルの入力電極とを接続する抵抗体を備えたことを特徴とする請求項１に記載の高周波半導体装置。
  3. 前記半導体基板の上面に設けられ、前記第１の容量の一端と前記第１の単位トランジスタセルの入力電極との間に接続された第１のボンディングパッドと、
    前記半導体基板の上面に設けられ、前記第１のインダクタの一端と前記第２の単位トランジスタセルの入力電極との間に接続された第２のボンディングパッドと、
    前記半導体基板の上面に設けられ、前記第１及び第２の単位トランジスタセルの出力電極に接続された出力用ボンディングパッドと、
    を備えたことを特徴とする請求項１または２に記載の高周波半導体装置。
  4. 前記半導体基板の上面に設けられ、前記第２の容量の一端に接続された第３のボンディングパッドを備えたこと
    を特徴とする請求項３に記載の高周波半導体装置。
  5. 前記半導体基板の上面に設けられ、前記第１の容量の他端及び前記第１のインダクタの他端に接続され、前記第１の単位トランジスタセルの入力電極から前記第１の容量側を見込んだインピーダンス及び前記第２の単位トランジスタセルの入力電極から前記第１のインダクタ側を見込んだインピーダンスが３倍波の周波数においてショートであるように回路定数が設定された３倍波整合回路を備えたこと
    を特徴とする請求項１または２に記載の高周波半導体装置。
  6. 前記半導体基板の上面に設けられ、前記第１の容量の一端と前記第１の単位トランジスタセルの入力電極との間に接続された第１のボンディングパッドと、
    前記半導体基板の上面に設けられ、前記第１のインダクタの一端と前記第２の単位トランジスタセルの入力電極との間に接続された第２のボンディングパッドと、
    前記半導体基板の上面に設けられ、前記第１及び第２の単位トランジスタセルの出力電極に接続された出力用ボンディングパッドと、
    を備えたことを特徴とする請求項５に記載の高周波半導体装置。
  7. 前記半導体基板の上面に設けられ、信号が入力される入力端子を有し、前記第１及び第２の単位トランジスタセルの入力電極に接続された入力整合回路と、
    前記半導体基板の上面に設けられ、信号を出力する出力端子を有し、前記第１及び第２の単位トランジスタセルの出力電極に接続された出力整合回路と、
    を備えたことを特徴とする請求項１または２に記載の高周波半導体装置。
  8. 信号が入力される入力端子を有し、前記第１のボンディングパッド及び前記第２のボンディングパッドに接続された入力整合回路と、
    信号を出力する出力端子を有し、前記出力用ボンディングパッドに接続された出力整合回路と、
    を備えたことを特徴とする請求項３に記載の高周波半導体装置。
  9. 前記半導体基板の上面に設けられ、前記第２の容量の一端に接続された第３のボンディングパッドと
    前記第３のボンディングパッドに一端が接続されたインダクタと、
    一端が前記インダクタの他端に接続され、他端が接地された容量と、
    を備え、
    前記インダクタは、前記入力端子に入力される信号のキャリア周波数の２倍の周波数でオープンとなり、前記入力端子に入力される信号の変調周波数においてショートとなるインダクタンスを有し、
    前記容量は、前記変調周波数においてショートとなるキャパシタンスを有すること
    を特徴とする請求項８に記載の高周波半導体装置。
  10. 前記半導体基板の上面に設けられ、前記第１の容量の他端及び前記第１のインダクタの他端に接続され、前記第１の単位トランジスタセルの入力電極から前記第１の容量側を見込んだインピーダンス及び前記第２の単位トランジスタセルの入力電極から前記第１のインダクタ側を見込んだインピーダンスが３倍波の周波数においてショートであるように回路定数が設定された３倍波整合回路を備えたこと
    を特徴とする請求項８に記載の高周波半導体装置。
  11. 前記半導体基板の上面に設けられ、前記第２の容量の一端に接続された第３のボンディングパッドと、
    インダクタにより前記第３のボンディングパッドと接続され、前記第１の単位トランジスタセルの入力電極から前記第１の容量側を見込んだインピーダンス及び前記第２の単位トランジスタセルの入力電極から前記第１のインダクタ側を見込んだインピーダンスが３倍波の周波数においてショートであるように回路定数が設定された３倍波整合回路と、
    を備えたことを特徴とする請求項８に記載の高周波半導体装置。
JP2021569629A 2020-01-07 2020-01-07 高周波半導体装置 Active JP7239023B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/000163 WO2021140563A1 (ja) 2020-01-07 2020-01-07 高周波半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021140563A1 JPWO2021140563A1 (ja) 2021-07-15
JP7239023B2 true JP7239023B2 (ja) 2023-03-14

Family

ID=76788755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021569629A Active JP7239023B2 (ja) 2020-01-07 2020-01-07 高周波半導体装置

Country Status (5)

Country Link
US (1) US11855601B2 (ja)
JP (1) JP7239023B2 (ja)
CN (1) CN114902398A (ja)
DE (1) DE112020006465T5 (ja)
WO (1) WO2021140563A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294740A (ja) 2004-04-05 2005-10-20 Canon Inc マルチフィンガーｎｍｏｓトランジスタ構造
JP2012109825A (ja) 2010-11-18 2012-06-07 Toshiba Corp 高周波回路
WO2017203571A1 (ja) 2016-05-23 2017-11-30 三菱電機株式会社 電力増幅器
WO2017208328A1 (ja) 2016-05-31 2017-12-07 三菱電機株式会社 高周波増幅器
JP7183744B2 (ja) 2018-11-30 2022-12-06 コベルコ建機株式会社 建設機械の遠隔操作装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2515963B2 (ja) * 1993-12-24 1996-07-10 株式会社日立製作所 高効率電力増幅器
JP3214245B2 (ja) * 1994-07-15 2001-10-02 三菱電機株式会社 マイクロ波半導体増幅器
JP4256575B2 (ja) * 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
US6750721B2 (en) * 2002-04-30 2004-06-15 Freescale Semiconductor, Inc. HBT linearizer and power booster
JP2006025405A (ja) 2004-06-10 2006-01-26 Sharp Corp 接続回路装置
JP2007060616A (ja) 2005-07-29 2007-03-08 Mitsubishi Electric Corp 高周波電力増幅器
JP4743077B2 (ja) * 2006-10-23 2011-08-10 三菱電機株式会社 高周波電力増幅器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294740A (ja) 2004-04-05 2005-10-20 Canon Inc マルチフィンガーｎｍｏｓトランジスタ構造
JP2012109825A (ja) 2010-11-18 2012-06-07 Toshiba Corp 高周波回路
WO2017203571A1 (ja) 2016-05-23 2017-11-30 三菱電機株式会社 電力増幅器
WO2017208328A1 (ja) 2016-05-31 2017-12-07 三菱電機株式会社 高周波増幅器
JP7183744B2 (ja) 2018-11-30 2022-12-06 コベルコ建機株式会社 建設機械の遠隔操作装置

Also Published As

Publication number Publication date
DE112020006465T5 (de) 2022-10-27
US20220263497A1 (en) 2022-08-18
CN114902398A (zh) 2022-08-12
US11855601B2 (en) 2023-12-26
JPWO2021140563A1 (ja) 2021-07-15
WO2021140563A1 (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
US7511575B2 (en) High-frequency power amplifier
US7310019B2 (en) High frequency power amplifier
CN108233881B (zh) 放大器电路和经封装的放大器电路
US20040145034A1 (en) Semiconductor device
US10453810B2 (en) Integrated passive device for RF power amplifier package
US10637413B2 (en) Semiconductor device
JP6191016B2 (ja) 半導体装置
KR102632903B1 (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
JP3175823B2 (ja) 高周波増幅装置
US10587226B2 (en) Amplifier device with harmonic termination circuit
US9503030B2 (en) Radio frequency power amplifier
US8633527B2 (en) Semiconductor device having first and second resistance for suppressing loop oscillation
JP7239023B2 (ja) 高周波半導体装置
JP2014207333A (ja) 電界効果トランジスタおよび高周波増幅回路
US11929317B2 (en) Capacitor networks for harmonic control in power devices
US7199667B2 (en) Integrated power amplifier arrangement
JP2014207576A (ja) 電界効果トランジスタおよび高周波増幅回路
JP3238560U (ja) 集積パッケージ電子デバイス構造
JP2021125713A (ja) 高周波半導体装置
KR20220100489A (ko) 피드백 구조를 포함하는 w-대역 증폭기
KR20240093942A (ko) 전력 증폭기
JP2023044022A (ja) 半導体装置
CN118057724A (zh) 含提供伪逆f类操作的封装内匹配电路的功率放大器装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230213

R150 Certificate of patent or registration of utility model

Ref document number: 7239023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150