JP3238560U - 集積パッケージ電子デバイス構造 - Google Patents

集積パッケージ電子デバイス構造 Download PDF

Info

Publication number
JP3238560U
JP3238560U JP2022600022U JP2022600022U JP3238560U JP 3238560 U JP3238560 U JP 3238560U JP 2022600022 U JP2022600022 U JP 2022600022U JP 2022600022 U JP2022600022 U JP 2022600022U JP 3238560 U JP3238560 U JP 3238560U
Authority
JP
Japan
Prior art keywords
package
integrated
circuit module
electronic device
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022600022U
Other languages
English (en)
Inventor
▲シン▼ 劉
述▲ゆ▼ 閻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Application granted granted Critical
Publication of JP3238560U publication Critical patent/JP3238560U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)

Abstract

集積パッケージ電子デバイス構造は、パッケージフレーム（１）及びパッケージ基板（２）を含むパッケージ部品と、パッケージフレーム（１）内のパッケージ基板（２）の一方側にパッケージされる少なくとも２つの回路モジュールとを含み、パッケージフレーム（１）は、少なくとも２つの回路モジュールの接続点を含む。パッケージ基板（２）に接続点を設けることで集積電子デバイスの使用時に占める面積が大きいという問題が回避され、集積電子デバイスの利用率が向上し、電子デバイスの集積化及び工業化に有利である。

Description

本考案は、集積電子デバイス分野に属し、特に新しい集積パッケージ電子デバイス構造に関する。
電力増幅器は無線通信システムの重要な部分であり、入力信号を増幅して出力するために使用される。電力増幅器は、増幅機能を実行する過程において直流エネルギを無線周波数エネルギに変換する。
現在、電力増幅器モジュールは、他のモジュールと集積することが困難である。ほとんどの電力増幅器モジュールは、単独のモジュールとしてシステム全体に取り付けられている。そうすると、電力増幅器モジュールは、無線通信システム全体の大きなスペースを占めるため、無線通信システム全体の小型化に不利である。また、従来の表面実装電力供給回路の接地は、プリント基板上で実現しなければならない。具体的には、直流電源に接続するために比較的長いバイアス線を導入し、ＰＣＢ基板上のフィルタ回路は、接地のためにチップコンデンサなどを介さなければならない。このような方式では、大きなＰＣＢ面積を占有し、資源とスペースの浪費を引き起こし、集積回路の使用時の集積度を低下させるだけでなく、電力増幅器の応用分野を大きく制限した。
上記の事情に鑑み、本考案の実施例によれば、パッケージ電子デバイス構造で接地機能の設置が実現され、接地機能を実現するためにプリント基板に長いバイアス線を設け、大きなコンデンサを実装することで集積電子デバイスの使用時に占める面積が大きいという問題が回避されるとともに、電力増幅器モジュールのサイズの減少、電力増幅器応用回路の集積度の向上に有利である集積パッケージ電子デバイス構造が提供される。本考案の集積パッケージデバイス構造は、高周波接地回路に幅広く適用でき、従来の表面実装回路を改善し、現在の高周波電力増幅器の応用集積度を大幅に向上させ、ポータブルインテリジェント電子製品の小型化と軽量化のために確固たる基盤を築いた。
本考案によれば、パッケージフレーム及びパッケージ基板を含むパッケージ部品と、前記パッケージフレーム内の前記パッケージ基板の一方側にパッケージされる少なくとも２つの回路モジュールと、を含み、前記パッケージフレームは前記少なくとも２つの回路モジュールの接続点を含む集積パッケージ電子デバイス構造が提供される。
さらに、前記集積パッケージ電子デバイス構造は、前記パッケージフレーム内の前記パッケージ基板の一方側にパッケージされる集積受動素子領域をさらに含み、前記少なくとも２つの回路モジュールは前記集積受動素子領域に位置し、前記集積受動素子領域と前記パッケージフレームとの間には少なくとも２つの接続回路が形成される。
さらに、前記少なくとも２つの回路モジュールは、整合回路モジュール及び接地回路モジュールを含み、前記整合回路モジュール及び接地回路モジュールは、それぞれ前記パッケージフレームに電気的に接続され、前記接地回路の一端は、共振インダクタＬｓによりパッケージフレームに電気的に接続され、前記整合回路モジュールの一端は、高周波チョークコイルＲＦＣによりパッケージフレームに電気的に接続される。
さらに、前記接地回路モジュールは、集積コンデンサＣｓを含み、前記集積コンデンサＣｓは、前記共振インダクタＬｓに電気的に接続されて直列共振回路を構成する。
さらに、前記接地回路モジュールの他端は、前記パッケージ基板と等電位である。
さらに、前記接地回路モジュールは、調整可能なインダクタＬ２をさらに含み、前記調整可能なインダクタＬ２及び前記集積コンデンサＣｓは直列接続され、前記集積コンデンサＣｓ、調整可能なインダクタＬｓ２及び前記共振インダクタＬｓは直列共振回路を構成する。
さらに、前記高周波チョークコイルＲＦＣのインダクタンス値は、共振インダクタＬｓのインダクタンス値よりも大きい。
さらに、前記集積パッケージ電子デバイス構造は、前記パッケージフレーム内にパッケージされる能動素子領域をさらに含む。
前記能動素子領域は、前記集積受動素子領域に電気的に接続される。
さらに、前記整合回路モジュールの他端は、負荷回路に接続される。
さらに、前記パッケージフレームは、少なくとも１つのパッドを含み、前記整合回路モジュール及び前記接地回路モジュールは、それぞれ前記パッドに電気的に接続され、前記整合回路モジュールに電気的に接続されるパッド及び前記接地回路モジュールに電気的に接続されるパッドは、同じ定電圧に接続される。
さらに、前記整合回路モジュールに電気的に接続される高周波チョークコイルＲＦＣの他端は、前記接地回路モジュールに電気的に接続される共振インダクタＬｓの他端に電気的に接続される。
本考案の実施例で提供される集積パッケージ電子デバイス構造では、パッケージフレーム内にパッケージされる少なくとも２つの回路の接続点がパッケージフレームに設けられることにより、パッケージ基板に接続点を設けることにより集積電子デバイスの使用時に占める面積が大きいという問題が回避され、集積電子デバイスの利用率が向上し、電子デバイスの集積化及び工業化に有利である。
本考案の実施例で提供される集積パッケージ電子デバイスにおいて、パッケージ部品の内に整合回路モジュール及び接地回路モジュールを含む集積受動素子領域をパッケージすることにより、整合回路モジュール及び接地回路モジュールは、同時にパッケージフレームに電気的に接続される。高周波チョークコイルＲＦＣ及び共振インダクタＬｓが同じ外部電圧に接続されることにより、接地回路モジュールの他端は前記パッケージ基板と等電位であり、集積パッケージ電子デバイスには直接接地機能の設置が実現されるため、接地機能を実現するためにプリント基板上に長いバイアス線を設け、大きなコンデンサを実装することで集積電子デバイスの使用時に占める面積が大きいという問題が回避される。また、接地回路モジュールの内部に集積コンデンサＣｓ及び調整可能なインダクタＬｓ２を設け、接地回路の集積コンデンサＣｓの両端にそれぞれ２つのインダクタに接続することにより、このパッケージデバイス構造の回路調整の柔軟性が実現され、この接地回路は異なる周波数の必要に応じて調整することができるため、集積デバイスの利用率が向上し、開発にかかる時間及びコストが削減される。
本考案の実施例又は背景技術における技術的手段をより明確に説明するために、以下、実施例又は背景技術に必要な図面を説明する。以下の図面は本考案のいくつかの実施例の模式図であり、当業者がこれらの図面に基づいて創造的努力なしに他の技術的手段を得ることができる。
本考案の実施例で提供される集積パッケージ電子デバイス構造の模式図である。 本考案の実施例で提供される別の集積パッケージ電子デバイス構造の模式図である。 本考案の実施例で提供される別の集積パッケージ電子デバイス構造の模式図である。 本考案の実施例で提供される別の集積パッケージ電子デバイス構造の模式図である。
以下、図面及び実施例により本考案をさらに説明する。理解できるように、本明細書に記載の実施例は本考案を解釈するものであって、本考案を限定するものではない。また、説明の便宜上、図面には全ての構造ではなく本考案に関連する部分のみが示されている。本明細書において、同じ又は類似の符号は、同じ又は類似の構造、部品又はフローを示す。矛盾しない限り、本考案の実施例及び実施例における特徴は互いに組み合わせ可能である。
本考案の実施例では、集積パッケージ電子デバイス構造が提供される。前記集積パッケージ電子デバイス構造は、パッケージフレーム及びパッケージ基板を含むパッケージ部品と、前記パッケージフレーム内の前記パッケージ基板の一方側にパッケージされる少なくとも２つの回路モジュールとを含む。前記パッケージフレームは、前記少なくとも２つの回路モジュールの接続点を含む。
本考案の実施例で提供される集積パッケージ電子デバイス構造は、前記パッケージフレーム内の前記パッケージ基板の一方側にパッケージされる集積受動素子領域をさらに含む。前記少なくとも２つの回路モジュールは、前記集積受動素子領域に位置する。前記集積受動素子領域と前記パッケージフレームとの間には、少なくとも２つの接続回路が形成される。
本考案の実施例で提供される集積パッケージ電子デバイス構造において、パッケージフレーム内にパッケージされる少なくとも２つの回路の接続点をパッケージフレームに設けることにより、パッケージ基板に接続点を設けることで集積電子デバイスの使用時に占める面積が大きいという問題が回避され、集積電子デバイスの利用率が向上し、電子デバイスの集積化及び工業化に有利である。
さらに、本考案の実施例で提供される集積パッケージ電子デバイス構造において、パッケージ部品内に整合回路モジュール及び接地回路モジュールを含む集積受動素子領域をパッケージするとともに、集積受動素子領域と、パッケージフレームとの間に少なくとも２つの接続回路が形成され、例えば、整合回路モジュール及び接地回路モジュールのそれぞれをパッケージフレームに電気的に接続することにより、集積パッケージ電子デバイスには直接接地機能の設置が実現されるため、接地機能を実現するためにプリント基板上に長いバイアス線を設け、大きなコンデンサを実装することで集積電子デバイスの使用時に占める面積が大きいという問題が回避される。また、接地回路モジュールの内部に集積コンデンサＣｓ及び調整可能なインダクタＬｓ２を設けることにより、このパッケージデバイス構造の回路調整の柔軟性が実現され、この接地回路は異なる周波数の必要に応じて調整することができるため、集積デバイスの利用率が向上し、開発にかかる時間及びコストが削減される。
以上は、本考案の主な思想である。以下、本考案の実施例に関する図面を参照しながら、本考案の実施例における技術的手段を明確で完全に説明する。本考案の実施例に基づいて、当業者が創造的努力なしに得る他の実施例はすべて本考案の保護範囲に含まれる。
図１は、本考案の実施例で提供される集積パッケージ電子デバイス構造の模式図である。図１に示すように、集積パッケージ電子デバイス構造は、パッケージ部品を含む。パッケージ部品は、パッケージフレーム１と、パッケージ基板２とを含む。前記パッケージフレーム内の前記パッケージ基板の一方側にパッケージされる少なくとも２つの回路モジュールの接続点は、パッケージフレームに位置する。即ち、パッケージフレーム２は、パッケージフレーム１の内部における回路に接続される接続点を少なくとも１つ含む。具体的には、パッケージフレーム１の範囲内におけるパッケージ基板２の一方側には、集積受動素子領域３がパッケージされ、かつ集積受動素子領域３とパッケージフレーム１との間には少なくとも２つの接続回路が形成される。即ち、パッケージフレーム１の接続点は、少なくとも２つの回路に接続される。集積受動素子領域３は、少なくとも２つの回路モジュール、例えば、整合回路モジュール５及び接地回路モジュール４を含む。本実施例における整合回路モジュール５及び接地回路モジュール４は、それぞれパッケージフレーム１のパッド６に電気的に接続される。即ち、整合回路モジュール５と接地回路モジュール４との接続点は、パッケージフレーム１の１つのパッド６に形成される。
具体的には、接地回路モジュール４の一端は、共振インダクタＬｓによりパッケージフレーム１に電気的に接続され、整合回路モジュール５の一端は、高周波チョークコイルＲＦＣによりパッケージフレーム１に電気的に接続される。本実施例において、パッケージフレーム１は、少なくとも１つのパッド６を含み、デバイスの内部にパッケージされる集積受動素子領域３は、パッド６に電気的に接続され、かつ集積受動素子領域３とパッケージフレーム１との間には少なくとも２つの接続回路が形成される。整合回路モジュール５及び接地回路モジュール４は、それぞれ１つの回路によりパッド６に電気的に接続される。具体的には、整合回路モジュール５の一端は、高周波チョークコイルＲＦＣによりパッド６に電気的に接続され、接地回路モジュール４の一端は、共振インダクタＬｓによりパッド６に電気的に接続される。本実施例において、整合回路モジュール５に接続されるパッド及び接地回路モジュール４に接続されるパッドは、同じ定電圧源に接続されることによって、同じ外部直流電圧Ｕが得られ、集積受動素子領域３に対する安定した電力供給が保証される。
選択的に、整合回路モジュール５及び接地回路モジュール４は、同一のパッド６に同時に電気的に接続されてもよく、異なるパッド６に電気的に接続されてもよい。図２に示すように、整合回路モジュール５及び接地回路モジュール４が異なるパッド６に電気的に接続される場合、この２つのパッドは、電気的に接続されなければならないが、電気的接続の位置及び形式は制限されず、整合回路モジュール５に接続される高周波チョークコイルＲＦＣの他端と、接地回路モジュール４に接続される共振インダクタＬｓの他端とが電気的に接続されることが保証されればよい。この場合には、整合回路モジュール５と接地回路モジュール４との接続点もパッケージフレーム１に形成される。なお、図１、２には、整合回路モジュール５及び接地回路モジュール４と、パッケージフレーム１のある側のパッド６との接続方式のみが例示的に示されているが、本考案の実施例では、整合回路モジュール５及び接地回路モジュール４に電気的に接続されるパッケージフレーム１におけるパッド６の具体的な位置を制限するものではない。
選択的に、パッド６と、整合回路モジュール５及び接地回路モジュール４との間に金属ボンディングワイヤ又はマイクロストリップラインを設けることにより電気的接続を実現し、高周波チョークコイルＲＦＣ及び共振インダクタＬｓの機能をそれぞれ実現することができる。ボンディングワイヤ又はマイクロストリップラインの本数、長さ、高さは実際の回路の周波数などに応じて調整することができる。好ましくは、高周波チョークコイルＲＦＣのインダクタンス値が共振インダクタＬｓのインダクタンス値よりも大きいことを保証する。本実施例において、高周波チョークコイルＲＦＣのインダクタンス値が共振インダクタＬｓのインダクタンス値よりも大きいことにより、この接地回路が交流信号を遮断し、直流バイアス信号を通すことで整合回路モジュールの信号が接地回路モジュールを通ることが防止される。
整合回路モジュール５の一端は、高周波チョークコイルＲＦＣによりパッケージフレーム１に電気的に接続され、他端は、負荷回路に接続されることにより、負荷インピーダンスに対する整合調整が実現される。
本実施例のデバイス構造は、集積パッケージ電子デバイスのレベル上で直接接地機能の設置を実現することにより、接地機能を実現するためにプリント基板上に長いバイアス線を設け、大きなコンデンサを実装することで集積電子デバイスの使用時に占める面積が大きいという問題が回避される。
高周波回路の応用では、この構造は電力増幅器の高周波集積パッケージ電子デバイスに適用できる。具体的には、図２に示すように、パッケージフレーム１の範囲内におけるパッケージ基板２の一方側、即ち集積受動素子領域３がパッケージされる側には、能動素子領域７がさらにパッケージされる。前記能動素子領域７は、前記集積受動素子領域３に電気的に接続される。例示的には、前記能動素子領域７は、電力増幅器チップＤｉｅを含み、入力信号を増幅して出力し、直流エネルギを高周波エネルギに変換するために用いられる。電力増幅器チップＤｉｅは、窒化ガリウムＧａＮ、ヒ化ガリウムＧａＡｓ高電子移動度トランジスタ、ＬＤＭＯＳ、ＧｅＳｉなどの半導体チップを含んでもよい。能動素子領域７は、集積受動素子領域３に電気的に接続される。具体的には、能動素子領域７は、整合回路モジュール５に電気的に接続され、集積受動素子領域３の整合回路モジュール５により能動素子領域３に安定した動作電圧を出力する。また、整合回路モジュール５は、負荷回路の負荷インピーダンスを能動素子領域３の出力インピーダンスに整合することもできる。例えば、電力増幅器チップＤｉｅは、実際の動作時に集積受動素子領域３によりゲートバイアス電圧を得る。整合回路モジュール５は、電力増幅器チップＤｉｅにドレインバイアス回路を提供する。整合回路モジュール５により電力増幅器チップＤｉｅのために負荷インピーダンスを出力インピーダンスに整合することもでき、これによって、電力増幅器Ｄｉｅは良好なアンプパワー、効率及び直線性特性を有することが保証される。このパッケージデバイス構造により、現在の電力増幅器モジュールのサイズが大幅に小さくなり、電力増幅器応用回路の集積度が向上する。
一実施形態において、図３に示すように、接地回路４の一端は、共振インダクタＬｓに電気的に接続され、他端は、定電圧端に電気的に接続される。例示的には、接地回路モジュール４は、集積コンデンサＣｓを含む。接地回路モジュール４の一端は、共振インダクタＬｓに接続され、他端は、前記パッケージ基板２と等電位である。本実施例において、集積コンデンサＣｓの一端は、共振インダクタＬｓに電気的に接続され、他端は、パッケージ基板２と等電位であり、例えば、パッケージ基板２は、接地電位である。本実施例において、集積コンデンサＣｓの一端は、共振インダクタＬｓの一端に電気的に接続されて直列共振回路を構成し、共振インダクタＬｓの他端は、パッド６に電気的に接続されるとともに、定電圧源Ｖに接続されることにより、デバイス構造のレベルで信号接地機能の設置が実現される。また、直列共振回路は、回路動作周波数ｆ０で共振する。
直列共振回路において、共振インダクタＬｓのインダクタンス値をＬｓ、集積コンデンサＣｓの静電容量値をＣｓ、直列共振回路を通過する共振周波数をｆ０とする場合、この直列共振回路の動作条件下で、共振周波数ｆ０は、
＜数１＞
Figure 0003238560000002
を満たす。
即ち、本実施例では、信号接地機能の設置が実現される直列共振回路の共振周波数は、
＜数２＞
Figure 0003238560000003
である。
選択的に、図３に示すように、共振インダクタＬｓに電気的に接続されるパッド６は、定電圧源Ｖに接続されるだけではなく、高周波チョークコイルＲＦＣに接続されるパッド６にも電気的に接続される必要がある。これによって、整合回路モジュール５及び接地回路モジュール４は、集積受動素子領域３の外部において同時に同じ安定電圧を有する。また、この集積パッケージ電子デバイス構造の内部に能動素子チップがパッケージされる場合、この能動素子チップは、パッケージ構造の内部において集積受動素子領域３に電気的に接続され、これによって、集積パッケージ電子デバイスの内部において集積受動素子領域３により能動素子チップに動作バイアス電圧を提供することが実現される。
現在、集積受動素子のコストが高いため、集積パッケージ電子デバイスのコストが高くなる。そのため、パッケージデバイスのレベルで異なる周波数要求に応じて、異なる能動素子の動作周波数と整合するようにこの集積パッケージデバイスの内部回路を如何に調整するかは、この集積パッケージ構造のさらに解決すべき課題となっている。
別の実施形態において、図４に示すように、接地回路モジュール４は、集積コンデンサＣｓと、調整可能なインダクタＬｓ２とを含む。本実施例において、集積コンデンサＣｓと調整可能なインダクタＬｓ２とは直列接続され、即ち、集積コンデンサＣｓの一端は共振インダクタＬｓに電気的に接続され、他端は調整可能なインダクタＬｓ２の一端に電気的に接続され、調整可能なインダクタＬｓ２の他端がパッケージ基板２と等電位であり、例えば、パッケージ基板２が接地電位である場合、調整可能なインダクタＬｓ２の他端は接地する。接地回路の集積コンデンサＣｓの両端には、それぞれ１つのインダクタが接続され、特に調整可能なインダクタＬｓ２は、集積コンデンサＣｓと接地端との間に接続される。これによって、接地回路全体の静電容量が減少するとともに、接地回路に対する調整が実現され、この集積パッケージ電子デバイスが特定の周波数範囲内で繰り返し使用可能となり、集積回路の調整の柔軟性が向上し、現在の高周波回路の応用コストが極めて削減される。本実施例において、集積コンデンサＣｓの一端は、共振インダクタＬｓの一端に電気的に接続され、集積コンデンサＣｓの他端は、調整可能なインダクタＬｓ２の一端に電気的に接続される。前記集積コンデンサＣｓ、調整可能なインダクタＬｓ２及び前記共振インダクタＬｓによって直列共振回路が構成される。共振インダクタＬｓの他端は、パッド６に電気的に接続されるとともに、定電圧源Ｖに接続される。調整可能なインダクタＬｓ２の他端は、接地することによって、デバイス構造のレベルで信号接地機能の設置が実現される。前記直列共振回路は周波数ｆ０で共振する。
直列共振回路において、共振インダクタＬｓのインダクタンス値をＬｓ、集積コンデンサＣｓの静電容量値をＣｓ、調整可能なインダクタＬｓ２のインダクタンス値をＬｓ２、直列共振回路を通過する共振周波数をｆ０とする場合、この直列共振回路の動作条件下で共振周波数ｆ０は、
＜数３＞
Figure 0003238560000004
を満たす。
即ち、本実施例において、調整可能なインダクタＬｓ２を追加して信号接地機能の設置が実現される直列共振回路の共振周波数は、
＜数４＞
Figure 0003238560000005
である。
本実施例において、接地回路モジュールの内部に集積コンデンサＣｓ及び調整可能なインダクタＬｓ２を設けることによりこのパッケージデバイス構造の回路調整の柔軟性が実現される。集積コンデンサＣｓ、調整可能なインダクタＬｓ２及び前記共振インダクタＬｓによって直列共振回路が構成されることにより、この接地回路は、異なる周波数の必要に応じて調整することができ、集積回路の調整柔軟性が向上し、集積デバイスの利用率が高くなり、開発にかかる時間及びコストが削減される。
選択的に、本考案では、パッケージ部品としてＱＦＮパッケージ部品を設けることができる。ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏ－ｌｅａｄ ｐａｃｋａｇｅ，クワッドフラットノーリードパッケージ）パッケージ部品は、表面実装パッケージの一つに該当し、ＱＦＮパッケージは、ノーリードパッケージであり、ＱＦＮパッケージ部品は、正方形又は矩形である。パッケージ部品の底部の中央位置には、熱伝導のために大面積で露出したパッドが設けられる。大パッドの四周には、いずれも電気的接続を実現するための導電パッド、即ち、上記実施例に用いるパッド３が設けられる。パッケージ部品としてＤＦＮパッケージ部品を設けてもよい。ＤＦＮ（Ｄｕａｌ Ｆｌａｔ Ｎｏ－ｌｅａｄ ｐａｃｋａｇｅ，デュアルフラットノーリードパッケージ）パッケージ部品であり、パッケージ部品の両側のみに電気的接続を実現するための導電パッドを設ける点でＱＦＮパッケージ部品と異なる。パッケージ部品として、他のパッケージ形式を採用してもよく、本考案の実施例ではこれを制限するものではない。
なお、本考案の実施例に関する図面は、領域及び各素子を模式的に示すものに過ぎず、この集積パッケージ電子デバイス構造における各素子の実際の寸法を示すものではない。
本考案の実施例で提供される集積パッケージ電子デバイスにおいて、パッケージ部品の内に整合回路モジュール及び接地回路モジュールを含む集積受動素子領域をパッケージすることにより、整合回路モジュール及び接地回路モジュールは、同時にパッケージフレームに電気的に接続される。高周波チョークコイルＲＦＣ及び共振インダクタＬｓが同じ外部電圧に接続されることにより、接地回路モジュールの他端は前記パッケージ基板と等電位であり、集積パッケージ電子デバイスには直接接地機能の設置が実現されるため、接地機能を実現するためにプリント基板上に長いバイアス線を設け、大きなコンデンサを実装することで集積電子デバイスの使用時に占める面積が大きいという問題が回避される。また、接地回路モジュールの内部に集積コンデンサＣｓ及び調整可能なインダクタＬｓ２を設け、接地回路の集積コンデンサＣｓの両端にそれぞれ２つのインダクタに接続することにより、このパッケージデバイス構造の回路調整の柔軟性が実現され、この接地回路は異なる周波数の必要に応じて調整することができるため、集積デバイスの利用率が向上し、開発にかかる時間及びコストが削減される。
以上の説明は、本考案の好ましい実施例及びその技術的原理である。当業者に理解できるように、本考案は本明細書に記載の特定の実施例に限定されない。本考案の保護範囲から逸脱することなく、当業者は、種々の明らかな変更、調整、結合及び置換を行うことができる。したがって、以上の実施例により本考案を詳しく説明したが、本考案は以上の実施例に限定されず、本考案の思想から逸脱しない限り、より多くの他の同等の実施例を含んでもよく、本考案の範囲は添付の特許請求の範囲で決定される。

Claims (11)

  1. 集積パッケージ電子デバイス構造であって、
    パッケージフレーム及びパッケージ基板を含むパッケージ部品と、
    前記パッケージフレーム内の前記パッケージ基板の一方側にパッケージされる少なくとも２つの回路モジュールと、
    を含み、
    前記パッケージフレームは、前記少なくとも２つの回路モジュールの接続点を含むことを特徴とする、集積パッケージ電子デバイス構造。
  2. 前記パッケージフレーム内の前記パッケージ基板の一方側にパッケージされる集積受動素子領域をさらに含み、
    前記少なくとも２つの回路モジュールは、前記集積受動素子領域に位置し、
    前記集積受動素子領域と前記パッケージフレームとの間には、少なくとも２つの接続回路が形成されることを特徴とする、請求項１に記載の集積パッケージ電子デバイス構造。
  3. 前記少なくとも２つの回路モジュールは、整合回路モジュール及び接地回路モジュールを含み、前記整合回路モジュール及び接地回路モジュールは、それぞれ前記パッケージフレームに電気的に接続され、前記接地回路モジュールの一端は、共振インダクタＬｓにより前記パッケージフレームに電気的に接続され、前記整合回路モジュールの一端は、高周波チョークコイルＲＦＣにより前記パッケージフレームに電気的に接続されることを特徴とする、請求項２に記載の集積パッケージ電子デバイス構造。
  4. 前記接地回路モジュールは、集積コンデンサＣｓを含み、前記集積コンデンサＣｓは、前記共振インダクタＬｓに電気的に接続されて直列共振回路を構成することを特徴とする、請求項３に記載の集積パッケージ電子デバイス構造。
  5. 前記接地回路モジュールの他端は、前記パッケージ基板と等電位であることを特徴とする、請求項４に記載の集積パッケージ電子デバイス構造。
  6. 前記接地回路モジュールは、調整可能なインダクタＬｓ２をさらに含み、前記調整可能なインダクタＬｓ２は、前記集積コンデンサＣｓに直列接続され、前記集積コンデンサＣｓ、調整可能なインダクタＬｓ２及び前記共振インダクタＬｓは直列共振回路を構成することを特徴とする、請求項４に記載の集積パッケージ電子デバイス構造。
  7. 前記高周波チョークコイルＲＦＣのインダクタンス値は、前記共振インダクタＬｓのインダクタンス値よりも大きいことを特徴とする、請求項３に記載の集積パッケージ電子デバイス構造。
  8. 前記パッケージフレーム内にパッケージされる能動素子領域をさらに含み、前記能動素子領域は、前記集積受動素子領域に電気的に接続されることを特徴とする、請求項２に記載の集積パッケージ電子デバイス構造。
  9. 前記整合回路モジュールの他端は、負荷回路に接続されることを特徴とする、請求項２に記載の集積パッケージ電子デバイス構造。
  10. 前記パッケージフレームは、少なくとも１つのパッドを含み、前記整合回路モジュール及び前記接地回路モジュールは、それぞれ前記パッドに電気的に接続され、
    前記整合回路モジュールに電気的に接続されるパッド及び前記接地回路モジュールに電気的に接続されるパッドは、同じ定電圧に接続されることを特徴とする、請求項２から８のいずれか１項に記載の集積パッケージ電子デバイス構造。
  11. 前記整合回路モジュールに電気的に接続される高周波チョークコイルＲＦＣの他端は、前記接地回路モジュールに電気的に接続される共振インダクタＬｓの他端に電気的に接続されることを特徴とする、請求項１０に記載の集積パッケージ電子デバイス構造。
JP2022600022U 2019-08-22 2020-08-21 集積パッケージ電子デバイス構造 Active JP3238560U (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910779583.5 2019-08-22
CN201910779583.5A CN112420687A (zh) 2019-08-22 2019-08-22 一种集成封装电子器件结构
PCT/CN2020/110470 WO2021032189A1 (zh) 2019-08-22 2020-08-21 集成封装电子器件结构

Publications (1)

Publication Number Publication Date
JP3238560U true JP3238560U (ja) 2022-08-03

Family

ID=74660496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022600022U Active JP3238560U (ja) 2019-08-22 2020-08-21 集積パッケージ電子デバイス構造

Country Status (4)

Country Link
US (1) US20220293536A1 (ja)
JP (1) JP3238560U (ja)
CN (1) CN112420687A (ja)
WO (1) WO2021032189A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030763B2 (en) * 2008-06-26 2011-10-04 Freescale Semiconductor, Inc. Semiconductor package with reduced inductive coupling between adjacent bondwire arrays
US8564091B2 (en) * 2009-07-06 2013-10-22 Marvell World Trade Ltd. Die-to-die electrical isolation in a semiconductor package
CN101847627B (zh) * 2010-05-31 2012-11-21 锐迪科科技有限公司 集成无源器件的半导体芯片及功率放大器器件
CN104979333A (zh) * 2015-07-15 2015-10-14 宜确半导体（苏州）有限公司 一种半导体集成电感
US9774301B1 (en) * 2016-05-17 2017-09-26 Nxp Usa, Inc. Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
US11233014B2 (en) * 2017-01-30 2022-01-25 Skyworks Solutions, Inc. Packaged module having a ball grid array with grounding shielding pins for electromagnetic isolation, method of manufacturing the same, and wireless device comprising the same
US11258356B2 (en) * 2019-07-31 2022-02-22 Analog Devices International Unlimited Company Magnetic barrier for power module
CN210866177U (zh) * 2019-08-22 2020-06-26 苏州能讯高能半导体有限公司 一种集成封装电子器件结构
US11349438B2 (en) * 2019-12-30 2022-05-31 Nxp Usa, Inc. Power amplifier packages containing multi-path integrated passive devices

Also Published As

Publication number Publication date
WO2021032189A1 (zh) 2021-02-25
CN112420687A (zh) 2021-02-26
US20220293536A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
CN108233876B (zh) 具有并联电感电路的多尔蒂放大器及放大器模块
US7119623B2 (en) Output circuit for a semiconductor amplifier element
EP3493400A1 (en) Multiple-path amplifier with series component along inverter between amplifier outputs
US10453810B2 (en) Integrated passive device for RF power amplifier package
US10003311B1 (en) Compact class-F chip and wire matching topology
CN108206677B (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
US10637413B2 (en) Semiconductor device
US9503030B2 (en) Radio frequency power amplifier
US20170279419A1 (en) LC Network for a Power Amplifier with Selectable Impedance
US11515847B2 (en) Power amplifiers and unmatched power amplifier devices with low baseband impedance terminations
CN111279469A (zh) 具有偏置带的rf放大器封装
CN110829988A (zh) 具有宽带阻抗匹配的放大器和其制造方法
CN112468093A (zh) 紧凑型三路多尔蒂放大器模块
CN209913789U (zh) 一种射频偏置电路封装结构
JP3238560U (ja) 集積パッケージ電子デバイス構造
US10784822B2 (en) High power radio frequency amplifiers and methods of manufacture thereof
CN210866177U (zh) 一种集成封装电子器件结构
KR102549667B1 (ko) 집적된 고조파 종단 특징부를 갖는 반도체 패키지
CN114614779A (zh) 具有输入侧谐波终端电路的功率晶体管装置和放大器
US10784821B2 (en) High power radio frequency amplifiers and methods of manufacture thereof
CN107547054B (zh) 分离式补偿电感内匹配功率放大器
JP7239023B2 (ja) 高周波半導体装置
US20240145414A1 (en) Rf amplifiers with improved stability by source inductance adjustment
EP4297274A1 (en) Flip chip doherty amplifier devices
US11979117B2 (en) High frequency semiconductor amplifier

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

R150 Certificate of patent or registration of utility model

Ref document number: 3238560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150