CN101847627B - 集成无源器件的半导体芯片及功率放大器器件 - Google Patents
集成无源器件的半导体芯片及功率放大器器件 Download PDFInfo
- Publication number
- CN101847627B CN101847627B CN2010101872131A CN201010187213A CN101847627B CN 101847627 B CN101847627 B CN 101847627B CN 2010101872131 A CN2010101872131 A CN 2010101872131A CN 201010187213 A CN201010187213 A CN 201010187213A CN 101847627 B CN101847627 B CN 101847627B
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- inductance
- power amplifier
- integrated passive
- passive devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种集成无源器件的半导体芯片,包括高阻衬底、绝缘层和金属层,所述半导体芯片的上表面设置有至少一组左右整齐排列的两列键合区,每一组中同一行的两个键合区通过金属层的走线直线连接,第一列的每个键合区通过在基板上方同方向的弧形立体键合线连接到第二列相邻行的键合区,使得两列所有的键合区被由金属层走线以及立体键合线组成的螺旋回路所贯穿,所述螺旋回路的两端被引出,从而形成一个电感。本发明还公开了一种功率放大器器件,其中的电感采用上述集成无源器件的半导体芯片实现。本发明实现了功率放大器输出阻抗匹配电路的集成,减少了功率放大器模块封装中的引脚焊盘数,从而减小射频功率放大器模块的封装尺寸,降低产品的成本。
Description
技术领域
本发明涉及一种半导体芯片,尤其是一种集成无源器件的半导体芯片。本发明还涉及一种功率放大器器件。
背景技术
射频电子电路的实现采用大量的无源器件,其中很多电路都是应用于手持无线通信设备中。在射频领域技术的发展过程中,集成这些无源器件以及无源器件电路来减小模块尺寸,提高手持无线通信设备的性能成为发展的重点。手持无线通信设备中的射频功率放大器模块采用一些无源器件来形成具有一定功能的无源器件电路,例如阻抗匹配电路,滤波电路以及开关电路等。传统射频功率放大器模块中的阻抗匹配电路一般都是在片外分立元件实现的,同时还要考虑滤波电路的实现,这些片外分立元件采用SMT(表面贴装技术)必然增加模块的引脚焊盘数,导致模块封装尺寸过大,产品成本增加。
最近几年,集成无源器件技术得到快速发展,其主要优势在于将无源器件直接集成从而简化芯片外围电路,这使得将无源器件电路例如射频功率放大器模块中的阻抗匹配电路集成到片上实现成为可能。因此,我们需要提供一种结构或方法能够实现在片上集成阻抗匹配电路来减少功率放大器模块封装中的引脚焊盘数,从而减小射频功率放大器模块的封装尺寸,降低产品的成本。
发明内容
本发明所要解决的技术问题是提供一种集成无源器件的半导体芯片,以及一种功率放大器器件,能够实现在片上集成阻抗匹配电路来减少功率放大器模块封装中的引脚焊盘数,从而减小射频功率放大器模块的封装尺寸,降低产品的成本。
为解决上述技术问题,本发明集成无源器件的半导体芯片的技术方案是,包括高阻衬底,所述高阻衬底上在隔有一层绝缘层之后,包括至少一个金属层,所述半导体芯片的上表面设置有至少一组左右整齐排列的两列键合区,每一组中同一行的两个键合区通过金属层的走线直线连接,第一列的每个键合区通过在衬底上方同方向的弧形立体键合线连接到第二列相邻行的键合区,使得两列所有的键合区被由金属层走线以及立体键合线组成的螺旋回路所贯穿,所述螺旋回路的两端被引出,从而形成一个电感。
本发明功率放大器器件的技术方案是,包括功率放大器,在功率放大器的输出端连接有输出阻抗匹配电路,所述输出阻抗匹配电路包括从功率放大器输出端到器件输出端依次串联连接的电感L3、L1和L2,从所述电感L3与L1的连接节点到地之间还串联连接有电容C1和电感L4,从所述电感L1与L2的连接节点到地之间还串联连接有电容C2和电感L5,所述电感L1和L2采用上述的集成无源器件的半导体芯片实现。
本发明实现了功率放大器输出阻抗匹配电路的集成,减少了功率放大器模块封装中的引脚焊盘数,从而减小射频功率放大器模块的封装尺寸,降低产品的成本。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明:
图1为本发明集成无源器件的半导体芯片一个实施例的俯视图;
图2为图1所示的实施例的立体图;
图3为本发明集成无源器件的半导体芯片一个实施例的局部剖面图;
图4为本发明集成无源器件的半导体芯片又一个实施例的局部剖面图;
图5为本发明功率放大器器件的电路图。
具体实施方式
本发明公开了一种集成无源器件的半导体芯片,如图1和图2所示,包括高阻衬底101,所述高阻衬底101上在隔有一层绝缘层之后,包括至少一个金属层,所述半导体芯片的上表面设置有至少一组左右整齐排列的两列键合区108,每一组中同一行的两个键合区通过金属层的走线直线连接,第一列的每个键合区通过在基板上方同方向的弧形立体键合线109连接到第二列相邻行的键合区,使得两列所有的键合区被由金属层走线以及立体键合线组成的螺旋回路所贯穿,所述螺旋回路的两端被引出,从而形成一个电感107。
所述高阻衬底上可以设置有多层金属层,并且相邻的金属层之间隔有绝缘层,连接键合区的金属层走线的图形在各金属层上都有,并且这些走线穿过所述绝缘层而上下连接。
所述多层金属层之间还可以设置有电容,所述电容以上下两层金属层作为极板,以所述绝缘层作为介质层。
所述金属层之间的绝缘层的材料为氮化硅。
所述高阻衬底上设置有多个电感,其中相邻的电感的轴向方向相互垂直。
所述高阻衬底的材料为高阻硅、玻璃、蓝宝石中的一种,其电阻率大于300ohm·cm。
所述金属层的材料为铝、铜或者金。
所述高阻衬底与金属层之间的绝缘层的材料为二氧化硅。
如图3所示,其中200为高阻硅衬底,厚度204一般在50um~1000um之间;在高阻硅衬底的上表面制作一层二氧化硅介质207,在二氧化硅介质层上表面制作第一层金属201作为集成无源电容器件的底层极板,金属材料可以是铝,铜或金,金属厚度为1~2um;在第一层金属201的上表面制作一层绝缘介质202作为集成无源电容器件的介质层,介质材料为氮化硅;在绝缘介质层202的上表面制作第二层金属203作为集成无源电容器件的顶层极板,金属材料可以是铝,铜或金,金属厚度为3~8um。
如图4所示,其中301为高阻硅衬底,厚度304一般在50um~1000um之间;在高阻硅衬底的上表面制作一层二氧化硅介质307,在二氧化硅介质层上表面制作第一层金属301,金属材料可以是铝,铜或金,金属厚度为1~2um;在第一层金属的上表面制作一层绝缘介质302,介质材料为氮化硅,将介质302挖去部分区域308,使第一层金属暴露出来;在介质302的上表面制作第二层金属303,金属材料可以是铝,铜或金,并填满308区域,与第一层金属连接起来,厚度为3~8um;这种集成无源电感器件使用两层金属制作走线,可以减小电感的损耗,提高电感的Q值。
本实施例中制作集成无源电容器件和集成无源电感器件时采用的是两层金属,实际上还可以根据要求制作多层金属。
本发明还公开了一种功率放大器器件,如图5所示,包括功率放大器,在功率放大器的输出连接有输出阻抗匹配电路,所述输出阻抗匹配网络包括从功率放大器输出端到器件输出端依次串联连接的电感L3、L1和L2,从所述电感L3与L1的连接节点到地之间还串联连接有电容C1和电感L4,从所述电感L1与L2的连接节点到地之间还串联连接有电容C2和电感L5,其特征在于,所述电感L1和L2采用上述集成无源器件的半导体芯片实现。
所述电容C1和C2采用上述集成无源器件的半导体芯片实现。
图5所示的实施例中,输出阻抗匹配电路由电感L1,电容C1,电感L2,电容C2,电感L4和电感L5组成的,功率放大器管芯采用的是HBT(异质结双极晶体管)管芯实现的,功率放大器管芯制作在砷化镓衬底上;电感L1,电容C1,电感L2,电容C2采用的是集成无源器件技术实现的,电感L1和电容C1,电感L2,电容C2制作在高阻硅衬底上;电感L4和电感L5用键合线电感实现;电感L3采用的是键合线电感,电感L3负责将砷化镓衬底上的输出键合区与高阻硅衬底上的输入键合区连接起来。
如图1和图2所示,其中100为一导电介质的上表面,例如金属铜,金等材质,100同时具有作为地的功能。101为高阻硅衬底,也可以是玻璃,蓝宝石等高阻衬底,这里所谓的高阻衬底指的是电阻率大于300ohm·cm的衬底材料。高阻硅衬底101的上表面包括集成无源电容器件102,104(与图5中的C1,C2相对应),本实施例中集成无源电容器件102,104任一极板分别通过键合线电感105和106(与图5中的L4,L5相对应)连接到地100上,键合线的长度和根数可根据实际设计的要求进行调整,以达到滤除高次谐波的作用;集成无源电感器件103,107(与图1中的L1,L2相对应)是由走线和键合线共同构成的空间三维螺旋电感,采用此种电感结构的好处是利用键合线可以节省平面走线的面积,更重要的是任何相邻的两根走线或相邻的两根键合线之间的电流方向相同,这样就会比平面螺旋电感增强电感之间的耦合,从而提高电感的Q值。本实施例中集成无源电感器件103与107采用的是垂直布局结构,即集成无源电感器件103为纵向,集成无源电感器件107为横向,这种布局可以有效减小两电感之间的耦合,达到优化匹配网络性能的目的。本实施例在进行输出阻抗匹配的同时还完成了滤除高次谐波的作用。
综上所述,本发明实现了功率放大器输出阻抗匹配电路的集成,减少了功率放大器模块封装中的引脚焊盘数,从而减小射频功率放大器模块的封装尺寸,降低产品的成本。
Claims (10)
1.一种集成无源器件的半导体芯片,其特征在于,包括高阻衬底,所述高阻衬底上在隔有一层绝缘层之后,包括至少一个金属层,所述半导体芯片的上表面设置有至少一组左右整齐排列的两列键合区,每一组中同一行的两个键合区通过金属层的走线直线连接,第一列的每个键合区通过在衬底上方同方向的弧形立体键合线连接到第二列相邻行的键合区,使得两列所有的键合区被由金属层走线以及立体键合线组成的螺旋回路所贯穿,所述螺旋回路的两端被引出,从而形成一个电感。
2.根据权利要求1所述的集成无源器件的半导体芯片,其特征在于,所述高阻衬底上设置有多层金属层,并且相邻的金属层之间隔有绝缘层,连接键合区的金属层走线的图形在各金属层上都有,并且这些走线穿过所述金属层之间的绝缘层而上下连接。
3.根据权利要求2所述的集成无源器件的半导体芯片,其特征在于,所述多层金属层之间还设置有电容,所述电容以上下两层金属层作为极板,以所述金属层之间的绝缘层作为介质层。
4.根据权利要求2所述的集成无源器件的半导体芯片,其特征在于,所述金属层之间的绝缘层的材料为氮化硅。
5.根据权利要求1所述的集成无源器件的半导体芯片,其特征在于,所述高阻衬底上设置有多个电感,其中相邻的电感的轴向方向相互垂直。
6.据权利要求1所述的集成无源器件的半导体芯片,其特征在于,所述高阻衬底的材料为高阻硅、玻璃、蓝宝石中的一种,其电阻率大于300ohm·cm。
7.据权利要求1所述的集成无源器件的半导体芯片,其特征在于,所述金属层的材料为铝、铜或者金。
8.据权利要求1所述的集成无源器件的半导体芯片,其特征在于,所述高阻衬底与金属层之间的绝缘层的材料为二氧化硅。
9.一种功率放大器器件,包括功率放大器,在功率放大器的输出端连接有输出阻抗匹配电路,所述输出阻抗匹配电路包括从功率放大器输出端到器件输出端依次串联连接的电感L3、L1和L2,从所述电感L3与L1的连接节点到地之间还串联连接有电容C1和电感L4,从所述电感L1与L2的连接节点到地之间还串联连接有电容C2和电感L5,其特征在于,所述电感L1和L2采用如权利要求1~8中任意一项所述的集成无源器件的半导体芯片实现。
10.根据权利要求9所述的功率放大器器件,其特征在于,所述电容C1和C2采用如权利要求3或4所述的集成无源器件的半导体芯片实现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101872131A CN101847627B (zh) | 2010-05-31 | 2010-05-31 | 集成无源器件的半导体芯片及功率放大器器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101872131A CN101847627B (zh) | 2010-05-31 | 2010-05-31 | 集成无源器件的半导体芯片及功率放大器器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101847627A CN101847627A (zh) | 2010-09-29 |
CN101847627B true CN101847627B (zh) | 2012-11-21 |
Family
ID=42772168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101872131A Active CN101847627B (zh) | 2010-05-31 | 2010-05-31 | 集成无源器件的半导体芯片及功率放大器器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101847627B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102355223B (zh) * | 2011-08-10 | 2014-08-27 | 锐迪科创微电子(北京)有限公司 | 一种单芯片gsm射频天线开关模块及gsm射频前端 |
CN103426868B (zh) * | 2012-05-18 | 2016-12-14 | 深南电路有限公司 | 一种封装结构及其封装方法 |
CN104979333A (zh) * | 2015-07-15 | 2015-10-14 | 宜确半导体(苏州)有限公司 | 一种半导体集成电感 |
CN108429564B (zh) * | 2016-02-25 | 2019-10-25 | Oppo广东移动通信有限公司 | 阻抗匹配电路的设计方法及移动终端 |
CN112420687A (zh) * | 2019-08-22 | 2021-02-26 | 苏州能讯高能半导体有限公司 | 一种集成封装电子器件结构 |
CN112130008B (zh) * | 2020-08-04 | 2023-09-08 | 北京中电华大电子设计有限责任公司 | 一种芯片的静电感应破坏测试方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1635637A (zh) * | 2003-12-29 | 2005-07-06 | 北京大学 | 立体集成电感及其制造方法 |
CN1649087A (zh) * | 2004-01-29 | 2005-08-03 | 国际商业机器公司 | 形成电感器的方法以及半导体结构 |
CN1670945A (zh) * | 2004-01-22 | 2005-09-21 | 国际商业机器公司 | 制造高性能铜叠层感应器的方法 |
-
2010
- 2010-05-31 CN CN2010101872131A patent/CN101847627B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1635637A (zh) * | 2003-12-29 | 2005-07-06 | 北京大学 | 立体集成电感及其制造方法 |
CN1670945A (zh) * | 2004-01-22 | 2005-09-21 | 国际商业机器公司 | 制造高性能铜叠层感应器的方法 |
CN1649087A (zh) * | 2004-01-29 | 2005-08-03 | 国际商业机器公司 | 形成电感器的方法以及半导体结构 |
Also Published As
Publication number | Publication date |
---|---|
CN101847627A (zh) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101847627B (zh) | 集成无源器件的半导体芯片及功率放大器器件 | |
CN106409783B (zh) | 具有集成电气功能的基于pcb的半导体封装 | |
CN102184917B (zh) | 采用四方扁平无引脚封装的gsm射频发射前端模块 | |
US9111928B2 (en) | Switch circuit package module | |
US7405642B1 (en) | Three dimensional transformer | |
US7868727B2 (en) | Inter-helix inductor devices | |
US20160211222A1 (en) | Semiconductor packages having wire bond wall to reduce coupling | |
US8325002B2 (en) | Power inductor structure | |
EP3846341A1 (en) | Power amplifier packages containing multi-path integrated passive devices | |
TWI761540B (zh) | 分佈式lc濾波器結構 | |
CN103688354A (zh) | 用于宽带隙功率晶体管的改进的匹配技术 | |
CN107026625A (zh) | 具有集成混合耦合器的rf器件封装 | |
CN104979333A (zh) | 一种半导体集成电感 | |
EP3867950A1 (en) | Transistor level input and output harmonic terminations | |
US20070217122A1 (en) | Capacitor | |
CN105514094A (zh) | 一种射频天线开关芯片 | |
US9397042B2 (en) | Integrated helical multi-layer inductor structures | |
CN116682799B (zh) | 一种高频高功率密度模块电源、并联组合、制作方法及软硬结合组件 | |
CN111584457B (zh) | 一种基于tsv的嵌套磁芯电感器 | |
CN112864562B (zh) | 一种叠层片式电桥 | |
CN202679787U (zh) | 一种多层基板 | |
CN101651033A (zh) | 电容电感一体化装置 | |
CN101587776A (zh) | 电容电感互连结构 | |
CN204792780U (zh) | 一种半导体集成电感 | |
CN103456724A (zh) | 半导体器件的封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |