CN112130008B - 一种芯片的静电感应破坏测试方法 - Google Patents

一种芯片的静电感应破坏测试方法 Download PDF

Info

Publication number
CN112130008B
CN112130008B CN202010769906.5A CN202010769906A CN112130008B CN 112130008 B CN112130008 B CN 112130008B CN 202010769906 A CN202010769906 A CN 202010769906A CN 112130008 B CN112130008 B CN 112130008B
Authority
CN
China
Prior art keywords
chip
electrostatic
substrate
tested
gun
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010769906.5A
Other languages
English (en)
Other versions
CN112130008A (zh
Inventor
杨利华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN202010769906.5A priority Critical patent/CN112130008B/zh
Publication of CN112130008A publication Critical patent/CN112130008A/zh
Application granted granted Critical
Publication of CN112130008B publication Critical patent/CN112130008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提出了一种芯片的静电感应破坏测试方法。静电感应破坏测试时，被测芯片放在不锈钢工作台上，被测芯片衬底面向静电电子枪枪头，保证静电感应破坏测试时产生的静电场穿过芯片器件层。当被测芯片衬底的最外面覆盖金属片时，静电电子枪的枪头直接接触金属片，进行放电测试；当被测芯片衬底最外面覆盖绝缘层时，静电电子枪的枪头直接接触绝缘层，进行放电测试；当被测芯片衬底外面的绝缘层被去除，露出贴片胶时，静电电子枪的枪头直接接触贴片胶，进行放电测试；当被测芯片背面完全露出衬底时，静电电子枪的枪头直接接触芯片衬底，进行放电测试。

Description

一种芯片的静电感应破坏测试方法
技术领域
本发明涉及一种芯片的静电感应破坏测试方法。
背景技术
芯片的静电测试评价测试模型有人体放电模型（HBM）、机器模型（MM）、充电器件模型（CDM）和感应放电模型（FICDM），四种测试模型都是针对芯片管脚进行接触式静电测试。除了接触静电放电破坏，芯片还会被静电感应破坏，因此，还需要对芯片进行静电感应破坏测试来评价芯片对静电感应破坏的耐受力。一般，进行静电感应破坏评价测试时，会根据芯片最终形态产品大小进行区别测试，芯片最终形态产品尺寸比较小时，使用静电电子枪直接对芯片最终形态产品进行空气放电测试；芯片最终形态产品比较大，先划分成若干小的区域，然后使用静电电子枪对芯片最终形态产品每个区域分别进行多次空气放电。另外，芯片在生产、封装和实际使用过程的各个阶段，都会存在静电感应放电，光对芯片最终形态产品进行静电感应放电测试是不够的，这不能完全反映产品在生产和使用的各个阶段的静电感应破坏耐受力。另外，静电感应破坏测试时，从芯片正面、侧面、背面以及芯片临近的地方施加静电感应，破坏效果完全不同，因此，基于最佳的测试效果，静电感应破坏测试需要规定在特定的位置进行测试。
发明内容
为了达到最佳的测试效果，同时根据芯片生产、封装和使用的各个环节静电感应破坏特点，本发明提出一种针对芯片的静电感应破坏测试评价新方法。
芯片的结构大体上分为器件层和金属层，金属层在芯片的表面，器件层在金属层的下面，芯片背面是衬底。当出现静电感应破坏时，是因为静电场穿过器件层时对芯片器件部分产生了破坏。在静电感应破坏测试时，要保证静电场穿过器件层，因而测试时，被测芯片的衬底要面向静电电子枪枪头，静电电子枪的枪头对准芯片衬底进行放电测试，在芯片金属层和静电电子枪的枪头之间形成静电场。反之，如果静电电子枪的枪头对准芯片表面的方向，此时芯片器件层在芯片金属层外，静电感应破坏产生的静电场不会穿过器件层。为了保证静电感应破坏测试效果，在静电感应破坏测试时，被测芯片衬底必须面向静电电子枪枪头，静电电子枪的枪头对准芯片衬底进行放电测试，这样保证静电感应破坏测试产生的静电场穿过器件层。
芯片在生产、封装和实际使用过程的各个阶段，产品形态是不同的，当芯片处于wafer状态时，衬底是裸露的，当芯片进行封装时，外面包裹了一层绝缘塑封料。当芯片处于最终产品形态时，除了外面包裹一层绝缘体外，部分芯片还在衬底最外面包有金属层用于散热或者作为载体使用。因此，静电感应破坏测试要根据芯片在封装、生产和实际使用过程的各个阶段的形态分别测试，才能真正反映芯片在封装、生产和实际使用过程的各个阶段的抗静电感应破坏能力。
本发明提出，静电感应破坏测试时，被测芯片放在不锈钢工作台上，被测芯片衬底要面向静电电子枪枪头，以此保证放电测试时产生的静电场穿过芯片器件层。
当被测芯片衬底最外面覆盖金属片时，静电电子枪的枪头直接接触金属片，进行放电测试；当被测芯片衬底最外面覆盖绝缘层时，静电电子枪的枪头直接接触绝缘层，进行放电测试；当被测芯片衬底外面的绝缘层被去除，露出贴片胶时，静电电子枪的枪头直接接触贴片胶，进行放电测试；当被测芯片背面完全露出衬底时，静电电子枪的枪头直接接触芯片衬底，进行放电测试。
附图说明
图1 针对芯片衬底金属片进行放电的静电感应测试示意图
图2 针对芯片包裹的绝缘体放电的静电感应测试示意图
图3 针对芯片背面贴片胶放电的静电感应测试示意图
图4 针对芯片衬底面放电的静电感应测试示意图
实施方式
如附图1所示，最终产品形态的被测芯片放在不锈钢工作台3上，芯片金属层6面向不锈钢工作台3，保证芯片衬底金属片2面向静电电子枪枪头。用系统级静电枪1的圆头以+1万V~+3万V接触最终产品形态的被测芯片的衬底背面金属片2后放电，由于芯片器件层7隔着贴片胶8、芯片衬底9，不会对芯片产生直接接触放电。放电时，会在衬底背面金属片2和不锈钢工作台3之间产生急剧变化的电场，电场穿过芯片器件层7，当电场足够强时，会引起芯片器件破坏，这就是针对芯片衬底金属片进行放电的静电感应测试。
如附图2所示，最终产品形态的被测芯片放在不锈钢工作台3上，芯片金属层6面向不锈钢工作台3，保证芯片衬底2面向静电电子枪枪头。用系统级静电枪1的圆头以+1万V~+3万V接触最终产品形态的被测芯片的衬底最外面的绝缘包封放电，由于芯片器件层7隔着绝缘包封、贴片胶8、芯片衬底2，不会对芯片产生直接接触放电。放电时，会在系统级静电枪1的圆头和不锈钢工作台3之间产生急剧变化的电场，电场穿过芯片器件层7，当电场足够强时，会引起芯片器件层7内器件破坏，这就是针对芯片包裹的绝缘体放电的静电感应测试。
如附图3所示，最终产品形态的被测芯片放在不锈钢工作台3上，芯片金属层6面向不锈钢工作台3，保证贴片胶8面向静电电子枪枪头。用系统级静电枪1的圆头以+1万V~+3万V接触最终产品形态的被测芯片的芯片背面贴片胶8放电，由于芯片器件层7隔着贴片胶8和芯片衬底2，不会对芯片器件层7产生直接接触放电。放电时，会在系统级静电枪1的圆头和不锈钢工作台3之间产生急剧变化的电场，电场穿过芯片器件层7，当电场足够强时，会引起芯片器件层7内器件破坏，这就是针对芯片背面贴片胶放电的静电感应测试。
如附图4所示，最终产品形态的被测芯片放在不锈钢工作台3上，芯片器件层7面向不锈钢工作台3，保证芯片背面衬底2面向静电电子枪枪头。用系统级静电枪1的圆头以+1万V~+3万V接触最终产品形态的被测芯片的芯片衬底2放电，由于芯片器件层7隔着绝缘的芯片衬底2，不会对芯片产生直接接触放电。放电时，会在系统级静电枪1的圆头和不锈钢工作台3之间产生急剧变化的电场，电场穿过芯片器件层7，当电场7足够强时，会引起芯片器件层7内器件破坏，这就是针对芯片衬底面放电的静电感应测试。

Claims (2)

1.一种芯片的静电感应破坏测试方法，其特征在于：
测试时被测芯片放在不锈钢工作台上，被测芯片衬底面向静电电子枪枪头，静电电子枪的枪头对准芯片衬底进行放电测试，放电时，在系统级静电枪的枪头和不锈钢工作台之间产生急剧变化的电场，电场穿过芯片器件层。
2.如权利要求项1的一种芯片的静电感应破坏测试方法，其特征还在于：当被测芯片衬底的最外面覆盖金属片时，静电电子枪的枪头直接接触金属片，进行放电测试；当被测芯片衬底最外面覆盖绝缘层时，静电电子枪的枪头直接接触绝缘层，进行放电测试；当被测芯片衬底外面的绝缘层被去除，露出贴片胶时，静电电子枪的枪头直接接触贴片胶，进行放电测试；当被测芯片背面完全露出衬底时，静电电子枪的枪头直接接触芯片衬底，进行放电测试。
CN202010769906.5A 2020-08-04 2020-08-04 一种芯片的静电感应破坏测试方法 Active CN112130008B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010769906.5A CN112130008B (zh) 2020-08-04 2020-08-04 一种芯片的静电感应破坏测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010769906.5A CN112130008B (zh) 2020-08-04 2020-08-04 一种芯片的静电感应破坏测试方法

Publications (2)

Publication Number Publication Date
CN112130008A CN112130008A (zh) 2020-12-25
CN112130008B true CN112130008B (zh) 2023-09-08

Family

ID=73851847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010769906.5A Active CN112130008B (zh) 2020-08-04 2020-08-04 一种芯片的静电感应破坏测试方法

Country Status (1)

Country Link
CN (1) CN112130008B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114184902B (zh) * 2021-11-04 2022-11-18 荣耀终端有限公司 绝缘胶测试装置、绝缘胶测试系统及绝缘胶测试方法
CN114545211A (zh) * 2022-04-25 2022-05-27 江铃汽车股份有限公司 一种封装芯片抗静电能力检测系统

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005241629A (ja) * 2004-01-30 2005-09-08 Semiconductor Energy Lab Co Ltd 検査装置、検査方法及び半導体装置の製造方法
CN1901151A (zh) * 2001-05-15 2007-01-24 株式会社半导体能源研究所 电压测量方法,电测试方法和装置,半导体器件制造方法和器件衬底制造方法
CN101211880A (zh) * 2006-12-25 2008-07-02 中芯国际集成电路制造(上海)有限公司 在封装基片和其上芯片之间的连接装置
CN101847627A (zh) * 2010-05-31 2010-09-29 锐迪科科技有限公司 集成无源器件的半导体芯片及功率放大器器件
CN104020407A (zh) * 2013-03-01 2014-09-03 深圳市海洋王照明工程有限公司 一种集成电路静电防护性能的测试方法
CN104101826A (zh) * 2013-04-09 2014-10-15 鸿富锦精密工业（深圳）有限公司 电子装置、静电放电测试系统和方法
CN104815805A (zh) * 2015-03-19 2015-08-05 南昌大学 一种led芯片的自动筛选系统及筛选方法
CN106158680A (zh) * 2015-04-02 2016-11-23 展讯通信（上海）有限公司 一种芯片封装结构检测系统
CN107871727A (zh) * 2016-09-23 2018-04-03 台湾积体电路制造股份有限公司 静电放电测试结构
CN109755313A (zh) * 2017-11-06 2019-05-14 无锡华润矽科微电子有限公司 用于提高高压启动电路静电释放能力的ldmos器件及相应电路
CN209043993U (zh) * 2018-10-30 2019-06-28 江苏省计量科学研究院 一种芯片级静电放电抗扰度检测系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901151A (zh) * 2001-05-15 2007-01-24 株式会社半导体能源研究所 电压测量方法,电测试方法和装置,半导体器件制造方法和器件衬底制造方法
JP2005241629A (ja) * 2004-01-30 2005-09-08 Semiconductor Energy Lab Co Ltd 検査装置、検査方法及び半導体装置の製造方法
CN101211880A (zh) * 2006-12-25 2008-07-02 中芯国际集成电路制造(上海)有限公司 在封装基片和其上芯片之间的连接装置
CN101847627A (zh) * 2010-05-31 2010-09-29 锐迪科科技有限公司 集成无源器件的半导体芯片及功率放大器器件
CN104020407A (zh) * 2013-03-01 2014-09-03 深圳市海洋王照明工程有限公司 一种集成电路静电防护性能的测试方法
CN104101826A (zh) * 2013-04-09 2014-10-15 鸿富锦精密工业（深圳）有限公司 电子装置、静电放电测试系统和方法
CN104815805A (zh) * 2015-03-19 2015-08-05 南昌大学 一种led芯片的自动筛选系统及筛选方法
CN106158680A (zh) * 2015-04-02 2016-11-23 展讯通信（上海）有限公司 一种芯片封装结构检测系统
CN107871727A (zh) * 2016-09-23 2018-04-03 台湾积体电路制造股份有限公司 静电放电测试结构
CN109755313A (zh) * 2017-11-06 2019-05-14 无锡华润矽科微电子有限公司 用于提高高压启动电路静电释放能力的ldmos器件及相应电路
CN209043993U (zh) * 2018-10-30 2019-06-28 江苏省计量科学研究院 一种芯片级静电放电抗扰度检测系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种芯片静电感应破坏测试方法;杨利华;《中国集成电路》;全文 *

Also Published As

Publication number Publication date
CN112130008A (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
CN112130008B (zh) 一种芯片的静电感应破坏测试方法
JP2837829B2 (ja) 半導体装置の検査方法
US20010001541A1 (en) Structure and method for probing wiring bond pads
JPH0817198B2 (ja) バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置
US7365551B2 (en) Excess overdrive detector for probe cards
JP4480258B2 (ja) 半導体デバイス検査装置における電気的接触装置
CN102403242B (zh) 一种在重新粘合过程中防止待测芯片损伤的方法
KR950013605B1 (ko) 번인 테스트용 칩 홀딩장치 및 그 제조방법
CN212845494U (zh) 电连接装置
CN105572561A (zh) 通用型芯片失效分析的测试设备
US6281694B1 (en) Monitor method for testing probe pins
CN205484688U (zh) 芯片失效分析仪
CN205484687U (zh) 通用型芯片失效分析的测试装置
KR960032548A (ko) 전계 방사 냉음극의 검사 방법 및 검사 장치
CN116110888A (zh) 一种芯片测试结构及芯片测试方法
US7169469B2 (en) Particle-removing wafer
JPH05206233A (ja) 半導体のエージング装置
JPS593943A (ja) 半導体装置の製造方法
US7154116B2 (en) Rewiring substrate strip with a number of semiconductor component positions
US11585847B2 (en) Crack detection integrity check
Olney et al. A new ESD model: The charged strip model
KR20000042989A (ko) 번인 테스터용 번인보드
JP3153834B2 (ja) 半導体装置のテスト装置及び半導体装置の検査方法
JPS6222448A (ja) Ｉｃの形成されたウエ−ハ
JP3365879B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant