CN102403242B - 一种在重新粘合过程中防止待测芯片损伤的方法 - Google Patents

一种在重新粘合过程中防止待测芯片损伤的方法 Download PDF

Info

Publication number
CN102403242B
CN102403242B CN2010102857707A CN201010285770A CN102403242B CN 102403242 B CN102403242 B CN 102403242B CN 2010102857707 A CN2010102857707 A CN 2010102857707A CN 201010285770 A CN201010285770 A CN 201010285770A CN 102403242 B CN102403242 B CN 102403242B
Authority
CN
China
Prior art keywords
measured
chip
solder sphere
process again
adhesion process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102857707A
Other languages
English (en)
Other versions
CN102403242A (zh
Inventor
韩耀梅
陈险峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010102857707A priority Critical patent/CN102403242B/zh
Publication of CN102403242A publication Critical patent/CN102403242A/zh
Application granted granted Critical
Publication of CN102403242B publication Critical patent/CN102403242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Wire Bonding (AREA)

Abstract

一种在重新粘合过程中防止待测芯片损伤的方法，包括以下步骤：对待测芯片进行解封装，以露出所述待测芯片上的焊接球；在所述待测芯片表面均匀形成一层粘合剂，所述粘合剂的高度高于所述焊接球的高度；研磨所述粘合剂和所述焊接球，直至达到所述焊接球直径最大处的高度；将一金属引线的一端焊接在所述焊接球上，另一端焊接在一金属条上。本发明在对待测芯片进行检测过程中运用重新粘合技术时，在金属引线焊接所述焊接球之前，在所述待测芯片表面，即所述待测芯片焊接球表面即周围均匀形成一层粘合剂，并研磨所述粘合剂和所述焊接球，以露出焊接球，从而在后续用以焊接的金属引线焊接所述焊接球时，有效防止所述待测试芯片表面受到损坏。

Description

一种在重新粘合过程中防止待测芯片损伤的方法
技术领域
本发明涉及集成电路制造领域，尤其涉及一种在重新粘合过程中防止待测芯片损伤的方法。
背景技术
集成电路(Integrated Circuit，IC)已经将在单个硅片上制造的互联电路由几个发展到数万个。目前，集成电路所提供的性能及复杂程度已远远超过了的最初想象。为了提高复杂度和电路密度，即在给定的芯片面积上能够封装的数量增多，最小的器件特征尺寸已经随着集成电路的发展变得更小。
增加电路密度不仅提高了集成电路的复杂度和性能，而且为用户提供了较低的成本。一套集成电路生产设备要花费几亿甚至几十亿美元。每个生产设备都有一定的晶片生产量，而每个晶片上都要有一定数量的集成电路。因此通过把一个集成电路上的各个器件做得更小，就可以在每个晶片上做更多的器件，这样就可以增加生产设备的产量。当在集成电路生产设备中完成各种器件的制造后，这些器件必须经过测试和封装，以保证所制造的电路的可靠性。一项可以用于封装所制造的电路技术是将电路封装在球栅阵列(Ball Grid Array，BGA)封装中，将电路封装在模制材料中来保护电路，是芯片避免受到暴露或不希望有的接触。焊接球(Wire Ball)附着于封装的基部，以提供来自集成电路的可靠的电连接。
在集成电路执行封装过程后，可能解封装或打开芯片封装以便对集成电路或封装的内部特征进行分析或电检查。解封装过程可以包括诸如撬动或切除封装层的纯机械过程，或可以利用化学刻蚀、等离子体刻蚀或热机械溢出过程来移除封装层。例如，在解封装后，可能会对暴露的电路进行热测试，以确定电路循环工作后芯片上是否出现热点或者光子发射点；在解封装或打开封装后对集成电路或封装的内部特征进行分析或电检查，其中一项是对暴露的待测芯片进行光测试，以确定电路循环工作后芯片上是否出现因缺陷等问题造成的不正常光子的出现。现有技术中，检测的方法是首先在光学显微镜下获得待测芯片的光学图像一，然后将触针分别接触在指定的待测电路的焊接球上，通电后在光学检测仪中获得电流通过情况下待测芯片的光学图像二，将所述光学图像一与所述光学图像二进行比对，获得光子异常点或者阻值异常点，从而得到待测芯片的缺陷或异常处，进而进一步分析。在上述测试方法中，所述焊接球位于所述待测芯片的正面，光学检测仪也是从所述待测芯片的正面照射，获得所述光学图像二。然而在测试过程中，从待测芯片正面获得所述光学图像二时，部分光子会被位于待测芯片上的金属引线吸收，无法全部检测处待测芯片的异常或缺陷处。
为解决测试方法存在的问题，现有技术进一步采用背面检测方法，引进重新粘合技术(Re-bonding Technology)，图1为现有技术中利用背面检测方法的.示意图一。图2为现有技术中采用背面检测方法的示意图二。如图1所示，将待测芯片100固定绝缘载体102(例如玻璃片等)上，用金属引线106将待测芯片100的焊接球与金属条104(例如铝条等)电连接，如图2所示，所述金属条104的另一端绕至所述绝缘载体102的背面，则在测试过程中，将所述绝缘载体102的背面朝上，将触针接触所述金属条104，通电后在光学检测仪中获得电流通过情况下待测芯片100的光学图像三，将所述光学图像一与所述光学图像三进行比对，获得光子异常点，从而得到待测芯片100的缺陷或异常处，进而进一步分析。因待测芯片100的背面为硅衬底，所述硅衬底和绝缘载体102对光子的吸收能力极弱，从而利用重新粘合技术对待测芯片的背面进行测试能够更准确、全面地检测处待测芯片的缺陷或异常处。
随着集成电路制造技术的发展，尤其是随着Cu和低介电常数(Low K)技术的发展，重新粘合技术又遇到了瓶颈，低介电常数物质具有多孔性，致密性差、且塑性差、易碎且与Cu的配合度低，图3为现有技术中重新粘合技术的示意图，如图3所示，在重新粘合(Re-Bonding)过程中，引线装置200引出金属引线106与待测芯片100上的焊接球110相连，金属引线106下垂时对焊接球110形成下压力，并且有左右摆动的力，就会损坏焊接球或金属引线106掉落在焊接球110周围极易损伤待测芯片100，从而影响测试及后续测试过程。
发明内容
本发明要解决的技术问题是，提供一种在重新粘合过程中防止待测芯片损伤的方法。
为解决上述问题，本发明提供一种在重新粘合过程中防止待测芯片损伤的方法，包括以下步骤：对待测芯片进行解封装，以露出所述待测芯片上的焊接球；在所述待测芯片表面均匀形成一层粘合剂，所述粘合剂的高度高于所述焊接球的高度；研磨所述粘合剂和所述焊接球，直至露出所述焊接球；将金属引线的一端焊接在所述焊接球上，另一端焊接在一金属条上。
进一步的，形成所述粘合剂的步骤为：将所述粘合剂均匀涂抹在待测芯片的表面，烘烤所述粘合剂直至凝固。
可选的，所述粘合剂为环氧树脂粘合剂。
进一步的，所述烘烤过程中，温度为50～150℃。
进一步的，所述烘烤过程中，烘烤时间为5min～10min。
可选的，在研磨所述粘合剂和所述焊接球过程中，采用研磨盘进行研磨，所述研磨盘的转速为20～50转/分钟。
进一步的，所述研磨盘采用颗粒直径为0.3um～0.7um的研磨砂进行研磨。
可选的，研磨露出所述焊接球的截面直径为所述焊接球直径的0.5～1倍。
较佳的，研磨露出所述焊接球的截面直径为所述焊接球的1倍。
进一步的，所述金属引线为金线或铝线或铜线。
进一步的，所述金属条为铝条或铜条。
综上所述，本发明在进行重新粘合过程中形成金属引线在所述焊接头上的过程之前，在焊接头周围形成粘合剂对待测芯片进行保护，有效防止所述待测芯片表面受到损坏，并且可以防止在待测芯片内部的金属层和绝缘层之间因压力发生劈裂。从而在芯片检测的重新粘合过程中保护待测芯片不被损坏。
附图说明
图1为现有技术中采用背面检测方法的示意图一。
图2为现有技术中采用背面检测方法的示意图二。
图3为现有技术中重新粘合技术的示意图。
图4～图7为本发明一实施例所述方法的结构示意图。
图8为本发明一实施例所述方法的流程图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
本发明的核心思想是：在对待测芯片进行检测过程中运用重新粘合技术时，在金属引线焊接所述焊接球之前，在所述待测芯片表面，即所述待测芯片焊接球表面即周围均匀形成一层粘合剂，并研磨所述粘合剂和所述焊接球，以露出焊接球，从而达到在后续用以焊接的金属引线焊接所述焊接球时，有效防止所述待测试芯片表面受到损坏的目的。
为解决上述问题，本发明提供一种在重新粘合过程中防止待测芯片损伤的方法，图4～图7为本发明一实施例所述方法的结构示意图，图8为本发明一实施例所述方法的流程图，请参考图8并结合图4～图7，包括以下步骤：
S01：将待测芯片10进行解封装，以露出所述待测芯片10上的焊接球11，形成如图4所示的结构，所述焊接球11与所述待测芯片10内部的电路电性相连，测试过程对指定的所述焊接球11施以电压或电流可以对待测芯片10内部的指定电路进行测试。
S02：在所述待测芯片10表面均匀形成一层粘合剂30，所述粘合剂30的高度高于所述焊接球11的高度，形成如图5所示的结构；进一步的，在本实施例中，形成所述粘合剂30的步骤包括，S031：将所述粘合剂30均匀涂抹在待测芯片10的表面，S032：烘烤所述粘合剂20直至凝固，所述粘合剂30凝固变硬，从而保护焊接球11，所述烘烤过程中，温度为50～150℃，其中较佳的温度为150℃，烘烤温度不能高于200℃，否则高温会使待测芯片10内部的集成电路受热变形，影响后续测试；烘烤时间为5min～10min，其中较佳的为6min，；进一步的，所述粘合剂30为环氧树脂粘合剂。通常150℃温度下，5min可以使所述粘合剂凝固。所述粘合剂可以为热溶胶或环氧树脂粘合剂，选择所述粘合剂以能够在随后的分析中可去除为原则，即一般能够用丙酮去除的粘合剂都在本发明的思想范围内。
S03：研磨所述粘合剂30和焊接球11直至露出所述焊接球11，其中可选的，研磨露出所述焊接球11的截面直径为所述焊接球11直径的0.5～1倍，其中较佳的，研磨露出所述焊接球11的截面直径等于所述焊接球11的直径。形成如图6所示的结构，研磨到焊接球11直径最大处的高度有利于后续焊接时充分焊接；可选的，所述研磨过程中，采用研磨盘进行研磨，所述研磨盘的转速为20～50转/分钟，其中较佳的转速为30转/分钟，这一转速下，所述粘合剂30和焊接球11能以适中的速度研磨，防止因速度过快而无法掌握好研磨的最佳厚度，甚至被损坏，所述研磨盘采用颗粒直径为0.3um～0.7um的研磨砂进行研磨，其中较佳的所述研磨砂的颗粒直径为0.5um，采用这一直径可以较好地研磨所述粘合剂30和焊接球11并且不过度损伤焊接球或损伤待测芯片10表面。
S04：如图7所示，将金属引线16的一端焊接在所述焊接球11上，另一端焊接在一金属条上(图中未标示出)，所述金属引线16为金线或铝线或铜线，所述金属条为铝条或者铜条。当引线装置20引出所述金属引线16与所述焊接球11相焊接，金属引线16下垂时对焊接球11形成向下以及左右摆动的力，所述向下以及左右摆动的力被所述粘合剂30平均分摊，从而保护焊接球11不受损坏，同时所述粘合剂将焊接球11周围的待测芯片10表面保护起来，从而也防止所述待测芯片10表面残留多余的金属引线，从而保护待测芯片10的焊接球11以及焊接球11周围区域，并且可以防止在待测芯片10内部的金属层和绝缘层之间因压力发生劈裂，从而防止影响后续测试。
在完成焊接后将所述待测芯片10固定在一绝缘载体的正面，较佳的，在本实施例中所述绝缘载体为玻璃片，将所述金属条焊有金属引线16的一端固定在所述绝缘载体的正面，另一端延伸至所述绝缘载体背面，且不遮挡从绝缘载体背面看到所述待测芯片10的视线。将所述绝缘载体背面朝上将触针接触所述金属条，通电后在光学检测仪中获得电流通过情况下待测芯片10的光学图像，与光学显微镜下待测芯片10的光学图像进行重叠对比，获得光子异常点，从而得到待测芯片10的缺陷或异常处，进而进一步分析。
综上所述，本发明在对待测芯片10进行检测运用重新粘合技术时，在金属引线16焊接所述焊接球11之前，在所述待测芯片10表面，即所述待测芯片10焊接球11表面即周围均匀形成一层粘合剂30，并研磨所述粘合剂30和所述焊接球11，以露出焊接球，从而在后续用以焊接的金属引线16焊接所述焊接球11时，重新粘合过程中所产生的下压力可以部分转移到粘合在待测芯片10表面的粘合剂30上，从而有效防止所述待测芯片10表面受到损坏，并且可以防止在待测芯片10内部的金属层和绝缘层之间因压力发生劈裂。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (11)

1.一种在重新粘合过程中防止待测芯片损伤的方法，其特征在于，包括以下步骤：
对待测芯片进行解封装，以露出所述待测芯片上的焊接球；
在所述待测芯片表面均匀形成一层粘合剂，所述粘合剂的高度高于所述焊接球的高度；
研磨所述粘合剂和所述焊接球，直至露出所述焊接球；将一金属引线的一端焊接在所述焊接球上，另一端焊接在一金属条上。
2.如权利要求1所述的在重新粘合过程中防止待测芯片损伤的方法，其特征在于，形成所述粘合剂的步骤为：将所述粘合剂均匀涂抹在待测芯片的表面，烘烤所述粘合剂直至凝固。
3.如权利要求2所述的在重新粘合过程中防止待测芯片损伤的方法，其特征在于，所述粘合剂为环氧树脂粘合剂。
4.如权利要求2所述的在重新粘合过程中防止待测芯片损伤的方法，其特征在于，所述烘烤过程中，温度为50～150℃。
5.如权利要求2所述的在重新粘合过程中防止待测芯片损伤的方法，其特征在于，所述烘烤过程中，烘烤时间为5min～10min。
6.如权利要求1所述的在重新粘合过程中防止待测芯片损伤的方法，其特征在于，在研磨所述粘合剂和所述焊接球过程中，采用研磨盘进行研磨，所述研磨盘的转速为20～50转/分钟。
7.如权利要求6所述的在重新粘合过程中防止待测芯片损伤的方法，其特征在于，所述研磨盘采用颗粒直径为0.3um～0.7um的研磨砂进行研磨。
8.如权利要求1所述的在重新粘合过程中防止待测芯片损伤的方法，其特征在于，研磨露出所述焊接球的截面直径为所述焊接球直径的0.5～1倍。
9.如权利要求8所述的在重新粘合过程中防止待测芯片损伤的方法，其特征在于，研磨露出所述焊接球的截面直径为所述焊接球直径的1倍。
10.如权利要求1所述的在重新粘合过程中防止待测芯片损伤的方法，其特征在于，所述金属引线为金线或铝线或铜线。
11.如权利要求1所述的在重新粘合过程中防止待测芯片损伤的方法，其特征在于，所述金属条为铝条或者铜条。
CN2010102857707A 2010-09-17 2010-09-17 一种在重新粘合过程中防止待测芯片损伤的方法 Active CN102403242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102857707A CN102403242B (zh) 2010-09-17 2010-09-17 一种在重新粘合过程中防止待测芯片损伤的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102857707A CN102403242B (zh) 2010-09-17 2010-09-17 一种在重新粘合过程中防止待测芯片损伤的方法

Publications (2)

Publication Number Publication Date
CN102403242A CN102403242A (zh) 2012-04-04
CN102403242B true CN102403242B (zh) 2013-06-26

Family

ID=45885317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102857707A Active CN102403242B (zh) 2010-09-17 2010-09-17 一种在重新粘合过程中防止待测芯片损伤的方法

Country Status (1)

Country Link
CN (1) CN102403242B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810243A (zh) * 2014-01-24 2015-07-29 北大方正集团有限公司 一种封装器件解封方法
CN105334084B (zh) * 2014-06-30 2018-06-12 无锡华润上华科技有限公司 集成电路芯片失效分析样品的制备方法
CN104897446B (zh) * 2015-05-27 2017-08-22 上海华力微电子有限公司 一种基于动态电压衬度分析的样品制备方法
CN108987290B (zh) * 2018-06-25 2020-09-22 南京矽邦半导体有限公司 一种qfn产品无损开盖方法
CN110146803A (zh) * 2019-05-16 2019-08-20 长江存储科技有限责任公司 芯片样品及其获取方法、测试封装体及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923954A (en) * 1997-03-14 1999-07-13 Lg Semicon Co., Ltd. Ball grid array package and fabrication method therefor
CN1338777A (zh) * 2000-08-15 2002-03-06 联测科技股份有限公司 薄型半导体装置及其制备方法
CN1635364A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 用于发光显微镜查找芯片缺陷的芯片固定装置
US7268421B1 (en) * 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
CN101807531A (zh) * 2010-03-30 2010-08-18 上海凯虹电子有限公司 一种超薄芯片的封装方法以及封装体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW504811B (en) * 2001-10-12 2002-10-01 Advanced Semiconductor Eng Flip-chip packaging structure and the forming method
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923954A (en) * 1997-03-14 1999-07-13 Lg Semicon Co., Ltd. Ball grid array package and fabrication method therefor
CN1338777A (zh) * 2000-08-15 2002-03-06 联测科技股份有限公司 薄型半导体装置及其制备方法
CN1635364A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 用于发光显微镜查找芯片缺陷的芯片固定装置
US7268421B1 (en) * 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
CN101807531A (zh) * 2010-03-30 2010-08-18 上海凯虹电子有限公司 一种超薄芯片的封装方法以及封装体

Also Published As

Publication number Publication date
CN102403242A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
CN102403242B (zh) 一种在重新粘合过程中防止待测芯片损伤的方法
US5424254A (en) Process for recovering bare semiconductor chips from plastic packaged modules by thermal shock
US6882036B2 (en) Apparatuses for forming thin microelectronic dies
CN107894359B (zh) 激光器芯片失效定位分析样品制备方法及中间件
JP4544876B2 (ja) 半導体装置の製造方法
US20190006195A1 (en) Chip encapsulating method and chip encapsulating structure
US10418312B2 (en) Guard ring design enabling in-line testing of silicon bridges for semiconductor packages
CN103137632A (zh) 用于cmos图像传感器的内插板封装及其制造方法
JPH07111993B2 (ja) 電子チップの非破壊電気検査方法
CN102468122A (zh) 半导体器件失效分析样品制作方法及分析方法
CN103839771A (zh) 半导体器件失效分析样品制作方法以及分析方法
US7541827B2 (en) BGA package holder device and method for testing of BGA packages
CN111123075B (zh) 封装器件的失效分析方法
CN109633418A (zh) 光子辐射显微镜样品座、测试方法及显微镜装置
JP2006196592A (ja) 樹脂封止型半導体装置の検査方法
CN101661875B (zh) 用于对bga封装解封装的设备
US20120178189A1 (en) Method for forming an over pad metalization (opm) on a bond pad
CN102064092B (zh) 用于半导体工艺的载体分离方法
KR101169687B1 (ko) 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법
US6472234B2 (en) Failure analysis method for chip of ball grid array type semiconductor device
US7063987B2 (en) Backside failure analysis of integrated circuits
CN109103152B (zh) 一种功率器件及其封装方法
US6274397B1 (en) Method to preserve the testing chip for package's quality
CN202534636U (zh) 半导体封装用间隔件的测试设备
TWI437687B (zh) 多晶片堆疊封裝之測試方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130620

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130620

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130620

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation