CN101807531A - 一种超薄芯片的封装方法以及封装体 - Google Patents

一种超薄芯片的封装方法以及封装体 Download PDF

Info

Publication number
CN101807531A
CN101807531A CN 201010135506 CN201010135506A CN101807531A CN 101807531 A CN101807531 A CN 101807531A CN 201010135506 CN201010135506 CN 201010135506 CN 201010135506 A CN201010135506 A CN 201010135506A CN 101807531 A CN101807531 A CN 101807531A
Authority
CN
China
Prior art keywords
wafer
chip
ultra
lead frame
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010135506
Other languages
English (en)
Inventor
张江元
柳丹娜
李志宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kaihong Electronic Co Ltd
Original Assignee
Shanghai Kaihong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kaihong Electronic Co Ltd filed Critical Shanghai Kaihong Electronic Co Ltd
Priority to CN 201010135506 priority Critical patent/CN101807531A/zh
Publication of CN101807531A publication Critical patent/CN101807531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种超薄芯片的封装方法，包括如下步骤：提供一晶圆，所述晶圆表面具有多个待封装的芯片结构；将晶圆的背面减薄；在晶圆背面粘贴一双面具有粘性的导电薄膜；将贴膜完毕的晶圆切割成独立的芯片；将切割后的背面带有导电薄膜的芯片粘贴在引线框架上。本发明进一步提供了一种上述方法形成的封装体，包括引线框架和安放在引线框架上的芯片，所述芯片和引线框架之间通过一导电薄膜层相互粘合。本发明的优点在于：避免了在减薄后的晶圆上生长金属层导致芯片严重翘曲的现象，简化了封装工艺，并且不会产生引线框架在高温下变形或者树脂溢出的现象。

Description

一种超薄芯片的封装方法以及封装体
【技术领域】
本发明涉及半导体器件封装测试领域，尤其涉及一种超薄芯片的封装方法以及封装体。
【背景技术】
随着电子工业的迅速发展，小型的、轻薄的封装成为电子器件的发展趋势。这种封装需要尺寸非常小并且非常薄的芯片。然而，这些器件并没有足够的空间去放置越来越小尺寸的芯片，因此必须要采用更小的芯片进行封装才能够保证器件的封装可靠性。
现有技术中的封装工艺通常包括：背面研磨，背面金属化，晶圆贴装，晶圆切割，贴片，打线，注塑，以及分割等步骤。对于小尺寸芯片的封装而言，由于芯片的厚度也相应减薄，因此在背面金属化的步骤中，背金属层和晶圆之间的残余应力会十分明显，这一残余应力会导致晶圆的翘曲现象变得比厚晶圆严重的多，而发生严重翘曲的晶圆在后续进行贴装的步骤时极容易发生碎裂。并且现有技术中的工艺在对超薄芯片实施贴片和注塑的步骤中容易引起引线框架在高温下的变形(对于共晶贴片工艺而言)或者树脂溢出(对于环氧树脂贴片工艺而言)。无论上述哪种现象都是封装过程中不希望看到的。因此需要一种新的工艺替代现有的常用封装工艺对超薄芯片进行封装，已克服上述问题。
【发明内容】
本发明所要解决的技术问题是，提供一种超薄芯片的封装方法，能够避免现有技术中由于被封装的芯片变薄而引起的诸如晶圆翘曲、引线框架变形以及树脂溢出等问题，从而获得一种超薄的封装体。
为了解决上述问题，本发明提供了一种超薄芯片的封装方法，包括如下步骤：提供一晶圆，所述晶圆表面具有多个待封装的芯片结构；将晶圆的背面减薄；在晶圆背面粘贴一双面具有粘性的导电薄膜；将贴膜完毕的晶圆切割成独立的芯片；将切割后的背面带有导电薄膜的芯片粘贴在引线框架上。
作为可选的技术方案，所述导电薄膜是含有金属成分的树脂薄膜，所述金属为银，所述导电薄膜层中进一步含有焊料。
所述薄膜的厚度范围是10μm至50μm。
作为可选的技术方案，所述晶圆研磨的步骤中，晶圆研磨后的厚度范围是范围是50μm至140μm，所述晶圆研磨减薄之后并不移动，而立即实施贴膜，以防止晶圆在移动中发生变形和碎裂。
本发明进一步提供了一种上述方法形成的封装体，包括引线框架和安放在引线框架上的芯片，所述芯片和引线框架之间通过一薄膜层相互粘合。
作为可选的技术方案，所述薄膜层的厚度范围是10μm至50μm，所述芯片的厚度范围是50μm至140μm。。
本发明的优点在于：采用导电薄膜替代了现有技术中的背金属层，避免了在减薄后的晶圆上生长金属层导致芯片严重翘曲的现象，并且将现有技术中的背面金属化和晶圆贴装两个步骤合并成一个步骤，因此也简化了封装工艺；采用薄膜直接贴装到引线框架的做法，即不需要高温也不需要特殊的化学反应，因此相对于现有技术而言不会产生引线框架在高温下变形或者树脂溢出的现象。
【附图说明】
附图1为本发明所述超薄芯片封装方法的具体实施方式的实施步骤示意图；
附图2至附图5为本发明所述超薄芯片封装方法的具体实施方式的工艺示意图；
附图6为本发明所述封装体具体实施方式的结构示意图。
【具体实施方式】
下面结合附图对本发明提供的一种超薄芯片的封装方法以及封装体的具体实施方式做详细说明。
首先结合附图给出本发明所述超薄芯片封装方法的具体实施方式。附图1所示为本具体实施方式的实施步骤示意图，包括：步骤S10，提供一晶圆；步骤S11，通过研磨晶圆的背面将晶圆减薄；步骤S12，在晶圆的背面粘贴一导电薄膜；步骤S13，将贴膜完毕的晶圆切割成独立的芯片；步骤S14，将切割后的背面带有导电薄膜的芯片粘贴在引线框架上；步骤S15，将芯片上的焊盘(Pad)电学连接至对应的引脚；步骤S16，注塑并切割成型。
附图2至附图5为本具体实施方式的工艺示意图。
附图2所示，参考步骤S10，提供一晶圆100，所述晶圆100表面具有多个待封装的芯片结构(图中未示出)。所述晶圆100可以是单晶硅晶圆，也可以是任意采用其他常见半导体材料所构成的晶圆。
参考步骤S11，通过研磨晶圆100的背面将晶圆减薄。研磨的目的是将晶圆100的厚度减薄至目标厚度，以满足器件小型化的需要。减薄可以采用常用的研磨工艺，例如化学机械抛光，也可以辅助选择性腐蚀等方法以加快腐蚀速度。
附图3所示，参考步骤S12，在晶圆的背面粘贴一导电薄膜110。
本步骤采用导电薄膜110替代了现有技术中的背金属层，避免了在减薄后的晶圆上生长金属层导致芯片严重翘曲的现象。并且将现有技术中的背面金属化和晶圆贴装两个步骤合并成一个步骤，因此也简化了封装工艺。
所述导电薄膜是含有金属成分的树脂薄膜。所述金属尤其可以是银，所述含有金属成分的树脂薄膜中还可以进一步含有焊料以有利于增加粘性和提高薄膜的导电性。
所述薄膜的厚度范围是10μm至50μm。
于较佳的实施例中，所述晶圆100研磨减薄之后并不移动，而立即实施贴膜，以防止晶圆100在移动中发生变形和碎裂。晶圆在抛光机中研磨薄后可直接在抛光机中进行撕膜，贴膜。这种机台很容易获得，是本领域内常见的设备，此处不再赘述。
附图4所示，参考步骤S13，将贴膜完毕的晶圆100切割成独立的芯片，本具体实施方式以芯片131、132和133表示，本步骤并切断导电薄膜110。如此操作的目的在于保证导电薄膜层110与独立芯片成为一体，以便于后续贴片，为了便于切割和取用，可在导电薄膜110的背面再贴一层蓝膜或者类似的支撑膜(图中未示出)，并在切割过程中保证蓝膜不被切断。以上在待切割晶圆背面贴蓝膜的工艺为本领域内常见工艺，此处不再赘述。
附图5所示，参考步骤S14，将切割后的背面带有导电薄膜层110的芯片131、132和133粘贴在引线框架190上。本图仅以芯片131为例进行图示。
本具体实施方式中的导电薄膜110作用相当于现有技术中晶圆背面的金属层。而由于本具体实施方式采用的是薄膜直接贴装到引线框架的做法，即不需要高温也不需要特殊的化学反应，因此相对于现有技术而言不会产生引线框架在高温下变形或者树脂溢出的现象。
步骤S15，将芯片131、132和133上的焊盘(Pad)电学连接至对应的引脚；步骤S16，注塑并切割成型。以上两步骤为本领域内常见的工艺方法，此处不再赘述。
总之，本具体实施方式巧妙的利用了在晶圆背面贴装一导电薄膜的方法，解决了芯片在被减薄之后带来的诸如晶圆翘曲、引线框架变形以及树脂溢出等问题。
接下来结合附图给出本发明所述封装体的具体实施方式。
附图6所示为上述步骤实施完毕后所获得的封装体的结构示意图，本图以一个封装体为例，所述封装体包括：引线框架190、安放在引线框架190上的芯片131、设置在芯片131和引线框架190之间的导电薄膜层110以及塑封体180。导电薄膜层110的作用在于将芯片131和引线框架190之间相互粘合。本具体实施方式采用导电薄膜层110代替了现有技术中的焊接用金球，降低了芯片的整体厚度，同时也降低了制造工艺成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种超薄芯片的封装方法，其特征在于，包括如下步骤：
提供一晶圆，所述晶圆表面具有多个待封装的芯片结构；
将晶圆的背面减薄；
在晶圆背面粘贴一双面具有粘性的导电薄膜；
将贴膜完毕的晶圆切割成独立的芯片；
将切割后的背面带有导电薄膜的芯片粘贴在引线框架上。
2.根据权利要求1所述的超薄芯片的封装方法，其特征在于，所述导电薄膜是含有金属成分的树脂薄膜。
3.根据权利要求2所述的超薄芯片的封装方法，其特征在于，所述金属为银。
4.根据权利要求2或3所述的超薄芯片的封装方法，其特征在于，所述导电薄膜层中进一步含有焊料。
5.根据权利要求1或2所述的超薄芯片的封装方法，其特征在于，所述薄膜的厚度范围是10μm至50μm。
6.根据权利要求1所述的超薄芯片的封装方法，其特征在于，所述晶圆研磨的步骤中，晶圆研磨后的厚度范围是50μm至140μm。
7.根据权利要求1或2或6所述的超薄芯片的封装方法，其特征在于，所述晶圆研磨减薄之后并不移动，而立即实施贴膜，以防止晶圆在移动中发生变形和碎裂。
8.一种权利要求1所述方法形成的封装体，包括引线框架和安放在引线框架上的芯片，其特征在于，所述芯片和引线框架之间通过一导电薄膜层相互粘合。
9.根据权利要求8所述的封装体，其特征在于，所述薄膜层的厚度范围是10μm至50μm。
10.根据权利要求8或9所述的封装体，其特征在于，所述芯片的厚度范围是范围是50μm至140μm。
CN 201010135506 2010-03-30 2010-03-30 一种超薄芯片的封装方法以及封装体 Pending CN101807531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010135506 CN101807531A (zh) 2010-03-30 2010-03-30 一种超薄芯片的封装方法以及封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010135506 CN101807531A (zh) 2010-03-30 2010-03-30 一种超薄芯片的封装方法以及封装体

Publications (1)

Publication Number Publication Date
CN101807531A true CN101807531A (zh) 2010-08-18

Family

ID=42609264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010135506 Pending CN101807531A (zh) 2010-03-30 2010-03-30 一种超薄芯片的封装方法以及封装体

Country Status (1)

Country Link
CN (1) CN101807531A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403242A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 一种在重新粘合过程中防止待测芯片损伤的方法
CN102842511A (zh) * 2012-08-20 2012-12-26 上海凯虹科技电子有限公司 芯片封装方法及使用该方法制造的晶圆
CN103178007A (zh) * 2011-12-20 2013-06-26 杭州士兰集成电路有限公司 划片方法、芯片制作方法及凸点玻璃封装二极管
CN104384647A (zh) * 2014-10-10 2015-03-04 中国电子科技集团公司第四十一研究所 用于超小肖特基二极管与石英基片薄膜电路吻合焊接方法
CN104882427A (zh) * 2014-02-27 2015-09-02 西安永电电气有限责任公司 一种塑封式ipm模块电气连接结构
CN105140184A (zh) * 2015-07-30 2015-12-09 常州银河世纪微电子有限公司 芯片级封装方法
CN108695227A (zh) * 2018-06-21 2018-10-23 上海飞骧电子科技有限公司 解决封装溢胶问题的无源器件砷化镓贴膜方法及芯片
CN108987294A (zh) * 2018-06-21 2018-12-11 上海飞骧电子科技有限公司 解决封装溢胶问题的无源器件砷化镓刷胶方法
WO2021185002A1 (zh) * 2020-03-19 2021-09-23 深圳纽迪瑞科技开发有限公司 一种应变感应膜的制备方法、应变感应膜以及压力传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399794A (zh) * 1999-11-24 2003-02-26 国际整流器公司 采用导电的粘合膜的功率半导体管芯的连接方法
CN1442889A (zh) * 2002-03-01 2003-09-17 夏普公司 薄半导体芯片及其制造方法
CN1552078A (zh) * 2001-05-07 2004-12-01 ����Τ�����ʹ�˾ 界面材料及其生产方法和用途
CN1820361A (zh) * 2003-02-05 2006-08-16 千住金属工业株式会社 端子间的连接方法及半导体装置的安装方法
US20070093040A1 (en) * 2005-10-25 2007-04-26 Kazuma Sekiya Production method for device
US20070096305A1 (en) * 2004-03-03 2007-05-03 Edward Fuergut Semiconductor component with a thin semiconductor chip and a stiff wiring substrate, and methods for producing and further processing of thin semiconductor chips

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399794A (zh) * 1999-11-24 2003-02-26 国际整流器公司 采用导电的粘合膜的功率半导体管芯的连接方法
CN1552078A (zh) * 2001-05-07 2004-12-01 ����Τ�����ʹ�˾ 界面材料及其生产方法和用途
CN1442889A (zh) * 2002-03-01 2003-09-17 夏普公司 薄半导体芯片及其制造方法
CN1820361A (zh) * 2003-02-05 2006-08-16 千住金属工业株式会社 端子间的连接方法及半导体装置的安装方法
US20070096305A1 (en) * 2004-03-03 2007-05-03 Edward Fuergut Semiconductor component with a thin semiconductor chip and a stiff wiring substrate, and methods for producing and further processing of thin semiconductor chips
US20070093040A1 (en) * 2005-10-25 2007-04-26 Kazuma Sekiya Production method for device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403242A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 一种在重新粘合过程中防止待测芯片损伤的方法
CN102403242B (zh) * 2010-09-17 2013-06-26 中芯国际集成电路制造(上海)有限公司 一种在重新粘合过程中防止待测芯片损伤的方法
CN103178007A (zh) * 2011-12-20 2013-06-26 杭州士兰集成电路有限公司 划片方法、芯片制作方法及凸点玻璃封装二极管
CN102842511A (zh) * 2012-08-20 2012-12-26 上海凯虹科技电子有限公司 芯片封装方法及使用该方法制造的晶圆
CN104882427A (zh) * 2014-02-27 2015-09-02 西安永电电气有限责任公司 一种塑封式ipm模块电气连接结构
CN104882427B (zh) * 2014-02-27 2017-10-27 西安永电电气有限责任公司 一种塑封式ipm模块电气连接结构
CN104384647A (zh) * 2014-10-10 2015-03-04 中国电子科技集团公司第四十一研究所 用于超小肖特基二极管与石英基片薄膜电路吻合焊接方法
CN105140184A (zh) * 2015-07-30 2015-12-09 常州银河世纪微电子有限公司 芯片级封装方法
CN105140184B (zh) * 2015-07-30 2017-11-21 常州银河世纪微电子股份有限公司 芯片级封装方法
CN108695227A (zh) * 2018-06-21 2018-10-23 上海飞骧电子科技有限公司 解决封装溢胶问题的无源器件砷化镓贴膜方法及芯片
CN108987294A (zh) * 2018-06-21 2018-12-11 上海飞骧电子科技有限公司 解决封装溢胶问题的无源器件砷化镓刷胶方法
WO2021185002A1 (zh) * 2020-03-19 2021-09-23 深圳纽迪瑞科技开发有限公司 一种应变感应膜的制备方法、应变感应膜以及压力传感器

Similar Documents

Publication Publication Date Title
CN101807531A (zh) 一种超薄芯片的封装方法以及封装体
KR100517075B1 (ko) 반도체 소자 제조 방법
US7476565B2 (en) Method for forming filling paste structure of WL package
JP4595265B2 (ja) 半導体装置の製造方法
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
CN101533783B (zh) 薄型四侧扁平无引脚封装方法
US20080079125A1 (en) Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same
CN103295926B (zh) 一种基于tsv芯片的互连封装方法
US9281182B2 (en) Pre-cut wafer applied underfill film
JP2012209449A (ja) 半導体装置の製造方法
JP2012164951A (ja) 半導体チップの剥離装置、及び半導体チップの剥離方法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
US9515048B2 (en) Method for fabricating an interposer
US10304716B1 (en) Package structure and manufacturing method thereof
CN101807532B (zh) 一种超薄芯片的倒装式封装方法以及封装体
US11569144B2 (en) Semiconductor package design for solder joint reliability
CN102064117B (zh) 小尺寸芯片的封装方法
CN111312600A (zh) 一种扇出型封装方法、扇出型封装器件及扇出型封装体
CN217590771U (zh) 芯片封装结构
US20070072341A1 (en) Die package and method for making the same
JP2012099693A (ja) 半導体装置の製造方法
JP2006140303A (ja) 半導体装置の製造方法
CN102064116A (zh) 小尺寸芯片的倒装式封装方法
CN104409429A (zh) 一种带应力牺牲结构的芯片封装结构及封装方法
CN113823595A (zh) 半导体封装结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100818