CN108987294A - 解决封装溢胶问题的无源器件砷化镓刷胶方法 - Google Patents

解决封装溢胶问题的无源器件砷化镓刷胶方法 Download PDF

Info

Publication number
CN108987294A
CN108987294A CN201810644895.0A CN201810644895A CN108987294A CN 108987294 A CN108987294 A CN 108987294A CN 201810644895 A CN201810644895 A CN 201810644895A CN 108987294 A CN108987294 A CN 108987294A
Authority
CN
China
Prior art keywords
wafer
gaas
chip
brush coating
gaas wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810644895.0A
Other languages
English (en)
Other versions
CN108987294B (zh
Inventor
吴现伟
龙华
陈晓哲
宣凯
郭嘉帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fei Xiang Electronic Technology Co Ltd
Original Assignee
Shanghai Fei Xiang Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fei Xiang Electronic Technology Co Ltd filed Critical Shanghai Fei Xiang Electronic Technology Co Ltd
Priority to CN201810644895.0A priority Critical patent/CN108987294B/zh
Publication of CN108987294A publication Critical patent/CN108987294A/zh
Application granted granted Critical
Publication of CN108987294B publication Critical patent/CN108987294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及解决封装溢胶问题的无源器件砷化镓刷胶方法。所述方法包括如下步骤：砷化镓晶圆在完成线路等级制作后，以675um厚度储存于高洁净度晶圆库通有氮气的箱柜内，按照排程放料作业；砷化镓晶圆背面磨片减薄；中测，进行功能测试、交流参数和直流参数测试，根据测试结果筛选合格的砷化镓晶圆；砷化镓晶圆背面刷胶；烤箱烘烤使所刷胶质体预固化；晶圆切割划片，切割后将形成一颗颗孤立的芯片贴合在金属环内基膜表面；包装已切割晶圆，运送至封装厂；贴装芯片到框架贴片区；烤箱固化使所刷胶质体固化为玻璃态；完成封装后续流程。本发明避免了砷化镓晶圆反复运输过程碎片或裂片风险；降低了运输成本，提高了作业良率及时效性。

Description

解决封装溢胶问题的无源器件砷化镓刷胶方法
技术领域
本发明涉及晶圆制造工艺领域，具体涉及解决封装溢胶问题的无源器件砷化镓刷胶方法。
背景技术
通常晶圆衬底不同对应功能也会不同，硅基晶圆应用广泛，技术成熟，但针对射频类高速处理功能，砷化镓具有明显优势。例如：砷化镓材料拥有一些比硅还要好的电子特性，使得砷化镓可以用在频率高于250GHz的场合；如果等效的砷化镓和硅元件同时都操作在高频时，砷化镓会产生较少的噪音；砷化镓有较高的击穿电压，所以砷化镓比同样的硅元件更适合操作在高功率的场合；砷化镓温度系数小，能在较高温度下正常工作。因为这些特性，砷化镓电路可以运用在移动电话、卫星通讯、微波点对点连线、雷达系统等高频率应用系统。
在射频开关应用领域，相比于绝缘体上硅开关，砷化镓在开关频率大于3GHz有明显的性能优势，而且砷化镓开关有更大的功率能力，在3GHz以内，绝缘体上硅开关由于性价方面的优势占市场主导。
应用在功率放大射频领域通常采用芯片顶层金属晶体管连接背金孔，接地导通到芯片底部整面或局部背金。芯片工作产生热量通过芯片背金与导电胶连通，在导通到基板或框架接地焊盘，将热量及时传递到元器件金属表面，起到有效散热的作用。
而在射频开关应用中，砷化镓芯片不需要背金孔散热设计，主要原因是射频开关一般选用高电压低电流模式，不会产生高热量释放，通常被定义为：IPD，即集成电路无源器件
砷化镓晶圆切单颗裂片后废水含有有毒的砷化物，在废液处理上存在较高要求，废液处理设施复杂且昂贵，封装厂通常不投入砷化镓废液处理资源。当前业内通常在砷化镓晶圆制造厂完成整片晶圆制造后，继续进行晶圆减薄和划片切单颗工艺，由于砷化镓材料较脆，通常划片采用激光方式，整片砷化镓晶圆单颗裂片后芯片按照设计阵列仍粘附保留在划片膜上转运到封装厂进行后续制作。这样操作方便封装作业，但切割过程镭射气化切割道时将带起切割道内砷化镓衬底、电路层多种金属离子、及隔离层多种有机成分等残留物质吸附在芯片表面，会造成晶圆洁净度变差，长期放置会导致离子污染或封装作业良率下降等问题，不利于长期保存。
而硅晶圆则不存在以上问题，通常是以整片晶圆裸片固定在小容器内转运到封装厂进行晶圆减薄及切割裂片，除个别Low-K值设计晶圆需要镭射切割外，大多硅晶圆都适合使用划片刀切割，这样操作的好处有利于延长晶圆洁净度和保存寿命。
因此，在砷化镓晶圆不确定使用时间时，尽可能的先保存在晶圆制造厂专用设施内。
然而，在砷化镓开关芯片正面贴装在没有芯片的基座框架上，框架利用多个支撑引脚将砷化镓芯片悬空支撑时，如图2所示，不能通过封装常用点胶方式将砷化镓固定在半蚀刻悬空框架上，点胶会导致胶体流动扩散到框架底部，塑封后会看到胶体外露在固化树脂表面，存在明显颜色差异。
因此，需要在砷化镓芯片背面以刷双面胶，再进一步贴装在悬空支撑框架上。因双面胶是具有弹性的固化形态，不会像点胶的流体形态流到框架底部，因此可以有效避免胶体外露在固化树脂表面的问题。
但刷双面胶是在晶圆切割前加工，封装刷胶后需要将砷化镓晶圆运送回到砷化镓晶圆制造厂进行，并且切割裂片后需要再次运送至封装厂。主要存在以下缺点：砷化镓晶圆制造厂需要将晶圆减薄后整片运送至封装厂，运送过程极易发生碎片或裂片风险；封装厂刷胶后，胶的有效期限较短，刷胶作业有效期在2周。刷胶后需要运回晶圆制造厂切割裂片，然后再运到封装厂，这个过程根据两个厂区所在地不同需要1～2周时间，容易导致胶失效；刷胶后仍需整片晶圆运送至晶圆制造厂，运送过程还是容易发生碎片或裂片风险；反复运送提高了运输成本，且降低了时效性；并且，晶圆减薄后单晶硅质砷化镓从空气洁净度100级的晶圆厂转至1000级的封装厂进行刷胶，极易因粉尘颗粒静电吸附原因导致晶圆碎裂。
发明内容
为了解决砷化镓晶圆制造过程中反复运输的碎裂风险；降低运输成本，提高其时效性，并解决封装溢胶的问题，本发明提供了解决封装溢胶问题的无源器件砷化镓刷胶方法，晶圆厂引入刷胶机和高温烤箱，在晶圆中测后进行晶圆背面刷胶并完成预烘烤固化，然后再进行晶圆切单颗等后续流程。
一种解决封装溢胶问题的无源器件砷化镓刷胶方法，其特征在于，所述方法包括如下步骤：
砷化镓晶圆在完成线路等级制作后，以675um厚度储存于高洁净度晶圆库通有氮气的箱柜内，按照排程放料作业；
砷化镓晶圆背面磨片减薄；
中测，是将砷化镓晶圆进行功能测试、交流参数和直流参数测试，根据测试结果筛选合格的砷化镓晶圆；
砷化镓晶圆背面刷胶；
烤箱烘烤,使所刷胶质体预固化；
砷化镓晶圆切割划片，切割后将形成一颗颗孤立的芯片贴合在金属环内基膜表面；
包装固定在金属环内基膜表面上的已切割晶圆，运送至封装厂；
贴装芯片到框架贴片区；
烤箱固化，使所刷胶质体固化为玻璃态；
完成封装后续流程。
进一步地，所述高洁净度晶圆库为100级洁净度晶圆库。
进一步地，所述砷化镓晶圆背面磨片减薄，需放置在蓝宝石平台作业；所述砷化镓晶圆背面磨片减薄的厚度为150um，偏差在±8um内。
进一步地，所述砷化镓晶圆衬底砷化镓材料为单晶硅质，脆性易碎。
进一步地，所述砷化镓晶圆背面刷胶，包括如下步骤：
将正面贴合在金属环内基膜上的砷化镓晶圆放入支撑台，晶圆背面朝上，基膜一侧放在花岗石支撑台真空卡盘上，金属环及晶圆卡位固定后开启支撑台真空；
对位压合金属夹板将晶圆换套于中间开口，对位压合漏字板在砷化镓晶圆圆边及金属夹板上方，晶圆一侧漏字板上注入长度大于晶圆直径且刮胶方向能够完全覆盖晶圆的流体胶；
使用滚动条橡胶刮板从晶圆背面注入流体胶一侧向对面刮胶一次，再反向刮回一次。
进一步地，所述预固化烘烤，烘烤条件为以下两种的一种：烤箱温度100度恒温20分钟+烤箱温度120度恒温20分钟，或烤箱温度100度恒温一小时+烤箱温度80度恒温两小时。
进一步地，所述砷化镓晶圆切割划片，需要利用波长为355nm的激光在砷化镓晶圆正面切割道位置进行三次激光切割；形成一颗颗孤立的芯片和胶体贴合在基膜表面。
进一步地，所述贴装芯片到框架贴片区，包括如下步骤：
将晶圆固定金属环加固在装片设备特定位置并顶起环内贴有芯片的基膜；
通过顶针将单颗芯片背部顶起；
芯片上方塑性真空吸嘴分拾芯片传送至金属铜框架贴芯片位置，完成芯片与铜框架的初步贴合。
进一步地，所述烤箱固化，烘烤条件为以下两种的一种：烤箱温度160度恒温两小时；或烤箱温度175度恒温30分钟。
进一步地，所述砷化镓芯片厚度为150um，偏差在±8um内。
本发明取得的有益效果：
避免砷化镓晶圆减薄、封装刷胶、再晶圆切割反复运输过程碎片或裂片风险；
砷化镓晶圆可以长期裸片保存在高洁净度氮气箱内，在需要封装生产时再进行减薄-刷胶-切割流程，不会造成晶元洁净度下降问题，保持封装高的作业良率，寿命会得到长期有效延长；
降低运输成本，提高时效性。
附图说明
图1是本发明实施例方法流程示意图；
图2是本发明实施例刷胶工艺结构示意图；
图3是本发明实施例贴装砷化镓刷胶芯片到框架贴片区俯视示意图；
图4是本发明实施例贴装砷化镓刷胶芯片到框架贴片区剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，以下将结合附图和实施例，对本发明技术方案的具体实施方式进行更加详细、清楚的说明。然而，以下描述的具体实施方式和实施例仅是说明的目的，而不是对本发明的限制。其只是包含了本发明一部分实施例，而不是全部的实施例，本领域技术人员对于本发明的各种变化获得的其他实施例，都属于本发明保护的范围。
一种解决封装溢胶问题的无源器件砷化镓刷胶方法，如图1所示，图1是本发明实施例方法流程示意图；所述方法包括如下步骤。
步骤S1，砷化镓晶圆在完成线路等级制作后，以675um厚度储存于高洁净度晶圆库通有氮气的箱柜内，根据后端需求按照排程放料作业。
所述高洁净度晶圆库为100级洁净度晶圆库。此时晶圆储存寿命通常在1～2年。
步骤S2，砷化镓晶圆背面磨片减薄。
所述砷化镓晶圆背面磨片减薄，需放置在蓝宝石平台作业。所述砷化镓晶圆背面磨片减薄的厚度为150um，偏差在±8um内。
由于砷化镓基底为单晶体，晶圆相较多晶体类硅基晶圆机械强度较弱，磨片过程容易碎裂，磨片减薄过程需放置在蓝宝石平台作业；通常无源器件砷化镓不做芯片内部穿孔及芯片背部镀金，厚度正常设置为150um，实际研磨后厚度偏差在±8um之内。
通常芯片厚度减薄后厚度为75um、100um、150um，75um几乎都用于封装正装焊线的功率放大器类产品，且在顶层晶体管放大区域开背金孔连接到减薄后砷化镓芯片背面，背金孔和芯片背面镀金方式接地散热。100um磨片厚度基本也用于与75um类似工艺及应用终端，因芯片厚度较75um厚，散热性稍弱与75um厚度，但也可正常使用，选择100um厚度主要原因是个别砷化镓晶圆制造厂磨片能力及磨片到切割之间工艺控制能力导致。150um厚度砷化镓芯片大多应用于低电流高电压场合非功率放大类产品，如射频开关。这类砷化镓芯片不需要内部通孔及增加背金孔散热工艺，晶圆厚度磨薄至150um即可，此厚度即有利于封装及成品应用中承受更大应力，也不会使得晶圆厂无法切割切透。
步骤S3，中测，是将砷化镓晶圆进行功能测试、交流参数和直流参数测试，根据测试结果筛选合格的砷化镓晶圆。
次品标记异常标识，方便封装后续选取好的芯片，从而避免次品封装后浪费封装材料及制造成本。
也可将中测环节放于砷化镓晶圆背面刷胶之后，即步骤S3和步骤S4可以互换。一方面可以检测晶圆制造及磨划工序对芯片带来的异常筛选，也可以将刷胶过程中的风险同步进行筛选确认。
步骤S4，砷化镓晶圆背面刷胶。
如图2所示，图2是本发明实施例刷胶工艺结构示意图。
晶圆厂引入刷胶机和高温烤箱，使用晶圆背面刷胶WBC(wafer backsidecoating)+烘烤工艺进行晶圆背面刷流体胶，通过烘烤后固化形成胶质体双面粘合特性。
刷胶材料通常为环氧树脂型低温胶，保存时需在-40度低温环境中，保存寿命为一年，运输时需要放置在-80度干冰环境中。胶体置于常温时呈流体融化状态，常温下使用寿命为24小时，预固化后装片等待寿命为一周时间。胶型选择100度到175度间玻璃转化温度，烘烤后呈固化状态。使用丝网印刷方式可以得到表面光滑、厚度可控的胶体，并且工艺稳定易操作。
所述砷化镓晶圆背面刷胶，包括如下步骤：
将正面贴合在金属环16内基膜17上的砷化镓晶圆18放入支撑台11，砷化镓晶圆18背面朝上，基膜17一侧放在花岗石支撑台11的真空卡盘上，金属环16及晶圆卡位固定后开启支撑台真空管19；
对位压合金属夹板12将砷化镓晶圆18换套于中间开口，对位压合漏字板13在砷化镓晶圆18圆边及金属夹板12上方，砷化镓晶圆18一侧的漏字板13上注入长度大于晶圆直径且刮胶方向能够完全覆盖砷化镓晶圆18的流体胶15；
使用滚动条橡胶刮板14从晶圆背面注入流体胶15，从一侧向对面刮胶一次，再反向刮回一次。
丝网印刷对夹板12和漏字板13的厚度一致性要求较高：使用夹板12可以有效地降低在漏字板13刷胶时导致的胶体不平均问题，使用夹板12对刷胶厚度一致性具有良好的提升作用，夹板12开口对应晶圆圆形，尺寸需要比晶圆尺寸大1mil，夹板12厚度需要与砷化镓晶圆18厚度一致。漏字板13开口对应晶圆圆形，尺寸小于晶圆2毫米直径，漏字板13厚度可以根据刷胶厚度要求定制，通常刷胶厚度大于1mil。
刮板14和支撑台11的平整度也是影响印刷性能的关键因素：
使用滚动条橡胶刮板14，避免在印刷过程中压边问题，滚动条橡胶滚刀非常坚硬，它可以提供完美的刷胶平面性。晶圆背面刷胶需要将晶圆18固定在真空卡盘上，支撑台11需要非常厚且平坦，以免损坏晶圆片的正面；此外，支撑台11的平面度要求较高，可以避免引起刷胶厚度的变化；通常使用花岗岩材质支撑台，相较金属材质花岗岩平整度性能更佳，花岗岩很重，使用时需特别小心。
步骤S5，烤箱烘烤,使所刷胶质体预固化。
预烘烤烤箱选用普通烤箱，能够正常控制烘烤温度即可，不需要氮气环境保护装置也可使用，好的通风效果及精确的温度控制也会对预烘烤带来有益提升。晶圆背面刷液体胶烘烤预固化后呈带有粘性的胶质体。
所述预固化烘烤，烘烤条件为以下两种的一种：烤箱温度100度恒温20分钟+烤箱温度120度恒温20分钟，或烤箱温度100度恒温一小时+烤箱温度80度恒温两小时。
步骤S6，砷化镓晶圆切割划片，切割后将形成一颗颗孤立的芯片和所述胶体贴合在金属环内基膜表面。
砷化镓晶圆切割划片，150um厚度砷化镓晶圆切割时因厚度相对较大，需要利用波长为355nm的激光在砷化镓晶圆正面切割道位置进行三次激光切割；形成一颗颗孤立的芯片和胶体贴合在基膜表面。
步骤S7，包装固定在金属环内基膜表面上的已切割晶圆，密封包装并贴敷信息标签后运送至封装厂。
步骤S8，贴装芯片到框架贴片区。
所述贴装芯片到框架贴片区，包括如下步骤：
将晶圆固定金属环加固在装片设备特定位置并顶起环内贴有芯片的基膜；
通过顶针将单颗芯片背部顶起；
芯片上方塑性真空吸嘴分拾芯片传送至金属铜框架贴芯片位置，完成芯片与铜框架的初步贴合。
如图3所示，图3是本发明实施例贴装砷化镓刷胶芯片到框架贴片区俯视示意图。
框架厚度在通常在100um到200um，基材为铜材料通过蚀刻或冲压形成局部镂空结构，并且每个金属端子不能孤立存在，需要连接到单元有效区9外，通过单颗间铜金属连筋固定。
单元有效区9是定义单颗产品尺寸的设计边界，单元有效区9内焊线手指7间没有功能需求时将通过手指间缝隙4保持断开状态，封装塑封切割后有效区外结构将被剔除，保留有效区内架构即为单颗产品成品。
手指间缝隙4是单元有效区9内防止不同功能焊线手指7相互隔离的结构方式，可以有效隔离不同功能焊线手指7相互短路问题，不同引脚水平间隙在100um或以上，主要基于铜框架制作时的蚀刻精度或冲压精度。
焊线手指7是铜框架的一部分，是用来焊线连接芯片1到铜框架具体位置区域，通过连线实现芯片功能外放；所述焊线手指7表面处理方式通常为电镀镍钯金或选择性镀银方式，利于焊线8与铜框架之间结合。
框架背面镂空区域6是铜框架焊线手指7半蚀刻工艺特征，有时焊线手指7可以作为芯片1支撑脚作用，如本发明中框架对应芯片1装片区域；焊线手指7在铜框架结构中可以是双面实体支撑，也可以选用半蚀刻工艺，即金属铜框架一面面积相对大，另一面面积相对小，从面积小的一面进行蚀刻，蚀刻厚度通常为铜框架整体厚度的一半，因而称之为半蚀刻；通常芯片1贴装表面面积更大，利于支撑小尺寸芯片，业内通常称为正面；金属铜框架底面封装后即为外露面，通常表面积相对较小，这样可以保证产品贴装PCB板时相邻焊盘焊锡不会短路。
所述芯片1为砷化镓无源器件芯片。
图4所示，图4是本发明实施例贴装砷化镓刷胶芯片到框架贴片区剖面示意图。
焊线手指7为铜框架一部分，铜框架焊线手指7正面可作为焊线焊垫，也可作为砷化镓芯片1的支撑脚；所述焊线手指7间不相连，存在手指间缝隙4，可以有效防止短路问题。
胶体3一面与砷化镓芯片1完全结合贴装在铜框架表面，胶体3与框架焊线手指7结合面为局部结合，焊线手指间缝隙4处胶体3处于悬空状态。
框架背面镂空区域6，手指间缝隙4，以及框架正面2未被焊线8、砷化镓芯片1、胶体3填充的区域在封装过程将被环氧树脂5塑封，环氧树脂5可以对产品内部结构起到有效保护作用，能够避免内部结构碰伤，擦伤，还可以阻止外部环境中水分，水汽，及气体等浸入。
步骤S9，烤箱固化，使所述胶质体固化为玻璃态。
所述烤箱固化，是将贴有芯片的铜框架传送至高温烤箱内进行烘烤，使胶质体固化为玻璃态，起到芯片在铜框架上的固定作用。
烘烤条件为以下两种的一种：烤箱温度160度恒温两小时；或烤箱温度175度恒温30分钟。
步骤S10，完成封装后续流程。
所述砷化镓芯片背面刷胶，所述胶体与金属铜框架支撑脚贴合，胶体处于悬空状态。
所述金属铜框架通常厚度在通常在100um到200um，所述铜框架表面处理方式通常为电镀镍钯金或选择性镀银方式，用来焊线连接芯片与铜框架，实现芯片功能外放。
所述金属铜框架不同引脚水平间隙在100um或以上，主要基于铜框架制作时的蚀刻精度或冲压精度。
所述金属铜框架可以选用半蚀刻工艺，即金属铜框架一面面积相对大，另一面面积相对小，从面积小的一面进行蚀刻，蚀刻厚度通常为铜框架整体厚度的一半，因而称之为半蚀刻；通常芯片贴装表面面积更大，利于支撑小尺寸芯片，业内通常称为正面；金属铜框架底面封装后即为外露面，通常表面积相对较小，这样可以保证产品贴装PCB板时相邻焊盘焊锡不会短路。
所述金属铜框架也可以不选用半蚀刻，当正面能达到贴片稳定且背面贴装PCB焊锡不会短路能力值时，可以不选用半蚀刻。
所述砷化镓芯片厚度为150um，偏差在±8um内，芯片长边或宽边至少一边需大于等于300um，使得芯片在被悬空支撑时两侧实际接触面的长度大于等于悬空间隙长度，使芯片贴装更稳定，利于封装焊线。
所述焊线可以选用业内常用金线、铜线、银线等材料，主要取决于成本、特性等的考量。
无源器件砷化镓芯片使用刷胶方式，不仅可以应用在支撑脚悬空铜框架基材上，也可以用在含有芯片焊垫的铜框架基材上，还可以用在密集布线的层压基板上；选择承接芯片的基材主要取决于成本、产品功能和性能要求等；选用悬空铜框架和含有焊垫铜框架基材成本较低；悬空框架外连引脚更少，产品更小；选用含有焊垫铜框架一般成品尺寸会大于选用悬空支撑脚铜框架产品；选用密集布线的层压基板基材可适用与高集成度产品。
并且，不论选用何种基材，使用刷胶的无源器件砷化镓芯片装片后空间利用一定会优于点胶方式芯片装片，刷胶装片不会存在类似点胶方式导致胶体的流动外溢而预设的缓冲区。
需要说明的是，以上参照附图所描述的各个实施例仅用以说明本发明而非限制本发明的范围，本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的前提下对本发明进行的修改或者等同替换，均应涵盖在本发明的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。

Claims (10)

1.一种解决封装溢胶问题的无源器件砷化镓刷胶方法，其特征在于，所述方法包括如下步骤：
砷化镓晶圆在完成线路等级制作后，以675um厚度储存于高洁净度晶圆库通有氮气的箱柜内，按照排程放料作业；
砷化镓晶圆背面磨片减薄；
中测，是将砷化镓晶圆进行功能测试、交流参数和直流参数测试，根据测试结果筛选合格的砷化镓晶圆；
砷化镓晶圆背面刷胶；
烤箱烘烤,使所刷胶质体预固化；
砷化镓晶圆切割划片，切割后将形成一颗颗孤立的芯片贴合在金属环内基膜表面；
包装固定在金属环内基膜表面上的已切割晶圆，运送至封装厂；
贴装砷化镓芯片到框架贴片区；
烤箱固化，使所刷胶质体固化为玻璃态；
完成封装后续流程。
2.根据权利要求1所述的方法，其特征在于，所述高洁净度晶圆库为100级洁净度晶圆库。
3.根据权利要求1所述的方法，其特征在于，所述砷化镓晶圆背面磨片减薄，需放置在蓝宝石平台作业；所述砷化镓晶圆背面磨片减薄的厚度为150um，偏差在±8um内。
4.根据权利要求1所述的方法，其特征在于，所述砷化镓晶圆衬底砷化镓材料为单晶硅质，脆性易碎。
5.根据权利要求1所述的方法，其特征在于，所述砷化镓晶圆背面刷胶，包括如下步骤：
将正面贴合在金属环内基膜上的砷化镓晶圆放入支撑台，晶圆背面朝上，基膜一侧放在花岗石支撑台真空卡盘上，金属环及晶圆卡位固定后开启支撑台真空；
对位压合金属夹板将晶圆换套于中间开口，对位压合漏字板在砷化镓晶圆圆边及金属夹板上方，晶圆一侧漏字板上注入长度大于晶圆直径且刮胶方向能够完全覆盖晶圆的流体胶；
使用滚动条橡胶刮板从晶圆背面注入流体胶一侧向对面刮胶一次，再反向刮回一次。
6.根据权利要求1所述的方法，其特征在于，所述预固化烘烤，烘烤条件为以下两种的一种：烤箱温度100度恒温20分钟+烤箱温度120度恒温20分钟，或烤箱温度100度恒温一小时+烤箱温度80度恒温两小时。
7.根据权利要求1所述的方法，其特征在于，所述砷化镓晶圆切割划片，需要利用波长为355nm的激光在砷化镓晶圆正面切割道位置进行三次激光切割；形成一颗颗孤立的芯片和胶体贴合在基膜表面。
8.根据权利要求1所述的方法，其特征在于，所述贴装芯片到框架贴片区，包括如下步骤：
将晶圆固定金属环加固在装片设备特定位置并顶起环内贴有芯片的基膜；
通过顶针将单颗芯片背部顶起；
芯片上方塑性真空吸嘴分拾芯片传送至金属铜框架贴芯片位置，完成芯片与铜框架的初步贴合。
9.根据权利要求1所述的方法，其特征在于，
所述烤箱固化，烘烤条件为以下两种的一种：烤箱温度160度恒温两小时；或烤箱温度175度恒温30分钟。
10.根据权利要求1所述的方法，其特征在于，所述砷化镓芯片厚度为150um，偏差在±8um内。
CN201810644895.0A 2018-06-21 2018-06-21 解决封装溢胶问题的无源器件砷化镓刷胶方法 Active CN108987294B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810644895.0A CN108987294B (zh) 2018-06-21 2018-06-21 解决封装溢胶问题的无源器件砷化镓刷胶方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810644895.0A CN108987294B (zh) 2018-06-21 2018-06-21 解决封装溢胶问题的无源器件砷化镓刷胶方法

Publications (2)

Publication Number Publication Date
CN108987294A true CN108987294A (zh) 2018-12-11
CN108987294B CN108987294B (zh) 2021-02-02

Family

ID=64537962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810644895.0A Active CN108987294B (zh) 2018-06-21 2018-06-21 解决封装溢胶问题的无源器件砷化镓刷胶方法

Country Status (1)

Country Link
CN (1) CN108987294B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110376506A (zh) * 2019-07-17 2019-10-25 上海华虹宏力半导体制造有限公司 一种碎片芯片的测试方法
CN111613529A (zh) * 2020-05-27 2020-09-01 华天慧创科技（西安）有限公司 一种晶圆的封装工艺
CN112117204A (zh) * 2020-09-10 2020-12-22 安徽龙芯微科技有限公司 一种封装结构的制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335292A (ja) * 1992-05-28 1993-12-17 Nec Corp 半導体装置の製造方法
JPH10261701A (ja) * 1997-03-19 1998-09-29 Oki Electric Ind Co Ltd 薄板形状の半導体装置の包装用部材及び包装方法
CN101807531A (zh) * 2010-03-30 2010-08-18 上海凯虹电子有限公司 一种超薄芯片的封装方法以及封装体
CN101823039A (zh) * 2009-03-06 2010-09-08 鸿骐新技股份有限公司 涂胶装置、其使用方法及其制品
CN101567301B (zh) * 2008-04-21 2010-09-29 力成科技股份有限公司 粘性晶粒由晶圆分离的形成方法
CN102024711A (zh) * 2009-09-23 2011-04-20 上海贝岭股份有限公司 一种提高plcc封装集成电路合格率的方法
CN102184872A (zh) * 2011-04-08 2011-09-14 嘉盛半导体(苏州)有限公司 半导体封装的粘片工艺
JP5951207B2 (ja) * 2011-09-14 2016-07-13 リンテック株式会社 ダイシング・ダイボンディングシート
CN108615706A (zh) * 2018-07-04 2018-10-02 南通沃特光电科技有限公司 一种晶圆单片化方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335292A (ja) * 1992-05-28 1993-12-17 Nec Corp 半導体装置の製造方法
JPH10261701A (ja) * 1997-03-19 1998-09-29 Oki Electric Ind Co Ltd 薄板形状の半導体装置の包装用部材及び包装方法
CN101567301B (zh) * 2008-04-21 2010-09-29 力成科技股份有限公司 粘性晶粒由晶圆分离的形成方法
CN101823039A (zh) * 2009-03-06 2010-09-08 鸿骐新技股份有限公司 涂胶装置、其使用方法及其制品
CN102024711A (zh) * 2009-09-23 2011-04-20 上海贝岭股份有限公司 一种提高plcc封装集成电路合格率的方法
CN101807531A (zh) * 2010-03-30 2010-08-18 上海凯虹电子有限公司 一种超薄芯片的封装方法以及封装体
CN102184872A (zh) * 2011-04-08 2011-09-14 嘉盛半导体(苏州)有限公司 半导体封装的粘片工艺
JP5951207B2 (ja) * 2011-09-14 2016-07-13 リンテック株式会社 ダイシング・ダイボンディングシート
CN108615706A (zh) * 2018-07-04 2018-10-02 南通沃特光电科技有限公司 一种晶圆单片化方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110376506A (zh) * 2019-07-17 2019-10-25 上海华虹宏力半导体制造有限公司 一种碎片芯片的测试方法
CN111613529A (zh) * 2020-05-27 2020-09-01 华天慧创科技（西安）有限公司 一种晶圆的封装工艺
CN111613529B (zh) * 2020-05-27 2023-05-23 华天慧创科技（西安）有限公司 一种晶圆的封装工艺
CN112117204A (zh) * 2020-09-10 2020-12-22 安徽龙芯微科技有限公司 一种封装结构的制作方法
CN112117204B (zh) * 2020-09-10 2022-10-14 安徽龙芯微科技有限公司 一种封装结构的制作方法

Also Published As

Publication number Publication date
CN108987294B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
CN108695227A (zh) 解决封装溢胶问题的无源器件砷化镓贴膜方法及芯片
CN108987294A (zh) 解决封装溢胶问题的无源器件砷化镓刷胶方法
US6506681B2 (en) Thin flip—chip method
CN102194985B (zh) 晶圆级封装之方法
US7273768B2 (en) Wafer-level package and IC module assembly method for the wafer-level package
CN105810590A (zh) 声表面波滤波器晶圆键合封装工艺
CN105958963B (zh) 一种封装结构及其制造方法
CN103311204A (zh) 倒装芯片封装技术和配置
CN104617051A (zh) 一种预置胶膜的芯片及其实现方法
CN101807531A (zh) 一种超薄芯片的封装方法以及封装体
CN105742255B (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN101562138A (zh) 半导体封装件制法
CN110885060B (zh) 一种mems环行器的封装方法
CN105762085B (zh) 金属圆片埋孔型表面声滤波芯片封装结构及制造方法
CN108183389A (zh) 一种激光二极管与激光二极管封装方法
CN107611092A (zh) 晶圆级芯片封装结构及其制备方法
CN104617076A (zh) 一种预置胶膜的智能卡载带及其实现方法
CN101551871A (zh) 一种新型手机卡及其实现方法
CN207719175U (zh) 封装结构及通信设备
CN105846038B (zh) 金属圆片级蚀刻型表面声滤波芯片封装结构的制造方法
CN110010481A (zh) 一种密闭型系统级光电模块封装方式和工艺
Dekker et al. Substrate transfer: Enabling technology for RF applications
TWI269392B (en) Die structure of package and method of manufacturing the same
CN207250483U (zh) 晶圆级芯片封装结构
CN207250484U (zh) 晶圆级芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant