JPH05335292A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05335292A JPH05335292A JP13680092A JP13680092A JPH05335292A JP H05335292 A JPH05335292 A JP H05335292A JP 13680092 A JP13680092 A JP 13680092A JP 13680092 A JP13680092 A JP 13680092A JP H05335292 A JPH05335292 A JP H05335292A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- back surface
- glass plate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 ガラス板等に貼りつけられたＧａＡｓ基板の
裏面に、あらかじめ格子状の溝を形成しその溝を厚膜で
埋め込むことにより、クラックの広がり、基板のそりに
よる浮きを低減する。 【構成】 表面工程加工済みの半導体基板１とガラス板
２を、表面がガラス板に密着するように貼りつけ、その
半導体基板１の裏面にＰＲで格子状のパターニングを施
し、それを目印に基板１を削り格子状の溝１ａを形成す
る。続いてポリイミド３を厚く塗布し溝１ａを埋め、基
板の研磨、エッチングを行う。続いてバイアホール形
成、メタライズ等を行い、その後にポリイミド３を除去
し、エッチカット、ガラス板からの分離を行い、チップ
に分割する。
裏面に、あらかじめ格子状の溝を形成しその溝を厚膜で
埋め込むことにより、クラックの広がり、基板のそりに
よる浮きを低減する。 【構成】 表面工程加工済みの半導体基板１とガラス板
２を、表面がガラス板に密着するように貼りつけ、その
半導体基板１の裏面にＰＲで格子状のパターニングを施
し、それを目印に基板１を削り格子状の溝１ａを形成す
る。続いてポリイミド３を厚く塗布し溝１ａを埋め、基
板の研磨、エッチングを行う。続いてバイアホール形
成、メタライズ等を行い、その後にポリイミド３を除去
し、エッチカット、ガラス板からの分離を行い、チップ
に分割する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、ＰＨＳ（Ｐｌａｔｅｄ Ｈｅａｔ Ｓｉ
ｎｋ）構造を有する超高周波用半導体に関する。
に関し、特に、ＰＨＳ（Ｐｌａｔｅｄ Ｈｅａｔ Ｓｉ
ｎｋ）構造を有する超高周波用半導体に関する。
【０００２】
【従来の技術】従来のＰＨＳ（Ｐｌａｔｅｄ Ｈｅａｔ
Ｓｉｎｋ）構造を有する超高周波用半導体で、例えば
ＧａＡｓ ＭＥＳＦＥＴの場合、表面に半導体装置が形
成されたＧａＡｓ基板と、例えば補強板として用いられ
るガラス板を、ＧａＡｓ基板の表面とガラス板が密着す
るように貼り付け、そのＧａＡｓ基板の裏面を１００μ
ｍの厚さになるまで研磨、エッチングを行う。続いて裏
面からソース電極をとるためのバイアホール形成、メタ
ライズ等の裏面の加工を行う。次に複数の半導体装置が
形成された基板を個々のチップに分割するときにチップ
に対応する裏面をレジスト等で覆い、ドライエッチン
グ、あるいはウェットエッチングによりレジストで覆っ
ていない領域のＧａＡｓ基板を除去した後に、ガラス板
とＧａＡｓ基板を分離してチップに分割する。
Ｓｉｎｋ）構造を有する超高周波用半導体で、例えば
ＧａＡｓ ＭＥＳＦＥＴの場合、表面に半導体装置が形
成されたＧａＡｓ基板と、例えば補強板として用いられ
るガラス板を、ＧａＡｓ基板の表面とガラス板が密着す
るように貼り付け、そのＧａＡｓ基板の裏面を１００μ
ｍの厚さになるまで研磨、エッチングを行う。続いて裏
面からソース電極をとるためのバイアホール形成、メタ
ライズ等の裏面の加工を行う。次に複数の半導体装置が
形成された基板を個々のチップに分割するときにチップ
に対応する裏面をレジスト等で覆い、ドライエッチン
グ、あるいはウェットエッチングによりレジストで覆っ
ていない領域のＧａＡｓ基板を除去した後に、ガラス板
とＧａＡｓ基板を分離してチップに分割する。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
方法では、ガラス板に貼り付けられたＧａＡｓ基板を加
工する際に研磨エッチング、その他この後の工程で基板
にクラップが入り、このクラックが半導体装置が形成さ
れたチップ上に伸びることにより著しく歩留りを落とす
ことがある。
方法では、ガラス板に貼り付けられたＧａＡｓ基板を加
工する際に研磨エッチング、その他この後の工程で基板
にクラップが入り、このクラックが半導体装置が形成さ
れたチップ上に伸びることにより著しく歩留りを落とす
ことがある。
【０００４】また、このクラック部分から基板がそりガ
ラス板から浮いたり、部分的に欠落し、以降の工程で所
望の加工が困難になるという課題があった。
ラス板から浮いたり、部分的に欠落し、以降の工程で所
望の加工が困難になるという課題があった。
【０００５】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした半導体装置の
新規な製造方法を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした半導体装置の
新規な製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、ガラス板に
貼り付けられた半導体基板を研磨して薄くする前に、裏
面にあらかじめ、例えば格子状の溝を形成しておき、こ
の溝の部分に半導体基板を構成する物質と異なる物質を
埋め込むことで構成され、これにより応力によるクラッ
クを格子状の溝で発生させ、またチップ上でクラックが
発生しても格子単位で食い止めクラックの広がりを防止
させるとともに、溝の部分で応力を分散することにより
基板のそりを低減する。
に、本発明に係る半導体装置の製造方法は、ガラス板に
貼り付けられた半導体基板を研磨して薄くする前に、裏
面にあらかじめ、例えば格子状の溝を形成しておき、こ
の溝の部分に半導体基板を構成する物質と異なる物質を
埋め込むことで構成され、これにより応力によるクラッ
クを格子状の溝で発生させ、またチップ上でクラックが
発生しても格子単位で食い止めクラックの広がりを防止
させるとともに、溝の部分で応力を分散することにより
基板のそりを低減する。
【０００７】また溝に埋め込んだ物質により溝にクラッ
クが入っても、半導体基板とガラス板を貼り付けている
貼り付け剤を裏面加工工程での薬品等の腐食から防ぐこ
とができると同時に研磨中での研磨クズを格子状の溝に
入り込まぬようにすることができる。
クが入っても、半導体基板とガラス板を貼り付けている
貼り付け剤を裏面加工工程での薬品等の腐食から防ぐこ
とができると同時に研磨中での研磨クズを格子状の溝に
入り込まぬようにすることができる。
【０００８】
【実施例】次に本発明をその好ましい一実施例について
図面を参照しながら具体的に説明する。
図面を参照しながら具体的に説明する。
【０００９】図１（Ａ）〜（Ｄ）は本発明による第１の
実施例を示す工程図である。
実施例を示す工程図である。
【００１０】図１（Ａ）〜（Ｄ）を参照するに、まず表
面にＦＥＴまたは電気回路等が形成されたＧａＡｓ基板
１を素子部７がガラス板２と密着するようにガラス板２
に貼り付ける。次に両面目合わせを行い、ＧａＡｓ基板
１の裏面にチップに分割する際に溝を格子状にフォトレ
ジストをチップの裏面に残し、他の分割領域のレジスト
を除去し、分割するためのＧａＡｓ基板１を露出させ目
安のパターンを形成する。
面にＦＥＴまたは電気回路等が形成されたＧａＡｓ基板
１を素子部７がガラス板２と密着するようにガラス板２
に貼り付ける。次に両面目合わせを行い、ＧａＡｓ基板
１の裏面にチップに分割する際に溝を格子状にフォトレ
ジストをチップの裏面に残し、他の分割領域のレジスト
を除去し、分割するためのＧａＡｓ基板１を露出させ目
安のパターンを形成する。
【００１１】次に図１（Ａ）のようにＧａＡｓ基板１の
裏面のレジストを除去してパターニングされた部分をダ
イサで５０μｍの厚さが残るように削り格子状の溝１ａ
を作る。溝１ａは結晶軸の方向になるようにあらかじめ
表面の素子を配置しておく。
裏面のレジストを除去してパターニングされた部分をダ
イサで５０μｍの厚さが残るように削り格子状の溝１ａ
を作る。溝１ａは結晶軸の方向になるようにあらかじめ
表面の素子を配置しておく。
【００１２】続いて、図１（Ｂ）のようにポリイミド３
を１０００ｒｐｍで２度の重ね塗りで塗布し溝１ａの部
分に少なくとも５０μｍの厚さにポリイミドが堆積する
ようにする。
を１０００ｒｐｍで２度の重ね塗りで塗布し溝１ａの部
分に少なくとも５０μｍの厚さにポリイミドが堆積する
ようにする。
【００１３】次にＧａＡｓ基板１の裏面全体を研磨、エ
ッチングし、図１（Ｃ）のように１００μｍ厚の平坦に
形状にする。次いでソース電極をとるためのバイアホー
ル形成、Ａｕめっき等の裏面加工工程を行った後に、ポ
リイミドをＯ2 プラズマで除去する。
ッチングし、図１（Ｃ）のように１００μｍ厚の平坦に
形状にする。次いでソース電極をとるためのバイアホー
ル形成、Ａｕめっき等の裏面加工工程を行った後に、ポ
リイミドをＯ2 プラズマで除去する。
【００１４】次に図１（Ｄ）の溝の部分を除くチップ領
域をレジストで覆ってＧａＡｓを全てエッチング除去す
る。続いて、ＧａＡｓ基板１とガラス板２を分離しチッ
プに分割する。
域をレジストで覆ってＧａＡｓを全てエッチング除去す
る。続いて、ＧａＡｓ基板１とガラス板２を分離しチッ
プに分割する。
【００１５】図２は本発明による第２の実施例を示す断
面図である。
面図である。
【００１６】図２に示された第２の実施例は、第１の実
施例で示した分割線を複数個のチップが入るように形成
することを特徴とする。ここでは第１の実施例と同様
に、裏面を加工した後にチップを分割する直前に図２に
示すように、複数個のチップをあらかじめ分割する形状
に更に裏面からエッチングして分割するための溝を形成
してから、ガラス板２からチップをはがす。これはステ
ップ露光方式（ステッパ）による表面側素子の形成を行
って、裏面加工する場合に重要であり、ステッパの１シ
ョット内に複数個の素子をチップ形状を任意にとる場合
に重要であり、クラック防止用の溝は１ショット毎のパ
ターンにとる。
施例で示した分割線を複数個のチップが入るように形成
することを特徴とする。ここでは第１の実施例と同様
に、裏面を加工した後にチップを分割する直前に図２に
示すように、複数個のチップをあらかじめ分割する形状
に更に裏面からエッチングして分割するための溝を形成
してから、ガラス板２からチップをはがす。これはステ
ップ露光方式（ステッパ）による表面側素子の形成を行
って、裏面加工する場合に重要であり、ステッパの１シ
ョット内に複数個の素子をチップ形状を任意にとる場合
に重要であり、クラック防止用の溝は１ショット毎のパ
ターンにとる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
ガラス板に貼りつけられた半導体基板の裏面に格子状の
溝を形成しその溝を厚膜で埋め込むことにより、クラッ
クの広がりの防止、応力によるそりの低減、またそりや
クラックによる基板の部分的な欠落を防ぐ効果が得られ
る。
ガラス板に貼りつけられた半導体基板の裏面に格子状の
溝を形成しその溝を厚膜で埋め込むことにより、クラッ
クの広がりの防止、応力によるそりの低減、またそりや
クラックによる基板の部分的な欠落を防ぐ効果が得られ
る。
【００１８】本発明によればまた、チップ上にクラック
の入った場合に裏面加工工程でのフォトレジストを使っ
た加工時のレジスト厚みの不均一性によるクラック以外
でのパターニング不良も防ぐことができ、裏面加工工程
での歩留りの向上もできる。
の入った場合に裏面加工工程でのフォトレジストを使っ
た加工時のレジスト厚みの不均一性によるクラック以外
でのパターニング不良も防ぐことができ、裏面加工工程
での歩留りの向上もできる。
【図１】本発明による第１の実施例の工程フロー図であ
る。
る。
【図２】本発明による第２の実施例の工程フロー図であ
る。
る。
１…半導体基板 １ａ…溝 ２…ガラス板 ３…ポリイミド ４…レジスト ５…ステッパ１ショット領域 ７…素子部
Claims (3)
- 【請求項１】 一表面に半導体装置が形成された半導体
基板を、この半導体基板を貼り合わせて補強するための
補強板に、この半導体基板の表面が密着するように貼り
合わせて、この半導体基板の裏面を研磨して薄く加工す
るに際して、あらかじめこの補強板に貼りつけた半導体
基板裏面に少なくとも１本以上の溝を形成した後に、こ
の溝をこの半導体基板を構成する物質とは異なる物質で
覆った後、この半導体基板の裏面を研磨することを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記半導体基板の裏面に形成された前記
溝の深さは、この半導体基板の裏面研磨後にこの溝が残
っている程度であることを更に特徴とする請求項１に記
載の半導体装置の製造方法。 - 【請求項３】 前記半導体基板の裏面に形成された前記
溝に埋め込まれた物質の厚さは、この半導体基板の裏面
研磨後に、この溝に残っている程度であることを更に特
徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13680092A JPH05335292A (ja) | 1992-05-28 | 1992-05-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13680092A JPH05335292A (ja) | 1992-05-28 | 1992-05-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335292A true JPH05335292A (ja) | 1993-12-17 |
Family
ID=15183817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13680092A Pending JPH05335292A (ja) | 1992-05-28 | 1992-05-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335292A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134441A (ja) * | 2000-10-30 | 2002-05-10 | Fuji Electric Co Ltd | 電力用半導体素子の製造方法 |
| US6492195B2 (en) | 1999-12-24 | 2002-12-10 | Hitachi, Ltd. | Method of thinning a semiconductor substrate using a perforated support substrate |
| JP2007114126A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2014207386A (ja) * | 2013-04-15 | 2014-10-30 | 株式会社ディスコ | ウエーハの加工方法 |
| US9196731B2 (en) | 2013-09-03 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device |
| US9583373B2 (en) | 2012-10-22 | 2017-02-28 | Samsung Electronics Co., Ltd. | Wafer carrier having cavity |
| CN108987294A (zh) * | 2018-06-21 | 2018-12-11 | 上海飞骧电子科技有限公司 | 解决封装溢胶问题的无源器件砷化镓刷胶方法 |
| US10424548B2 (en) | 2016-09-28 | 2019-09-24 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
-
1992
- 1992-05-28 JP JP13680092A patent/JPH05335292A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492195B2 (en) | 1999-12-24 | 2002-12-10 | Hitachi, Ltd. | Method of thinning a semiconductor substrate using a perforated support substrate |
| JP2002134441A (ja) * | 2000-10-30 | 2002-05-10 | Fuji Electric Co Ltd | 電力用半導体素子の製造方法 |
| JP4617559B2 (ja) * | 2000-10-30 | 2011-01-26 | 富士電機システムズ株式会社 | 電力用半導体素子の製造方法 |
| JP2007114126A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US9583373B2 (en) | 2012-10-22 | 2017-02-28 | Samsung Electronics Co., Ltd. | Wafer carrier having cavity |
| JP2014207386A (ja) * | 2013-04-15 | 2014-10-30 | 株式会社ディスコ | ウエーハの加工方法 |
| US9196731B2 (en) | 2013-09-03 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device |
| US10424548B2 (en) | 2016-09-28 | 2019-09-24 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
| CN108987294A (zh) * | 2018-06-21 | 2018-12-11 | 上海飞骧电子科技有限公司 | 解决封装溢胶问题的无源器件砷化镓刷胶方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3897627A (en) | Method for manufacturing semiconductor devices | |
| US5136354A (en) | Semiconductor device wafer with interlayer insulating film covering the scribe lines | |
| US20070087524A1 (en) | Wafer singulation process | |
| US8178421B2 (en) | Method of fabricating semiconductor device | |
| EP0537306A1 (en) | Process for forming extremely thin integrated circuit dice | |
| JP2003007706A (ja) | 半導体装置の製造方法 | |
| US5138439A (en) | Semiconductor device | |
| US5825076A (en) | Integrated circuit non-etch technique for forming vias in a semiconductor wafer and a semiconductor wafer having vias formed therein using non-etch technique | |
| US5457072A (en) | Process for dicing a semiconductor wafer having a plated heat sink using a temporary substrate | |
| US5237199A (en) | Semiconductor device with interlayer insulating film covering the chip scribe lines | |
| JPH05335292A (ja) | 半導体装置の製造方法 | |
| TWI701716B (zh) | 半導體元件及其製造方法 | |
| JP2003158097A (ja) | 半導体装置及びその製造方法 | |
| TWI233182B (en) | Method for producing separate monolithically integrated semiconductor circuits | |
| JP2922066B2 (ja) | 半導体装置の製造方法 | |
| JP3137051B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03101128A (ja) | 半導体チップの製造方法 | |
| JPH0645436A (ja) | 半導体基板の貼付方法 | |
| EP0050512A1 (en) | Method of forming electrical interconnections on contact pads of semi-conductor devices | |
| JP2993339B2 (ja) | 半導体装置の製造方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| US6074948A (en) | Method for manufacturing thin semiconductor device | |
| JPH03293747A (ja) | 半導体装置の製造方法 | |
| TWI771893B (zh) | 陣列式晶片的切割方法 | |
| KR100311463B1 (ko) | 플레이티드히트씽크제조방법 |