KR100311463B1 - 플레이티드히트씽크제조방법 - Google Patents

플레이티드히트씽크제조방법 Download PDF

Info

Publication number
KR100311463B1
KR100311463B1 KR1019940032512A KR19940032512A KR100311463B1 KR 100311463 B1 KR100311463 B1 KR 100311463B1 KR 1019940032512 A KR1019940032512 A KR 1019940032512A KR 19940032512 A KR19940032512 A KR 19940032512A KR 100311463 B1 KR100311463 B1 KR 100311463B1
Authority
KR
South Korea
Prior art keywords
substrate
etch stop
layer
stop layer
back surface
Prior art date
Application number
KR1019940032512A
Other languages
English (en)
Other versions
KR960026446A (ko
Inventor
이원상
Original Assignee
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자주식회사 filed Critical 엘지전자주식회사
Priority to KR1019940032512A priority Critical patent/KR100311463B1/ko
Publication of KR960026446A publication Critical patent/KR960026446A/ko
Application granted granted Critical
Publication of KR100311463B1 publication Critical patent/KR100311463B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 플레이티드 히트씽크 제조방법에 관한 것으로, AlAs를 이용하여 용이하게 플레이티드 히트씽크를 제조하기 위한 것으로서, 기판상에 식각저지층을 형성하는 단계와, 상기 식각저지층상에 소자를 형성하는 단계, 상기 기판 후면을 소정두께 연마하는 단계, 상기 연마된 기판 후면을 선택적으로 식각하여 상기 소자가 형성된 영역의 상기 식각저지층부위를 노출시키는 단계, 상기 식각된 기판 후면에 Ti/Au를 증착하는 단계, 및 상기 식각된 기판후면 부분에 Au를 일렉트로플레이팅하는 단계로 이루어진 플레이티드 히트씽크 제조방법을 제공함으로써 간단하고 용이한 공정에 의해 외부로의 열 방출 효율이 높고, 이에 따라 특성 및 신뢰성이 향상된 반도체소자를 구현한다.

Description

플레이티드 히트씽크 제조방법
본 발명은 플레이티드 히트씽크(plated heat sink;이하 PHS라 한다) 제조방법에 관한 것으로, 특히 AlAs층을 식각저지층(etch stop layer)으로 사용하여 플레이티드 히트씽크를 제조하는 방법에 관한 것이다.
GaAs 파워(power) MESFET이나 파워 MMIC를 제조하는데 있어서 이들 소자의 동작중 발생하는 열은 소자의 특성을 바꾸는 매우 민감한 변수로 작용한다. 그러나, 소자 동작시 열이 발생되는 것은 방지할 수 없으므로 이 열을 어떻게 공기중으로 방출시켜 동작시 소자의 온도가 올라가지 않도록 하는가가 매우 중요하다. 소자의 동작시 열이 발생되면 노이즈 특성이 나빠지고 이에 따라 출력파워가 현저하게 저하되며 소자의 수명 또한 단축된다. 이러한 열을 방출시키기 위해 제작되는 PHS의 제조방법은 대체로 다음 2가지로 구분된다.
첫째, 제1도에 도시된 바와 같이 제작된 GaAs웨이퍼(11)를 얇게(50-100㎛)갈아낸 후, 웨이퍼 후면에 Au(12)를 이용하여 약 100㎛정도 두께의 PHS를 제작하는 방법이 있는데 이 방법은 50㎛까지 갈아내는데 어려움이 많았으며 취급시 페일(fail)이 발생하고 또한 소자 동작중 발생되는 열도 잘 방출시키지 못하였다.
이에 따라 제2도에 도시된 바와 같이 GaAs 웨이퍼 후면을 래핑(lapping)한 다음 식각하여 PHS를 제작하는 방법이 제안되었는데 이 방법은 제2도 (a)와 같이 GaAs웨이퍼(11)상에 FET를 제작한 후, 제2도 (b)와 같이 소오스패드를 RIE(Reactive Ion Etching)에 의해 식각하여 비아홀(via hole)(13)을 형성한 다음, 비아홀내에 Au를 플레이팅(plating)한다. 그후 제2도 (c)와 같이 래핑을 행하고 제2도 (d)와 같이 기판 후면을 상기 비아홀(13)이 드러날때까지 습식식각한 후, 제2도 (c)와 같이 Au를 일렉트로플레이팅(eletroplating)하여 PHS(12)를 제작한다.제2도 (f)에 완성된 소자의 단면을 도시하였다.
그러나 상기 방법은 소오스패드에 형성하는 비아홀 제조공정이 매우 어렵고 비용이 높다는 문제가 있으며, 비아홀의 깊이를 균일하게 형성하기 어렵다. 또한 비아홀의 플레이티드 Au가 기판 후면의 습식식각시 사용되는 에천트(Etchant)에 노출된다는 문제가 발생한다.
또한, 소자로부터 열을 방출시키는데 있어서 가장 중요한 공정변수는 남아 있는 웨이퍼의 두께인데 제2도의 방법에서와 같이 기판 후면을 식각하게 되면 남아 있게 되는 기판의 두께는 약 25-30㎛정도가 되어 식각후에도 여전히 기판이 두껍게 남아 있게 된다.
본 발명은 상술한 문제를 해결하기 위한 것으로, AlAs를 이용하여 용이한 공정에 의해 PHS를 제조하는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 플레이티드 히트씽크 제조방법은 기판상에 식각저지층을 형성하는 단계와, 각기 식각저지층상에 소자를 형성하는 단계, 상기 기판 후면을 소정두께 연마하는 단계, 상기 연마된 기판 후면을 선택적으로 식각하여 상기 소자가 형성된 영역의 상기 식각저지층부위를 노출시키는 단계, 상기 식각된 기판 후면에 Ti/Au를 증착하는 단계, 및 상기 식각된 기판후면 부분에 Au를 일렉트로플레이팅하는 단계로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제3도에 본 발명에 의한 PHS 제조방법을 공정순서에 따라 도시하였다.
먼저, 제3도 (a)와 같이 GaAs기판(1)상에 후속공정인 기판 후면 식각시의 에천트에 대해 선택성이 있는 물질층으로서, 예컨대 언도우프드(undoped) AlAs층(2)을 약 2000-3000Å정도 성장시킨 후, 제3도 (b)와 같이 상기 AlAs층(2)상에 버퍼층(3)으로서의 언도우프드 GaAs층과 활성층(4)으로서의 n-GaAs층 및 캡층(5)으로서의 n+-GaAs층을 차례로 성장시키고 제3도 (c)에 도시된 바와 같이 상기 캡층(5)과 활성층(4) 및 버퍼층(3)의 소정영역을 선택적으로 식각한 후, 소오스(6), 게이트(7), 드레인(8) 소정영역에 각각 형성하고, 그 전면에 패시베이션(passivation)막(9)을 형성한 다음, 패시베이션막(9)을 선택적으로 식각하여 소오스(6)를 노출시킨 후, 소오스(6)상부에 Au 플레이팅(10)함으로써 기판 상부에 소자를 형성한다.
다음에 제3도 (d)에 도시된 바와 같이 상기 기판을 그 두께가 약 80-100㎛정도가 되도록 후면을 래핑한다.
이어서 제3도 (e)와 같이 기판후면을 사진식각공정을 통해 NH4OH + H2O2를 이용하여 선택적으로 식각하여 소자형성영역의 상기 AlAs층(2)을 노출시키는 후면 비이홀(14)을 형성한다. 이때, AlAs층(2)은 NH4OH + H2O2에천트에 식각이 되지 않으므로 기판 후면 식각시 AlAs층(2)에서 식각이 멈추어지게 된다. 이에 따라 소자형성영역에는 기판이 약 1.5㎛정도의 매우 얇은 층으로 남게 된다.
다음에 제3도 (f)와 같이 상기 기판 후면에 Ti/Au(15)를 증착한 후, 일렉트로플레이팅을 이용하여 상기 후면 비아홀(14)에 플레이티드 Au를 매립하여 PHS(16)를 형성함으로써 소자제작을 완료한다.
상기 기판 후면공정을 제4도에 상세하게 나타내었다.
먼저, 제4도 (a)와 같이 소자(20)가 형성된 기판(1) 상부에 약 30㎛정도 두께의 포토레지스트(22)를 도포하고, 이 위에 글래스(23)를 부착하여 베이킹(baking)한다.
즉, 제3도 (c)와 제3도 (d)공정사이에 제4도의 (a)공정이 들어가게 된다.
이어서 제4도 (b)와 같이 기판 후면을 래핑하여 기판 두께를 얇게 한 후, 제4도 (c)와 같이 기판 후면에 포토레지스트(24)를 도포한 다음 이를 선택적으로 노광 및 현상하여 식각될 기판부분을 선택적으로 노출시킨다.
다음에 제4도 (d)와 같이 상기 포토레지스트(24)패턴을 마스크로 하여 기판 후면을 NH4OH + H2O2에천트를 이용하여 상기 AlAs층이 노출될때까지 습식식각을 행한 다음, 제4도 (e)와 같이 상기 포토레지스트(24)패턴을 제거하고 기판 후면에 Ti/Au(15)을 증착한 후, Au를 일렉트로플레이팅하여 PHS(16)를 형성한다.
이상 상술한 바와 같이 본 발명은 기판을 얇게 하는 래핑공정후 한번의 사진 식각공정에 의해 PHS를 제작하므로 공정이 간단하고 용이하며 매우 균일한 수율을 얻을 수 있다. 또한 종래에는 기판 후면 식각시 두께 조절이 매우 어려웠으나, 본 발명은 AlAs층을 식각저지층으로 이용함으로써 기판 후면 식각공정을 매우 용이하게 행할 수 있으며, 실제 소자의 두께가 약 1.5㎛정도밖에 되지 않는 매우 얇은 소자를 제작할 수 있어 외부로의 열 방출 효율이 매우 높으며, 이에 따라 소자의 특성 및 신뢰성 향상의 효과를 얻을 수 있게 된다.
제1도 및 제2도는 종래의 플레이티드 히트씽크 제조방법을 도시한 도면
제3도는 본 발명에 의한 플레이티드 히트씽크 제조방법을 도시한 공정순서도
제4도는 본 발명에 의한 플레이티드 히트씽크 제작을 위한 기판 후면 공정을 도시한 공정순서도
도면의 주요부분에 대한 부호의 설명
1.기판 2.식각저지층(AlAs)
3.버퍼층(언도우프드 GaAs) 4.활성층(n-GaAs)
5.캡층(n+-GaAs) 6.소오스
7.게이트 8.드레인
9.패시베이션막 10.Au플레이팅
15.Ti/Au 16.PHS

Claims (4)

  1. 기판상에 식각저지층을 형성하는 단계와,
    상기 식각저지층상에 소자를 형성하는 단계,
    상기 기판 후면을 소정두께 연마하는 단계,
    상기 연마된 기판 후면을 선택적으로 식각하여 상기 소자가 형성된 영역의 상기 식각저지층부위를 노출시키는 단계,
    상기 식각된 기판 후면에 일렉트로 플레이팅을 위한 씨드층을 증착하는 단계, 및
    상기 식각된 기판후면 부분에 Au를 일렉트로플레이팅하는 단계로 이루어지는 것을 특징으로 하는 플레이티드 히트씽크 제조방법.
  2. 제1항에 있어서, 상기 식각저지층은 상기 기판 후면 식각시의 에천트에 대하여 선택성을 갖는 물질로 형성하는 것을 특징으로 하는 플레이티드 히트씽크 제조방법.
  3. 제2항에 있어서, 상기 식각저지층은 AlAs로 형성하는 것을 특징으로 하는 플레이티드 히트씽크 제조방법.
  4. 제 1 항에 있어서, 상기 씨드층은 Ti/Au로 형성하는 것을 특징으로 하는 플레이티드 히트씽크 제조방법.
KR1019940032512A 1994-12-02 1994-12-02 플레이티드히트씽크제조방법 KR100311463B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032512A KR100311463B1 (ko) 1994-12-02 1994-12-02 플레이티드히트씽크제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032512A KR100311463B1 (ko) 1994-12-02 1994-12-02 플레이티드히트씽크제조방법

Publications (2)

Publication Number Publication Date
KR960026446A KR960026446A (ko) 1996-07-22
KR100311463B1 true KR100311463B1 (ko) 2003-07-07

Family

ID=37531031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032512A KR100311463B1 (ko) 1994-12-02 1994-12-02 플레이티드히트씽크제조방법

Country Status (1)

Country Link
KR (1) KR100311463B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007041109A1 (en) * 2005-09-30 2007-04-12 Intel Corporation Microelectronic package having direct contact heat spreader and method of manufacturing same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403537B1 (ko) * 2001-02-06 2003-10-30 고원동 히트 싱크 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007041109A1 (en) * 2005-09-30 2007-04-12 Intel Corporation Microelectronic package having direct contact heat spreader and method of manufacturing same

Also Published As

Publication number Publication date
KR960026446A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
JP3834589B2 (ja) 半導体装置の製造方法
JP4015756B2 (ja) 半導体装置の製造方法
KR100311463B1 (ko) 플레이티드히트씽크제조방법
JP2000173952A (ja) 半導体装置及びその製造方法
JP2922066B2 (ja) 半導体装置の製造方法
JP2833788B2 (ja) 半導体装置の製造方法
JPH0645436A (ja) 半導体基板の貼付方法
JP2792421B2 (ja) 半導体装置の製造方法
JPS5893270A (ja) 半導体装置の製造方法
US6074948A (en) Method for manufacturing thin semiconductor device
JPH09148666A (ja) 半導体レーザ素子およびその製造方法
JPS5936923A (ja) ウエハ補強法
KR100253226B1 (ko) 반도체 소자의 열방출부 및 그의 제조방법
KR100304869B1 (ko) 전계효과트랜지스터의제조방법
JP3067327B2 (ja) メサ型集積素子およびその製造方法
JPS6177369A (ja) 半導体装置の製造方法
JPS6089978A (ja) 電界効果型トランジスタ
JPH0621432A (ja) 半導体装置の製造方法
JP2774597B2 (ja) 電界効果型トランジスタの製造方法
JPS61121367A (ja) 半導体装置の製造方法
JP3331985B2 (ja) 半導体装置とその製造方法
JPS6025277A (ja) 半導体装置の製造方法
JP2863216B2 (ja) 半導体装置の製造方法
JPH01245561A (ja) 電界効果トランジスタの製造方法
JPH02189936A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060616

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee