JPS6025277A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明４リセス型ゲート構造を有する半導体装置の製造
方法に係る。

近年超高周波帯で使用する半導体装置としてショットキ
ーゲートＧａＡ３　［界効果トランジスタが提案され実
用段階に入っている。特に最近はソース抵抗を減少せし
めゲート長を小さくしてより高性能の高周波特性ｆ：得
る目的でリセス型ゲート構造が採用されるようになった
。このリセス型ゲート構造を得る製造方法としては、フ
ォトレジストを用いたリフトオフ法によりリセス内部に
ゲート金属をセルファジィンメントで形成する方法があ
るが、この方法は基板表面に７オトレジストを有してい
るためにゲート金属蒸着前のＱａＡｓ基板表面の洗浄方
法が限定され十分な洗浄ができないと共に、ゲート金属
の蒸着機内に７オトレジストを持ち込む事になるので蒸
着機内が有機物に汚染され良好なショットキー特性が得
られないという欠点がある。そこでこの欠点を解決する
ためにエツチングレートの異なる２種類の絶縁膜を用い
てエツチングレートの速い第１の絶縁膜でリセス長を決
定し、エツチングレートの遅い第２の絶Ｒ膜でゲート長
ケ決定すると共に、第１の絶縁膜と第２の絶ｉ゛−膜と
の間に発生したひさし部分を用いてゲート金属を故意に
段切れさせてゲート金属の加工を行なう、すなわち絶縁
膜によるゲート金属のリフトオフ法が提案された。この
方法では前記の欠点が無くなっているので良好なショッ
トキー特性を得る事ができるが、複雑なゲート形成法で
あるために製造方法上下記の杼な欠点があった。

すなわち、第１の絶縁膜と第２の絶縁膜との間に発生し
たひさし部分を用いてゲート金属を故意に段切れせしめ
た後、フォトレジストで被覆しゲート開孔部を完全に被
覆するようにしてフォトレジストパターンを形成し、不
要領域のゲートメタル、第２の絶縁膜、第１の絶縁膜を
順次エツチング除去する工程において、リセス底部の露
出されたＧａＡｓと７オトレジストの接着性があまり良
くないために前記絶縁膜のエツチング中にＱａＡｓと７
オトレジストが剥離し、肝心なゲート部分のゲート金属
が局部的にエツチングされはなはだしくはＦＥＴとして
動作しなくなることもあった。

また、リセス底部に入り込んだフォトレジストはその後
の洗浄では十分に除去できない事があり。

それによってＱａＡｓ表面が汚染されゲートソース。

ゲートドレイン間にリーク電流を生じる原因となった。

このような欠点を解消せしめるために本発明は第１の絶
縁膜と第２の絶縁膜との間に発生したひさし部分を用い
てゲート金属を段切れせしめた後。

該半導体基板表面の全面に薄く第３の絶縁膜を成長させ
、この上に７オトレジストパターンを密着して形成する
事により前記第１の絶縁膜、第２の絶縁膜のエツチング
中に発生するフォトレジストの剥れによるゲート金属の
局部的なエツチングを防止し、さらにリセス底部のＧａ
Ａｓと７オトレジストとが直接接触しないので、ゲート
ソース、ゲートドレイン間のリーク電流の発生を低減さ
せる事を特徴とする新規な半導体装置の製造方法全提供
するものである。

次に従来の絶縁膜を用いたリフト法にょろりセス型ゲー
ト構造を有する半導体装置の製造方法について図面を用
いて詳細に説明する。

第１図はＧａＡ３基板１上に第１の絶縁膜としてシリコ
ン酸化膜２をおよそ５０００Ａ成長し、その上に第２の
絶縁膜としてシリコン窒化膜３をおよそ１５００人成長
し、更にその上に７オトレジスト膜４牙形成し、巾ａの
ゲート開孔窓を７オトレジストに形成した状態を示す断
面図である。本例ではａ　”ｐ　１μとする。第２図は
シリコン窒化膜をドライエツチングにより開孔した状態
を示す。ドライエツチングを用いるとサイードエッチン
グはほとんど発生しないのでシリコン窒化膜にもフォト
レジストの開孔部ａと同寸法の開孔部が得られる。

第３図は前記半導体基板を弗酸：弗化アンモニウム水溶
液がそれぞれ１：６のバッフアート弗酸水爵液中でエツ
チングした状態を示す断面図である。

ここでシリコン酸化膜はシリコン窒化膜よりエツチング
レートが６〜１０倍速いので、シリコン窒化膜の開孔部
ａの寸法は変えずにシリコン酸化膜の開孔部ｂｆ拡大し
て穿設する事ができる。この時シリコン酸化膜のエツチ
ング時間を調整する事によりｂは所望のリセス長の寸法
までエツチングを行なう。本例ではｂ中２．５μとする
。第４図は前記半導体基板のＧａＡｓ露呈領域を所望の
深さまでエツチングしリセスを形成した状態を示す断面
図である。第５図は前記半導体基板上の７オトレジスト
４を除去したのち全面にゲート金属５ｆおよそ４０００
λ被着した状態を示す。この蒸着にあたっては基板表面
に７オトレジストが無いので十分な蒸着前の洗浄と蒸着
前の基板加熱を実施する事ができるので、ショットキー
特性は良好なものが得られる。図から明らかなようにこ
の状態でゲート金属はシリコン酸化膜２とシリコン窒化
膜３により形成されたひさし部分において段切れが発生
しゲートとリセスはセル７アライントとなってゲート領
域が形成されている。第６図はこの半導体基板上に直接
フオトレジス）６ｆ全面に被覆しゲート開孔部Ｑ、リセ
ス開孔部すを完全に被覆するようにしてフォトレジスト
パターン６を形成した状態を示す断面図である。次に該
フォトレジストパターン６をマスクにして不要領域のゲ
ートメタル５．シリコン窒化膜３、シリコン酸化膜２を
順次エツチング除去する。全てエツチングの完了した状
態ケ第７図に示す。第８図はエツチングを完了した後の
７オトレジスト６を溶解除去し。

然る後に新たに表面保護用の絶縁膜７を成長させた状態
を示す断面図である。

このようにして従来の絶縁膜を用いたリフト法にょろり
セス型ゲート構造の製造は完了するが。

仁の方法には次に示す重大な欠点があった。すなわち、
シリコン酸化膜とシリコン窒化膜とのひさし部でゲート
金属の段切れを発生せしめた後にゲグートメタル、シリ
コン窒化膜、シリコン酸化模を順次エツチング除去する
際、特に最後のシリコン酸化膜ｉｔ：ｃ；バッフアート
弗酸によりエツチングする時にリセス底部のフォトレジ
ストとＱａＡｔｓが剥離しバッフアート弗酸によりゲー
トメタル５がエツチングされるという事がしばしば発生
した。

この状態１Ｆ！：第９図に示す。これは第６図の形状か
ら第７図若しくは第９図に至る過程に於て当初はゲート
金属と２ｓ類の絶縁膜により支えられていたフォトレジ
ストが最終的にはリセス底部のＧａＡａとゲート金属上
のみで全体を支える事になるが、ＧａＡ３と７オトレジ
ストの接着性が弱いために第９図の様な剥離を発生する
事になる。

また他の一つの欠点は第７図に示した状態から第８図に
示した状態に至る間に発生する。すなわち第７図に示し
たフォトレジスト６を溶解除去をする除にリセス底部の
ＧａＡｓ表面の領域はわずか０．５〜０．８μの巾で深
さも０．５〜１μ程度を有する極めて細い溝になってい
るため、完全な洗浄が困齢であり第８図の如く表面の保
護膜として良質の絶縁膜を形成してもＧａＡｓ基板の表
面がすでに汚染されているので、これがゲートメタル、
ゲートドレイン間のリーク電流を発生させる原因になっ
ていた。

そこで本発明はこの様な欠点全解消せしめるためにシリ
コン酸化膜とシリコン窒化膜との間に発生したひさし部
分を用いてゲート金属を段切れせしめた後に、該半導体
基板の表面に薄く第３の絶縁膜を成長させ鰭呈されてい
るＧａＡｓ表面をこの第３の絶縁膜で保護した後にフォ
トレジストノ（ターンを形成する事により前記シリ−コ
ン酸化膜、シリコン窒化膜等のエツチング中に発生する
フォトレジスト剥れによるゲート金属の局部的なエツチ
ングを防止し、同時にリセス底部のＧａＡＢとフォトレ
ジストを直接接触させない事によりゲートドレイン、ゲ
ートソース間のリーク電流を低減させる事を特徴とする
新規な半導体装置の製造方法を提供するものである。

次に本発明をその好ましい実施例について図面を用いて
詳細に説明する。シリコン酸化膜とシリコン窒化膜との
間に発生したひさし部分を用いてゲート金属を段切れさ
せるまでの工程（第１図〜第５図）は従来の製造方法と
全く同一なので説明は省略する。

第５図の状態まで完了した半導体基板の表面全面に第３
の絶縁膜８を数百大成長させた状態を第１０図に示す。

ここで絶縁膜としてはシリコン酸化膜、シリコン窒化膜
等どちらを使用してもさしつかえないが、厚さは例えば
３００〜６００Ａ程度が適当である。すなわち本発明の
目的はゲート金属蒸着彼達やかにリセス底部のＱａＡｓ
露呈領域全良質な絶縁膜で被覆する事にあるのでその厚
みは特に限定するものではないが１例えば１０００〜２
０００人と厚く成長した場合には第１１図の様にゲート
金属、シリコン窒化膜の開孔部が第３の絶縁膜により埋
込まれてしまりて後の工程でフォトレジストが該開孔部
の中に浸入しに〈〈なジ。

ゲート領域の金属の被覆性を悪くするのでかえって逆効
果になる。

第１２図は前記第１０図の状態の半導体基板の表面にフ
ォトレジスト６ｆ被覆しゲート開孔部を完全に被覆する
ように７オトレジストパターンを形成した状態を示す断
面図であり、これは従来法の場合の第６図に相当する。

次にこのフォトレジストパターンをマスクとして第３の
絶縁膜８、ゲート金／ｆｉ　５　、第２の絶縁膜３．第
１の絶縁膜２の不要領域ケ順次エツチング除去した状態
ケ第１３図に示す。この際フォトレジストはＱａＡｓエ
ク接冶性の良いシリコン酸化膜若しくはシリコン窒化膜
の上に強固に接層しているので、従来法の第９図に示し
たようなリセス底部での７オトレジストの剥れによるゲ
ート金属の局部的なエツチングはほとんど発生しない。

第１４図は前記半導体基板上の７オトレジスト６を溶解
除去した後、新たに表面保護用の絶縁膜７ｆ成長した状
態を示す断面図であり、従来法の第８図に相当する。重
要なリセス領域の底面部のＧａＡＳはすでに良質の絶縁
膜８によって保護されているので、これらのフォトエツ
チング工程においてフォトレジストやその他の有機ｍ剤
により汚染される事は全くなくなった。

従って製造工程における汚染によるゲートソース。

ゲートドレイン間のリーク電流も著しく低減された。

以上説明してきたように本発明はリセス型構造を有する
半導体装置の製造方法において、第１の絶縁膜と第２の
絶縁膜との間に発生したひさし部分を用いてゲート金属
を段切れせしめた後、該半導体基板の表面に薄く第３の
絶縁膜全成長させてからこの上に７オトレジストパター
ンを形成する事によりＳ前記第１．第２の絶縁膜のエツ
チング中に発生するフォトレジストの剥れによるゲート
金属の局部的なエツチングを防止し、またリセス底部の
ＧａＡｓと７オトレジストを直接接触させない事により
有機的な汚染によるリーク電流の発生を低減させる事を
特徴とする新規な半導体装置の製造方法が得られる。

【図面の簡単な説明】

第１図乃至第８図は従来の製造方法を説明するための各
工程断面図、第９図は従来法に於ける欠点の例を説明す
るための断面図、第１０図乃至第１４図は本発明による
製造方法を説明するための各工程断面図である。 １・・・・・・ＱａＡｓ基板、２・・・・・・第１の絶
縁膜（シリコン酸化膜）％３・・・・・・第２の絶縁膜
（シリコン窒化ＪＩｌ、４・・・・・・フォトレジスト
（ゲート開孔用）。 訃・・・−・ゲート金Ｍ、６・・・・・・フォトレジス
ト（ゲート開孔部被覆）、７・・・・・・表面保護用の
絶縁膜、８・・・・・・第３の絶縁膜、ａ−・・・・・
ゲート長、ｂ・・・・・・リセス長。 ４−１ −１−／ 第３図 第４図　−′ 第１７図 ８７図

Claims (1)

【特許請求の範囲】
1. 半導体基板上に第１の絶縁膜とこの第１の絶縁膜エフエ
   ツチングレートの遅い第２の絶縁膜とフォトレジスト膜
   とを順次形成する工程と、このフォトレジスト膜をマス
   クとして前記第２の絶縁膜に所望のゲート長の窓を開孔
   し更にエツチングレートの速い第２の絶縁膜にもエツチ
   ングを施しこの第２の絶縁膜に所望のリセス長の寸法に
   開孔部を設ける工程と、この開孔部を通して前記半導体
   基板に所望の深さのリセスを形成した後に、前記フォト
   レジストを除去し、然る後に基板全面にゲート金属を被
   着する工程と、このゲート金属表面とリセス領域の露程
   された半導体基板表面に第３の絶縁膜を形成し更にその
   上を新たなフォトレジストで被覆する工程と、このフォ
   トレジストをマスクとして前記第３の絶縁膜、ゲート部
   以外のゲート金属、第２の絶縁ＪＪｊガ、第１の絶縁膜
   を順次エツチングする工程と、前記フォトレジストを除
   去後新たに第４の絶縁膜により前記半導体基板の表面を
   被覆する工程とを含むことを特徴とする半導体装置の製
   造方法。