JPS6213047A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6213047A JPS6213047A JP15164185A JP15164185A JPS6213047A JP S6213047 A JPS6213047 A JP S6213047A JP 15164185 A JP15164185 A JP 15164185A JP 15164185 A JP15164185 A JP 15164185A JP S6213047 A JPS6213047 A JP S6213047A
- Authority
- JP
- Japan
- Prior art keywords
- oxidation
- film
- oxide film
- silicon oxide
- resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法、特に半導体集積回路
における素子領域間の分離に好適な製造３ヘ−ノ 方法に関するものである。
における素子領域間の分離に好適な製造３ヘ−ノ 方法に関するものである。
従来の技術
ＭＩＳ型半導体集積回路における素子間分離方法として
、近年、局部的酸化法が多用されている。
、近年、局部的酸化法が多用されている。
この方法はＬＯＣＯ８（Ｌｏｃａｌ ０ｘｉｄａｔｉｏ
ｎ ｏｆＳｉｌｉｃｏｎ）と呼ばれ、半導体基板上に窒
化シリコン膜のマスクを形成し、このマスク外に露出す
る半導体基板部分に厚い酸化シリコン膜を形成する方法
である。この方法で半導体基板を複数部分に分離し、こ
れらの部分を素子形成用の領域として用いている。
ｎ ｏｆＳｉｌｉｃｏｎ）と呼ばれ、半導体基板上に窒
化シリコン膜のマスクを形成し、このマスク外に露出す
る半導体基板部分に厚い酸化シリコン膜を形成する方法
である。この方法で半導体基板を複数部分に分離し、こ
れらの部分を素子形成用の領域として用いている。
発明が解決しようとする問題点
しかしながら、従来のＬＯＣＯ３法では、耐酸化材料と
して化学気相成長法で形成した窒化シリコン膜を用いて
いるが、この窒化シリコン膜によってシリコン基板には
応力がもたらされる。この応力を緩和するだめに窒化シ
リコン膜の下地として酸化シリコン膜を形成している。
して化学気相成長法で形成した窒化シリコン膜を用いて
いるが、この窒化シリコン膜によってシリコン基板には
応力がもたらされる。この応力を緩和するだめに窒化シ
リコン膜の下地として酸化シリコン膜を形成している。
ところが、この状態で厚い酸化シリコン膜を形成すると
、前記下地の酸化シリコン膜中を酸化剤が通過するため
、耐酸化材料である窒化シリコン膜の下部にまで酸化シ
リコン膜が形成され、いわゆる、バーズビークの発生を
みることになる。このバーズビークの長さは、厚い酸化
シリコン膜の厚さと同程度であり、例えば、７０００人
の酸化シリコン膜を形成すると約７０００Ａのバーズビ
ークの発生が見られることとなり、微細化の大きなネッ
クとなっている。
、前記下地の酸化シリコン膜中を酸化剤が通過するため
、耐酸化材料である窒化シリコン膜の下部にまで酸化シ
リコン膜が形成され、いわゆる、バーズビークの発生を
みることになる。このバーズビークの長さは、厚い酸化
シリコン膜の厚さと同程度であり、例えば、７０００人
の酸化シリコン膜を形成すると約７０００Ａのバーズビ
ークの発生が見られることとなり、微細化の大きなネッ
クとなっている。
バーズビークの発生を抑えるだめの方法として、特公昭
５８−４９０２７に示されるものがある。
５８−４９０２７に示されるものがある。
この方法は、耐酸化材料と下地酸化シリコン膜の側壁に
、第２の耐酸化材料を異方性エツチングにより形成した
後に、厚い酸化シリコン膜を形成するものであるが、シ
リコン基板上に、第２の耐酸化材料が直接形成されるだ
めに、厚い酸化シリコン膜形成時に基板に欠陥を誘起し
やすいという問題点を有している。また、耐酸化材料と
シリコン基板とのエツチングにおける選択比は非常に小
さく、これも、実用上大きな障害となっている。
、第２の耐酸化材料を異方性エツチングにより形成した
後に、厚い酸化シリコン膜を形成するものであるが、シ
リコン基板上に、第２の耐酸化材料が直接形成されるだ
めに、厚い酸化シリコン膜形成時に基板に欠陥を誘起し
やすいという問題点を有している。また、耐酸化材料と
シリコン基板とのエツチングにおける選択比は非常に小
さく、これも、実用上大きな障害となっている。
さらに、耐酸化材と下地酸化シリコン膜を除去５ベー／
する際に、厚い酸化シリコン膜も同時に工・ノチングさ
れてしまうだめ、分離領域と素子領域の境界にくぼみが
生じることも実用化のネックに々っている。
れてしまうだめ、分離領域と素子領域の境界にくぼみが
生じることも実用化のネックに々っている。
問題点を解決するだめの手段
上記問題を解決するために、本発明では、第２の耐酸化
性被膜を被着する前に極薄酸化シリコン膜を形成し、第
１及び第２の耐酸化性被膜の工・ンチングを等方性エツ
チングとし、さらに、第１の耐酸化性被膜下の酸化シリ
コン膜をサイドエツチング量 案するものである。
性被膜を被着する前に極薄酸化シリコン膜を形成し、第
１及び第２の耐酸化性被膜の工・ンチングを等方性エツ
チングとし、さらに、第１の耐酸化性被膜下の酸化シリ
コン膜をサイドエツチング量 案するものである。
作 用
本発明の製造方法によれば、第２の耐酸化性被膜を被着
する前に酸化シリコン膜を形成するだめ、基板に欠陥を
誘起することはなく、さらに、極薄（２０〜４ｏ入）の
酸化シリコン膜とすることで、バーズビーク発生量を、
第１の耐酸化材料下の酸化シリコン膜と同程度の厚さと
することができ、素子形成時に断差を生じることがない
。
する前に酸化シリコン膜を形成するだめ、基板に欠陥を
誘起することはなく、さらに、極薄（２０〜４ｏ入）の
酸化シリコン膜とすることで、バーズビーク発生量を、
第１の耐酸化材料下の酸化シリコン膜と同程度の厚さと
することができ、素子形成時に断差を生じることがない
。
まだ、第１の耐酸化性被膜のエツチングに等方性エツチ
ング材を用いることにより、第１の耐酸化性被膜端部に
傾斜をつけることができる。この傾斜は、第２の耐酸化
性被膜のエツチングにおいて効果があり、第１の耐酸化
性被膜端下部に第２の耐酸化性被膜を形成する際に、開
端下部のみでなく、傾斜の延長上にまで形成できる。
ング材を用いることにより、第１の耐酸化性被膜端部に
傾斜をつけることができる。この傾斜は、第２の耐酸化
性被膜のエツチングにおいて効果があり、第１の耐酸化
性被膜端下部に第２の耐酸化性被膜を形成する際に、開
端下部のみでなく、傾斜の延長上にまで形成できる。
なお、この傾斜は第１の耐酸化性被膜を開孔した後、弗
化水素酸を含む、エツチング速度が５００八／ｍ ｉ
ｎ程度の液によって、酸化シリコン膜を除去することに
より、第１の耐酸化性被膜下へのサイドエツチング量を
容易に制御することによって調整できる。
化水素酸を含む、エツチング速度が５００八／ｍ ｉ
ｎ程度の液によって、酸化シリコン膜を除去することに
より、第１の耐酸化性被膜下へのサイドエツチング量を
容易に制御することによって調整できる。
さらに、第２の耐酸化性被膜を、減圧下の化学気相成長
法で形成することにより、第１の耐酸化性被膜端下部は
、第２の耐酸化性被膜で完全に埋まる。また、第２の耐
酸化性被膜のエツチングに等方性エツチング材を用いる
ことで、選択比が高く、かつダメージが少ない条件にお
いて第１の耐酸化性被膜端下部のみに第２の耐酸化性被
膜を形７ペーノ 成することが可能となった。
法で形成することにより、第１の耐酸化性被膜端下部は
、第２の耐酸化性被膜で完全に埋まる。また、第２の耐
酸化性被膜のエツチングに等方性エツチング材を用いる
ことで、選択比が高く、かつダメージが少ない条件にお
いて第１の耐酸化性被膜端下部のみに第２の耐酸化性被
膜を形７ペーノ 成することが可能となった。
実施例
本発明の製造方法の実施例を第１図（ａ）〜（ｉ）の工
程順断面図を参照して詳しく説明する。
程順断面図を参照して詳しく説明する。
１ず、第１図のように、Ｐ型のシリコン基板１上に６０
０八程度の熱酸化膜２を形成する。次に、第１図（ｂ）
のように、酸化膜２上に１２００Ａ程度の窒化シリコン
膜３を形成する。つづいて、第１図（Ｃ）のように、所
定域を開孔するためにレジストマスク４を形成する。
０八程度の熱酸化膜２を形成する。次に、第１図（ｂ）
のように、酸化膜２上に１２００Ａ程度の窒化シリコン
膜３を形成する。つづいて、第１図（Ｃ）のように、所
定域を開孔するためにレジストマスク４を形成する。
次いで第１図（ｄ）のように、ＣＦ４＋０２系の等方性
プラズマエツチングにより窒化シリコン膜３０所定域を
除去する。そして、レジストマスク４を除去した後、Ｈ
Ｆ：ＮＨ４Ｆ＝１： １０の液に２分間浸漬することに
より第１図（、）のように、酸化シリコン膜２のウェッ
トエツチングを行ない、サイドエツチング量を０．１μ
ｍとした後、酸素雰囲気中６００Ｃ，９０分の条件で極
薄酸化シリコン膜５を形成する。次いで、第１図（ｆ）
のように、減圧下での化学気相成長法により窒化シリコ
ン膜６を形成すると、窒化シリコン膜３の端下部は完全
に窒化シリコン膜６によって埋め込まれ、さらに、窒化
シリコン膜６の形状は、窒化シリコン膜３の傾斜を保っ
たものとなる。第１図（ｆ）に示しだ形状は、全面の等
方性エツチングを行なっても、窒化シリコン膜３の下部
に十分な窒化シリコン膜６が残るものであり、本実施例
では、ＣＦ４＋０２系の等方性プラズマエツチングによ
って全面をエッチして、第１図（ｑ）の構造としだ。こ
の後、チャネルしゃ所用不純物として、ボロンイオノ（
Ｂ ）を２０ ＫｅＶ 。
プラズマエツチングにより窒化シリコン膜３０所定域を
除去する。そして、レジストマスク４を除去した後、Ｈ
Ｆ：ＮＨ４Ｆ＝１： １０の液に２分間浸漬することに
より第１図（、）のように、酸化シリコン膜２のウェッ
トエツチングを行ない、サイドエツチング量を０．１μ
ｍとした後、酸素雰囲気中６００Ｃ，９０分の条件で極
薄酸化シリコン膜５を形成する。次いで、第１図（ｆ）
のように、減圧下での化学気相成長法により窒化シリコ
ン膜６を形成すると、窒化シリコン膜３の端下部は完全
に窒化シリコン膜６によって埋め込まれ、さらに、窒化
シリコン膜６の形状は、窒化シリコン膜３の傾斜を保っ
たものとなる。第１図（ｆ）に示しだ形状は、全面の等
方性エツチングを行なっても、窒化シリコン膜３の下部
に十分な窒化シリコン膜６が残るものであり、本実施例
では、ＣＦ４＋０２系の等方性プラズマエツチングによ
って全面をエッチして、第１図（ｑ）の構造としだ。こ
の後、チャネルしゃ所用不純物として、ボロンイオノ（
Ｂ ）を２０ ＫｅＶ 。
３ Ｘ １０１３ｃｍ−２の条件で注入し、９００℃Ｎ
２３０分間の炉アニールにより第１図（ｈ）のように、
チャネルしゃ所領域７を形成した。
２３０分間の炉アニールにより第１図（ｈ）のように、
チャネルしゃ所領域７を形成した。
次いで、１０００℃Ｈ２１０２−１，８の条件で１５０
分間の熱酸化を行ない、膜厚的７０ｏｏへの酸化シリコ
ン膜８を形成し、第１図（ｉ）に示す様にバーズビーク
厚が酸化シリコン膜２と同程度となった。次いで、窒化
シリコン膜３及び６を除去した後、素子領域を形成する
ために、酸化シリコン膜２をエツチングしたが、このと
き酸化シリコン９ページ 膜８も同時にエツチングされるだめ、第１図（ｊ）に示
す様に、分離領域と素子領域とにくぼみを生じることな
く分離領域の形成ができた。
分間の熱酸化を行ない、膜厚的７０ｏｏへの酸化シリコ
ン膜８を形成し、第１図（ｉ）に示す様にバーズビーク
厚が酸化シリコン膜２と同程度となった。次いで、窒化
シリコン膜３及び６を除去した後、素子領域を形成する
ために、酸化シリコン膜２をエツチングしたが、このと
き酸化シリコン９ページ 膜８も同時にエツチングされるだめ、第１図（ｊ）に示
す様に、分離領域と素子領域とにくぼみを生じることな
く分離領域の形成ができた。
本実施例では耐酸化材料が窒化シリコン膜の場合につい
てのみ述べたが、これが５ｉＣ２Ａ２２ｏ３でなる場合
も同等である。
てのみ述べたが、これが５ｉＣ２Ａ２２ｏ３でなる場合
も同等である。
発明の効果
本発明の製造方法によれば、パターン寸法に近く、欠陥
の発生のない選択酸化による分離領域の形成が可能とな
り、捷だ、素子領域にくぼみを生じることもなくなり、
また等方性エツチングのみによってエツチングを行なう
ために選択比が高く、基板へのダメージがなくなり、半
導体集積回路の高密度化ばかりでなく、歩留りの向上を
はかる効果が奏される。
の発生のない選択酸化による分離領域の形成が可能とな
り、捷だ、素子領域にくぼみを生じることもなくなり、
また等方性エツチングのみによってエツチングを行なう
ために選択比が高く、基板へのダメージがなくなり、半
導体集積回路の高密度化ばかりでなく、歩留りの向上を
はかる効果が奏される。
第１図（−）〜（ｉ）は本発明の実施例の製造方法を説
明するための工程順断面図である。 １・・・・・・シリコン基板、２，５，８・・・・・・
酸化シリコン膜、３，６・・・・・・窒化シリコン膜、
４・・・・・・レジ１０ベージ スト、７・・・・・・チャネルしゃ所領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名〜
、 う 〜 ＼
明するための工程順断面図である。 １・・・・・・シリコン基板、２，５，８・・・・・・
酸化シリコン膜、３，６・・・・・・窒化シリコン膜、
４・・・・・・レジ１０ベージ スト、７・・・・・・チャネルしゃ所領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名〜
、 う 〜 ＼
Claims (6)
- （１）半導体基板表面に、第１の酸化シリコン膜を形成
し、同酸化シリコン膜上に第１の耐酸化性被膜を形成し
、同第１の耐酸化性被膜の所定域を選択エッチングによ
り除去し、同第１の耐酸化性被膜をマスクとして前記第
１の酸化シリコン膜を前記第１の耐酸化性被膜下にサイ
ドエッチングを生じる様に除去した後、シリコン基板表
面に極薄の第２の酸化シリコン膜を形成し、ついで第２
の耐酸化性被膜を全面に被着し、前記第１の耐酸化性被
膜のオーバーハングの部分の下にのみ前記第２の耐酸化
性被膜を残す様に、前記第２の耐酸化性被膜をエッチン
グ除去した後、前記第１及び第２の耐酸化性被膜をマス
クとして、選択酸化を行ない分離領域とすることを特徴
とする半導体装置の製造方法。 - （２）第１の耐酸化性被膜のエッチングが等方性エッチ
ング材を用いて行われることを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。 - （３）酸化シリコン膜のエッチングが弗化水素酸を含む
エッチング速度５００Å／ｍｉｎ程度の液によるウェッ
トエッチング材を用いて行われることを特徴とする特許
請求の範囲第１項記載の半導体装置の製造方法。 - （４）第２の耐酸化性被膜のエッチングが等方性エッチ
ング材を用いて行われることを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。 - （５）第２の耐酸化性被膜の厚さが酸化シリコン膜の厚
さの半分以上であることを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。 - （６）第２の耐酸化性被膜が減圧下での化学気相成長法
で形成されることを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60151641A JPH079930B2 (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60151641A JPH079930B2 (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6213047A true JPS6213047A (ja) | 1987-01-21 |
| JPH079930B2 JPH079930B2 (ja) | 1995-02-01 |
Family
ID=15522995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60151641A Expired - Lifetime JPH079930B2 (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079930B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216246A (ja) * | 1986-03-17 | 1987-09-22 | Nippon Texas Instr Kk | 半導体装置の製造方法 |
| US5139964A (en) * | 1990-02-02 | 1992-08-18 | Sharp Kabushiki Kaisha | Method for forming isolation region of semiconductor device |
| JPH05198590A (ja) * | 1991-06-10 | 1993-08-06 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法 |
| US5504034A (en) * | 1992-09-23 | 1996-04-02 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Local oxidation method with bird's beak suppression |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5994844A (ja) * | 1982-11-24 | 1984-05-31 | Nec Corp | 半導体装置の製造方法 |
| JPS6068628A (ja) * | 1983-09-26 | 1985-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6144442A (ja) * | 1984-08-08 | 1986-03-04 | Nec Corp | 半導体装置の製造方法 |
-
1985
- 1985-07-10 JP JP60151641A patent/JPH079930B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5994844A (ja) * | 1982-11-24 | 1984-05-31 | Nec Corp | 半導体装置の製造方法 |
| JPS6068628A (ja) * | 1983-09-26 | 1985-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6144442A (ja) * | 1984-08-08 | 1986-03-04 | Nec Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216246A (ja) * | 1986-03-17 | 1987-09-22 | Nippon Texas Instr Kk | 半導体装置の製造方法 |
| US5139964A (en) * | 1990-02-02 | 1992-08-18 | Sharp Kabushiki Kaisha | Method for forming isolation region of semiconductor device |
| JPH05198590A (ja) * | 1991-06-10 | 1993-08-06 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法 |
| US5504034A (en) * | 1992-09-23 | 1996-04-02 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Local oxidation method with bird's beak suppression |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH079930B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS6252950B2 (ja) | ||
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH0122731B2 (ja) | ||
| JPH0313745B2 (ja) | ||
| KR0140809B1 (ko) | 반도체 장치의 소자 분리 공정에서의 완충 폴리실리콘막 제거방법 | |
| JPH0152900B2 (ja) | ||
| JPS6331124A (ja) | 半導体装置の製造方法 | |
| JPS6214942B2 (ja) | ||
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS63127555A (ja) | 半導体装置の製造方法 | |
| JPS641065B2 (ja) | ||
| JPH11176925A (ja) | 半導体装置の製造方法 | |
| JPS59132624A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) | ||
| JPH0458538A (ja) | 半導体装置の製造方法 |