JPS641065B2 - - Google Patents
Info
- Publication number
- JPS641065B2 JPS641065B2 JP13454980A JP13454980A JPS641065B2 JP S641065 B2 JPS641065 B2 JP S641065B2 JP 13454980 A JP13454980 A JP 13454980A JP 13454980 A JP13454980 A JP 13454980A JP S641065 B2 JPS641065 B2 JP S641065B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- polysilicon
- emitter region
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 description 24
- 238000005468 ion implantation Methods 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法、より詳しく
は、所望領域例えばエミツタ領域を半導体層例え
ばポリシリコンを通しての不純物のイオン注入に
よつて形成する方法に関する。
は、所望領域例えばエミツタ領域を半導体層例え
ばポリシリコンを通しての不純物のイオン注入に
よつて形成する方法に関する。
バイポーラ型半導体集積回路（IC）において
トランジスタを製造する場合、ベース領域の形成
が終つた後に半導体基板表面を覆う絶縁層にエミ
ツタ領域形成用窓、ベース電極窓などの窓開けを
行なう。この後において、前記絶縁層表面および
窓内の半導体基板表面にポリシリコンを配設する
ことが行なわれている。
トランジスタを製造する場合、ベース領域の形成
が終つた後に半導体基板表面を覆う絶縁層にエミ
ツタ領域形成用窓、ベース電極窓などの窓開けを
行なう。この後において、前記絶縁層表面および
窓内の半導体基板表面にポリシリコンを配設する
ことが行なわれている。
その理由は、不純物のイオン注入によつてエミ
ツタ領域を形成する場合、イオン注入による結晶
欠陥が基板に直接到達することのないようにし、
また裸のエミツタ窓に直接イオン注入がなされる
と、エミツタ領域における不純物のばらつきの原
因となるから、それを避けるためである。このよ
うな目的のために配設されたポリシリコンは、最
終的にその上に形成された例えばアルミニウム配
線の下に残り、アルミニウムに食われて行き、ア
ルミニウム層と基板シリコンとの反応を防止す
る。
ツタ領域を形成する場合、イオン注入による結晶
欠陥が基板に直接到達することのないようにし、
また裸のエミツタ窓に直接イオン注入がなされる
と、エミツタ領域における不純物のばらつきの原
因となるから、それを避けるためである。このよ
うな目的のために配設されたポリシリコンは、最
終的にその上に形成された例えばアルミニウム配
線の下に残り、アルミニウムに食われて行き、ア
ルミニウム層と基板シリコンとの反応を防止す
る。
かかる目的で配設されたポリシリコン層は第１
図に示される。同図において、１はシリコン基
板、SBDはシヨツトキ・バリア・ダイオード形
成用の開口、Ｂはベース電極形成用の開口、Ｅは
エミツタ領域形成用の開口をそれぞれ示し、全面
上には前記ポリシリコン層２が形成される。
図に示される。同図において、１はシリコン基
板、SBDはシヨツトキ・バリア・ダイオード形
成用の開口、Ｂはベース電極形成用の開口、Ｅは
エミツタ領域形成用の開口をそれぞれ示し、全面
上には前記ポリシリコン層２が形成される。
次に、フオト・レジスト層３を塗布形成し、選
択的露光、現像を行なつてエミツタ領域形成用開
口部分に窓開けを行なつた後、エミツタ領域形成
用の不純物のイオン注入を行なう。次いで、前記
フオト・レジスト層３を除き、熱処理を施し、エ
ミツタ領域を形成する。この段階でポリシリコン
層は全面に被着したままである。次に、例えばア
ルミニウムと蒸着し、形成されたアルミニウム層
をパターニングし、電極、配線層７を形成する。
このとき、ポリシリコン層２もアルミニウム層を
マスクにパターニングする。
択的露光、現像を行なつてエミツタ領域形成用開
口部分に窓開けを行なつた後、エミツタ領域形成
用の不純物のイオン注入を行なう。次いで、前記
フオト・レジスト層３を除き、熱処理を施し、エ
ミツタ領域を形成する。この段階でポリシリコン
層は全面に被着したままである。次に、例えばア
ルミニウムと蒸着し、形成されたアルミニウム層
をパターニングし、電極、配線層７を形成する。
このとき、ポリシリコン層２もアルミニウム層を
マスクにパターニングする。
このような製造方法によれば、ポリシリコン層
を通してのイオン注入は、上述した不純物のばら
つき減少の効果があることに加え、ポリシリコン
がエミツタ領域形成用窓に被着されると、例えば
弗酸系（HF系）で処理するとき当該窓が拡がる
ことがない。
を通してのイオン注入は、上述した不純物のばら
つき減少の効果があることに加え、ポリシリコン
がエミツタ領域形成用窓に被着されると、例えば
弗酸系（HF系）で処理するとき当該窓が拡がる
ことがない。
ところで、１層目の配線形成後にはポリシリコ
ン層のエツチングが必要であり、その段階でエツ
チングが進み過ぎると電極窓のポリシリコンもエ
ツチングされて基板までエツチングされるおそれ
がある。それ故に、ポリシリコンのエツチングは
避けたい。加えて、シヨツトキ・バリア・ダイオ
ードとの両立がポリシリコン層の存在によつて難
しい。
ン層のエツチングが必要であり、その段階でエツ
チングが進み過ぎると電極窓のポリシリコンもエ
ツチングされて基板までエツチングされるおそれ
がある。それ故に、ポリシリコンのエツチングは
避けたい。加えて、シヨツトキ・バリア・ダイオ
ードとの両立がポリシリコン層の存在によつて難
しい。
以上に説明したポリシリコンの配設に伴う利点
および問題点を考慮して、本発明においては、レ
ジストの塗布およびパターニングによつて、エミ
ツタ領域あるいは配線領域の中の所望領域の如き
必要領域以外の部分にレジストを被着し、次にポ
リシリコン層を被着し次いでイオン注入処理を行
ない、次いでリフトオフによつてレジストを除く
ことにより、エミツタ領域等必要領域にのみポリ
シリコン層を残す方法を提供するものである。か
くすることによつて、一層目配線後のポリシリコ
ンのエツチングの必要がなくなり、シヨツトキ・
バリア・ダイオード窓との同時開口が可能にな
り、必要な電極窓開口を１回で確実に完了する効
果がある。以下、本発明の方法の実施例を、添付
図面を例に参照して詳細に説明する。
および問題点を考慮して、本発明においては、レ
ジストの塗布およびパターニングによつて、エミ
ツタ領域あるいは配線領域の中の所望領域の如き
必要領域以外の部分にレジストを被着し、次にポ
リシリコン層を被着し次いでイオン注入処理を行
ない、次いでリフトオフによつてレジストを除く
ことにより、エミツタ領域等必要領域にのみポリ
シリコン層を残す方法を提供するものである。か
くすることによつて、一層目配線後のポリシリコ
ンのエツチングの必要がなくなり、シヨツトキ・
バリア・ダイオード窓との同時開口が可能にな
り、必要な電極窓開口を１回で確実に完了する効
果がある。以下、本発明の方法の実施例を、添付
図面を例に参照して詳細に説明する。
第２図以下は、本発明の方法を実施する工程を
示す。
示す。
先ず、第２図に示されるように、シリコン基板
１の上には公知の技術によつて二酸化シリコン
（SiO2）膜２が成長され、バイポーラ集積回路の
製造技術に従つて、ベース領域３が形成され、前
記二酸化シリコン膜２にはエミツタ領域形成用開
口Ｅ、ベース電極用開口Ｂ、シヨツトキ・バリ
ア・ダイオード形成用開口SBDが形成される。
１の上には公知の技術によつて二酸化シリコン
（SiO2）膜２が成長され、バイポーラ集積回路の
製造技術に従つて、ベース領域３が形成され、前
記二酸化シリコン膜２にはエミツタ領域形成用開
口Ｅ、ベース電極用開口Ｂ、シヨツトキ・バリ
ア・ダイオード形成用開口SBDが形成される。
次に、前記基板上に、フオトレジスト層４を塗
布する。フオトレジスト層４を公知の技術によつ
てエミツタ領域および（図示されない）その他の
必要領域（例えば配線層）のみ開口される如くに
パターニングすると、第３図に示される構造が得
られる。
布する。フオトレジスト層４を公知の技術によつ
てエミツタ領域および（図示されない）その他の
必要領域（例えば配線層）のみ開口される如くに
パターニングすると、第３図に示される構造が得
られる。
続いて、全面にポリシリコンを厚さ500〔Å〕程
に被着する。このとき、レジストには高温を避け
なければならないため真空蒸着等によつてポリシ
リコン層５をエミツタ領域に、またレジスト層の
上のポリシリコン層５′を被着する。かかる状態
は第４図に示される。この段階で、同図の矢印に
示す方向に例えば砒素（As+）のイオン注入を高
濃度に行なつてベース領域３内に、エミツタ領域
６を形成する。なお、イオン注入における不純物
のばらつきを考慮しなくてもよい場合、イオン注
入を先に行ないその後にポリシリコン層を被着し
てもよい。
に被着する。このとき、レジストには高温を避け
なければならないため真空蒸着等によつてポリシ
リコン層５をエミツタ領域に、またレジスト層の
上のポリシリコン層５′を被着する。かかる状態
は第４図に示される。この段階で、同図の矢印に
示す方向に例えば砒素（As+）のイオン注入を高
濃度に行なつてベース領域３内に、エミツタ領域
６を形成する。なお、イオン注入における不純物
のばらつきを考慮しなくてもよい場合、イオン注
入を先に行ないその後にポリシリコン層を被着し
てもよい。
次に、フオトレジスト層４を用いてリフトオフ
によつて、ポリシリコン層５′を除く。そのため
には、アセトンのような剥離液を使用する。次い
で熱処理によつて前記注入イオン注入（砒素イオ
ン）の活性化を行なう。しかる後アルミニウムの
被着、パターニングを行ない、第５図に示される
ようにエミツタ電極７、ベース電極８、シヨツト
キードリア電極９を形成する。
によつて、ポリシリコン層５′を除く。そのため
には、アセトンのような剥離液を使用する。次い
で熱処理によつて前記注入イオン注入（砒素イオ
ン）の活性化を行なう。しかる後アルミニウムの
被着、パターニングを行ない、第５図に示される
ようにエミツタ電極７、ベース電極８、シヨツト
キードリア電極９を形成する。
以上の説明から明らかなように、本発明の方法
によればポリシリコンを配設する効果に加えて、
一層目配線後のポリシリコンのエツチングが省略
され、シヨツトキ・バリア・ダイオード形成用窓
をエミツタ領域形成用窓と同時に開口することが
可能になり、更に、電極窓開口を１回の処理で確
実に完了することのできる効果が得られるもので
ある。
によればポリシリコンを配設する効果に加えて、
一層目配線後のポリシリコンのエツチングが省略
され、シヨツトキ・バリア・ダイオード形成用窓
をエミツタ領域形成用窓と同時に開口することが
可能になり、更に、電極窓開口を１回の処理で確
実に完了することのできる効果が得られるもので
ある。
第１図は従来技術によるトランジスタの作成工
程を示す図、第２図乃至第５図は本発明の方法を
実施する工程の断面図であり、第２図は開口があ
けられベース領域が形成された状態を示す断面
図、第３図は第１図の構造上にレジスト層がパタ
ーニングされた後の状態を示す断面図、第４図は
第３図の構造上にポリシリコン層が被着された状
態を示す断面図、第５図は第３図のエミツタ領域
上の配線層を示す断面図、である。 １……シリコン基板、２……二酸化シリコン
膜、３……ベース領域、４……レジスト層、５，
５′……ポリシリコン層、６……エミツタ領域、
７，８，９……電極配線層。
程を示す図、第２図乃至第５図は本発明の方法を
実施する工程の断面図であり、第２図は開口があ
けられベース領域が形成された状態を示す断面
図、第３図は第１図の構造上にレジスト層がパタ
ーニングされた後の状態を示す断面図、第４図は
第３図の構造上にポリシリコン層が被着された状
態を示す断面図、第５図は第３図のエミツタ領域
上の配線層を示す断面図、である。 １……シリコン基板、２……二酸化シリコン
膜、３……ベース領域、４……レジスト層、５，
５′……ポリシリコン層、６……エミツタ領域、
７，８，９……電極配線層。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板上に複数の開口部を有する絶縁
膜を形成する工程と、 次いで、該シリコン基板上に所望の該開口部を
露出し、該所望の開口部以外の該開口部表面及び
該絶縁膜上に直接マスク層を形成する工程と、 次いで該所望の開口部の表面及びマスク層上に
多結晶シリコン層を形成する工程と、 次いで該マスク層及び該マスク層上の多結晶シ
リコン層をマスクとして該所望の開口部に不純物
のイオン注入する工程と、 次いで該マスク層を除去することにより該マス
ク層上の多結晶シリコン層をリフトオフして前記
所望の開口部上に該多結晶シリコン層を残存せし
める工程を有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13454980A JPS5759379A (en) | 1980-09-27 | 1980-09-27 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13454980A JPS5759379A (en) | 1980-09-27 | 1980-09-27 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5759379A JPS5759379A (en) | 1982-04-09 |
| JPS641065B2 true JPS641065B2 (ja) | 1989-01-10 |
Family
ID=15130906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13454980A Granted JPS5759379A (en) | 1980-09-27 | 1980-09-27 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5759379A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236569A (ja) * | 1988-07-26 | 1990-02-06 | Nec Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688358A (en) * | 1979-12-21 | 1981-07-17 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1980
- 1980-09-27 JP JP13454980A patent/JPS5759379A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5759379A (en) | 1982-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2128807A (en) | Improvements in or relating to a method for fabricating an MOS device | |
| US5037772A (en) | Method for forming a polysilicon to polysilicon capacitor | |
| JPS6228578B2 (ja) | ||
| US4398964A (en) | Method of forming ion implants self-aligned with a cut | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JP2935083B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6316804B1 (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPS641065B2 (ja) | ||
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS6161268B2 (ja) | ||
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPH0582734A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH028451B2 (ja) | ||
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH0217931B2 (ja) | ||
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPH0358531B2 (ja) | ||
| JPH0415617B2 (ja) |