JP2935083B2 - 薄膜トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はオフセット構造の薄膜
トランジスタの製造方法に関する。

【０００２】

【従来の技術】薄膜トランジスタには、リーク電流の低
減を図った素子として、オフセットゲート構造と呼ばれ
るものがある。このような薄膜トランジスタでは、ポリ
シリコンなどからなる半導体層のチャネル領域の幅より
もゲート電極の幅を小さくすることにより、ゲート電極
の両側におけるチャネル領域をオフセットゲート領域と
した構造となっている。この薄膜トランジスタは、従
来、図５に示すようにして製造されている。すなわち、
まず、セラミックやガラス等からなる絶縁基板１の上面
にポリシリコン層２をパターン形成し、このポリシリコ
ン層２をゲート絶縁膜３で覆う。次に、ポリシリコン層
２のチャネル領域２ａに対応する部分のゲート絶縁膜３
の上面にチャネル領域２ａよりも幅狭のゲート電極４を
パターン形成する。次に、ゲート電極４をフォトレジス
ト膜５で覆い、このフォトレジスト膜５をチャネル領域
２ａに対応する形状に形成する。この後、フォトレジス
ト膜５をマスクとしてイオン注入を行なうことにより、
フォトレジスト膜５の両側におけるポリシリコン層２に
ソース・ドレイン領域２ｂを形成する。この後は、フォ
トレジスト膜５を除去し、活性化を行ってイオンを拡散
する。これにより、ゲート電極４の両側におけるチャネ
ル領域２ａにオフセットゲート領域２ｃが形成された薄
膜トランジスタが得られる。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタの製造方法では、ゲート電
極形成工程とフォトレジスト膜形成工程とが別々である
から、ゲート電極４に対してフォトレジスト膜５を正確
に位置合わせすることが難しく、しかもフォトレジスト
膜５がゲート電極４に対してずれていると、オフセット
ゲート領域２ｃの長さＬが左右で異なってしまうという
問題がある。この発明の目的は、ゲート電極に対してフ
ォトレジストなどのエッチングレジスト膜を正確な位置
に形成でき、オフセットゲート領域を左右均等な大きさ
に形成することのできる薄膜トランジスタの製造方法を
提供することにある。

【０００４】

【課題を解決するための手段】この発明は、半導体層上
に第１ゲート絶縁膜、第２ゲート絶縁用形成膜、および
半導体層からなるゲート電極形成用膜を堆積した上、半
導体層のチャネル領域に対応する部分のゲート電極形成
用膜上にエッチングレジスト膜を形成し、このエッチン
グレジスト膜をマスクとしてドライエッチングを行なう
ことにより、第１ゲート絶縁膜を残して、第２ゲート絶
縁用形成膜をエッチングレジスト膜に対応する形状の第
２ゲート絶縁膜に形成するとともに、ゲート電極形成用
膜を第２ゲート絶縁膜よりも幅狭にサイドエッチングさ
れた形状のゲート電極に形成し、この後、エッチングレ
ジスト膜を除去してゲート電極および第２ゲート絶縁膜
をマスクとしてイオン注入を行なうようにしたものであ
る。

【０００５】

【作用】この発明によれば、エッチングレジスト膜をマ
スクとしてドライエッチングを行なうことにより、第２
ゲート絶縁膜とゲート電極とを一度に連続して形成する
ことができるので、ゲート電極に対してフォトレジスト
などのエッチングレジスト膜を正確な位置に形成でき、
またドライエッチングによりエッチングレジスト膜に対
応する形状に第２ゲート絶縁膜が形成されるときに、ゲ
ート電極が均等にサイドエッチングされるので、ゲート
電極を第２ゲート絶縁膜よりも幅狭の形状に形成するこ
とができるとともに、ゲート電極および第２ゲート絶縁
膜をマスクとしてイオン注入を行なうことにより、ゲー
ト電極のサイドエッチング部分をそのままオフセットゲ
ート領域とすることができ、したがってオフセットゲー
ト領域を左右均等な大きさに形成することができる。

【０００６】

【実施例】まず、図４はこの発明の一実施例における薄
膜トランジスタの構造を示したものである。この薄膜ト
ランジスタは、セラミックやガラスなどからなる絶縁基
板１０の上面にポリシリコン層（半導体層）１１が設け
られ、このポリシリコン層１１を覆って酸化シリコンか
らなる第１ゲート絶縁膜１２が設けられ、ポリシリコン
層１１のチャネル領域１１ａに対応する部分の第１ゲー
ト絶縁膜１２の上面に窒化シリコンからなる第２ゲート
絶縁膜１３が設けられ、第２ゲート絶縁膜１３の上面の
中央部（両側のオフセットゲート領域１１ｃとなる部分
を除く部分）にポリシリコンなどからなるゲート電極１
４が設けられ、そしてポリシリコン層１１のオフセット
ゲート領域１１ｃの両外側にソース・ドレイン領域１１
ｂが形成され、さらに層間絶縁膜１５、コンタクトホー
ル１６およびソース・ドレイン電極１７が設けられた構
造となっている。

【０００７】次に、このような構造の薄膜トランジスタ
を製造する場合について、図１〜図４を参照して説明す
る。まず、図１に示すように、セラミックやガラスなど
からなる絶縁基板１０の上面にポリシリコン層１１をパ
ターン形成する。次に、全表面に酸化シリコンからなる
第１ゲート絶縁膜１２、窒化シリコンからなる第２ゲー
ト絶縁用形成膜２０、およびリンを高濃度に含有するア
モルファスシリコン膜（ゲート電極形成用膜）２１を積
層する。次に、アモルファスシリコン膜２１の上面の所
定部分（つまりポリシコン層１１のチャネル領域１１ａ
に対応する部分）にフォトレジスト膜（エッチングレジ
スト膜）２２をパターン形成する。

【０００８】次に、図２に示すように、フォトレジスト
膜２２をマスクとしてアモルファスシリコン膜２１と第
２ゲート絶縁用形成膜２０とを連続してドライエッチン
グする。このときのドライエッチングは、例えばエッチ
ングガスがCF₄と5%のO₂との混合ガス、圧力が0.8Torr、
ＲＦ電力密度が0.37W/cm²、電極間隔が55mmの条件であ
る。この条件のドライエッチングを行なうと、アモルフ
ァスシリコン膜２１がエッチングされた後、第２ゲート
絶縁用形成膜２０がエッチングされるときにアモルファ
スシリコン膜２１がサイドエッチングされる。これによ
り、フォトレジスト膜２２に対応する部分（つまりチャ
ネル領域１１ａに対応する部分）の第１ゲート絶縁膜１
２の上面にフォトレジスト膜２２と同じ形状で第２ゲー
ト絶縁用形成膜２０が残存し、この残存した第２ゲート
絶縁用形成膜２０によって第２ゲート絶縁膜１３が形成
される。また、アモルファスシリコン膜２１は第２ゲー
ト絶縁膜１３の中央部（つまり両側のオフセットゲート
領域１１ｃとなる部分を除くチャネル領域１１ａに対応
する部分）に第２ゲート絶縁膜１３よりも幅狭の形状で
アモルファスシリコン膜２１が残存し、この残存したア
モルファスシリコン膜２１によってゲート電極１４が形
成されることになる。しかも、このようなドライエッチ
ングでは、酸化シリコンの第１ゲート絶縁膜１２に対す
る窒化シリコンの第２ゲート絶縁用形成膜２０のエッチ
ング選択比が３０以上と大きな値を示すので、酸化シリ
コンの第１ゲート絶縁膜１２がエッチングストッパとな
り、ポリシリコン層１１にダメージを与えず、第２ゲー
ト絶縁用形成膜２０までを容易にエッチングして除去す
ることができる。

【０００９】次に、図３に示すように、フォトレジスト
膜２２を除去した後、ゲート電極１４および第２ゲート
絶縁膜１３をマスクとしてイオン注入を行なう。このイ
オン注入は、不純物としてリンイオンを用い、加速電圧
20KeV程度の加速エネルギで注入する。この条件の場合
には、第１ゲート絶縁膜１２の膜厚を20nm程度、第２ゲ
ート絶縁膜１３の膜厚を160nm程度に形成しておくと、
リンイオンは第１ゲート絶縁膜１２を通り抜けることは
できても、第２ゲート絶縁膜１３を通り抜けることがで
きない。この結果、第２ゲート絶縁膜１３の両側におけ
るポリシリコン層１１にソース・ドレイン領域１１ｂが
形成されるとともに、ゲート電極１４の両側におけるチ
ャネル領域１１ａがオフセットゲート領域１１ｃとな
る。この後、エキシマレーザを照射して、ソース・ドレ
イン領域１１ｂに注入された不純物を活性化する。この
ときには、ゲート電極１４がリンを高濃度に含有するア
モルファスシリコン膜２１よりなるので、エキシマレー
ザの照射によりアモルファスシリコン膜２が多結晶化さ
れて、低抵抗のポリシリコンよりなるゲート電極１４と
なる。

【００１０】次に、図４に示すように、全表面に窒化シ
リコンなどからなる層間絶縁膜１５を形成する。次に、
層間絶縁膜１５および第１ゲート絶縁膜１２をエッチン
グしてソース・ドレイン領域１１ｂに対応する部分にコ
ンタクトホール１６を形成する。次に、コンタクトホー
ル１６を介してソース・ドレイン領域１１ｂと接続され
るアルミニウムからなるソース・ドレイン電極１７を層
間絶縁膜１５の上面に形成する。かくして、オフセット
ゲート構造の薄膜トランジスタが製造される。

【００１１】このようにして製造された薄膜トランジス
タでは、フォトレジスト膜２２をマスクとしてドライエ
ッチングを行なうことにより、ゲート電極１４と第２ゲ
ート絶縁膜１３とを一度に連続して形成することができ
るので、ゲート電極１４に対してフォトレジスト膜２２
を正確な位置に形成でき、しかも第２ゲート絶縁膜１３
を形成するための専用マスクとしてのフォトレジスト膜
をパターン形成したり除去したりする必要がないため、
その分だけ製造工程数を少なくすることができる。ま
た、ドライエッチングによりフォトレジスト膜２２に対
応する形状に第２ゲート絶縁膜１３が形成されるときに
は、ゲート電極１４が第２ゲート絶縁膜１３よりも幅狭
に均等にサイドエッチングされるので、チャネル領域１
１ａよりも幅狭の形状にゲート電極１４を形成すること
ができ、このゲート電極１４のサイドエッチング部分を
そのままオフセットゲート領域１１ｃとすることができ
る。したがって、オフセットゲート領域１１ｃの長さＬ
が左右均等な大きさの薄膜トランジスタを得ることがで
きる。

【００１２】なお、上記実施例では、この発明を半導体
薄膜を用いたＴＦＴ（薄膜トランジスタ）に適用した場
合について説明したが、これに限定されず、単結晶半導
体基板を用いた薄膜トランジスタスタに適用することも
できる。また、コプラナ型のみならず、スタガ型にも適
用することができる。

【００１３】

【発明の効果】以上説明したように、この発明によれ
ば、エッチングレジスト膜をマスクとしてドライエッチ
ングを行なうことにより、第２ゲート絶縁膜とゲート電
極とを一度に連続して形成することができるので、ゲー
ト電極に対してフォトレジストなどのエッチングレジス
ト膜を正確な位置に形成でき、またドライエッチングに
よりエッチングレジスト膜に対応する形状に第２ゲート
絶縁膜が形成されるときに、ゲート電極が均等にサイド
エッチングされるので、ゲート電極を第２ゲート絶縁膜
よりも幅狭の形状に形成することができるとともに、エ
ッチングレジスト膜を除去してゲート電極および第２ゲ
ート絶縁膜をマスクとしてイオン注入を行なうことによ
り、ゲート電極のサイドエッチング部分をそのままオフ
セットゲート領域とすることができ、したがってオフセ
ットゲート領域を左右均等な大きさに形成することがで
きる。

【図面の簡単な説明】

【図１】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板の上面にポリシリコン層を形成
した上、このポリシリコン層上に第１ゲート絶縁膜、第
２ゲート絶縁用形成膜、およびゲート電極形成用膜を堆
積し、このゲート電極形成用膜上にフォトレジスト膜を
パターン形成した状態の断面図。

【図２】同薄膜トランジスタの製造に際し、フォトレジ
スト膜をマスクとしてゲート電極形成用膜および第２ゲ
ート絶縁用形成膜をドライエッチングして、第１ゲート
絶縁膜上に第２ゲート絶縁膜およびゲート電極を形成し
た状態の断面図。

【図３】同薄膜トランジスタの製造に際し、フォトレジ
スト膜を除去して、ゲート電極および第２ゲート絶縁膜
をマスクとしてイオン注入した状態の断面図。

【図４】同薄膜トランジスタの製造に際し、層間絶縁
膜、コンタクトホールおよびソース・ドレイン電極を形
成した状態の断面図。

【図５】従来の薄膜トランジスタの製造に際し、ゲート
絶縁膜上にゲート電極をパターン形成し、このゲート電
極を覆ってパターン形成されたフォトレジストをマスク
としてイオンを注入した状態の断面図。

【符号の説明】

１０ 絶縁基板 １１ ポリシリコン層（半導体層） １１ａ チャネル領域 １１ｂ ソース・ドレイン領域 １１ｃ オフセットゲート領域 １２ 第１ゲート絶縁膜 １３ 第２ゲート絶縁膜 １４ ゲート電極 ２０ 第２ゲート絶縁用形成膜 ２１ ゲート電極形成用膜 ２２ フォトレジスト膜

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 半導体層上に第１ゲート絶縁膜、第２ゲ
   ート絶縁用形成膜、および半導体層からなるゲート電極
   形成用膜を堆積した上、前記半導体層のチャネル領域に
   対応する部分の前記ゲート電極形成用膜上にエッチング
   レジスト膜を形成し、このエッチングレジスト膜をマス
   クとしてドライエッチングを行なうことにより、前記第
   １ゲート絶縁膜を残して、前記第２ゲート絶縁用形成膜
   を前記エッチングレジスト膜に対応する形状の第２ゲー
   ト絶縁膜に形成するとともに、前記ゲート電極形成用膜
   を前記第２ゲート絶縁膜よりも幅狭にサイドエッチング
   された形状のゲート電極に形成し、この後、前記エッチ
   ングレジスト膜を除去して前記ゲート電極および前記第
   ２ゲート絶縁膜をマスクとしてイオン注入を行なうこと
   を特徴とする薄膜トランジスタの製造方法。