JPH06338614A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH06338614A JPH06338614A JP14832793A JP14832793A JPH06338614A JP H06338614 A JPH06338614 A JP H06338614A JP 14832793 A JP14832793 A JP 14832793A JP 14832793 A JP14832793 A JP 14832793A JP H06338614 A JPH06338614 A JP H06338614A
- Authority
- JP
- Japan
- Prior art keywords
- film
- device area
- gate insulating
- insulating film
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート絶縁膜に段差部が生じないようにす
る。 【構成】 下地層１２の上面にアモルファスシリコン膜
１３を堆積し、レジスト膜１５をマスクとして酸素イオ
ンを注入し、デバイスエリア１４以外のアモルファスシ
リコン膜１３を酸素イオン注入膜１３ａとする。次に、
レジスト膜１５を剥離した後、レーザアニールすると、
デバイスエリア１４に対応する部分のアモルファスシリ
コン膜１３が結晶化してポリシリコン膜となり、また酸
素イオン注入膜１３ａが酸化して酸化シリコン膜とな
る。この場合、ポリシリコン膜の膜厚とその周囲の酸化
シリコン膜の膜厚とが同じであるので、これらの上面に
ゲート絶縁膜を設けると、ゲート絶縁膜に段差部が生じ
ないようにすることができる。
る。 【構成】 下地層１２の上面にアモルファスシリコン膜
１３を堆積し、レジスト膜１５をマスクとして酸素イオ
ンを注入し、デバイスエリア１４以外のアモルファスシ
リコン膜１３を酸素イオン注入膜１３ａとする。次に、
レジスト膜１５を剥離した後、レーザアニールすると、
デバイスエリア１４に対応する部分のアモルファスシリ
コン膜１３が結晶化してポリシリコン膜となり、また酸
素イオン注入膜１３ａが酸化して酸化シリコン膜とな
る。この場合、ポリシリコン膜の膜厚とその周囲の酸化
シリコン膜の膜厚とが同じであるので、これらの上面に
ゲート絶縁膜を設けると、ゲート絶縁膜に段差部が生じ
ないようにすることができる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタおよ
びその製造方法に関する。
びその製造方法に関する。
【０００２】
【従来の技術】図９は従来の薄膜トランジスタの一例を
示したものである。この薄膜トランジスタは、ガラス等
からなる絶縁基板１の上面に設けられた下地層２の上面
のデバイスエリアにパターン形成されたポリシリコン膜
３を備えている。この薄膜トランジスタはＬＤＤ構造と
なっているので、ポリシリコン膜３の中央部はチャンネ
ル領域３ａとされ、その両側は低濃度不純物領域からな
る電界緩和領域３ｂとされ、さらにその両側は高濃度不
純物領域からなるソース・ドレイン領域３ｃとされてい
る。ポリシリコン膜３を含む下地層２の全上面にはゲー
ト絶縁膜４が形成され、チャネル領域３ａに対応する部
分のゲート絶縁膜４の上面にはゲート電極５がパターン
形成されている。ゲート電極５を含むゲート絶縁膜４の
全上面には層間絶縁膜６が形成されている。ソース・ド
レイン領域３ｃに対応する部分における層間絶縁膜６お
よびゲート絶縁膜４にはコンタクトホール７が形成さ
れ、コンタクトホール７を通してソース・ドレイン領域
３ｃと接続されるソース・ドレイン電極８が層間絶縁膜
６の上面にパターン形成されている。
示したものである。この薄膜トランジスタは、ガラス等
からなる絶縁基板１の上面に設けられた下地層２の上面
のデバイスエリアにパターン形成されたポリシリコン膜
３を備えている。この薄膜トランジスタはＬＤＤ構造と
なっているので、ポリシリコン膜３の中央部はチャンネ
ル領域３ａとされ、その両側は低濃度不純物領域からな
る電界緩和領域３ｂとされ、さらにその両側は高濃度不
純物領域からなるソース・ドレイン領域３ｃとされてい
る。ポリシリコン膜３を含む下地層２の全上面にはゲー
ト絶縁膜４が形成され、チャネル領域３ａに対応する部
分のゲート絶縁膜４の上面にはゲート電極５がパターン
形成されている。ゲート電極５を含むゲート絶縁膜４の
全上面には層間絶縁膜６が形成されている。ソース・ド
レイン領域３ｃに対応する部分における層間絶縁膜６お
よびゲート絶縁膜４にはコンタクトホール７が形成さ
れ、コンタクトホール７を通してソース・ドレイン領域
３ｃと接続されるソース・ドレイン電極８が層間絶縁膜
６の上面にパターン形成されている。
【０００３】
【発明が解決しようとする課題】ところで、従来のこの
ような薄膜トランジスタでは、パターン形成されたポリ
シリコン膜３を含む下地層２の全上面にゲート絶縁膜４
を形成しているので、ポリシリコン膜３の周囲の段差部
３ｄの部分におけるゲート絶縁膜４にも段差部４ａが生
じることになる。この場合、ポリシリコン膜３の段差部
３ｄが比較的高いので、ゲート絶縁膜４の段差部４ａの
部分の膜厚が他の部分と比べて薄くなり、極端な場合に
はポリシリコン膜３の段差部３ｄの上縁部の一部がゲー
ト絶縁膜４によって覆われずに露出することがある。こ
の結果、ゲート絶縁膜４の耐圧が低下することにより、
リーク電流が増加し、またトランジスタ特性が劣化する
という問題があった。また、使用に際して、ゲート絶縁
膜４が早期に劣化し、寿命が短いという問題があった。
この発明の目的は、ゲート絶縁膜に段差部が生じないよ
うにすることのできる薄膜トランジスタおよびその製造
方法を提供することにある。
ような薄膜トランジスタでは、パターン形成されたポリ
シリコン膜３を含む下地層２の全上面にゲート絶縁膜４
を形成しているので、ポリシリコン膜３の周囲の段差部
３ｄの部分におけるゲート絶縁膜４にも段差部４ａが生
じることになる。この場合、ポリシリコン膜３の段差部
３ｄが比較的高いので、ゲート絶縁膜４の段差部４ａの
部分の膜厚が他の部分と比べて薄くなり、極端な場合に
はポリシリコン膜３の段差部３ｄの上縁部の一部がゲー
ト絶縁膜４によって覆われずに露出することがある。こ
の結果、ゲート絶縁膜４の耐圧が低下することにより、
リーク電流が増加し、またトランジスタ特性が劣化する
という問題があった。また、使用に際して、ゲート絶縁
膜４が早期に劣化し、寿命が短いという問題があった。
この発明の目的は、ゲート絶縁膜に段差部が生じないよ
うにすることのできる薄膜トランジスタおよびその製造
方法を提供することにある。
【０００４】
【課題を解決するための手段】請求項１記載の発明は、
デバイスエリアに設けられたポリシリコン膜と、膜厚が
前記ポリシリコン膜の膜厚と同じであって前記デバイス
エリアの周囲の非デバイスエリアに設けられた酸化シリ
コン膜と、前記ポリシリコン膜および前記酸化シリコン
膜の上面に設けられたゲート絶縁膜とを具備したもので
ある。請求項２記載の発明は、デバイスエリアおよびそ
の周囲の非デバイスエリアにアモルファスシリコン膜を
堆積し、前記非デバイスエリアに対応する部分の前記ア
モルファスシリコン膜に酸素イオンを注入して酸素イオ
ン注入膜とし、アニールすることにより、前記デバイス
エリアに対応する部分の前記アモルファスシリコン膜を
結晶化させてポリシリコン膜とするとともに、前記酸素
イオン注入膜を酸化させて酸化シリコン膜とし、前記ポ
リシリコン膜および前記酸化シリコン膜の上面にゲート
絶縁膜を形成するようにしたものである。
デバイスエリアに設けられたポリシリコン膜と、膜厚が
前記ポリシリコン膜の膜厚と同じであって前記デバイス
エリアの周囲の非デバイスエリアに設けられた酸化シリ
コン膜と、前記ポリシリコン膜および前記酸化シリコン
膜の上面に設けられたゲート絶縁膜とを具備したもので
ある。請求項２記載の発明は、デバイスエリアおよびそ
の周囲の非デバイスエリアにアモルファスシリコン膜を
堆積し、前記非デバイスエリアに対応する部分の前記ア
モルファスシリコン膜に酸素イオンを注入して酸素イオ
ン注入膜とし、アニールすることにより、前記デバイス
エリアに対応する部分の前記アモルファスシリコン膜を
結晶化させてポリシリコン膜とするとともに、前記酸素
イオン注入膜を酸化させて酸化シリコン膜とし、前記ポ
リシリコン膜および前記酸化シリコン膜の上面にゲート
絶縁膜を形成するようにしたものである。
【０００５】
【作用】この発明によれば、ポリシリコン膜の膜厚とそ
の周囲の酸化シリコン膜の膜厚とが同じであって、これ
らの上面にゲート絶縁膜を設けることになるので、ゲー
ト絶縁膜に段差部が生じないようにすることができる。
の周囲の酸化シリコン膜の膜厚とが同じであって、これ
らの上面にゲート絶縁膜を設けることになるので、ゲー
ト絶縁膜に段差部が生じないようにすることができる。
【０００６】
【実施例】図１〜図７はそれぞれこの発明の一実施例に
おけるＬＤＤ構造の薄膜トランジスタの各製造工程を示
したものである。そこで、これらの図を順に参照しなが
ら、この実施例におけるＬＤＤ構造の薄膜トランジスタ
の構造についてその製造方法と併せ説明する。
おけるＬＤＤ構造の薄膜トランジスタの各製造工程を示
したものである。そこで、これらの図を順に参照しなが
ら、この実施例におけるＬＤＤ構造の薄膜トランジスタ
の構造についてその製造方法と併せ説明する。
【０００７】まず、図１に示すように、ガラス等からな
る絶縁基板１１の上面に酸化シリコンや窒化シリコン等
からなる下地層１２を堆積し、次いで下地層１２の上面
にアモルファスシリコン膜１３を堆積する。
る絶縁基板１１の上面に酸化シリコンや窒化シリコン等
からなる下地層１２を堆積し、次いで下地層１２の上面
にアモルファスシリコン膜１３を堆積する。
【０００８】次に、図２に示すように、デバイスエリア
１４に対応する部分のアモルファスシリコン膜１３の上
面にレジスト膜１５をパターン形成する。次に、レジス
ト膜１５をマスクとしてイオン注入装置により酸素イオ
ンを注入し、レジスト膜１５下以外のつまりデバイスエ
リア１４以外のアモルファスシリコン膜１３を酸素イオ
ン注入膜１３ａとする。この後、レジスト膜１５を剥離
する。
１４に対応する部分のアモルファスシリコン膜１３の上
面にレジスト膜１５をパターン形成する。次に、レジス
ト膜１５をマスクとしてイオン注入装置により酸素イオ
ンを注入し、レジスト膜１５下以外のつまりデバイスエ
リア１４以外のアモルファスシリコン膜１３を酸素イオ
ン注入膜１３ａとする。この後、レジスト膜１５を剥離
する。
【０００９】次に、図３に示すように、レーザアニール
することにより、デバイスエリア１４に対応する部分の
アモルファスシリコン膜１３を結晶化させてポリシリコ
ン膜１６とするとともに、酸素イオン注入膜１３ａを酸
化させて酸化シリコン膜１７とする。
することにより、デバイスエリア１４に対応する部分の
アモルファスシリコン膜１３を結晶化させてポリシリコ
ン膜１６とするとともに、酸素イオン注入膜１３ａを酸
化させて酸化シリコン膜１７とする。
【００１０】次に、図４に示すように、ポリシリコン膜
１６の中央部（チャネル領域１６ａ）の上面および酸化
シリコン膜１７の上面にレジスト膜１８をパターン形成
する。次に、レジスト膜１８をマスクとしてイオン注入
装置により不純物を低濃度で注入し、ポリシリコン膜１
６の符号１６ｂおよび１６ｃで示す領域を低濃度不純物
領域とする。この後、レジスト膜１８を剥離する。
１６の中央部（チャネル領域１６ａ）の上面および酸化
シリコン膜１７の上面にレジスト膜１８をパターン形成
する。次に、レジスト膜１８をマスクとしてイオン注入
装置により不純物を低濃度で注入し、ポリシリコン膜１
６の符号１６ｂおよび１６ｃで示す領域を低濃度不純物
領域とする。この後、レジスト膜１８を剥離する。
【００１１】次に、図５に示すように、ポリシリコン膜
１６の符号１６ａおよび１６ｂで示す領域の上面および
酸化シリコン膜１７の上面にレジスト膜１９をパターン
形成する。次に、レジスト膜１９をマスクとしてイオン
注入装置により不純物を高濃度で注入し、ポリシリコン
膜１６の符号１６ｃで示す領域を高濃度不純物領域とす
る。すると、ポリシリコン膜１６の中央部はチャネル領
域１６ａとされ、その両側は低濃度不純物領域からなる
電界緩和領域１６ｂとされ、さらにその両側は高濃度不
純物領域からなるソース・ドレイン領域１６ｃとされ
る。この後、レジスト膜１９を剥離する。
１６の符号１６ａおよび１６ｂで示す領域の上面および
酸化シリコン膜１７の上面にレジスト膜１９をパターン
形成する。次に、レジスト膜１９をマスクとしてイオン
注入装置により不純物を高濃度で注入し、ポリシリコン
膜１６の符号１６ｃで示す領域を高濃度不純物領域とす
る。すると、ポリシリコン膜１６の中央部はチャネル領
域１６ａとされ、その両側は低濃度不純物領域からなる
電界緩和領域１６ｂとされ、さらにその両側は高濃度不
純物領域からなるソース・ドレイン領域１６ｃとされ
る。この後、レジスト膜１９を剥離する。
【００１２】次に、図６に示すように、ポリシリコン膜
１６および酸化シリコン膜１７の全上面に酸化シリコン
等からなるゲート絶縁膜２０を堆積し、次いでチャネル
領域１６ａに対応する部分のゲート絶縁膜２０の上面に
クロム等からなるゲート電極２１をパターン形成する。
１６および酸化シリコン膜１７の全上面に酸化シリコン
等からなるゲート絶縁膜２０を堆積し、次いでチャネル
領域１６ａに対応する部分のゲート絶縁膜２０の上面に
クロム等からなるゲート電極２１をパターン形成する。
【００１３】次に、図７に示すように、全上面に層間絶
縁膜２２を堆積し、次いでソース・ドレイン領域１６ｃ
に対応する部分の層間絶縁膜２２およびゲート絶縁膜２
０にコンタクトホール２３を形成し、次いでコンタクト
ホール２３を通してソース・ドレイン領域１６ｃと接続
されるアルミニウム等からなるソース・ドレイン電極２
４を層間絶縁膜２２の上面にパターン形成する。かくし
て、ＬＤＤ構造の薄膜トランジスタが製造される。
縁膜２２を堆積し、次いでソース・ドレイン領域１６ｃ
に対応する部分の層間絶縁膜２２およびゲート絶縁膜２
０にコンタクトホール２３を形成し、次いでコンタクト
ホール２３を通してソース・ドレイン領域１６ｃと接続
されるアルミニウム等からなるソース・ドレイン電極２
４を層間絶縁膜２２の上面にパターン形成する。かくし
て、ＬＤＤ構造の薄膜トランジスタが製造される。
【００１４】このようにして製造された薄膜トランジス
タでは、特に図６に示すように、ポリシリコン膜１６の
膜厚とその周囲の酸化シリコン膜１７の膜厚とが同じで
あって、これらの上面にゲート絶縁膜２０を設けている
ので、ゲート絶縁膜２０に段差部が生じないようにする
ことができる。すなわち、ゲート絶縁膜２０が平坦な構
造となるので、ゲート絶縁膜２０の膜厚を十分な厚さで
あって全体にわたって一様とすることができる。したが
って、ゲート絶縁膜２０の耐圧が低下することがなく、
リーク電流が低減し、トランジスタ特性への影響もかな
り低減することができ、ひいては歩留の向上を図ること
ができる。また、使用に際して、ゲート絶縁膜２０が早
期に劣化しないようにすることができ、したがって寿命
を延ばすことができる。
タでは、特に図６に示すように、ポリシリコン膜１６の
膜厚とその周囲の酸化シリコン膜１７の膜厚とが同じで
あって、これらの上面にゲート絶縁膜２０を設けている
ので、ゲート絶縁膜２０に段差部が生じないようにする
ことができる。すなわち、ゲート絶縁膜２０が平坦な構
造となるので、ゲート絶縁膜２０の膜厚を十分な厚さで
あって全体にわたって一様とすることができる。したが
って、ゲート絶縁膜２０の耐圧が低下することがなく、
リーク電流が低減し、トランジスタ特性への影響もかな
り低減することができ、ひいては歩留の向上を図ること
ができる。また、使用に際して、ゲート絶縁膜２０が早
期に劣化しないようにすることができ、したがって寿命
を延ばすことができる。
【００１５】次に、この発明の他の実施例における薄膜
トランジスタの製造について、図８を参照しながら説明
する。まず、図８（Ａ）に示すように、絶縁基板３１の
上面に下地層３２を堆積し、次いで下地層３２の上面に
アモルファスシリコン膜３３を堆積し、次いでデバイス
エリア３４に対応する部分のアモルファスシリコン膜３
３の上面にレジスト膜３５をパターン形成する。次に、
レジスト膜３５をマスクとしてエッチングすることによ
り、図８（Ｂ）に示すように、デバイスエリア３４に対
応する部分のみにアモルファスシリコン膜３３をパター
ン形成する。この後、レジスト膜３５を剥離する。次
に、図８（Ｃ）に示すように、レーザアニールすること
により、アモルファスシリコン膜３３を結晶化させてポ
リシリコン膜３６とする。次に、図８（Ｄ）に示すよう
に、アモルファスシリコン膜３３を含む下地層３２の全
上面に酸化シリコン膜３７を堆積する。次に、酸化シリ
コン膜３７をアモルファスシリコン膜３３の表面が露出
するまでエッチバックすると、図８（Ｅ）に示すよう
に、アモルファスシリコン膜３３の周囲にこの膜と同じ
膜厚の酸化シリコン膜３７が形成される。以下、図４〜
図７に示す場合と同様の工程を経ると、この実施例の薄
膜トランジスタが製造される。
トランジスタの製造について、図８を参照しながら説明
する。まず、図８（Ａ）に示すように、絶縁基板３１の
上面に下地層３２を堆積し、次いで下地層３２の上面に
アモルファスシリコン膜３３を堆積し、次いでデバイス
エリア３４に対応する部分のアモルファスシリコン膜３
３の上面にレジスト膜３５をパターン形成する。次に、
レジスト膜３５をマスクとしてエッチングすることによ
り、図８（Ｂ）に示すように、デバイスエリア３４に対
応する部分のみにアモルファスシリコン膜３３をパター
ン形成する。この後、レジスト膜３５を剥離する。次
に、図８（Ｃ）に示すように、レーザアニールすること
により、アモルファスシリコン膜３３を結晶化させてポ
リシリコン膜３６とする。次に、図８（Ｄ）に示すよう
に、アモルファスシリコン膜３３を含む下地層３２の全
上面に酸化シリコン膜３７を堆積する。次に、酸化シリ
コン膜３７をアモルファスシリコン膜３３の表面が露出
するまでエッチバックすると、図８（Ｅ）に示すよう
に、アモルファスシリコン膜３３の周囲にこの膜と同じ
膜厚の酸化シリコン膜３７が形成される。以下、図４〜
図７に示す場合と同様の工程を経ると、この実施例の薄
膜トランジスタが製造される。
【００１６】
【発明の効果】以上説明したように、この発明によれ
ば、ポリシリコン膜の膜厚とその周囲の酸化シリコン膜
の膜厚とが同じであって、これらの上面にゲート絶縁膜
を設けているので、ゲート絶縁膜に段差部が生じないよ
うにすることができ、したがってゲート絶縁膜の段差部
に起因する不都合をすべて解消することができる。
ば、ポリシリコン膜の膜厚とその周囲の酸化シリコン膜
の膜厚とが同じであって、これらの上面にゲート絶縁膜
を設けているので、ゲート絶縁膜に段差部が生じないよ
うにすることができ、したがってゲート絶縁膜の段差部
に起因する不都合をすべて解消することができる。
【図１】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板の上面に下地層およびアモルフ
ァスシリコン膜を形成した状態の断面図。
の製造に際し、絶縁基板の上面に下地層およびアモルフ
ァスシリコン膜を形成した状態の断面図。
【図２】同薄膜トランジスタの製造に際し、デバイスエ
リア以外のアモルファスシリコン膜に酸素イオンを注入
して酸素イオン注入膜とした状態の断面図。
リア以外のアモルファスシリコン膜に酸素イオンを注入
して酸素イオン注入膜とした状態の断面図。
【図３】同薄膜トランジスタの製造に際し、レーザアニ
ールにより、アモルファスシリコン膜を結晶化させてポ
リシリコン膜とするとともに、酸素イオン注入膜を酸化
させて酸化シリコン膜とした状態の断面図。
ールにより、アモルファスシリコン膜を結晶化させてポ
リシリコン膜とするとともに、酸素イオン注入膜を酸化
させて酸化シリコン膜とした状態の断面図。
【図４】同薄膜トランジスタの製造に際し、不純物を低
濃度で注入した状態の断面図。
濃度で注入した状態の断面図。
【図５】同薄膜トランジスタの製造に際し、不純物を高
濃度で注入した状態の断面図。
濃度で注入した状態の断面図。
【図６】同薄膜トランジスタの製造に際し、ゲート絶縁
膜およびゲート電極を形成した状態の断面図。
膜およびゲート電極を形成した状態の断面図。
【図７】同薄膜トランジスタの製造に際し、層間絶縁
膜、コンタクトホールおよびソース・ドレイン電極を形
成した状態の断面図。
膜、コンタクトホールおよびソース・ドレイン電極を形
成した状態の断面図。
【図８】（Ａ）〜（Ｅ）はそれぞれこの発明の他の実施
例における薄膜トランジスタの各製造工程を示す断面
図。
例における薄膜トランジスタの各製造工程を示す断面
図。
【図９】従来の薄膜トランジスタの一例の断面図。
１３ アモルファスシリコン膜 １３ａ 酸素イオン注入膜 １４ デバイスエリア １６ ポリシリコン膜 １７ 酸化シリコン膜 ２０ ゲート絶縁膜
Claims (2)
- 【請求項１】 デバイスエリアに設けられたポリシリコ
ン膜と、膜厚が前記ポリシリコン膜の膜厚と同じであっ
て前記デバイスエリアの周囲の非デバイスエリアに設け
られた酸化シリコン膜と、前記ポリシリコン膜および前
記酸化シリコン膜の上面に設けられたゲート絶縁膜とを
具備することを特徴とする薄膜トランジスタ。 - 【請求項２】 デバイスエリアおよびその周囲の非デバ
イスエリアにアモルファスシリコン膜を堆積し、前記非
デバイスエリアに対応する部分の前記アモルファスシリ
コン膜に酸素イオンを注入して酸素イオン注入膜とし、
アニールすることにより、前記デバイスエリアに対応す
る部分の前記アモルファスシリコン膜を結晶化させてポ
リシリコン膜とするとともに、前記酸素イオン注入膜を
酸化させて酸化シリコン膜とし、前記ポリシリコン膜お
よび前記酸化シリコン膜の上面にゲート絶縁膜を形成す
ることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14832793A JPH06338614A (ja) | 1993-05-28 | 1993-05-28 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14832793A JPH06338614A (ja) | 1993-05-28 | 1993-05-28 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338614A true JPH06338614A (ja) | 1994-12-06 |
Family
ID=15450302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14832793A Pending JPH06338614A (ja) | 1993-05-28 | 1993-05-28 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338614A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1434275A1 (en) * | 2001-09-10 | 2004-06-30 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin film semiconductor device and method for fabricating the same |
| JP2006024753A (ja) * | 2004-07-08 | 2006-01-26 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 |
| CN105789052A (zh) * | 2015-12-28 | 2016-07-20 | 昆山国显光电有限公司 | 一种低温多晶硅薄膜晶体管的制备方法及产品 |
-
1993
- 1993-05-28 JP JP14832793A patent/JPH06338614A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1434275A1 (en) * | 2001-09-10 | 2004-06-30 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin film semiconductor device and method for fabricating the same |
| EP1434275A4 (en) * | 2001-09-10 | 2005-12-21 | Adv Lcd Tech Dev Ct Co Ltd | THIN FILM SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF |
| JP2006024753A (ja) * | 2004-07-08 | 2006-01-26 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 |
| CN105789052A (zh) * | 2015-12-28 | 2016-07-20 | 昆山国显光电有限公司 | 一种低温多晶硅薄膜晶体管的制备方法及产品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| US5698882A (en) | LDD Polysilicon thin-film transistor | |
| EP0918353A1 (en) | A method of manufacturing a recessed insulated gate field-effect semiconductor device | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| US6184070B1 (en) | Thin film transistor and method of manufacturing the same | |
| JPH10107267A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2935083B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3487844B1 (ja) | Ｌｄｍｏｓ型半導体装置の製造方法 | |
| JPH06338614A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| JP3173114B2 (ja) | 薄膜トランジスタ | |
| JP3131850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63227059A (ja) | 半導体装置およびその製造方法 | |
| KR100253261B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2669399B2 (ja) | 半導体装置及びその製造方法 | |
| KR100555454B1 (ko) | Soi 트랜지스터의 제조방법 | |
| JPH11233776A (ja) | 薄膜半導体装置およびその製造方法 | |
| JP3508291B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR19980036840A (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| JPH1092957A (ja) | 半導体装置の製造方法 | |
| JPH0685251A (ja) | 半導体装置およびその製造方法 | |
| JP2006093745A (ja) | 半導体装置及びその作製方法 | |
| JPH08111511A (ja) | 半導体装置の製造方法 | |
| KR19980054499A (ko) | 반도체 장치의 전계효과트랜지스터 및 그 제조방법 |