JP2006024753A - 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 - Google Patents
薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 Download PDFInfo
- Publication number
- JP2006024753A JP2006024753A JP2004201682A JP2004201682A JP2006024753A JP 2006024753 A JP2006024753 A JP 2006024753A JP 2004201682 A JP2004201682 A JP 2004201682A JP 2004201682 A JP2004201682 A JP 2004201682A JP 2006024753 A JP2006024753 A JP 2006024753A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- film
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】 基板1上に少なくともソース領域14とチャネル領域16およびドレイン領域15を有する多結晶もしくは結晶化された結晶化半導体薄膜5が設けられ、この結晶化半導体薄膜5上にゲート絶縁膜11を介してゲート電極13が設けられた薄膜トランジスタの製造方法であって、ゲート絶縁膜11は、結晶化半導体薄膜5と略同一平面を形成するように基板1上に樹脂層10を形成したのち、この樹脂層10上および結晶化半導体薄膜5上に形成した膜である。
【選択図】図4
Description
一つの結晶粒内に1又は複数のTFTを形成できることは、トランジスタ特性が均一となり、特に多数の画素により1枚の画像を形成する表示装置においては、均一画像の表示が可能となっている。
本発明の薄膜トランジスタの製造方法は、第1形態の薄膜トランジスタの製造方法では、基板上に少なくともソース領域とチャネル領域およびドレイン領域からなる多結晶もしくは結晶化された半導体薄膜が設けられ、この半導体薄膜上にゲート絶縁膜を介してゲート電極が設けられた薄膜トランジスタの製造方法であって、
前記ゲート絶縁膜は、前記半導体薄膜と略同一平面を形成するように前記基板上に絶縁膜を形成したのちに、前記半導体薄膜上および前記絶縁膜上に形成することを特徴とする。この結果、ゲート絶縁膜は、前記半導体薄膜上に形成されるゲート絶縁膜は、側端部から側壁部に沿って形成されないため均一な厚さに形成される。このゲート絶縁膜上に形成されるゲート電極は、前記半導体薄膜の側壁部に沿って、この側壁部を被覆しないような構造に形成できるため特性が揃ったトランジスタを量産できる。
略同一平面化された前記半導体薄膜および前記絶縁膜上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート電極を形成する工程とを具備することを特徴とする。
を起こさせ、レーザ光強度に周期的な空間分布を付与するものである。位相シフタ38は、例えば段差部x=0を境界として左右で180度の位相差を付けた場合である。一般にレーザ光の波長をλとすると、屈折率nの透明媒質を透明基材上に形成して180度の位相差を付けるには、透明媒質の膜厚tは、t=λ/2(n−1)で与えられる。石英基材の屈折率を1.46とすると、XeC1エキシマレーザ光の波長が308nmであるから、180度の位相差を付けるためには334.8nmの段差をエッチング等の方法でつければよい。またSiNx膜を透明媒質としてPECVD、LPCVD等で成膜する場合は、SiNx膜の屈折率を2.0とすると、SiNx膜を石英基材上に154nm成膜し、エッチングして段差を付ければ良い。180度の位相をつけた位相シフトマスクを通過したレーザ光の強度は、周期的強弱のパターンを示す。
タである。位相シフトパターンの幅とパターン間距離はともに例えば3μmである。位相
差は必ずしも180度である必要はなく、レーザ光に強弱を実現できる位相差であればよい。レーザ光は波長308nmのXeClエキシマレーザ光で、1ショットのパルス継続時間は20〜200nsである。上記条件で位相シフトマスクを、レーザ光源とガラス基板上の非晶質シリコンからなる半導体薄膜との間に挿入し、パルスレーザ光を照射すると、周期的位相シフトマスクを通過したレーザ光は段差部で回折と干渉を起こし、周期的に逆ピークパターン状の強弱の光強度分布を生成する。
リコン膜を溶融させる強度のレーザ光強度を出力することが望ましい。ステージを移動させ、レーザ光のショットを繰り返することにより被結晶化処理基板39の広い範囲の結晶化を行うことができる。
ゲート絶縁膜およびゲート電極は、半導体薄膜の側壁部を被覆しないような構造に形成できるため製造された素子間の特性が揃った、バラツキが少ないトランジスタを量産できる。この薄膜半導体装置などによれば、半導体薄膜と絶縁膜からなる均一な平面上に凹凸のない平面状ゲート絶縁膜およびゲート電極が形成されるので良好なトランジスタ特性の薄膜半導体装置および薄膜トランジスタを得ることができる。
さらに、高温プロセスを採用することなく、結晶化半導体薄膜のパターンエッジ部でゲート絶縁膜厚が変化することがなく耐圧性に優れた薄膜半導体装置、薄膜トランジスタを製造することができる。この結果、色むらなどの画質劣化も生じない。
2:非単結晶半導体薄膜、
3,44:保護膜、
4:不純物イオン、
5:結晶化半導体薄膜、
10:樹脂層、
11:ゲート絶縁膜、
13:ゲート電極、
14:ソース領域、
15:ドレイン領域、
16:チャネル領域、
17:層間絶縁膜、
23:金属、
24:ソース電極、
25:ドレイン電極、
35:結晶化装置
36:レーザ光源
37:ホモジナイザ
38:位相シフタ
39:被結晶化処理基板
40:結像光学系
41:ガラス基板
42:下地絶縁膜
43:非単結晶シリコン膜
Claims (6)
- 基板上に少なくともソース領域とチャネル領域およびドレイン領域からなる多結晶もしくは結晶化された半導体薄膜が設けられ、この半導体薄膜上にゲート絶縁膜を介してゲート電極が設けられた薄膜トランジスタの製造方法であって、
前記ゲート絶縁膜は、前記半導体薄膜と略同一平面を形成するように前記基板上に絶縁膜を形成したのちに、前記半導体薄膜上および前記絶縁膜上に形成することを特徴とする薄膜トランジスタの製造方法。 - 前記絶縁膜は、ベンゾシクロブテン環を有する樹脂膜であることを特徴とする請求項1記載の薄膜トランジスタの製造方法。
- 前記半導体薄膜は、位相シフタにより位相変調されて逆ピークパターンの光強度分布を有するレーザ光を用いて結晶化されたシリコン薄膜であることを特徴とする請求項1記載の薄膜トランジスタの製造方法。
- 基板上に島状に設けられた少なくともソース領域とチャネル領域およびドレイン領域からなる多結晶もしくは結晶化された半導体薄膜と、
この半導体薄膜と略同一平面を形成するように前記基板上に設けられた絶縁膜と、
この絶縁膜上および前記半導体薄膜上に設けられたゲート絶縁膜と、
このゲート絶縁膜上に設けられたゲート電極と
を具備してなることを特徴とする薄膜トランジスタ。 - 基板上に半導体薄膜と、この半導体薄膜上に保護層を形成する工程と、
前記保護層および前記基板上に絶縁膜を形成する工程と、
前記半導体薄膜と略同一平面を形成するように前記絶縁膜を除去する工程と、
前記保護層を除去する工程と、
略同一平面化された前記半導体薄膜および前記絶縁膜上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にゲート電極を形成する工程と
を具備することを特徴とする半導体装置の製造方法。 - 請求項1の薄膜トランジスタの製造方法により製造された薄膜トランジスタを形成してなることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201682A JP2006024753A (ja) | 2004-07-08 | 2004-07-08 | 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201682A JP2006024753A (ja) | 2004-07-08 | 2004-07-08 | 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006024753A true JP2006024753A (ja) | 2006-01-26 |
Family
ID=35797810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004201682A Pending JP2006024753A (ja) | 2004-07-08 | 2004-07-08 | 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006024753A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065138A (ja) * | 2007-08-16 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | レーザ照射装置、レーザ照射方法及び半導体装置の製造方法 |
JP2012004231A (ja) * | 2010-06-15 | 2012-01-05 | Ihi Corp | 磁性半導体用基板、磁性半導体用基板の製造方法及び磁性半導体用基板の製造装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338614A (ja) * | 1993-05-28 | 1994-12-06 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2000252471A (ja) * | 1999-03-01 | 2000-09-14 | Nec Corp | 電界効果型トランジスタ及びその製造方法 |
JP2001127298A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Ltd | 絶縁ゲート型半導体装置及びそれを用いた液晶表示装置 |
JP2003298065A (ja) * | 2002-04-02 | 2003-10-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
WO2003092061A1 (en) * | 2002-04-23 | 2003-11-06 | Advanced Lcd Technologies Development Center Co., Ltd. | Crystallization device and crystallization method, and phase shift mask |
JP2003318127A (ja) * | 2002-04-23 | 2003-11-07 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化半導体膜の製造装置および製造方法ならびに位相シフトマスク |
JP2004031840A (ja) * | 2002-06-28 | 2004-01-29 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化装置および結晶化方法 |
-
2004
- 2004-07-08 JP JP2004201682A patent/JP2006024753A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338614A (ja) * | 1993-05-28 | 1994-12-06 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2000252471A (ja) * | 1999-03-01 | 2000-09-14 | Nec Corp | 電界効果型トランジスタ及びその製造方法 |
JP2001127298A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Ltd | 絶縁ゲート型半導体装置及びそれを用いた液晶表示装置 |
JP2003298065A (ja) * | 2002-04-02 | 2003-10-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
WO2003092061A1 (en) * | 2002-04-23 | 2003-11-06 | Advanced Lcd Technologies Development Center Co., Ltd. | Crystallization device and crystallization method, and phase shift mask |
JP2003318127A (ja) * | 2002-04-23 | 2003-11-07 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化半導体膜の製造装置および製造方法ならびに位相シフトマスク |
JP2004031840A (ja) * | 2002-06-28 | 2004-01-29 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化装置および結晶化方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065138A (ja) * | 2007-08-16 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | レーザ照射装置、レーザ照射方法及び半導体装置の製造方法 |
JP2012004231A (ja) * | 2010-06-15 | 2012-01-05 | Ihi Corp | 磁性半導体用基板、磁性半導体用基板の製造方法及び磁性半導体用基板の製造装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7691545B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
US8183122B2 (en) | Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film | |
KR101263726B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
US20060246632A1 (en) | Thin film transistor, thin film transistor subsrate, electronic apparatus and process for producing polycrystalline semiconductor thin film | |
KR100492152B1 (ko) | 실리콘 결정화방법 | |
US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
KR20040099735A (ko) | 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자 | |
US20130149819A1 (en) | Thin film transistors, method of fabricating the same, and organic light-emitting diode device using the same | |
JP2005197656A (ja) | 多結晶シリコン膜の形成方法 | |
JP2001168346A (ja) | 薄膜トランジスタ及びその製造方法 | |
US7033915B2 (en) | Method for crystallizing amorphous silicon film | |
KR100660814B1 (ko) | 박막트랜지스터의 반도체층 형성방법 | |
US9343306B2 (en) | Method of fabricating thin film transistor array substrate having polysilicon with different grain sizes | |
US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
JP2006024753A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 | |
KR100726855B1 (ko) | 반도체 장치, 전기 광학 장치, 집적회로 및 전자기기 | |
US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
KR101588448B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
KR101338104B1 (ko) | 박막 트랜지스터 어레이기판 제조방법 | |
KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
JP5117000B2 (ja) | 薄膜トランジスタ及び半導体装置 | |
JP2006165510A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置 | |
KR100496138B1 (ko) | 실리콘 결정화방법 | |
JP2003249461A (ja) | レーザ光の照射方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070420 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070420 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100413 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Effective date: 20100422 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |