JP2003318127A - 結晶化半導体膜の製造装置および製造方法ならびに位相シフトマスク - Google Patents
結晶化半導体膜の製造装置および製造方法ならびに位相シフトマスクInfo
- Publication number
- JP2003318127A JP2003318127A JP2002120313A JP2002120313A JP2003318127A JP 2003318127 A JP2003318127 A JP 2003318127A JP 2002120313 A JP2002120313 A JP 2002120313A JP 2002120313 A JP2002120313 A JP 2002120313A JP 2003318127 A JP2003318127 A JP 2003318127A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- light
- phase shift
- crystallized
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】位相シフトマスクの照明光に散乱があっても位
相シフト部において光強度が０となる逆ピークを維持で
きるようにする。 【構成】ＰＳＭ５と被処理基板７を接近させて配置し、
ＰＳＭ５と被処理基板７の間のギャップをＺ、ＰＳＭ５
への入射光の散乱角（半角）をθとした場合、ＰＳＭ５
の位相シフト部に幅ＤがＤ≧２Ｚｔａｎθの遮光領域ａ
を設ける。
相シフト部において光強度が０となる逆ピークを維持で
きるようにする。 【構成】ＰＳＭ５と被処理基板７を接近させて配置し、
ＰＳＭ５と被処理基板７の間のギャップをＺ、ＰＳＭ５
への入射光の散乱角（半角）をθとした場合、ＰＳＭ５
の位相シフト部に幅ＤがＤ≧２Ｚｔａｎθの遮光領域ａ
を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、位相シフトマスク
を用いて位相を変調したレーザ光を多結晶または非晶質
半導体膜に照射して結晶化半導体膜を生成する結晶化半
導体膜の製造装置および製造方法ならびに位相シフトマ
スクに関する。
を用いて位相を変調したレーザ光を多結晶または非晶質
半導体膜に照射して結晶化半導体膜を生成する結晶化半
導体膜の製造装置および製造方法ならびに位相シフトマ
スクに関する。
【０００２】
【発明が解決しようとする課題】液晶表示装置（Liquid
-Crystal-Display: LCD）の画素に加わる電圧を制御す
るスイッチング素子などに用いられる薄膜トランジスタ
（Thin-Film-Transistor: TFT）の材料には大きく分け
て非晶質シリコン（amorphous-Silicon: a-Si）と多結
晶シリコン（poly-Silicon: poly -Si）がある。poly−
Ｓｉはａ−Ｓｉよりも電子移動度が高いので、トランジ
スタにした場合のスイッチング速度が速く、ディスプレ
イの応答を速くしたり、他の部品の設計マージンを減ら
せるなどの利点がある。また、ディスプレイ本体以外に
ドライバ回路やＤＡＣなどの周辺回路をディスプレイに
組み入れる場合、それらの回路をより高速に動作させる
ことができる。
-Crystal-Display: LCD）の画素に加わる電圧を制御す
るスイッチング素子などに用いられる薄膜トランジスタ
（Thin-Film-Transistor: TFT）の材料には大きく分け
て非晶質シリコン（amorphous-Silicon: a-Si）と多結
晶シリコン（poly-Silicon: poly -Si）がある。poly−
Ｓｉはａ−Ｓｉよりも電子移動度が高いので、トランジ
スタにした場合のスイッチング速度が速く、ディスプレ
イの応答を速くしたり、他の部品の設計マージンを減ら
せるなどの利点がある。また、ディスプレイ本体以外に
ドライバ回路やＤＡＣなどの周辺回路をディスプレイに
組み入れる場合、それらの回路をより高速に動作させる
ことができる。
【０００３】poly−Ｓｉは結晶粒の集合からなるが、結
晶シリコンに比べるとまだ移動度が低く、またトランジ
スタを小さくしたときにチャネルに入る粒界数のバラツ
キが問題となる。そのため、最近になって大粒径の多結
晶シリコンを生成するいろいろな方法が提案されてい
る。その一つの方法として、「位相制御ＥＬＡ（Excime
r Laser Annealing）」法がある。位相制御ＥＬＡ法
は、ＰＳＭ（Phase-Shift-Mask:位相シフトマスク）の
マスクパターンを通過する光の位相を交互に０、πとず
らすことにより、位相シフト部において光強度が０とな
る逆ピークパターンを発生し、この逆ピークパターンに
より一番最初に凝固する領域（結晶核）を位置制御し、
そこから周囲に結晶を横方向に成長させる（ラテラル成
長）ことにより、大粒径の結晶粒を指定した位置に設け
る方法である。この位相制御ＥＬＡ法には、ＰＳＭと半
導体膜を接近させて露光する方法と、ＰＳＭと半導体膜
の間に結像光学系を入れてＰＳＭのデフォーカス像を半
導体膜へ投影する方法がある。このうち前者は、「表面
科学Vol.21,No.5,pp.278-287,2000」に詳しい。また、
後者は本出願人が出願済みである。以降の説明では、前
者をプロキシ法、後者をデフォーカス法と呼ぶことにす
る。
晶シリコンに比べるとまだ移動度が低く、またトランジ
スタを小さくしたときにチャネルに入る粒界数のバラツ
キが問題となる。そのため、最近になって大粒径の多結
晶シリコンを生成するいろいろな方法が提案されてい
る。その一つの方法として、「位相制御ＥＬＡ（Excime
r Laser Annealing）」法がある。位相制御ＥＬＡ法
は、ＰＳＭ（Phase-Shift-Mask:位相シフトマスク）の
マスクパターンを通過する光の位相を交互に０、πとず
らすことにより、位相シフト部において光強度が０とな
る逆ピークパターンを発生し、この逆ピークパターンに
より一番最初に凝固する領域（結晶核）を位置制御し、
そこから周囲に結晶を横方向に成長させる（ラテラル成
長）ことにより、大粒径の結晶粒を指定した位置に設け
る方法である。この位相制御ＥＬＡ法には、ＰＳＭと半
導体膜を接近させて露光する方法と、ＰＳＭと半導体膜
の間に結像光学系を入れてＰＳＭのデフォーカス像を半
導体膜へ投影する方法がある。このうち前者は、「表面
科学Vol.21,No.5,pp.278-287,2000」に詳しい。また、
後者は本出願人が出願済みである。以降の説明では、前
者をプロキシ法、後者をデフォーカス法と呼ぶことにす
る。
【０００４】この位相制御ＥＬＡ法の光源には、発振出
力の大きいＫｒＦエキシマレーザが最適である。ところ
が、このレーザは発振強度の面内分布がパルスごとにば
らつくため、ＰＳＭの照明光学系にホモジナイザとかイ
ンテグレータと呼ばれる強度の面内分布を均一化する光
学系を設ける必要がある。そのため、レーザ自体の出力
光は略平行であるが、これらの光学系により散乱してし
まい、ＰＳＭに対する入射角が（垂直を中心として）あ
る程度の角度分布を有してしまう。プロキシ法やデフォ
ーカス法では、ＰＳＭや結像光学系の焦点位置から所定
のギャップを設けた位置の光強度パターンを利用するた
め、照明光の入射角度分布が大きくなった場合、そのギ
ャップに起因する「ボケ」が発生する。その結果、位相
シフト部における逆ピークが浅くなり、面内強度ムラや
レーザの発振パルスごとの強度のバラツキの影響を受け
やすくなり、結晶化が正確に進行しないという問題があ
った。
力の大きいＫｒＦエキシマレーザが最適である。ところ
が、このレーザは発振強度の面内分布がパルスごとにば
らつくため、ＰＳＭの照明光学系にホモジナイザとかイ
ンテグレータと呼ばれる強度の面内分布を均一化する光
学系を設ける必要がある。そのため、レーザ自体の出力
光は略平行であるが、これらの光学系により散乱してし
まい、ＰＳＭに対する入射角が（垂直を中心として）あ
る程度の角度分布を有してしまう。プロキシ法やデフォ
ーカス法では、ＰＳＭや結像光学系の焦点位置から所定
のギャップを設けた位置の光強度パターンを利用するた
め、照明光の入射角度分布が大きくなった場合、そのギ
ャップに起因する「ボケ」が発生する。その結果、位相
シフト部における逆ピークが浅くなり、面内強度ムラや
レーザの発振パルスごとの強度のバラツキの影響を受け
やすくなり、結晶化が正確に進行しないという問題があ
った。
【０００５】これを詳細に説明すると、平行光を入射す
る場合の位相シフト部における光強度分布は、図１０に
示すように、一方の位相領域による回折縞と他方の位
相領域による回折縞の振幅を足し合わせ、その2乗で
与えられる光強度分布になる。散乱光が入射する場合
は、最終的な回折パターンは、複数の異なる角度からの
光による光強度パターンを積分したものになる。そのた
め、入射角をθ、ギャップをＺとすると、回折光の光強
度パターンはＺｔａｎθだけ面内でシフトすることを考
慮して積分すると、境界を挟んでなだらかな山と谷を有
する光強度分布になり、逆ピークが消えてしまう。
る場合の位相シフト部における光強度分布は、図１０に
示すように、一方の位相領域による回折縞と他方の位
相領域による回折縞の振幅を足し合わせ、その2乗で
与えられる光強度分布になる。散乱光が入射する場合
は、最終的な回折パターンは、複数の異なる角度からの
光による光強度パターンを積分したものになる。そのた
め、入射角をθ、ギャップをＺとすると、回折光の光強
度パターンはＺｔａｎθだけ面内でシフトすることを考
慮して積分すると、境界を挟んでなだらかな山と谷を有
する光強度分布になり、逆ピークが消えてしまう。
【０００６】そこで本発明は、位相シフトマスクの照明
光に散乱があっても位相シフト部において光強度が０と
なる逆ピークを維持できるようにすることを目的になさ
れたものである。
光に散乱があっても位相シフト部において光強度が０と
なる逆ピークを維持できるようにすることを目的になさ
れたものである。
【０００７】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は以下のように構成した。
めに、本発明は以下のように構成した。
【０００８】すなわち、本発明の結晶化半導体膜の製造
装置は、位相シフト部において光強度が略０となる逆ピ
ークパターンを発生する位相シフトマスクの位相シフト
部に遮光領域を設けることにより上記目的が達成され
る。
装置は、位相シフト部において光強度が略０となる逆ピ
ークパターンを発生する位相シフトマスクの位相シフト
部に遮光領域を設けることにより上記目的が達成され
る。
【０００９】また、本発明の結晶化半導体膜の製造装置
は、前記遮光領域を設けた位相シフトマスクと半導体膜
の間に結像光学系を配置し、この結像光学系の焦点位置
から所定の距離だけ離れたデフォーカス位置に前記半導
体膜を保持することにより上記目的が達成される。
は、前記遮光領域を設けた位相シフトマスクと半導体膜
の間に結像光学系を配置し、この結像光学系の焦点位置
から所定の距離だけ離れたデフォーカス位置に前記半導
体膜を保持することにより上記目的が達成される。
【００１０】また、好ましくは、前記遮光領域の幅を
Ｄ、前記位相シフトマスクと半導体膜の間の距離をＺ、
前記位相シフトマスクに対する照射光束の入射角の幅を
２θ、とした場合、Ｄ≧２Ｚｔａｎθを満たすものであ
るとする。
Ｄ、前記位相シフトマスクと半導体膜の間の距離をＺ、
前記位相シフトマスクに対する照射光束の入射角の幅を
２θ、とした場合、Ｄ≧２Ｚｔａｎθを満たすものであ
るとする。
【００１１】また、好ましくは、前記遮光領域の結像パ
ターン上での幅をＤ、前記結像光学系の焦点位置と半導
体膜の間の距離をＺ、前記位相シフトマスクの結像面に
おける光束の入射角の幅を２θ、とした場合、Ｄ≧２Ｚ
ｔａｎθを満たすものであるとする。
ターン上での幅をＤ、前記結像光学系の焦点位置と半導
体膜の間の距離をＺ、前記位相シフトマスクの結像面に
おける光束の入射角の幅を２θ、とした場合、Ｄ≧２Ｚ
ｔａｎθを満たすものであるとする。
【００１２】また、好ましくは、前記遮光領域は光吸収
材料を設けたものであるとする。
材料を設けたものであるとする。
【００１３】また、好ましくは、前記遮光領域は光反射
層を設けたものであるとする。
層を設けたものであるとする。
【００１４】また、好ましくは、前記遮光領域は大部分
の光が前記半導体膜に達しないように散乱する光散乱領
域を設けたものであるとする。
の光が前記半導体膜に達しないように散乱する光散乱領
域を設けたものであるとする。
【００１５】また、好ましくは、遮光領域は光を前記半
導体膜に達しない方向に回折する回折域を設けたもので
あるとする。
導体膜に達しない方向に回折する回折域を設けたもので
あるとする。
【００１６】また、好ましくは、前記位相シフトマスク
のマスクパターンは、位相０とπの位相シフト領域を交
互に配列したものであるとする。
のマスクパターンは、位相０とπの位相シフト領域を交
互に配列したものであるとする。
【００１７】また、好ましくは、前記位相シフトマスク
のマスクパターンは、少なくとも３以上の位相シフト線
からなる交点を有し、この交点を中心とする円形領域の
複素透過率の積分値が略０であるとする。
のマスクパターンは、少なくとも３以上の位相シフト線
からなる交点を有し、この交点を中心とする円形領域の
複素透過率の積分値が略０であるとする。
【００１８】また、好ましくは、前記３以上の位相シフ
ト線は、その位相差がいずれも１８０度（π）未満であ
るとする。
ト線は、その位相差がいずれも１８０度（π）未満であ
るとする。
【００１９】
【発明の実施の形態】以下に図面を参照して、本発明の
実施の形態について説明する。
実施の形態について説明する。
【００２０】図１に、本発明を実施した結晶化半導体膜
の製造装置で用いるレーザ照射装置の概略図を示す。レ
ーザ照射装置は、レーザ装置１の先にビームエキスパン
ダ２、ホモジナイザ３、ミラー４を介してＰＳＭ５を配
置し、デフォーカス法の場合は結像光学系６を間に入れ
てＰＳＭ５の対向面に被処理基板７を設置する。被処理
基板７は、真空チャックや静電チャックなどの基板チャ
ック８を用いて所定の位置に保持する。
の製造装置で用いるレーザ照射装置の概略図を示す。レ
ーザ照射装置は、レーザ装置１の先にビームエキスパン
ダ２、ホモジナイザ３、ミラー４を介してＰＳＭ５を配
置し、デフォーカス法の場合は結像光学系６を間に入れ
てＰＳＭ５の対向面に被処理基板７を設置する。被処理
基板７は、真空チャックや静電チャックなどの基板チャ
ック８を用いて所定の位置に保持する。
【００２１】次に、このレーザ照射装置を用いた結晶化
半導体膜の製造方法について具体的に説明する。本発明
はＰＳＭを用いる方法・装置全般に関するが、その中で
も特にプロキシ法とデフォーカス法による製造方法を提
案している。図２に、プロキシ法の模式図を示す。プロ
キシ法は、ＰＳＭ５と被処理基板７を接近させて配置
し、ＰＳＭ５と被処理基板７の間のギャップをＺ、ＰＳ
Ｍ５への入射光の散乱角（半角）をθとした場合、ＰＳ
Ｍ５の位相シフト部に幅ＤがＤ≧２Ｚｔａｎθの遮光領
域ａを設ける。これにより、平行光を入射する場合の位
相シフト部における光強度分布は、図１１に示すよう
に、遮光領域ａの両側に生じる一方の位相領域による回
折縞と他方の位相領域による回折縞の振幅を足し合
わせ、その2乗で与えられる逆ピークパターンの幅の大
きい光強度分布になる。散乱光が入射する場合は、Ｐ
ＳＭ５への入射光のシフト量は入射角の半角だけでＺｔ
ａｎθであるから、遮光領域ａの幅ＤがＤ≧２Ｚｔａｎ
θであれば、その中心がある程度の幅の光強度０の領域
を有する光強度分布になり、逆ピークを維持できるこ
とがわかる。そのため、散乱光が入射しても光強度０の
領域が狭まるだけで、逆ピークが消えてしまうことはな
い。なお、結晶化半導体膜の配置のピッチを最小にした
い場合は、逆ピークの幅を極力狭くする必要があり、遮
光領域ａの幅ＤをちょうどＤ＝２Ｚｔａｎθに設定する
ことが望ましい。図１１において、遮光領域ａは右側の
位相領域に設けられているが、これは左側の位相領域で
あってもよく、また、両者に分割されていてもよい。ま
た、両側とは全く異なる位相（すなわち厚み）の部分を
形成し設けてもよい。
半導体膜の製造方法について具体的に説明する。本発明
はＰＳＭを用いる方法・装置全般に関するが、その中で
も特にプロキシ法とデフォーカス法による製造方法を提
案している。図２に、プロキシ法の模式図を示す。プロ
キシ法は、ＰＳＭ５と被処理基板７を接近させて配置
し、ＰＳＭ５と被処理基板７の間のギャップをＺ、ＰＳ
Ｍ５への入射光の散乱角（半角）をθとした場合、ＰＳ
Ｍ５の位相シフト部に幅ＤがＤ≧２Ｚｔａｎθの遮光領
域ａを設ける。これにより、平行光を入射する場合の位
相シフト部における光強度分布は、図１１に示すよう
に、遮光領域ａの両側に生じる一方の位相領域による回
折縞と他方の位相領域による回折縞の振幅を足し合
わせ、その2乗で与えられる逆ピークパターンの幅の大
きい光強度分布になる。散乱光が入射する場合は、Ｐ
ＳＭ５への入射光のシフト量は入射角の半角だけでＺｔ
ａｎθであるから、遮光領域ａの幅ＤがＤ≧２Ｚｔａｎ
θであれば、その中心がある程度の幅の光強度０の領域
を有する光強度分布になり、逆ピークを維持できるこ
とがわかる。そのため、散乱光が入射しても光強度０の
領域が狭まるだけで、逆ピークが消えてしまうことはな
い。なお、結晶化半導体膜の配置のピッチを最小にした
い場合は、逆ピークの幅を極力狭くする必要があり、遮
光領域ａの幅ＤをちょうどＤ＝２Ｚｔａｎθに設定する
ことが望ましい。図１１において、遮光領域ａは右側の
位相領域に設けられているが、これは左側の位相領域で
あってもよく、また、両者に分割されていてもよい。ま
た、両側とは全く異なる位相（すなわち厚み）の部分を
形成し設けてもよい。
【００２２】図３に、デフォーカス法の模式図を示す。
デフォーカス法は、ＰＳＭ５と被処理基板７の間に結像
光学系６を入れる。その焦点位置と被処理基板７の間の
ギャップをＺ、ＰＳＭ５の結像面における入射光の幅を
２θとした場合、ＰＳＭ５の位相シフト部に結像面にお
いて幅ＤがＤ≧２Ｚｔａｎθの遮光領域ａを設ける。こ
こで入射角の幅２θと遮光領域ａの幅として像空間の値
を用いたのは、結像光学系６の拡大倍率をEとすると入
射角の幅は約１／Ｅ倍となり、遮光領域ａの幅はＥ倍と
なる混乱を避けるためである。これにより、位相シフト
部の焦点外れ位置Ａにプロキシ法と同様に遮光領域ａに
おいて幅の大きい逆ピークパターンが発生し、入射光が
散乱光であってもその中心がある程度の幅の光強度０の
領域を有するようになる。ＰＳＭ５のマスクパターンは
結像光学系６により結像され、その焦点位置での光強度
分布は結像光学系６のＮＡで決定される解像度Ｒ＝ｋλ
／ＮＡ以下の成分はカットされるものの基本的に均一
で、この結像面から光軸方向に前後して離れた２つの位
置Ｂ、Ｃでの光強度分布は、結像光学系６のＮＡで決定
される解像度Ｒ＝ｋλ／ＮＡ以下の成分はカットされる
ものの基本的に位置Ａにおける光強度分布と同じにな
る。この２つの位置Ｂ、Ｃのいずれかに被処理基板７を
配置して光照射することにより、プロキシ法と同様に位
相シフト部において光強度が０となる逆ピークパターン
による露光が行われる。
デフォーカス法は、ＰＳＭ５と被処理基板７の間に結像
光学系６を入れる。その焦点位置と被処理基板７の間の
ギャップをＺ、ＰＳＭ５の結像面における入射光の幅を
２θとした場合、ＰＳＭ５の位相シフト部に結像面にお
いて幅ＤがＤ≧２Ｚｔａｎθの遮光領域ａを設ける。こ
こで入射角の幅２θと遮光領域ａの幅として像空間の値
を用いたのは、結像光学系６の拡大倍率をEとすると入
射角の幅は約１／Ｅ倍となり、遮光領域ａの幅はＥ倍と
なる混乱を避けるためである。これにより、位相シフト
部の焦点外れ位置Ａにプロキシ法と同様に遮光領域ａに
おいて幅の大きい逆ピークパターンが発生し、入射光が
散乱光であってもその中心がある程度の幅の光強度０の
領域を有するようになる。ＰＳＭ５のマスクパターンは
結像光学系６により結像され、その焦点位置での光強度
分布は結像光学系６のＮＡで決定される解像度Ｒ＝ｋλ
／ＮＡ以下の成分はカットされるものの基本的に均一
で、この結像面から光軸方向に前後して離れた２つの位
置Ｂ、Ｃでの光強度分布は、結像光学系６のＮＡで決定
される解像度Ｒ＝ｋλ／ＮＡ以下の成分はカットされる
ものの基本的に位置Ａにおける光強度分布と同じにな
る。この２つの位置Ｂ、Ｃのいずれかに被処理基板７を
配置して光照射することにより、プロキシ法と同様に位
相シフト部において光強度が０となる逆ピークパターン
による露光が行われる。
【００２３】なお、高解像度を要するレジスト露光用Ｐ
ＳＭにおいて類似の構成のマスクが用いられており、一
般的に「フェーズエッジ型」ＰＳＭと呼ばれている。た
だし、これは結像系により決定される解像度ｋ１λ／Ｎ
Ａにおいて、ｋ１ファクタをさらに小さくして高解像度
化することが目的であり、当然デフォーカスは関係しな
い。本方式とは目的も設計手段も完全に異なる。また、
遮光領域の幅の計算式も異なる。本発明はこの「フェー
ズエッジ型」位相シフトマスクとは別のものと考えられ
る。
ＳＭにおいて類似の構成のマスクが用いられており、一
般的に「フェーズエッジ型」ＰＳＭと呼ばれている。た
だし、これは結像系により決定される解像度ｋ１λ／Ｎ
Ａにおいて、ｋ１ファクタをさらに小さくして高解像度
化することが目的であり、当然デフォーカスは関係しな
い。本方式とは目的も設計手段も完全に異なる。また、
遮光領域の幅の計算式も異なる。本発明はこの「フェー
ズエッジ型」位相シフトマスクとは別のものと考えられ
る。
【００２４】本発明における遮光領域は、大部分の光を
何らかの方法で除去する。第１の方法は、遮光領域に遮
光材料を設けて除去する。遮光材料は、例えばクロムを
十分な厚みにスパッタなどの方法で成膜した後、エッチ
ングなどによりパターニングする。この場合、遮光材料
は一部の光を反射し、一部の光を吸収する。クロム膜は
一例であって、例えばＺｒＳｉＯなど遮光する材料なら
何でも用いることができる。第２の方法は、遮光領域に
使用波長の光を反射するように設計された多層膜をパタ
ーニングして除去する。反射の場合には、ＰＳＭが不要
光を吸収しないため発熱しないという利点がある。ただ
し、反射光が他のレンズや鏡筒に当たり、フレア（迷
光）の原因とならないように考慮する必要がある。第３
の方法は、遮光領域に使用波長の光を散乱するように設
計された光散乱領域を設けて除去する。第４の方法は、
遮光領域に使用波長の光を半導体膜に達しない方向に回
折するように設計された光回折領域を設けて除去する。
何らかの方法で除去する。第１の方法は、遮光領域に遮
光材料を設けて除去する。遮光材料は、例えばクロムを
十分な厚みにスパッタなどの方法で成膜した後、エッチ
ングなどによりパターニングする。この場合、遮光材料
は一部の光を反射し、一部の光を吸収する。クロム膜は
一例であって、例えばＺｒＳｉＯなど遮光する材料なら
何でも用いることができる。第２の方法は、遮光領域に
使用波長の光を反射するように設計された多層膜をパタ
ーニングして除去する。反射の場合には、ＰＳＭが不要
光を吸収しないため発熱しないという利点がある。ただ
し、反射光が他のレンズや鏡筒に当たり、フレア（迷
光）の原因とならないように考慮する必要がある。第３
の方法は、遮光領域に使用波長の光を散乱するように設
計された光散乱領域を設けて除去する。第４の方法は、
遮光領域に使用波長の光を半導体膜に達しない方向に回
折するように設計された光回折領域を設けて除去する。
【００２５】本発明におけるＰＳＭは、種々のものが用
いられる。その一例として位相０とπの位相シフト領域
を交互に配列したものがある。図４に示すように、位相
０とπの位相シフト領域を平行に配列した場合は、その
境界（位相シフト線）に沿って線状の光強度０の領域が
できる。次に、図５に示すように、位相シフト線を直交
し、位相０とπを市松格子状に配列させることが考えら
れるが、この場合は位相シフト線に沿って格子状の光強
度０の領域ができる。ただしこの場合、結晶の核はこの
線上の任意の位置で発生してしまい、結晶粒の位置・形
とも制御は困難になる。そのため結晶核の発生を制御す
るためには強度０領域は点状であることが望ましい。そ
のため、直交する位相シフト線の位相シフト量を１８０
°未満にし、これにより、位相シフト線の対応する位置
では強度は（減少するものの）完全には０にはならない
と同時に、交点の周囲の複素透過率の和を０にすること
により、交点に対応する位置の強度は０にできる。その
一例を図６に示す。従って、強度０の領域を点状につく
ることができ、ここが結晶の核となるので、結晶粒の位
置・形を制御できる。このマスクパターンは本発明中記
載の投影光学系を用いる方法と組み合わせても用いられ
るが、従来のプロキシ法においても用いることができ
る。この場合も、位相シフト線の直交点のみで強度を０
にすることが可能となり、有効である。
いられる。その一例として位相０とπの位相シフト領域
を交互に配列したものがある。図４に示すように、位相
０とπの位相シフト領域を平行に配列した場合は、その
境界（位相シフト線）に沿って線状の光強度０の領域が
できる。次に、図５に示すように、位相シフト線を直交
し、位相０とπを市松格子状に配列させることが考えら
れるが、この場合は位相シフト線に沿って格子状の光強
度０の領域ができる。ただしこの場合、結晶の核はこの
線上の任意の位置で発生してしまい、結晶粒の位置・形
とも制御は困難になる。そのため結晶核の発生を制御す
るためには強度０領域は点状であることが望ましい。そ
のため、直交する位相シフト線の位相シフト量を１８０
°未満にし、これにより、位相シフト線の対応する位置
では強度は（減少するものの）完全には０にはならない
と同時に、交点の周囲の複素透過率の和を０にすること
により、交点に対応する位置の強度は０にできる。その
一例を図６に示す。従って、強度０の領域を点状につく
ることができ、ここが結晶の核となるので、結晶粒の位
置・形を制御できる。このマスクパターンは本発明中記
載の投影光学系を用いる方法と組み合わせても用いられ
るが、従来のプロキシ法においても用いることができ
る。この場合も、位相シフト線の直交点のみで強度を０
にすることが可能となり、有効である。
【００２６】本発明における結像光学系は、ＰＳＭ面の
光強度分布を忠実に空中に結像する。デフォーカス法で
は、必要な解像度を得るためには、ある値以上のＮＡを
確保することと、光学系の収差量を抑える必要がある。
これらの光学系は、レンズ系でもよいし、ミラー系でも
よい。また、レンズとミラーの複合系でもよい。
光強度分布を忠実に空中に結像する。デフォーカス法で
は、必要な解像度を得るためには、ある値以上のＮＡを
確保することと、光学系の収差量を抑える必要がある。
これらの光学系は、レンズ系でもよいし、ミラー系でも
よい。また、レンズとミラーの複合系でもよい。
【００２７】本発明における基板チャックは、被処理基
板を空中像から所定のデフォーカス量だけ離した位置に
真空チャックや静電チャックなどで保持する。また、必
要に応じて露光と移動を繰り返すための移動ステージ、
面内方向や光軸方向の位置合わせのためのセンサ、アク
チュエータ、制御系を備える。
板を空中像から所定のデフォーカス量だけ離した位置に
真空チャックや静電チャックなどで保持する。また、必
要に応じて露光と移動を繰り返すための移動ステージ、
面内方向や光軸方向の位置合わせのためのセンサ、アク
チュエータ、制御系を備える。
【００２８】
【実施例１】本発明の「デフォーカス法」の実施例を示
す。本実施例は、デフォーカス法について示すが結像光
学系を除去すればそのままプロキシ法の実施例となる。
本実施例において、レーザ装置１は、波長２４８ｎｍの
ＫｒＦエキシマレーザで構成し、レーザ光の光束をビー
ムエキスパンダ２で拡げた後、ＰＳＭ５に照射される光
強度をホモジナイザ３で均一化している。ホモジナイザ
３は、一般の露光機で用いられるのと同様なフライアイ
レンズにより実現した。なお、この照明系のＮＡは０．
１とした。これにより、ＰＳＭ５面から見た入射角度分
布θは、この場合光は空気中から入射するので屈折率を
１とすると、ＮＡ＝ｓｉｎθであるから、θ＝ｓｉｎ-1
（０．１）となった。従って、デフォーカス量Ｚを２０
μｍに設定した場合、遮光領域ａの幅Ｄは、 Ｄ＝２Ｚｔａｎ（θ）＝２×２０μｍ×ｔａｎ（ｓｉｎ
-1（０．１））＝４μｍ となる。
す。本実施例は、デフォーカス法について示すが結像光
学系を除去すればそのままプロキシ法の実施例となる。
本実施例において、レーザ装置１は、波長２４８ｎｍの
ＫｒＦエキシマレーザで構成し、レーザ光の光束をビー
ムエキスパンダ２で拡げた後、ＰＳＭ５に照射される光
強度をホモジナイザ３で均一化している。ホモジナイザ
３は、一般の露光機で用いられるのと同様なフライアイ
レンズにより実現した。なお、この照明系のＮＡは０．
１とした。これにより、ＰＳＭ５面から見た入射角度分
布θは、この場合光は空気中から入射するので屈折率を
１とすると、ＮＡ＝ｓｉｎθであるから、θ＝ｓｉｎ-1
（０．１）となった。従って、デフォーカス量Ｚを２０
μｍに設定した場合、遮光領域ａの幅Ｄは、 Ｄ＝２Ｚｔａｎ（θ）＝２×２０μｍ×ｔａｎ（ｓｉｎ
-1（０．１））＝４μｍ となる。
【００２９】結像光学系６は、入射瞳と射出瞳の両方が
無限遠に位置する両側テレセントリック系を用い、その
基本仕様はＮＡを０．２、倍率を１．０とした。ＰＳＭ
５は、隣接するパターンが逆位相（１８０°のずれ）で
幅１４μｍと６μｍの同一位相の領域を交互に縞状に配
列したもので、幅１４μｍの領域の両端には位相シフト
線に沿ってそれぞれ幅４μｍの遮光領域ａを設けてい
る。具体的には屈折率１．５の石英基板を２４８ｎｍの
光に対して位相がπに相当する深さ、すなわち２４８ｎ
ｍの深さにエッチングして作製した。その後クロムをス
パッタにて成膜した後、石英基板のエッチングパターン
に位置合わせして通常のパターニングを行い、遮光領域
ａを設けた。これにより、遮光領域ａが設けられたため
入射光が散乱光であっても、中心がある程度の幅の光強
度０の領域を有する逆ピークパターンを発生し、これが
半導体膜を結晶化する際の核になる。被処理基板７は、
厚さ０．６ｍｍの液晶ディスプレイ用白板の上に化学気
相成長法により下地膜とａ−Ｓｉ膜をこの順で成膜した
ものを使用した。
無限遠に位置する両側テレセントリック系を用い、その
基本仕様はＮＡを０．２、倍率を１．０とした。ＰＳＭ
５は、隣接するパターンが逆位相（１８０°のずれ）で
幅１４μｍと６μｍの同一位相の領域を交互に縞状に配
列したもので、幅１４μｍの領域の両端には位相シフト
線に沿ってそれぞれ幅４μｍの遮光領域ａを設けてい
る。具体的には屈折率１．５の石英基板を２４８ｎｍの
光に対して位相がπに相当する深さ、すなわち２４８ｎ
ｍの深さにエッチングして作製した。その後クロムをス
パッタにて成膜した後、石英基板のエッチングパターン
に位置合わせして通常のパターニングを行い、遮光領域
ａを設けた。これにより、遮光領域ａが設けられたため
入射光が散乱光であっても、中心がある程度の幅の光強
度０の領域を有する逆ピークパターンを発生し、これが
半導体膜を結晶化する際の核になる。被処理基板７は、
厚さ０．６ｍｍの液晶ディスプレイ用白板の上に化学気
相成長法により下地膜とａ−Ｓｉ膜をこの順で成膜した
ものを使用した。
【００３０】以上の構成で、結像光学系６の焦点位置よ
り下側に２０μｍ離れたデフォーカス位置に被処理基板
７を設置し、ａ−Ｓｉ膜面上での光エネルギーが約１０
０ｍＪ／ｃｍ２となるようにパルス照射を行った。図７
に、隣接するパターンが逆位相で、幅１０μｍの同一位
相の領域を縞状に配列した従来のＰＳＭによる計算で求
めた光強度分布を示す。また、図８に、本発明のＰＳＭ
による計算で求めた光強度分布を示す。以上により、Ｘ
方向にピッチ１０μｍで結晶粒位置が制御された大粒径
の多結晶ｐｏｌｙ−Ｓｉ膜が得られた。
り下側に２０μｍ離れたデフォーカス位置に被処理基板
７を設置し、ａ−Ｓｉ膜面上での光エネルギーが約１０
０ｍＪ／ｃｍ２となるようにパルス照射を行った。図７
に、隣接するパターンが逆位相で、幅１０μｍの同一位
相の領域を縞状に配列した従来のＰＳＭによる計算で求
めた光強度分布を示す。また、図８に、本発明のＰＳＭ
による計算で求めた光強度分布を示す。以上により、Ｘ
方向にピッチ１０μｍで結晶粒位置が制御された大粒径
の多結晶ｐｏｌｙ−Ｓｉ膜が得られた。
【００３１】
【実施例２】図９に、本発明の製造装置・方法を用いて
作製した電子装置の工程断面図を示す。図において、
（ａ）に示すように、絶縁基板１０（例えば、アルカリ
ガラス、石英ガラス、プラスチック、ポリイミドなど）
の上に下地膜１１（例えば、膜厚50 nmのSiNと膜厚100
nmのSiO2積層膜など）と非晶質半導体膜１２（例えば膜
厚50nmから200nm程度のSi，Ge, SiGeなど）を化学気相
成長法やスパッタ法などを用いて成膜し、非晶質半導体
膜１２の表面の一部もしくは全面にエキシマレーザ１３
（例えば，KrFやXeClなど）を照射する。ここで、エキ
シマレーザ照射には本発明の実施例１や実施例２で示し
た製造方法及び製造装置を用いるため、（ｂ）に示すよ
うに、従来製造装置を用いた多結晶半導体膜に比べて、
結晶粒位置が制御された大粒径の多結晶もしくは単結晶
化半導体膜１４に変換される。次に、（ｃ）に示すよう
に、フォトリソグラフィを用いて、単結晶化半導体膜１
４を島状の半導体膜１５に加工し、ゲート絶縁膜１６と
して、膜厚20 nmから100 nm のSiO2膜を化学気相成長法
やスパッタ法などを用いて成膜する。次に、（ｄ）に示
すように、ゲート電極１７（例えば，シリサイドやMoW
など）を形成し、ゲート電極１７をマスクにして不純物
イオン１８（Nチャネルトランジスタであればリン、Pチ
ャネルトランジスタであればホウ素）を注入する。その
後、窒素雰囲気でアニール（例えば、450℃で1時間）し
て、不純物を活性化する。次に、（ｅ）に示すように、
層間絶縁膜１９を成膜してコンタクト穴をあけ、チャネ
ル２０でつながるソース２１、ドレイン２２に接続する
ソース電極２３、ドレイン電極２４を形成する。このと
き、チャネル２０を（ａ）（ｂ）で作成された大粒径の
多結晶もしくは単結晶半導体膜の結晶粒位置に合わせて
形成した。以上の工程により、多結晶もしくは単結晶化
半導体トランジスタを形成することができる。本工程に
より、多結晶もしくは単結晶化トランジスタは、液晶駆
動機能、メモリ（SRAMやDRAM）やCPUなどの集積回路の
機能を有するよう回路設計が可能である。
作製した電子装置の工程断面図を示す。図において、
（ａ）に示すように、絶縁基板１０（例えば、アルカリ
ガラス、石英ガラス、プラスチック、ポリイミドなど）
の上に下地膜１１（例えば、膜厚50 nmのSiNと膜厚100
nmのSiO2積層膜など）と非晶質半導体膜１２（例えば膜
厚50nmから200nm程度のSi，Ge, SiGeなど）を化学気相
成長法やスパッタ法などを用いて成膜し、非晶質半導体
膜１２の表面の一部もしくは全面にエキシマレーザ１３
（例えば，KrFやXeClなど）を照射する。ここで、エキ
シマレーザ照射には本発明の実施例１や実施例２で示し
た製造方法及び製造装置を用いるため、（ｂ）に示すよ
うに、従来製造装置を用いた多結晶半導体膜に比べて、
結晶粒位置が制御された大粒径の多結晶もしくは単結晶
化半導体膜１４に変換される。次に、（ｃ）に示すよう
に、フォトリソグラフィを用いて、単結晶化半導体膜１
４を島状の半導体膜１５に加工し、ゲート絶縁膜１６と
して、膜厚20 nmから100 nm のSiO2膜を化学気相成長法
やスパッタ法などを用いて成膜する。次に、（ｄ）に示
すように、ゲート電極１７（例えば，シリサイドやMoW
など）を形成し、ゲート電極１７をマスクにして不純物
イオン１８（Nチャネルトランジスタであればリン、Pチ
ャネルトランジスタであればホウ素）を注入する。その
後、窒素雰囲気でアニール（例えば、450℃で1時間）し
て、不純物を活性化する。次に、（ｅ）に示すように、
層間絶縁膜１９を成膜してコンタクト穴をあけ、チャネ
ル２０でつながるソース２１、ドレイン２２に接続する
ソース電極２３、ドレイン電極２４を形成する。このと
き、チャネル２０を（ａ）（ｂ）で作成された大粒径の
多結晶もしくは単結晶半導体膜の結晶粒位置に合わせて
形成した。以上の工程により、多結晶もしくは単結晶化
半導体トランジスタを形成することができる。本工程に
より、多結晶もしくは単結晶化トランジスタは、液晶駆
動機能、メモリ（SRAMやDRAM）やCPUなどの集積回路の
機能を有するよう回路設計が可能である。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
ＰＭＳの位相シフト部に遮光領域を設けるので、その中
心がある程度の幅の光強度０の領域を有するようにな
り、照明光が散乱しても逆ピークのコントラストは低下
しなくなる。そのため、ホモジナイザ等の照明光学系の
設計が自由にできるようになる。また、光源にレーザ光
を用い、かつ平行に近い光束でＰＭＳを照明した場合
は、レーザのコヒーレンスによる不要な干渉縞やスペッ
クが発生しやすいが、意図的に散乱光とすることによ
り、これらの欠陥を避けることができるという利点もあ
る。
ＰＭＳの位相シフト部に遮光領域を設けるので、その中
心がある程度の幅の光強度０の領域を有するようにな
り、照明光が散乱しても逆ピークのコントラストは低下
しなくなる。そのため、ホモジナイザ等の照明光学系の
設計が自由にできるようになる。また、光源にレーザ光
を用い、かつ平行に近い光束でＰＭＳを照明した場合
は、レーザのコヒーレンスによる不要な干渉縞やスペッ
クが発生しやすいが、意図的に散乱光とすることによ
り、これらの欠陥を避けることができるという利点もあ
る。
【図１】本発明を実施した結晶化半導体膜の製造装置で
用いるレーザ照射装置の概略図である。
用いるレーザ照射装置の概略図である。
【図２】プロキシ法の模式図である。
【図３】デフォーカス法の模式図である。
【図４】位相シフト領域を縞状に配列した位相シフトマ
スクの模式図である。
スクの模式図である。
【図５】位相シフト領域を市松格子状に配列した位相差
がπの位相シフトマスクの模式図である。
がπの位相シフトマスクの模式図である。
【図６】位相シフト領域を市松格子状に配列した位相差
がπ／４の位相シフトマスクの模式図である。
がπ／４の位相シフトマスクの模式図である。
【図７】従来のＰＳＭによる計算で求めた光強度分布グ
ラフである。
ラフである。
【図８】本発明のＰＳＭによる計算で求めた光強度分布
グラフである。
グラフである。
【図９】本発明の製造装置・方法を用いて作製した電子
装置の工程断面図である。
装置の工程断面図である。
【図１０】従来のＰＳＭと光強度分布の関係を示す模式
図である。
図である。
【図１１】本発明のＰＳＭと光強度分布の関係を示す模
式図である。
式図である。
１ レーザ装置
２ ビームエキスパンダ
３ ホモジナイザ
４ ミラー
５ 位相シフトマスク
６ 結像光学系
７ 被処理基板
８ 基板チャック
１０ 絶縁基板
１１ 下地膜
１２ 非晶質半導体膜
１３ エキシマレーザ
１４ 結晶化半導体膜
１５ 結晶化半導体膜（島状加工後）
１６ ゲート絶縁膜
１７ ゲート電極
１８ 不純物イオン
１９ 層間絶縁膜
２０ チャネル
２１ ソース
２２ ドレイン
２３ ソース電極
２４ ドレイン電極
ａ 遮光領域
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/20 Ｈ０１Ｌ 21/30 ５０２Ｐ
Ｆターム(参考） 2H095 BA06 BB02 BB03 BB36 BC05
BC09
5F052 AA02 BA12 BB07 DA02 DA03
DB01 DB07 FA01 JA01
Claims (14)
- 【請求項１】 位相シフトマスクを用いて位相シフト部
において光強度が略０となる逆ピークパターンを発生
し、 この逆ピークパターンを有するレーザ光を多結晶または
非晶質半導体膜に照射して結晶化半導体膜を生成する装
置において、 前記位相シフト部に遮光領域を設けることを特徴とする
結晶化半導体膜の製造装置。 - 【請求項２】 前記遮光領域を設けた位相シフトマスク
と半導体膜の間に結像光学系を配置し、 この結像光学系の焦点位置から所定の距離だけ離れたデ
フォーカス位置に前記半導体膜を保持した状態で前記半
導体膜を結晶化することを特徴とする請求項１記載の結
晶化半導体膜の製造装置。 - 【請求項３】 前記遮光領域の幅をＤ、 前記位相シフトマスクと半導体膜の間の距離をＺ、 前記位相シフトマスクに対する照射光束の入射角の幅を
２θ、とした場合、 Ｄ≧２Ｚｔａｎθ を満たすものであることを特徴とする請求項１記載の結
晶化半導体膜の製造装置。 - 【請求項４】 前記遮光領域の結像パターン上での幅を
Ｄ、 前記結像光学系の焦点位置と半導体膜の間の距離をＺ、 前記位相シフトマスクの結像面における光束の入射角の
幅を２θ、とした場合、 Ｄ≧２Ｚｔａｎθ を満たすものであることを特徴とする請求項２記載の結
晶化半導体膜の製造装置。 - 【請求項５】 前記遮光領域は光吸収材料を設けたもの
である請求項１記載の結晶化半導体膜の製造装置。 - 【請求項６】 前記遮光領域は光反射層を設けたもので
ある請求項１記載の結晶化半導体膜の製造装置。 - 【請求項７】 前記遮光領域は大部分の光が前記半導体
膜に達しないように散乱する光散乱領域を設けたもので
ある請求項１記載の結晶化半導体膜の製造装置。 - 【請求項８】 前記遮光領域は光を前記半導体膜に達し
ない方向に回折する回折域を設けたものである請求項１
記載の結晶化半導体膜の製造装置。 - 【請求項９】 前記位相シフトマスクのマスクパターン
は、位相０とπの位相シフト領域を交互に配列したもの
である請求項１記載の結晶化半導体膜の製造装置。 - 【請求項１０】 前記位相シフトマスクのマスクパター
ンは、少なくとも３以上の位相シフト線からなる交点を
有し、この交点を中心とする円形領域の複素透過率の積
分値が略０であることを特徴とする請求項１記載の結晶
化半導体膜の製造装置。 - 【請求項１１】 前記３以上の位相シフト線は、その位
相差がいずれも１８０度（π）未満であることを特徴と
する請求項１０記載の結晶化半導体膜の製造装置。 - 【請求項１２】 位相シフトマスクを用いて位相シフト
部において光強度が略０となる逆ピークパターンを発生
し、 この逆ピークパターンを有するレーザ光を多結晶または
非晶質半導体膜に照射して結晶化半導体膜を生成する工
程において、 前記位相シフト部に遮光領域を設けることを特徴とする
結晶化半導体膜の製造方法。 - 【請求項１３】 前記遮光領域を設けた位相シフトマス
クと半導体膜の間に結像光学系を配置し、 この結像光学系の焦点位置から所定の距離だけ離れたデ
フォーカス位置に前記半導体膜を保持した状態で前記半
導体膜を結晶化することを特徴とする請求項１記載の結
晶化半導体膜の製造方法。 - 【請求項１４】 位相シフトマスクを用いて位相シフト
部において光強度が略０となる逆ピークパターンを発生
し、 この逆ピークパターンを有するレーザ光を多結晶または
非晶質半導体膜に照射して結晶化半導体膜を生成する装
置において、 前記位相シフト部に遮光領域を設けることを特徴とする
位相シフトマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002120313A JP2003318127A (ja) | 2002-04-23 | 2002-04-23 | 結晶化半導体膜の製造装置および製造方法ならびに位相シフトマスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002120313A JP2003318127A (ja) | 2002-04-23 | 2002-04-23 | 結晶化半導体膜の製造装置および製造方法ならびに位相シフトマスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318127A true JP2003318127A (ja) | 2003-11-07 |
| JP2003318127A5 JP2003318127A5 (ja) | 2005-09-29 |
Family
ID=29536573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002120313A Pending JP2003318127A (ja) | 2002-04-23 | 2002-04-23 | 結晶化半導体膜の製造装置および製造方法ならびに位相シフトマスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318127A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244195A (ja) * | 2004-01-27 | 2005-09-08 | Advanced Lcd Technologies Development Center Co Ltd | 光照射装置、結晶化装置、結晶化方法、デバイス、および光学変調素子 |
| JP2005268764A (ja) * | 2004-02-17 | 2005-09-29 | Advanced Lcd Technologies Development Center Co Ltd | 光照射装置、光照射方法、結晶化装置、結晶化方法、デバイス、および光変調素子 |
| JP2006024753A (ja) * | 2004-07-08 | 2006-01-26 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 |
| JP2006049480A (ja) * | 2004-08-03 | 2006-02-16 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化装置、結晶化方法、および位相変調素子 |
| JP2006049481A (ja) * | 2004-08-03 | 2006-02-16 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化装置、結晶化方法、および位相変調素子 |
| CN100350553C (zh) * | 2003-12-29 | 2007-11-21 | 京东方显示器科技公司 | 多晶硅膜的形成方法 |
| US7464364B2 (en) | 2004-06-10 | 2008-12-09 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin-film transistor circuit, design method for thin-film transistor, design program for thin-film transistor circuit, design program recording medium, design library database, and display device |
| KR100971583B1 (ko) | 2004-02-17 | 2010-07-20 | 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 | 광 조사장치, 광 조사방법, 결정화 장치, 결정화 방법, 디바이스 및 광 변조소자 |
| JP2012004574A (ja) * | 2004-06-10 | 2012-01-05 | Sharp Corp | 設計ライブラリデータベース |
-
2002
- 2002-04-23 JP JP2002120313A patent/JP2003318127A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100350553C (zh) * | 2003-12-29 | 2007-11-21 | 京东方显示器科技公司 | 多晶硅膜的形成方法 |
| JP2005244195A (ja) * | 2004-01-27 | 2005-09-08 | Advanced Lcd Technologies Development Center Co Ltd | 光照射装置、結晶化装置、結晶化方法、デバイス、および光学変調素子 |
| JP4567474B2 (ja) * | 2004-01-27 | 2010-10-20 | 株式会社 液晶先端技術開発センター | 光照射装置、結晶化装置、および結晶化方法 |
| JP2005268764A (ja) * | 2004-02-17 | 2005-09-29 | Advanced Lcd Technologies Development Center Co Ltd | 光照射装置、光照射方法、結晶化装置、結晶化方法、デバイス、および光変調素子 |
| JP4664088B2 (ja) * | 2004-02-17 | 2011-04-06 | 株式会社 液晶先端技術開発センター | 光照射装置、光照射方法、結晶化装置、結晶化方法、および光変調素子 |
| KR100971583B1 (ko) | 2004-02-17 | 2010-07-20 | 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 | 광 조사장치, 광 조사방법, 결정화 장치, 결정화 방법, 디바이스 및 광 변조소자 |
| US7464364B2 (en) | 2004-06-10 | 2008-12-09 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin-film transistor circuit, design method for thin-film transistor, design program for thin-film transistor circuit, design program recording medium, design library database, and display device |
| JP2012004574A (ja) * | 2004-06-10 | 2012-01-05 | Sharp Corp | 設計ライブラリデータベース |
| US8255842B2 (en) | 2004-06-10 | 2012-08-28 | Sharp Kabushiki Kaisha | Thin-film transistor circuit, design method for thin-film transistor, design program for thin-film transistor circuit, design program recording medium, design library database, and display device |
| JP2006024753A (ja) * | 2004-07-08 | 2006-01-26 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 |
| JP2006049481A (ja) * | 2004-08-03 | 2006-02-16 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化装置、結晶化方法、および位相変調素子 |
| JP2006049480A (ja) * | 2004-08-03 | 2006-02-16 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化装置、結晶化方法、および位相変調素子 |
| JP4711166B2 (ja) * | 2004-08-03 | 2011-06-29 | 株式会社 液晶先端技術開発センター | 結晶化装置、および結晶化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7172841B2 (en) | Crystallization apparatus, crystallization method, and phase shift mask | |
| US7692864B2 (en) | Crystallization apparatus, optical member for use in crystallization apparatus, crystallization method, manufacturing method of thin film transistor, and manufacturing method of matrix circuit substrate of display | |
| JP4347545B2 (ja) | 結晶化装置および結晶化方法 | |
| JP4278940B2 (ja) | 結晶化装置および結晶化方法 | |
| KR20060045044A (ko) | 결정화장치, 결정화방법, 디바이스, 광변조소자, 및표시장치 | |
| US7608148B2 (en) | Crystallization apparatus and crystallization method | |
| JP4307041B2 (ja) | 結晶化装置および結晶化方法 | |
| JP2003318127A (ja) | 結晶化半導体膜の製造装置および製造方法ならびに位相シフトマスク | |
| KR100608102B1 (ko) | 결정화 장치 및 결정화 방법 | |
| JP2007043127A (ja) | 逐次的横方向結晶化用のマスク及びその製造方法 | |
| JP4492946B2 (ja) | 光照射装置、結晶化装置、結晶化方法 | |
| JP4567474B2 (ja) | 光照射装置、結晶化装置、および結晶化方法 | |
| US20080254645A1 (en) | Light irradiation apparatus, crystallization apparatus, crystallization method, and device | |
| JP2004172605A (ja) | 結晶化装置および結晶化方法 | |
| JP4664088B2 (ja) | 光照射装置、光照射方法、結晶化装置、結晶化方法、および光変調素子 | |
| JP4499578B2 (ja) | 光照射装置、結晶化装置、結晶化方法 | |
| JP2005235811A (ja) | 半導体薄膜形成装置 | |
| JP2004186449A (ja) | 結晶化装置および結晶化方法 | |
| JP2008103692A (ja) | 光照射装置、結晶化装置、結晶化方法、およびデバイス | |
| JP2006253660A (ja) | 光強度分布の生成方法、光強度分布の生成装置、および光変調素子ユニット | |
| JP2004349433A (ja) | 結晶化装置、結晶化方法およびデバイス | |
| JP2009094121A (ja) | 光照射装置、結晶化装置、結晶化方法、およびデバイス | |
| JP2009060128A (ja) | 位相シフトマスク | |
| JP2006024723A (ja) | 結晶化装置、結晶化方法、回折格子型の位相シフタおよび反射回折格子型の位相シフタ | |
| JP2009206528A (ja) | 結晶化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |