JP4278940B2 - 結晶化装置および結晶化方法 - Google Patents

結晶化装置および結晶化方法 Download PDF

Info

Publication number
JP4278940B2
JP4278940B2 JP2002262249A JP2002262249A JP4278940B2 JP 4278940 B2 JP4278940 B2 JP 4278940B2 JP 2002262249 A JP2002262249 A JP 2002262249A JP 2002262249 A JP2002262249 A JP 2002262249A JP 4278940 B2 JP4278940 B2 JP 4278940B2
Authority
JP
Japan
Prior art keywords
region
phase shift
semiconductor film
shift mask
minute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002262249A
Other languages
English (en)
Other versions
JP2004101779A (ja
Inventor
幸夫 谷口
正清 松村
弘高 山口
幹彦 西谷
晋 辻川
嘉伸 木村
正之 十文字
Original Assignee
株式会社 液晶先端技術開発センター
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 液晶先端技術開発センター filed Critical 株式会社 液晶先端技術開発センター
Priority to JP2002262249A priority Critical patent/JP4278940B2/ja
Priority to TW092124516A priority patent/TWI292171B/zh
Priority to DE10341467A priority patent/DE10341467A1/de
Priority to KR1020030062397A priority patent/KR20040023541A/ko
Priority to US10/656,202 priority patent/US7001461B2/en
Priority to CNB031584101A priority patent/CN100343947C/zh
Publication of JP2004101779A publication Critical patent/JP2004101779A/ja
Priority to US11/224,014 priority patent/US7413608B2/en
Priority to US11/861,885 priority patent/US7505204B2/en
Application granted granted Critical
Publication of JP4278940B2 publication Critical patent/JP4278940B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0734—Shaping the laser spot into an annular shape
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3083—Birefringent or phase retarding elements
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/28—Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Description

【０００１】
【発明の属する技術分野】
本発明は、結晶化装置および結晶化方法に関する。特に、本発明は、位相シフトマスクを用いて位相変調されたレーザ光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する装置および方法に関するものである。
【０００２】
【従来の技術】
従来、たとえば液晶表示装置（Liquid-Crystal-Display:ＬＣＤ）の画素に印加する電圧を制御するスイッチング素子などに用いられる薄膜トランジスタ（Thin-Film-Transistor：ＴＦＴ）の材料は、非晶質シリコン（amorphous-Silicon）と多結晶シリコン（poly-Silicon）とに大別される。
【０００３】
多結晶シリコンは、非晶質シリコンよりも電子移動度が高い。したがって、多結晶シリコンを用いてトランジスタを形成した場合、非晶質シリコンを用いる場合よりも、スイッチング速度が速くなり、ひいてはディスプレイの応答が速くなる。また、周辺ＬＳＩを薄膜トランジスタで構成することが可能になる。さらに、他の部品の設計マージンを減らせるなどの利点がある。また、ディスプレイ本体以外にドライバ回路やＤＡＣなどの周辺回路をディスプレイに組み入れる場合に、それらの周辺回路をより高速に動作させることができる。
【０００４】
多結晶シリコンは結晶粒の集合からなるが、結晶シリコンに比べると電子移動度が低い。また、多結晶シリコンを用いて形成した小型のトランジスタでは、チャネル部における結晶粒界数のバラツキが問題となる。そこで、最近、電子移動度を向上させ且つチャネル部における結晶粒界数のバラツキを少なくするために、大粒径の単結晶シリコンを生成する結晶化方法が提案されている。
【０００５】
従来、この種の結晶化方法として、多結晶半導体膜または非晶質半導体膜と平行に近接させた位相シフトマスクにエキシマレーザ光を照射して結晶化半導体膜を生成する「位相制御ＥＬＡ（Excimer Laser Annealing）」が知られている。位相制御ＥＬＡの詳細は、たとえば「表面科学Vol.21, No.5, pp.278-287, 2000」に開示されている。
【０００６】
位相制御ＥＬＡでは、位相シフトマスクの位相シフト部に対応する点において光強度がほぼ０の逆ピークパターン（中心において光強度がほぼ０で周囲に向かって光強度が急激に増大するパターン）の光強度分布を発生させ、この逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射する。その結果、光強度分布に応じて溶融領域に温度勾配が生じ、光強度がほぼ０の点に対応して最初に凝固する部分に結晶核が形成され、その結晶核から周囲に向かって結晶が横方向に成長（ラテラル成長）することにより大粒径の単結晶粒が生成される。
【０００７】
【発明が解決しようとする課題】
ところで、従来技術において一般に用いられる位相シフトマスクは、いわゆるライン型の位相シフトマスクであって、一方向に沿って交互に繰り返される２つの矩形状の領域で構成され、この２つの領域の間にはπ（１８０度）の位相差が付与されている。この場合、２つの領域間の境界線が位相シフト部を構成するため、位相シフト部に対応する線上位置において光強度がほぼ０で且つ周囲に向かって一次元的に光強度が増加するような逆ピークパターンの光強度分布が多結晶半導体膜または非晶質半導体膜上に形成されることになる。
【０００８】
このように、ライン型の位相シフトマスクを用いる従来技術では、位相シフト部に対応する線に沿って温度分布が最も低くなるとともに、位相シフト部に対応する線と直交する方向に沿って温度勾配が発生する。すなわち、位相シフト部に対応する線上で結晶核が発生し、その結晶核から位相シフト部に対応する線と直交する方向に沿って結晶化が進行する。その結果、結晶核は位相シフト部に対応する線上に発生するものの、線上のどこに結晶核が発生するかは不定であった。換言すると、従来技術では、結晶核の発生位置を制御することは不可能であり、ひいては結晶の形成領域を二次元的に制御することは不可能であった。
【０００９】
本発明は、前述の課題に鑑みてなされたものであり、結晶核の位置を制御することができ、ひいては結晶の形成領域を二次元的にほぼ制御することのできる結晶化装置および結晶化方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記課題を解決するために、本発明の第１形態では、位相シフトマスクを照明する照明系を備え、前記位相シフトマスクの位相シフト部に対応する領域において光強度の最も小さい逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置において、
前記位相シフトマスクは、基本単位部分が二次元的に配置されてなり、
前記各基本単位部分は、ほぼ直線状の境界線の両側に形成され第１の位相差を有する第１領域および第２領域と、前記境界線に沿って前記第１領域および前記第２領域のうちの少なくとも一方の領域に一つ形成された所定形状の微小領域とを備え、
前記微小領域が形成された前記第１領域および／または前記第２領域と前記微小領域との間には第２の位相差が付与されてなり、
前記多結晶半導体膜または非晶質半導体膜上に、前記微小領域に対応する位置において光強度が最小となり、前記微小領域から前記境界線と直交する方向に光強度が増加する前記逆ピークパターンの光強度分布を形成することを特徴とする結晶化装置を提供する。ここで、第２の位相差は、前記第１領域または前記第２領域を基準として、位相が進む向きを正と定義する。
【００１１】
第１形態の好ましい態様によれば、前記微小領域は、前記第１領域および前記第２領域の双方の領域に亘って形成され、前記微小領域のうち前記第１領域内に形成された第１微小領域と前記第１領域との間および前記微小領域のうち前記第２領域内に形成された第２微小領域と前記第２領域との間には前記第２の位相差が付与されている。また、前記第１の位相差は約１８０度であることが好ましい。また、前記第１領域と前記第２領域とは直線状の境界線の両側に形成され、前記微小領域は前記境界線に関して対称な形状を有することが好ましい。
【００１２】
また、第１形態の好ましい態様によれば、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとは互いにほぼ平行に且つ近接して配置されている。この場合、前記第２の位相差は約６０度であることが好ましい。また、前記位相シフトマスクへ入射する照明光の最大入射角度をθとし、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間隔をｄとし、前記境界線と直交する方向に沿った前記第１微小領域または前記第２微小領域の寸法をａとするとき、ａ≧ｄ・tanθの条件を満足することが好ましい。
【００１３】
あるいは、第１形態の好ましい態様によれば、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に配置された結像光学系をさらに備え、前記多結晶半導体膜または前記非晶質半導体膜は、前記結像光学系を介して前記位相シフトマスクと光学的に共役な位置に設定され、前記結像光学系の像側開口数は、前記逆ピークパターンの光強度分布を発生させるための所要の値に設定されている。この場合、前記第２の位相差は約１８０度であることが好ましい。また、前記結像光学系の像側開口数をＮＡとし、光の波長をλとし、前記境界線と直交する方向に沿った前記第１微小領域または前記第２微小領域の寸法をａとするとき、ａ≦λ／ＮＡの条件を満足することが好ましい。
【００１４】
本発明の第２形態では、位相シフトマスクを照明し、前記位相シフトマスクの位相シフト部に対応する領域において光強度の最も小さい逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化方法において、
前記位相シフトマスクは、基本単位部分が二次元的に配置されてなり、
前記各基本単位部分は、ほぼ直線状の境界線の両側に形成されて第１の位相差を有する第１領域および第２領域と、前記境界線に沿って前記第１領域および前記第２領域のうちの少なくとも一方の領域に形成された所定形状の微小領域とを備え、
前記微小領域が形成された前記第１領域および／または前記第２領域と前記微小領域との間には第２の位相差が付与されてなり、
前記位相シフトマスクの透過光は、前記多結晶半導体膜または非晶質半導体膜上に、前記微小領域に対応する位置において光強度が最小となり、前記微小領域から前記境界線と直交する方向に光強度が増加する前記逆ピークパターンの光強度分布を形成して、
前記微小領域またはその近傍にのみに結晶核を発生させ前記境界線と直交する方向に結晶成長させることを特徴とする結晶化方法を提供する。
【００１５】
第２形態の好ましい態様によれば、前記微小領域は、前記第１領域および前記第２領域の双方の領域に亘って形成され、前記微小領域のうち前記第１領域内に形成された第１微小領域と前記第１領域との間および前記微小領域のうち前記第２領域内に形成された第２微小領域と前記第２領域との間には前記第２の位相差が付与されている。また、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとを互いにほぼ平行に且つ近接して配置することが好ましい。あるいは、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に結像光学系を配置し、前記結像光学系の像側開口数を前記逆ピークパターンの光強度分布を発生させるための所要の値に設定し、前記結像光学系を介して前記位相シフトマスクと光学的に共役な位置に前記多結晶半導体膜または前記非晶質半導体膜を設定することが好ましい。
【００１８】
本発明の第３形態では、第１形態の結晶化装置または第２形態の結晶化方法において用いられる位相シフトマスクであって、
第１の位相差を有するほぼ直線状の段差が形成された前記第１領域および前記第２領域と、
前記段差に沿って前記第１領域および前記第２領域のうち少なくとも一方の領域に設けられて前記第２の位相差を有する段差が形成された前記微小領域とからなる位相シフトパターンが形成されていることを特徴とする位相シフトマスクを提供する。
【００２２】
【発明の実施の形態】
本発明の実施形態を、添付図面に基づいて説明する。
図１は、本発明の第１実施形態にかかる結晶化装置の構成を概略的に示す図である。第１実施形態の結晶化装置は、位相シフトマスク１を照明する照明系２を備えている。照明系２は、たとえば２４８ｎｍの波長を有する光を供給するＫｒＦエキシマレーザ光源２ａを備えている。なお、光源２ａとして、ＸｅＣｌエキシマレーザ光源のような他の適当な光源を用いることもできる。光源２ａから供給されたレーザ光は、ビームエキスパンダ２ｂを介して拡大された後、第１フライアイレンズ２ｃに入射する。
【００２３】
こうして、第１フライアイレンズ２ｃの後側焦点面には複数の光源が形成され、これらの複数の光源からの光束は第１コンデンサー光学系２ｄを介して、第２フライアイレンズ２ｅの入射面を重畳的に照明する。その結果、第２フライアイレンズ２ｅの後側焦点面には、第１フライアイレンズ２ｃの後側焦点面よりも多くの複数の光源が形成される。第２フライアイレンズ２ｅの後側焦点面に形成された複数の光源からの光束は、第２コンデンサー光学系２ｆを介して、位相シフトマスク１を重畳的に照明する。
【００２４】
ここで、第１フライアイレンズ２ｃおよび第１コンデンサー光学系２ｄは第１ホモジナイザを構成し、この第１ホモジナイザにより位相シフトマスク１上での入射角度に関する均一化が図られる。また、第２フライアイレンズ２ｅおよび第２コンデンサー光学系２ｆは第２ホモジナイザを構成し、この第２ホモジナイザにより位相シフトマスク１上での面内位置に関する均一化が図られる。したがって、照明系２はほぼ均一な光強度分布を有する光を位相シフトマスク１に照射する。
【００２５】
位相シフトマスク１を介して位相変調されたレーザ光は、位相シフトマスク１と平行に且つ近接して配置された被処理基板３に照射される。ここで、被処理基板３は、たとえば液晶ディスプレイ用板ガラスの上に化学気相成長法により下地膜および非晶質シリコン膜を形成することにより得られる。換言すれば、位相シフトマスク１は、非晶質半導体膜と対向するように設定されている。被処理基板３は、真空チャックや静電チャックなどにより基板ステージ４上において所定の位置に保持されている。
【００２６】
図２は、第１実施形態における位相シフトマスクの基本単位部分の構成を概略的に示す図である。図２を参照すると、位相シフトマスク１の基本単位部分１０は、直線状の境界線１０ａの両側に形成された矩形状の第１領域１１および第２領域１２と、第１領域１１および第２領域１２の双方の領域に亘って形成された円形状の微小領域１３とから構成されている。なお、円形状の微小領域１３のうち、第１領域１１内に形成された半円形状の領域は第１微小領域１３ａを構成し、第２領域１２内に形成された半円形状の領域は第２微小領域１３ｂを構成している。
【００２７】
ここで、第１領域１１の透過光と第２領域１２の透過光との間には、第１の位相差として１８０度の位相差が付与されるように構成されている。また、第１領域１１の透過光と第１微小領域１３ａの透過光との間、および第２領域１２の透過光と第２微小領域１３ｂの透過光との間には、第２の位相差として６０度の位相差が付与されるように構成されている。その結果、第１微小領域１３ａの透過光と第２微小領域１３ｂの透過光との間にも、１８０度の位相差が付与されることになる。
【００２８】
具体的は、たとえば位相シフトマスク１が２４８ｎｍの波長を有する光に対して１．５の屈折率を有する石英ガラスで形成されている場合、第１領域１１と第２領域１２との間には２４８ｎｍの段差が付与され、第１領域１１と第１微小領域１３ａとの間には約８２．７ｎｍの段差が、第１微小領域１３ａが凹となる向きに付与され、第２領域１２と第２微小領域１３ｂとの間には約８２．７ｎｍの段差が、第２微小領域１３ｂが凹となる向きに付与され、第１微小領域１３ａと第２微小領域１３ｂとの間には２４８ｎｍの段差が付与されている。そして、微小領域１３が、後述するように、位相シフト部を構成することになる。位相シフトマスク１は、基本単位部分１０を二次元的に配置することにより構成されている。
【００２９】
以上のように、第１実施形態の位相シフトマスク１では、前述したライン型の位相シフトパターンと、いわゆるサーキュラー型の位相シフトパターンとを組み合わせた位相シフトパターンが、たとえば被処理基板３と対向する面に形成されている。以下、第１実施形態における位相シフトマスク１の作用の説明に先立って、ライン型の位相シフトマスクの作用およびサーキュラー型の位相シフトマスクの作用についてそれぞれ説明する。
【００３０】
図３は、ライン型の位相シフトマスクの作用を説明する図である。第１実施形態においてライン型の位相シフトマスクを用いた場合、図３（ａ）に示すように、たとえば１８０度の位相差を有する２つの領域３１ａと３１ｂとの間の直線状の境界線３１ｃが位相シフト部を構成することになる。したがって、被処理基板３上では、図３（ｂ）に示すように、位相シフト部（境界線）に対応する線３２上において光強度がほぼ０で且つ線３２と直交する方向に周囲に向かって一次元的に光強度が増加するような逆ピークパターンの光強度分布が形成される。
【００３１】
この場合、図３（ｃ）に示すように、位相シフト部に対応する線３２に沿って温度分布が最も低くなるとともに、位相シフト部に対応する線３２と直交する方向に沿って温度勾配（図中矢印で示す）が発生する。すなわち、図３（ｄ）に示すように、位相シフト部に対応する線３２上で結晶核３３が発生し、その結晶核３３から位相シフト部に対応する線３２と直交する方向に沿って結晶化が進行する。
【００３２】
なお、図３（ｄ）において、曲線３４は結晶の粒界を示しており、これらの結晶粒界３４によって規定された領域に結晶が形成される。その結果、結晶核３３は位相シフト部に対応する線３２上に発生するものの、線３２上のどこに結晶核３３が発生するかは不定である。換言すると、第１実施形態においてライン型の位相シフトマスクを用いた場合、結晶核３３の発生位置を制御することは不可能であり、ひいては結晶の形成領域を二次元的に制御することは不可能である。具体的には、結晶の形成領域がＴＦＴのチャネルを形成したい領域３５を含むように制御することは不可能である。
【００３３】
図４は、サーキュラー型の位相シフトマスクの作用を説明する図である。第１実施形態においてサーキュラー型の位相シフトマスクを用いた場合、図４（ａ）に示すように、矩形状の領域４１ａに対して例えば位相が進む向きに６０度（または１８０度）の位相差を有する円形状の微小な領域４１ｂが位相シフト部を構成することになる。したがって、被処理基板３上では、図４（ｂ）に示すように、位相シフト部に対応する微小領域４２において光強度がほぼ０で且つ微小領域４２から周囲に向かって放射状に光強度が増加するような逆ピークパターンの光強度分布が形成される。
【００３４】
この場合、図４（ｃ）に示すように、位相シフト部に対応する微小領域４２において温度分布が最も低くなるとともに、位相シフト部に対応する微小領域４２から周囲に向かって放射状に温度勾配（図中矢印で示す）が発生する。すなわち、図４（ｄ）に示すように、位相シフト部に対応する微小領域４２またはその近傍において複数の結晶核４３（図４（ｄ）では図面の明瞭化のために１つの結晶核だけを図示している）が発生し、複数の結晶核４３から周囲に向かって放射状に結晶化が進行する。
【００３５】
このように、第１実施形態においてサーキュラー型の位相シフトマスクを用いた場合、位相シフト部に対応する微小領域４２またはその近傍において複数の結晶核４３が発生するので、結晶核４３の発生位置を制御することは可能である。しかしながら、複数の結晶核４３からの結晶の成長が放射状に且つ同時に進行するので、結晶粒界４４の形成位置が不定であり、ひいては結晶の形成領域を二次元的に制御することは不可能である。具体的には、結晶の形成領域がＴＦＴのチャネルを形成したい領域４５を含むように制御することは不可能である。
【００３６】
なお、第１実施形態のように被処理基板と位相シフトマスクとを互いにほぼ平行に且つ近接して配置するデフォーカス法においてサーキュラー型の位相シフトマスクを用いる場合には、矩形状の領域４１ａと円形状の微小領域４１ｂとの間に約６０度の位相差を付与することにより、位相シフト部に対応する微小領域４２における光強度を最も小さくすることができる。一方、後述する第２実施形態にかかる投影ＮＡ法においてサーキュラー型の位相シフトマスクを用いる場合には、矩形状の領域４１ａと円形状の微小領域４１ｂとの間に約１８０度の位相差を付与することにより、位相シフト部に対応する微小領域４２における光強度を最も小さくすることができる。
【００３７】
なお、ライン型の位相シフトマスクおよびサーキュラー型の位相シフトマスクのさらに詳細な構成や作用については、「"Optimization of phase-modulated excimer-laser annealing method for growing highly-packed large-grains in Si thin-films", Applied Surface Science 154-155 (2000) 105-111」を参照することができる。
【００３８】
図５は、第１実施形態の位相シフトマスクの基本的な作用を説明する図である。また、図６は、第１実施形態の位相シフトマスクの作用をさらに詳細に説明する図である。第１実施形態の位相シフトマスク１は、上述したように、ライン型の位相シフトパターンとサーキュラー型の位相シフトパターンとを組み合わせた位相シフトパターンを有する。このため、被処理基板３上では、図５（ａ）に示すように、位相シフトマスク１において位相シフト部を構成する円形状の微小領域１３に対応する円形状領域５１において光強度がほぼ０で最も小さくなる。
【００３９】
また、位相シフトマスク１の境界線１０ａに対応する直線状領域５２が、円形状領域５１に次いで光強度の小さい領域を構成する。一方、円形状領域５１および直線状領域５２以外の一般領域５３では、光強度の等しい等高線５４により模式的に示すように、直線状領域５２と直交する方向に沿って周辺に向かって光強度が増大する。以下、直線状領域５２よりも円形状領域５１において光強度が小さくなる点、および直線状領域５２と直交する方向に沿って周辺に向かって光強度が増大する点について、図６を参照して説明する。
【００４０】
図６を参照すると、位相シフトマスク１へ入射する照明光が平行光束である場合（照明光の開口数ＮＡ１＝０である場合）、円形状領域５１を横断して直線状領域５２と直交する方向に沿ったＡ−Ａ断面では、円形状領域５１において光強度がほぼ０で且つ一般領域５３において光強度がほぼ一定の光強度分布が得られる。一方、直線状領域５２を横断して直線状領域５２と直交する方向に沿ったＢ−Ｂ断面では、直線状領域５２において光強度がほぼ０で且つ一般領域５３に向かって急激に光強度が増大して一定値に達するような光強度分布が得られる。
【００４１】
これに対し、位相シフトマスク１へ入射する照明光の開口数ＮＡ１が０よりも実質的に大きい所定値であり、照明光の最大入射角度がθである場合、被処理基板３と位相シフトマスク１との間隔をｄとすると、Ａ−Ａ断面およびＢ−Ｂ断面における光強度分布は、ボケ量ｄ・tanθの影響を受けることになる。その結果、Ａ−Ａ断面では、円形状領域５１の中心において光強度がほぼ０で且つ一般領域５３に向かって急激に光強度が増大してほぼ一定値に達するような逆ピークパターンの光強度分布が得られる。
【００４２】
一方、Ｂ−Ｂ断面では、直線状領域５２を中心としてボケ量ｄ・tanθに対応する幅の広い領域において光強度が０よりもある程度大きいほぼ一定値であり且つその他の周辺領域において光強度がさらに大きいほぼ一定値であるようなＵ字状の光強度分布が得られる。すなわち、一般に照明光の開口数ＮＡ１を大きくすると（照明光の最大入射角度θを大きくすると）、光強度分布が影響を受けるボケ量ｄ・tanθが大きくなるので、直線状領域５２における光強度は増大する。
【００４３】
しかしながら、ボケ量ｄ・tanθの大きさが所定の範囲内にあれば、すなわち照明光の開口数ＮＡ１が所定の範囲内にあれば、円形状領域５１における光強度はほぼ０の値を維持する。このように、第１実施形態では、所定の開口数ＮＡ１を有する照明光を位相シフトマスク１に照射すると、被処理基板３上では、円形状領域５１において光強度がほぼ０で、直線状領域５２において円形状領域５１よりも光強度が大きく、且つ円形状領域５１から直線状領域５２と直交する方向に沿って周辺に向かって光強度が急激に増大する逆ピークパターンの光強度分布が得られる。
【００４４】
なお、逆ピークパターンの幅寸法は、位相シフトマスク１と被処理基板３との距離（すなわちデフォーカス量）の１／２乗に比例して変化する。この場合、図５（ｂ）に示すように、円形状領域５１において温度分布が最も低くなるとともに、直線状領域５２と直交する方向に沿って温度勾配（図中矢印で示す）が発生する。すなわち、図５（ｃ）に示すように、位相シフト部に対応する円形状領域５１またはその近傍において結晶核５５が発生し、その結晶核５５から直線状領域５２と直交する方向に沿って結晶化が進行する。
【００４５】
その結果、結晶核５５の発生位置が円形状領域５１またはその近傍に制限されるとともに、結晶核５５からの結晶の成長方向が直線状領域５２と直交する方向に一次元的に制限されるので、結晶粒界５６の形成位置がほぼ制御される。換言すれば、第１実施形態では、結晶核５５の位置を制御することができ、ひいては結晶粒界５６の形成位置をほぼ制御することにより、結晶粒界５６に規定される結晶５７の形成領域を二次元的にほぼ制御することができる。具体的には、結晶５７の形成領域がＴＦＴのチャネルを形成したい領域５８を含むように制御することができる。
【００４６】
第１実施形態では、位相シフト部に対応する円形状領域５１を横断するＡ−Ａ断面に沿った光強度分布を、特定の数値例にしたがうシミュレーションにより実際に求めている。この数値例において、微小領域１３は半径１μｍの円に内接する正八角形状であり、被処理基板３と位相シフトマスク１との間隔ｄは８μｍであり、光の波長λは２４８ｎｍである。そして、照明光の開口数ＮＡ１＝０の場合、および照明光の開口数ＮＡ１＝０．１の場合を想定している。
【００４７】
図７は、数値例において照明光の開口数ＮＡ１＝０の場合および開口数ＮＡ１＝０．１の場合に、位相シフト部に対応する円形状領域を横断するＡ−Ａ断面に沿って得られた光強度分布を示す図である。図７（ａ）および（ｂ）を参照すると、照明光の開口数ＮＡ１＝０の場合においてもＮＡ１＝０．１の場合においても、図６において模式的に示すＡ−Ａ断面に沿った光強度分布にほぼ対応する形態の光強度分布が得られることをシミュレーション結果により確認することができる。
【００４８】
こうして、第１実施形態では、結晶核５５からの十分なラテラル成長を実現して、大粒径の結晶化半導体膜を生成することができる。特に、生成された大粒径の結晶では、ラテラル成長の方向に高い電子移動度を有するので、ラテラル成長の方向にトランジスタのソース−ドレインを配置することにより、良好な特性のトランジスタを製造することができる。
【００４９】
なお、第１実施形態では、次の条件式（１）を満足することが望ましい。
ａ≧ｄ・tanθ （１）
ここで、θは位相シフトマスク１へ入射する照明光の最大入射角度であり、ｄは被処理基板３（多結晶半導体膜または非晶質半導体膜）と位相シフトマスク１との間隔（ギャップ）である。また、ａは、境界線１０ａと直交する方向に沿った第１微小領域１３ａまたは第２微小領域１３ｂの寸法であり、第１実施形態の場合は微小領域１３の半径に他ならない。
【００５０】
条件式（１）の右辺は、前述したように、位相シフトマスク１へ入射する照明光が平行光束でないことにより発生するボケ量を表わしている。したがって、条件式（１）を満足することにより、位相シフト部としての円形状の微小領域１３に対応する被処理基板３上の領域５１において光強度がほぼ０の部分を確保することができる。換言すれば、条件式（１）を満たさない場合、被処理基板３上の領域５１において最も低い光強度の値が０よりも実質的に大きくなり、所望の逆ピークパターンの光強度分布を得ることができなくなる。
【００５１】
図８は、本発明の第２実施形態にかかる結晶化装置の構成を概略的に示す図である。また、図９は、第２実施形態における位相シフトマスクの基本単位部分の構成を概略的に示す図である。第２実施形態は第１実施形態と類似の構成を有するが、第２実施形態では結像光学系５を介して位相シフトマスク１と被処理基板３とが光学的に共役に配置されている点が第１実施形態と基本的に相違している。以下、第１実施形態との相違点に着目して、第２実施形態を説明する。なお、図８では、図面の明瞭化のために、照明系２の内部構成の図示を省略している。
【００５２】
第２実施形態では、位相シフトマスク１と被処理基板３との間に結像光学系５が配置され、結像光学系５を介して位相シフトマスク１と被処理基板３とが光学的に共役に配置されている。換言すれば、被処理基板３は、位相シフトマスク１と光学的に共役な面（結像光学系５の像面）に設定されている。結像光学系５は、その瞳面に配置された開口絞り５ａを備えている。開口絞り５ａは、開口部（光透過部）の大きさの異なる複数の開口絞りを有し、これらの複数の開口絞りは光路に対して交換可能に構成されている。
【００５３】
あるいは、開口絞り５ａは、開口部の大きさを連続的に変化させることのできる虹彩絞りを有する。いずれにしても、開口絞り５ａの開口部の大きさ（ひいては結像光学系５の像側開口数ＮＡ）は、被処理基板３の半導体膜上において所要の逆ピークパターンの光強度分布を発生させるように設定されている。なお、結像光学系５は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。
【００５４】
図９を参照すると、第２実施形態の位相シフトマスク１は、第１実施形態の位相シフトマスク１と基本的に同じ構成を有する。すなわち、第１領域１１と第２領域１２と微小領域１３とからなり、第１領域１１の透過光と第２領域１２の透過光との間に第１の位相差として１８０度の位相差を付与している。しかしながら、第２実施形態では、第１実施形態とは異なり、第１領域１１の透過光と第１微小領域１３ａの透過光との間、および第２領域１２の透過光と第２微小領域１３ｂの透過光との間に、第２の位相差として１８０度の位相差を付与している。
【００５５】
具体的は、たとえば位相シフトマスク１が２４８ｎｍの波長を有する光に対して１．５の屈折率を有する石英ガラスで形成されている場合、第１領域１１と第２領域１２との間には２４８ｎｍの段差が付与され、第１領域１１と第１微小領域１３ａとの間にも２４８ｎｍの段差が付与され、第２領域１２と第２微小領域１３ｂとの間にも２４８ｎｍの段差が付与され、第１微小領域１３ａと第２微小領域１３ｂとの間にも２４８ｎｍの段差が付与されている。なお、微小領域１３が位相シフト部を構成する点および位相シフトマスク１が基本単位部分１０を二次元的に配置することにより構成されている点は第１実施形態と同様である。
【００５６】
第２実施形態において、位相シフトマスク１の作用により被処理基板３の半導体膜上に形成される逆ピークパターンの幅寸法は、結像光学系５の解像度Ｒと同程度になる。結像光学系５の解像度Ｒは、使用光の波長をλとし、結像光学系５の像側開口数をＮＡとすると、Ｒ＝ｋλ／ＮＡで規定される。ここで、定数ｋは、位相シフトマスク１を照明する照明系２の仕様や、光源１から供給される光束のコヒーレンスの程度、解像度の定義にもよるが、ほぼ１に近い値である。このように、第２実施形態では、結像光学系５の像側開口数ＮＡを小さくして、結像光学系５の解像を低下させると、逆ピークパターンの幅寸法が大きくなる。
【００５７】
第２実施形態においても第１実施形態と同様に、結晶核の発生位置が位相シフトマスク１の位相シフト部に対応する領域に制限されるとともに、結晶核からの結晶の成長方向が一次元的に制限されるので、結晶粒界の形成位置がほぼ制御される。すなわち、結晶核の位置を制御することができ、ひいては結晶粒界の形成位置をほぼ制御することにより、結晶粒界に規定される結晶の形成領域を二次元的にほぼ制御することができる。
【００５８】
なお、第１実施形態では被処理基板３におけるアブレーションに起因して位相シフトマスク１が汚染され、ひいては良好な結晶化が妨げられることがある。これに対して、第２実施形態では、位相シフトマスク１と被処理基板３との間に結像光学系５が介在し且つ被処理基板３と結像光学系５との間隔も比較的大きく確保されているので、被処理基板３におけるアブレーションの影響を受けることなく良好な結晶化を実現することができる。
【００５９】
また、第１実施形態では、位相シフトマスク１と被処理基板３との間に設定すべき間隔が非常に小さい（たとえば数μｍ〜数百μｍ）ので、位相シフトマスク１と被処理基板３との間の狭い光路中に位置検出のための検出光を導入することが困難であり、ひいては位相シフトマスク１と被処理基板３との間隔を調整することが困難である。これに対して、第２実施形態では、被処理基板３と結像光学系５との間隔が比較的大きく確保されているので、その間の光路中に位置検出のための検出光を導入して、被処理基板３と結像光学系５との位置関係を調整することが容易である。
【００６０】
なお、第２実施形態では、次の条件式（２）を満足することが望ましい。
ａ≦λ／ＮＡ （２）
ここで、ＮＡは結像光学系５の像側開口数であり、λは光の波長であり、ａは境界線１０ａと直交する方向に沿った第１微小領域１３ａまたは第２微小領域１３ｂの寸法である。
【００６１】
条件式（２）の右辺は、上述したように、結像光学系５の解像度を表わしている。したがって、条件式（２）を満足すると、第１微小領域１３ａまたは第２微小領域１３ｂの寸法が解像度以下になり、位相シフト部としての円形状の微小領域１３に対応する被処理基板３上の領域５１において光強度がほぼ０の領域の形状が中空のリング状（円環状）ではなく中実の円形状になる。換言すれば、条件式（２）を満たさない場合、被処理基板３上の領域５１において光強度がほぼ０の領域の形状がリング状になり、所望の逆ピークパターンの光強度分布を得ることができなくなる。
【００６２】
具体的には、結像光学系５の像側開口数ＮＡが大きくなりすぎると、２つの逆ピークパターンが並列的に形成され、所望の逆ピークパターンの光強度分布を得ることができなくなる。一方、結像光学系５の像側開口数ＮＡが小さくなりすぎると、逆ピークパターンの光強度分布において最も低い光強度の値が０よりも実質的に大きくなり、所望の逆ピークパターンの光強度分布を得ることができなくなる。
【００６３】
なお、上述の各実施形態では、位相シフトマスク１において第１領域１１の透過光と第２領域１２の透過光との間に第１の位相差として１８０度の位相差を付与している。この場合、位相シフトマスク１の境界線１０ａに対応する直線状領域５２における光強度を最も低くすることができ、直線状領域５２に関して対称的な光強度分布を得ることができる。しかしながら、たとえば意図的に一方向のみに結晶化を行いたい場合には、第１領域１１の透過光と第２領域１２の透過光との間に１８０度とは実質的に異なる位相差を付与することもできる。
【００６４】
また、上述の各実施形態では、位相シフトマスク１において第１領域１１および第２領域１２の双方の領域に亘る微小領域１３が、境界線１０ａに関して対称的に且つ円形状に形成されている。しかしながら、シミュレーションにおいて正八角形状の微小領域を用いているように、微小領域の形状は任意である。また、たとえば意図的に一方向のみに結晶化を行いたい場合には、結晶化を行う方向のみに境界線１０ａから突出した形状を設定することもできる。すなわち、一般的に、位相シフトを構成する微小領域は、境界線１０ａに沿って第１領域１１および第２領域１２のうちの少なくとも一方の領域に形成されていればよい。
【００６５】
また、上述したように、第１領域１１と第１微小領域１３ａとの間および第２領域１２と第２微小領域１３ｂの間に付与される第２の位相差は、第１実施形態のデフォーカス法では約６０度であることが望ましく、第２実施形態の投影ＮＡ法では約１８０度であることが望ましい。このように第２の位相差を設定することにより、位相シフト部としての微小領域１３に対応する被処理基板３上の領域５１における光強度をほぼ０に抑えることができる。
【００６６】
図１０は、各実施形態において形成される結晶粒とチャネルとの位置関係を従来技術と比較して示す図である。図１０（ｂ）を参照すると、ライン型の位相シフトマスクを用いる従来技術では、ランダムに発生した各結晶核から成長する際に結晶粒同士がぶつかり合うため、ライン型の位相シフトマスクの位相シフト部（境界線）に対応する線３２と直交する方向に沿って非常に細長い結晶粒しか形成されない。したがって、従来技術では、薄膜トランジスタのチャネル６１を複数の結晶粒で分割することになる。
【００６７】
これに対し、各実施形態では、位相シフトマスク１において位相シフト部を構成する円形状の微小領域１３に対応する円形状領域５１またはその近傍に結晶核が間隔を隔てて発生するので、各結晶核から成長する際に結晶粒同士がぶつかり合うことがない。したがって、各実施形態の結晶化装置および結晶化方法を用いて結晶化された結晶粒５７では、図１０（ａ）に示すように、位相シフトマスク１の境界線１０ａに対応する直線状領域５２に平行な方向に沿った結晶粒５７のサイズＷは、直線状領域５２と直交する方向に沿った結晶粒５７のサイズＬに比して比較的大きくなる。
【００６８】
その結果、各実施形態の結晶化装置および結晶化方法を用いて結晶化された単結晶（結晶粒）５７内に、薄膜トランジスタのためのチャネル６１を形成することができる。この場合、各実施形態の結晶化装置および結晶化方法において用いられる位相シフトマスク１では、第１領域１１と第２領域１２と微小領域１３とからなる位相シフトパターンが薄膜トランジスタのチャネル６１に対応する位置に形成されている必要がある。
【００６９】
また、位相シフトマスク１の境界線１０ａに対応する直線状領域５２と直交する方向に沿って、チャネル６１の両側にソース６２およびドレイン６３が形成される。なお、結晶粒５７のサイズＷはサイズＬの１／３以上であること、および結晶粒５７のサイズＷは１μｍ以上であることが望ましい。この構成により、単結晶５７内にチャネル６１を確実に形成することが可能になる。
【００７０】
図１１は、各実施形態において形成される結晶粒の結晶成長の開始点から見込む角度を従来技術と比較して示す図である。図１１（ｂ）を参照すると、ライン型の位相シフトマスクを用いる従来技術では、光強度の等しい等高線３６で示すように光強度分布の勾配（ひいては温度分布の勾配）が直線的であるため、結晶粒３５は一方向にしか成長せず、結晶成長の開始点から結晶粒３５を見込む角度φ２は非常に小さくなる。
【００７１】
これに対し、各実施形態では、光強度の等しい等高線５４で示すように光強度分布の勾配（ひいては温度分布の勾配）が円形状領域５１の周辺で湾曲した形態になるため、結晶粒５７は二次元的に成長し、結晶成長の開始点から結晶粒５７を見込む角度φ１は従来技術に比して非常に大きくなる。その結果、単結晶（結晶粒）５７内にチャネル６１（図１１では不図示）を形成し易いだけでなく、結晶成長の開始点とチャネル６１との距離を小さく抑えて微細化を図ることができる。この目的のために、結晶成長の開始点から結晶粒５７を見込む角度φ１が全体として６０度以上であることが望ましい。
【００７２】
なお、上述の各実施形態において、光強度分布は設計の段階でも計算できるが、実際の被処理面（被露光面）での光強度分布を観察して確認しておくことが望ましい。そのためには、被処理面を光学系で拡大し、ＣＣＤなどの撮像素子で入力すれば良い。使用光が紫外線の場合は、光学系が制約を受けるため、被処理面に蛍光板を設けて可視光に変換しても良い。
【００７３】
図１２は、各実施形態の結晶化装置を用いて電子デバイスを作製する工程を示す工程断面図である。図１２（ａ）に示すように、絶縁基板８０（例えば、アルカリガラス、石英ガラス、プラスチック、ポリイミドなど）の上に、下地膜８１（例えば、膜厚５０ｎｍのＳｉＮおよび膜厚１００ｎｍのＳｉＯ2積層膜など）および非晶質半導体膜８２（例えば、膜厚５０ｎｍ〜２００ｎｍ程度のＳｉ，Ｇｅ，ＳｉＧｅなど）を、化学気相成長法やスパッタ法などを用いて成膜することにより、被処理基板３を準備する。そして、各実施形態の結晶化装置を用いて、非晶質半導体膜８２の表面の一部もしくは全部に、レーザ光８３（例えば、ＫｒＦエキシマレーザ光やＸｅＣｌエキシマレーザ光など）を照射する。
【００７４】
こうして、図１２（ｂ）に示すように、大粒径の結晶を有する多結晶半導体膜または単結晶化半導体膜８４が生成される。次に、図１２（ｃ）に示すように、フォトリソグラフィ技術を用いて多結晶半導体膜または単結晶化半導体膜８４を島状の半導体膜８５に加工し、ゲート絶縁膜８６として膜厚２０ｎｍ〜１００ｎｍのＳｉＯ2膜を化学気相成長法やスパッタ法などを用いて成膜する。さらに、図１２（ｄ）に示すように、ゲート電極８７（例えば、シリサイドやＭｏＷなど）を形成し、ゲート電極８７をマスクにして不純物イオン８８（Ｎチャネルトランジスタの場合にはリン、Ｐチャネルトランジスタの場合にはホウ素）を注入する。その後、窒素雰囲気でアニール処理（例えば、４５０°Ｃで１時間）を行い、不純物を活性化する。
【００７５】
次に、図１２（ｅ）に示すように、層間絶縁膜８９を成膜してコンタクト穴をあけ、チャネル９０でつながるソース９１およびドレイン９２に接続するソース電極９３およびドレイン電極９４を形成する。このとき、図１２（ａ）および（ｂ）に示す工程において生成された多結晶半導体膜または単結晶化半導体膜８４の大粒径結晶の位置に合わせて、チャネル９０を形成する。以上の工程により、多結晶トランジスタまたは単結晶化半導体トランジスタを形成することができる。こうして製造された多結晶トランジスタまたは単結晶化トランジスタは、液晶ディスプレイやＥＬ（エレクトロルミネッセンス）ディスプレイなどの駆動回路や、メモリ（ＳＲＡＭやＤＲＡＭ）やＣＰＵなどの集積回路などに適用可能である。
【００７６】
【発明の効果】
以上説明したように、本発明では、結晶核の発生位置が位相シフトマスクの位相シフト部に対応する領域に制限されるとともに、結晶核からの結晶の成長方向が一次元的に制限されるので、結晶粒界の形成位置がほぼ制御される。換言すれば、本発明では、結晶核の位置を制御することができ、ひいては結晶粒界の形成位置をほぼ制御することにより、結晶粒界に規定される結晶の形成領域を二次元的にほぼ制御することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態にかかる結晶化装置の構成を概略的に示す図である。
【図２】第１実施形態における位相シフトマスクの基本単位部分の構成を概略的に示す図である。
【図３】ライン型の位相シフトマスクの作用を説明する図である。
【図４】サーキュラー型の位相シフトマスクの作用を説明する図である。
【図５】第１実施形態の位相シフトマスクの基本的な作用を説明する図である。
【図６】第１実施形態の位相シフトマスクの作用をさらに詳細に説明する図である。
【図７】数値例において照明光の開口数ＮＡ１＝０の場合および開口数ＮＡ１＝０．１の場合に、位相シフト部に対応する円形状領域を横断するＡ−Ａ断面に沿って得られた光強度分布を示す図である。
【図８】本発明の第２実施形態にかかる結晶化装置の構成を概略的に示す図である。
【図９】第２実施形態における位相シフトマスクの基本単位部分の構成を概略的に示す図である。
【図１０】各実施形態において形成される結晶粒とチャネルとの位置関係を従来技術と比較して示す図である。
【図１１】図１１は、各実施形態において形成される結晶粒の結晶成長の開始点から見込む角度を従来技術と比較して示す図である。
【図１２】各実施形態の結晶化装置を用いて電子デバイスを作製する工程を示す工程断面図である。
【符号の説明】
１ 位相シフトマスク
２ 照明系
２ａ ＫｒＦエキシマレーザ光源
２ｂ ビームエキスパンダ
２ｃ，２ｅ フライアイレンズ
２ｄ，２ｆ コンデンサー光学系
３ 被処理基板
４ 基板ステージ
５ 結像光学系
１０ 位相シフトマスクの基本単位部分

Claims (15)

  1. 位相シフトマスクを照明する照明系を備え、前記位相シフトマスクの位相シフト部に対応する領域において光強度の最も小さい逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置において、
    前記位相シフトマスクは、基本単位部分が二次元的に配置されてなり、
    前記各基本単位部分は、ほぼ直線状の境界線の両側に形成され第１の位相差を有する第１領域および第２領域と、前記境界線に沿って前記第１領域および前記第２領域のうちの少なくとも一方の領域に一つ形成された所定形状の微小領域とを備え、
    前記微小領域が形成された前記第１領域および／または前記第２領域と前記微小領域との間には第２の位相差が付与されてなり、
    前記多結晶半導体膜または非晶質半導体膜上に、前記微小領域に対応する位置において光強度が最小となり、前記微小領域から前記境界線と直交する方向に光強度が増加する前記逆ピークパターンの光強度分布を形成することを特徴とする結晶化装置。
  2. 前記微小領域は、前記第１領域および前記第２領域の双方の領域に亘って形成され、
    前記微小領域のうち前記第１領域内に形成された第１微小領域と前記第１領域との間および前記微小領域のうち前記第２領域内に形成された第２微小領域と前記第２領域との間には前記第２の位相差が付与されていることを特徴とする請求項１に記載の結晶化装置。
  3. 前記第１の位相差は約１８０度であることを特徴とする請求項１または２に記載の結晶化装置。
  4. 前記第１領域と前記第２領域とは直線状の境界線の両側に形成され、前記微小領域は前記境界線に関して対称な形状を有することを特徴とする請求項１乃至３のいずれか１項に記載の結晶化装置。
  5. 前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとは互いにほぼ平行に且つ近接して配置されていることを特徴とする請求項１乃至４のいずれか１項に記載の結晶化装置。
  6. 前記第２の位相差は約６０度であることを特徴とする請求項５に記載の結晶化装置。
  7. 前記位相シフトマスクへ入射する照明光の最大入射角度をθとし、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間隔をｄとし、前記境界線と直交する方向に沿った前記第１微小領域または前記第２微小領域の寸法をａとするとき、
    ａ≧ｄ・tanθ
    の条件を満足することを特徴とする請求項５または６に記載の結晶化装置。
  8. 前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に配置された結像光学系をさらに備え、
    前記多結晶半導体膜または前記非晶質半導体膜は、前記結像光学系を介して前記位相シフトマスクと光学的に共役な位置に設定され、
    前記結像光学系の像側開口数は、前記逆ピークパターンの光強度分布を発生させるための所要の値に設定されていることを特徴とする請求項１乃至４のいずれか１項に記載の結晶化装置。
  9. 前記第２の位相差は約１８０度であることを特徴とする請求項８に記載の結晶化装置。
  10. 前記結像光学系の像側開口数をＮＡとし、光の波長をλとし、前記境界線と直交する方向に沿った前記第１微小領域または前記第２微小領域の寸法をａとするとき、
    ａ≦λ／ＮＡ
    の条件を満足することを特徴とする請求項８または９に記載の結晶化装置。
  11. 位相シフトマスクを照明し、前記位相シフトマスクの位相シフト部に対応する領域において光強度の最も小さい逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化方法において、
    前記位相シフトマスクは、基本単位部分が二次元的に配置されてなり、
    前記各基本単位部分は、ほぼ直線状の境界線の両側に形成されて第１の位相差を有する第１領域および第２領域と、前記境界線に沿って前記第１領域および前記第２領域のうちの少なくとも一方の領域に形成された所定形状の微小領域とを備え、
    前記微小領域が形成された前記第１領域および／または前記第２領域と前記微小領域との間には第２の位相差が付与されてなり、
    前記位相シフトマスクの透過光は、前記多結晶半導体膜または非晶質半導体膜上に、前記微小領域に対応する位置において光強度が最小となり、前記微小領域から前記境界線と直交する方向に光強度が増加する前記逆ピークパターンの光強度分布を形成して、
    前記微小領域またはその近傍にのみに結晶核を発生させ前記境界線と直交する方向に結晶成長させることを特徴とする結晶化方法。
  12. 前記微小領域は、前記第１領域および前記第２領域の双方の領域に亘って形成され、前記微小領域のうち前記第１領域内に形成された第１微小領域と前記第１領域との間および前記微小領域のうち前記第２領域内に形成された第２微小領域と前記第２領域との間には前記第２の位相差が付与されていることを特徴とする請求項１１に記載の結晶化方法。
  13. 前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとを互いにほぼ平行に且つ近接して配置することを特徴とする請求項１１または１２に記載の結晶化方法。
  14. 前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に結像光学系を配置し、
    前記結像光学系の像側開口数を前記逆ピークパターンの光強度分布を発生させるための所要の値に設定し、
    前記結像光学系を介して前記位相シフトマスクと光学的に共役な位置に前記多結晶半導体膜または前記非晶質半導体膜を設定することを特徴とする請求項１１または１２に記載の結晶化方法。
  15. 請求項１乃至１４のいずれか１項に記載の結晶化装置または結晶化方法において用いられる位相シフトマスクであって、
    第１の位相差を有するほぼ直線状の段差が形成された前記第１領域および前記第２領域と、
    前記段差に沿って前記第１領域および前記第２領域のうち少なくとも一方の領域に設けられて前記第２の位相差を有する段差が形成された前記微小領域とからなる位相シフトパターンが形成されていることを特徴とする位相シフトマスク。
JP2002262249A 2002-09-09 2002-09-09 結晶化装置および結晶化方法 Expired - Fee Related JP4278940B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002262249A JP4278940B2 (ja) 2002-09-09 2002-09-09 結晶化装置および結晶化方法
TW092124516A TWI292171B (en) 2002-09-09 2003-09-04 Crystallization apparatus, crystallization method, and phase shifter
DE10341467A DE10341467A1 (de) 2002-09-09 2003-09-05 Kristallisationsapparat, Kristallisationsverfahren und Phasenschieber
KR1020030062397A KR20040023541A (ko) 2002-09-09 2003-09-06 결정화 장치, 결정화 방법, 및 위상 시프터
US10/656,202 US7001461B2 (en) 2002-09-09 2003-09-08 Crystallization apparatus, crystallization method, and phase shifter
CNB031584101A CN100343947C (zh) 2002-09-09 2003-09-09 结晶装置、结晶方法及相位转换机构
US11/224,014 US7413608B2 (en) 2002-09-09 2005-09-13 Crystallization apparatus, crystallization method, and phase shifter
US11/861,885 US7505204B2 (en) 2002-09-09 2007-09-26 Crystallization apparatus, crystallization method, and phase shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002262249A JP4278940B2 (ja) 2002-09-09 2002-09-09 結晶化装置および結晶化方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008276197A Division JP2009060128A (ja) 2008-10-28 2008-10-28 位相シフトマスク

Publications (2)

Publication Number Publication Date
JP2004101779A JP2004101779A (ja) 2004-04-02
JP4278940B2 true JP4278940B2 (ja) 2009-06-17

Family

ID=31986401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002262249A Expired - Fee Related JP4278940B2 (ja) 2002-09-09 2002-09-09 結晶化装置および結晶化方法

Country Status (6)

Country Link
US (3) US7001461B2 (ja)
JP (1) JP4278940B2 (ja)
KR (1) KR20040023541A (ja)
CN (1) CN100343947C (ja)
DE (1) DE10341467A1 (ja)
TW (1) TWI292171B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8533547B2 (en) * 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6557129B1 (en) * 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
US6874109B1 (en) * 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
US6684358B1 (en) * 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
EP1242885B1 (en) * 1999-11-23 2009-10-07 Mentor Graphics Corporation Continuous application and decompression of test patterns to a circuit-under-test
US6353842B1 (en) * 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
US6327687B1 (en) * 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
JP4278940B2 (ja) * 2002-09-09 2009-06-17 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TW200500512A (en) * 2002-12-04 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method
TW200519503A (en) * 2003-09-30 2005-06-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, device and phase modulation element
JP5117000B2 (ja) * 2005-09-08 2013-01-09 株式会社 液晶先端技術開発センター 薄膜トランジスタ及び半導体装置
GB0623769D0 (en) * 2006-11-28 2007-01-10 Seos Ltd Method and apparatus for reducing motion blur in a displayed image
JP2008227445A (ja) * 2007-02-16 2008-09-25 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ及び表示装置
JP2008270726A (ja) * 2007-03-23 2008-11-06 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、デバイス、および光変調素子
JP2009130231A (ja) * 2007-11-27 2009-06-11 Advanced Lcd Technologies Development Center Co Ltd 結晶シリコンアレイ、および薄膜トランジスタの製造方法
JP2009272509A (ja) * 2008-05-09 2009-11-19 Advanced Lcd Technologies Development Center Co Ltd 光照射装置、結晶化装置、結晶化方法、およびデバイス
US8946594B2 (en) * 2011-11-04 2015-02-03 Applied Materials, Inc. Optical design for line generation using microlens array

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1270934A (en) * 1985-03-20 1990-06-26 Masataka Shirasaki Spatial phase modulating masks and production processes thereof, and processes for the formation of phase-shifted diffraction gratings
JPH04218046A (ja) * 1990-06-21 1992-08-07 Matsushita Electron Corp ホトマスク及びその製造方法
JP3452053B2 (ja) * 1990-07-27 2003-09-29 株式会社日立製作所 パターン形成方法
EP0476931B1 (en) * 1990-09-14 1996-01-17 Canon Kabushiki Kaisha Phase shift device and laser apparatus utilizing the same
KR930020374A (ko) * 1992-03-31 1993-10-19 정용문 광픽업
JPH06289431A (ja) 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JPH08202016A (ja) * 1995-01-20 1996-08-09 Sony Corp ハーフトーン型位相シフトマスク及びレジスト露光方法
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP4056577B2 (ja) 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
EP0902465B1 (en) * 1997-08-27 2008-10-15 STMicroelectronics S.r.l. Process for manufacturing electronic virtual-ground memory devices
US6180444B1 (en) * 1998-02-18 2001-01-30 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
KR100296109B1 (ko) 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
JP2000223419A (ja) 1998-06-30 2000-08-11 Sony Corp 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
TW512248B (en) * 1998-07-15 2002-12-01 Toshiba Corp Manufacturing method and apparatus of semiconductor device
JP2000082669A (ja) * 1998-09-07 2000-03-21 Japan Science & Technology Corp 太陽電池用多結晶半導体膜の製造方法
JP3562389B2 (ja) 1999-06-25 2004-09-08 三菱電機株式会社 レーザ熱処理装置
JP3751772B2 (ja) * 1999-08-16 2006-03-01 日本電気株式会社 半導体薄膜製造装置
GB9922576D0 (en) 1999-09-24 1999-11-24 Koninkl Philips Electronics Nv Laser system
TW490802B (en) 2000-01-07 2002-06-11 Sony Corp Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
JP3955959B2 (ja) * 2000-01-26 2007-08-08 日本電気株式会社 レーザ照射装置およびレーザ照射方法
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6664009B2 (en) * 2001-07-27 2003-12-16 Numerical Technologies, Inc. Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges
JP4278940B2 (ja) * 2002-09-09 2009-06-17 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TW200500512A (en) 2002-12-04 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method

Also Published As

Publication number Publication date
CN100343947C (zh) 2007-10-17
DE10341467A1 (de) 2006-02-09
US20080019002A1 (en) 2008-01-24
US7505204B2 (en) 2009-03-17
US7413608B2 (en) 2008-08-19
US20060065185A1 (en) 2006-03-30
US7001461B2 (en) 2006-02-21
US20040058484A1 (en) 2004-03-25
JP2004101779A (ja) 2004-04-02
KR20040023541A (ko) 2004-03-18
CN1492477A (zh) 2004-04-28
TW200406815A (en) 2004-05-01
TWI292171B (en) 2008-01-01

Similar Documents

Publication Publication Date Title
JP4278940B2 (ja) 結晶化装置および結晶化方法
JP4347546B2 (ja) 結晶化装置、結晶化方法および光学系
JP4347545B2 (ja) 結晶化装置および結晶化方法
US7803520B2 (en) Crystallization apparatus, crystallization method, device and phase modulation element
US7347897B2 (en) Crystallization apparatus, crystallization method, and phase modulation device
JP4307041B2 (ja) 結晶化装置および結晶化方法
KR20060045044A (ko) 결정화장치, 결정화방법, 디바이스, 광변조소자, 및표시장치
KR20040101553A (ko) 결정화 장치 및 결정화 방법
JP4567474B2 (ja) 光照射装置、結晶化装置、および結晶化方法
JP4711166B2 (ja) 結晶化装置、および結晶化方法
JP2004193229A (ja) 結晶化装置および結晶化方法
JP4633428B2 (ja) 結晶化装置、結晶化方法、デバイス、および位相変調素子
JP2004186449A (ja) 結晶化装置および結晶化方法
JP2009060128A (ja) 位相シフトマスク
US20080254645A1 (en) Light irradiation apparatus, crystallization apparatus, crystallization method, and device
JP2005032847A (ja) 結晶化装置、結晶化方法およびデバイス
JP2008103692A (ja) 光照射装置、結晶化装置、結晶化方法、およびデバイス
JP2009206528A (ja) 結晶化方法
JP2004319989A (ja) 結晶化装置および結晶化方法
JP2006049481A (ja) 結晶化装置、結晶化方法、および位相変調素子
JP2004349433A (ja) 結晶化装置、結晶化方法およびデバイス
JP2006080490A (ja) 光照射装置、結晶化装置、結晶化方法、およびデバイス
JP2008244117A (ja) 結晶化装置、結晶化方法、デバイス、および光変調素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090305

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees