CN100343947C - 结晶装置、结晶方法及相位转换机构 - Google Patents

结晶装置、结晶方法及相位转换机构 Download PDF

Info

Publication number
CN100343947C
CN100343947C CNB031584101A CN03158410A CN100343947C CN 100343947 C CN100343947 C CN 100343947C CN B031584101 A CNB031584101 A CN B031584101A CN 03158410 A CN03158410 A CN 03158410A CN 100343947 C CN100343947 C CN 100343947C
Authority
CN
China
Prior art keywords
mentioned
zone
phase transition
illumination light
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031584101A
Other languages
English (en)
Other versions
CN1492477A (zh
Inventor
谷口幸夫
松村正清
山口弘高
西谷干彦
辻川晋
木村嘉伸
十文字正之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liguid Crystal Advanced Technology Development Center K K
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1492477A publication Critical patent/CN1492477A/zh
Application granted granted Critical
Publication of CN100343947C publication Critical patent/CN100343947C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0734—Shaping the laser spot into an annular shape
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3083—Birefringent or phase retarding elements
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/28—Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种结晶装置，具备：照明系统(2)，照射使非单晶半导体膜结晶的照明光；以及相位转换构件(1)，该相位转换构件(1)包括以形成直线边界的方式邻接、且以第1相位差透过从照明系统(2)来的照明光的第1和第2区域，该相位转换构件(1)对照明光进行相位调制，以便光强度具有在与边界相对应的非单晶半导体膜上的位置附近降低的逆峰图形的光强度分布。相位转换构件(1)还具有微小区域，从边界朝第1和第2区域的至少一方扩展，以第2相位差对第1和第2区域的至少一方透过从照明系统(2)来的照明光。

Description

结晶装置、结晶方法及相位转换机构
技术领域
本发明涉及一般在像多晶或非晶质半导体膜这样的非单晶半导体膜的结晶中应用的结晶装置、结晶方法及相位转换机构，特别涉及在该结晶中对照射非单晶半导体膜的激光进行相位调制的结晶装置、结晶方法及相位转换机构。
背景技术
以往，例如对加在液晶显示装置(LCD)的像素上的电压进行控制的开关(switch)元件等所使用的薄膜晶体管(TFT)的材料，可大致分为非晶硅和多晶硅。
多晶硅的电子迁移率高于非晶硅。因此，使用多晶硅形成晶体管时的开关速度比使用非晶硅时快，继而显示的响应变快。另外，能够由薄膜晶体管构成外围LSI。再有，还有使其他元件的设计余裕减小的优点。另外，在装入显示器主体以外，将驱动电路和DAC等外围电路装入显示器时，可以使这些外围电路更高速地动作。
多晶硅由结晶颗粒的集合形成，但与结晶硅相比较，其电子迁移率低。另外，在使用多晶硅形成的小型晶体管中，沟道部的结晶粒界数的偏差成为问题。其中，最近为了提高电子迁移率、且减少沟道部的结晶粒界数的偏差，而提出了一种生成大粒径单晶硅的结晶方法。
以往，已知这种结晶方法有“相位控制受激准分子激光退火(Excimer Laser Annealing：ELA)”的方法，其对与非单晶半导体膜平行接近的相位转换机构(相位转换掩模)照射受激准分子激光来生成结晶半导体膜。例如在“表面科学Vol.21 No.5，pp.278-287，2000”中详细地公开了相位控制ELA。
在相位控制ELA中，在与相位转换机构的相位转换部相对应的点，使光强度产生逆峰图形(光强度在中心朝周围急剧增大的图形)的光强度分布，在非单晶半导体膜上照射具有该逆峰图形的光强度分布的光。其结果，按照光强度分布而在熔融区域产生温度梯度，对应于光强度大致为零的点在最初凝固的部分形成结晶核，结晶从该结晶核向周围横向(lateral)生长，由此生成大粒径的单晶粒。
但是，一般在现有技术中使用的相位转换机构是所谓的线形相位转换机构，由沿一个方向交替反复的2个矩形状的区域构成，该2个区域之间被赋予了π(180度)的相位差(phase retardation)。此时，2个区域间的边界构成相位转换部，所以在非单晶半导体膜上形成逆峰图形的光强度分布，光强度在相位转换部所对应的线上位置基本为零、且光强度朝周围一维地增加。
如上所述，在使用线形相位转换机构的现有技术中，温度分布沿着对应于相位转换部的线最低，而且沿着与对应于相位转换部的线垂直的方向产生温度梯度。也就是说，在与相位转换部相对应的线上产生结晶核，结晶从该结晶核沿着与对应于相位转换部的线垂直的方向进行。其结果，虽然结晶核在与相位转换部相对应的线上产生，但是结晶核在线上的何处产生是一定的。换而言之，在现有技术中，控制结晶核的产生位置是不可能的，继而对结晶形成区域进行二维控制也是不可能的。
发明内容
本发明的目的在于提供一种基本可以二维地控制结晶形成区域的结晶装置、结晶方法及相位转换机构。
本发明第1方面的结晶装置，具备：照明系统，其照射使非单晶半导体膜结晶的照明光；以及相位转换构件，该相位转换构件包括以形成直线边界的方式邻接、且以第1相位差透过从照明系统来的照明光的第1和第2区域，该相位转换构件对照明光进行相位调制，以便光强度具有在与边界相对应的非单晶半导体膜上的位置附近降低的逆峰图形的光强度分布；相位转换构件还具有微小区域，从边界朝第1和第2区域的至少一方扩展，以第2相位差对第1和第2区域的至少一方透过从照明系统来的照明光。
本发明第2方面的结晶方法，照射使非单晶半导体膜结晶的照明光；使用包括第1和第2区域的相位转换构件对照明光进行相位调制，以便光强度具有在与边界相对应的非单晶半导体膜上的位置附近降低的逆峰图形的光强度分布，第1和第2区域以形成直线边界的方式邻接、且以第1相位差相互地透过照明光；通过微小区域以第2相位差对第1和第2区域的至少一方透过从照明光，该微小区域从边界朝第1和第2区域的至少一方扩展。
本发明第3方面的相位转换机构，具有：第1和第2区域，以形成直线边界的方式邻接，以第1相位差透过照明光；以及微小区域，从边界朝第1和第2区域的至少一方扩展，以第2相位差对第1和第2区域的至少一方透过从照明光。
在这些结晶装置、结晶方法及相位转换机构中，由相位转换机构的微小区域限制结晶核的产生位置，而且一维地限制从结晶核开始的结晶生长方向，所以基本可以控制结晶粒界的形成位置。也就是说，通过规定结晶核的产生位置和结晶粒界的形成位置，可以基本二维地控制结晶的形成区域。
附图说明
图1是概要示出本发明实施例1的结晶装置的构成的图。
图2A和图2B是概要示出图1所示相位转换构件的基本单元部分的构成的图。
图3A～图3D是说明线形相位转换机构的作用的图。
图4A～图4D是说明圆形相位转换机构的作用的图。
图5A～图5C是说明图2所示相位转换机构的基本作用的图。
图6是进一步详细说明图2所示相位转换机构的作用的图。
图7A和图7B是示出在数值例中照明光的开口数NA1＝0时和开口数NA1＝0.1时，沿着横剖与相位转换机构相对应的圆形形状区域的A-A剖面所得到的光强分布的图。
图8是概要示出本发明实施例2的结晶装置的构成的图。
图9是概要示出图8所示相位转换机构的基本单元部分的构成的图。
图10A和图10B是示出将各实施例所形成的结晶粒和沟道的位置关系与现有技术进行比较的图。
图11A和图11B是示出将从各实施例所形成的结晶粒的结晶生长的开始点看的角度与现有技术进行比较的图。
图12A～图12E是示出使用各实施例的结晶装置所制作的电子器件的工序的工序剖视图。
图13是通过图12A～图12E作为电子器件制作的晶体管的布置的俯视图。
图14是示出具有图13所示晶体管的液晶显示装置的概要电路构成的图。
图15是示出图14所示液晶显示装置的概要剖面构造的图。
具体实施方式
以下，参照附图对有关本发明的实施例1的结晶装置进行说明。
图1是概要地示出该结晶装置的构成的图。该结晶装置具备对相位转换机构(shifter)1进行照明的照明系统2。照明系统2具备例如供给波长为248nm的光的KrF受激准分子激光器光源2a。而且，光源2a也可以使用像XeCl受激准分子激光器光源那样的其他适合的光源。由光源2a供给的激光经由光束扩大器2b扩大之后，入射第1蝇眼透镜(fly eye lens)2c。
这样一来，在第1蝇眼透镜2c的後侧焦点面上形成多个光源，来自这些多个光源的光束经由第1聚光镜光学系统2d，重叠地照射第2蝇眼透镜2e的入射面。其结果，在第2蝇眼透镜2e的後侧焦点面上，形成比第1蝇眼透镜2c的後侧焦点面多的多个光源。从形成在第2蝇眼透镜2e的後侧焦点面上的多个光源来的光束，经由第2聚光镜光学系统2f，重叠地照射相位转换机构1。
其中，第1蝇眼透镜2c和第1聚光镜光学系统2d构成第1均质器，通过该第1均质器实现关于在相位转换机构1上的入射角度的均匀化。另外，第2蝇眼透镜2e和第2聚光镜光学系统2f构成第2均质器，通过该第2均质器实现关于在相位转换机构1上的面内位置的均匀化。因此，照明系统2向相位转换机构1照射具有基本均匀的光强度分布的光。
经由相位转换机构1进行相位调制的激光被布置成平行且接近被处理基板3，对从照明系统2向被处理基板3照射的激光进行相位调制。其中，被处理基板3是通过例如由化学气相生长法在液晶显示器用板玻璃之上形成衬底膜和非晶硅膜而得到的。换而言之，相位转换机构1被设定成与非晶质半导体膜相对置。被处理基板3由真空夹具和静电夹具等保持在基板台4上的预定位置。
图2A和图2B是概要示出实施例1的相位转换机构的基本单元部分的构成的图。参照图2A和图2B，相位转换机构1的基本单元部分10包括：在直线状边界10a的两侧形成的矩形形状的第1区域11和第2区域12；以及横跨第1区域11和第2区域12两个区域而形成的圆形形状的微小区域13。另外，圆形形状的微小区域13包括：在第1区域11内形成的半圆形形状的区域、即第1微小部分(sector)；以及在第2区域12内形成的半圆形形状的区域、即第2微小部分。
在此，在第1区域11的透过光和第2区域12的透过光之间，赋予180度的相位差作为第1相位差。另外，在第1区域11的透过光和第1微小部分13a的透过光之间、以及在第2区域12的透过光和第2微小部分13b透过光之间，赋予60度的相位差作为第2相位差。其结果，在第1微小部分13a的透过光和第2微小部分13b的透过光之间，也赋予180度的相位差。
具体而言，例如由对波长248nm的光折射率为1.5的石英玻璃形成相位转换机构1时，在第1区域11和第2区域12之间赋予248nm的阶梯，在第1区域11和第1微小部分13a之间第1微小部分13a凹入而赋予大致82.7nm的阶梯，在第2区域12和第2微小部分13b之间第2微小部分13b凹入而赋予大致82.7nm的阶梯，在第1微小部分13a和第2微小部分13b之间赋予248nm的阶梯。另外，微小部分13如后所述构成相位转换部。相位转换机构1通过二维地布置基本单位部分10构成。
如以上所述，在实施例1的相位转换机构1中，例如在被处理基板3相对置的面上，形成由如上所述的线形相位转换图形(pattern)和所谓圆形相位转换图形组合而成的相位转换图形。以下，在说明实施例1的相位转换机构1的作用之前，先说明线形相位转换机构的作用和圆形相位转换机构的作用。
图3A～图3D是说明线形相位转换机构的作用的图。在实施例1中使用线形相位转换机构的情况如图3A所示，例如在具有180度相位差的2个区域31a和31b之间的直线状的边界31c构成相位转换部。因此，在被处理基板3上，如图3B所示，形成逆峰图形的光强度分布，在相位转换部(边界)所对应的线32上光强度基本为零，而且光强度在与线32垂直的方向朝周围一维地增加。
此时，如图3C所示，温度分布沿着相位转换部所对应的线32最低，而且沿着与相位转换部所对应的线32垂直的方向产生温度梯度(图中用箭头表示)。也就是说，如图3D所示，在相位转换部所对应的线32上生成结晶核33，结晶从该结晶核33沿着与相位转换部所对应的线32垂直的方向进行。
另外，在图3D中，曲线34表示结晶的粒界，在由这些结晶粒界34规定的区域形成结晶。其结果，尽管结晶核33产生在相位转换部所对应的线32上，但结晶核33在线32上的何处产生是不定的。换而言之，在实施例1中使用线形相位转换机构的情况，控制结晶核33的产生位置是不可能的，继而二维地控制结晶的形成区域是不可能的。具体而言，控制结晶的形成区域使其包括想形成TFT的沟道的区域35是不可能的。
图4A～图4D是说明圆形相位转换机构的作用的图。在实施例1中使用圆形相位转换器的情况如图4A所示，例如对矩形形状的区域41a具有相位前进方向有60度(或180度)相位差的圆形形状的微小的区域41b构成相位转换部。因此，在被处理基板3上如图4B所示形成逆峰图形的光强度分布，光强度在相位转换部所对应的微小区域42基本为零，而且光强度从微小区域42朝周围放射状增加。
此时，如图4C所示，温度分布在相位转换部所对应的微小区域42最低，而且从相位转换部所对应的微小区域42朝周围放射状产生温度梯度(图中用箭头表示)。也就是说，如图4D所示，在相位转换部所对应的微小区域42及其附近产生多个结晶核43(在图4D中为了图面的明了而只示出了1个结晶核)，结晶从多个结晶核43朝周围放射状进行。
如上所述，在实施例1中使用圆形相位转换机构的情况，由于在相位转换部所对应的微小区域42及其附近产生多个结晶核43，所以能够控制结晶核43的产生位置。但是，由于从多个结晶核43开始的结晶生长呈放射状且同时进行，所以结晶粒届44的形成位置不定，继而二维地控制结晶的形成区域是不可能的。具体而言，控制结晶的形成区域使其包括想形成TFT的沟道的区域45是不可能的。
另外，在像实施例1这样将被处理基板与相位转换机构相互基本平行且接近来布置的散焦法中，使用圆形相位转换机构的情况下，通过赋予矩形形状的区域41a和圆形形状的微小区域41b之间大致60度的相位差，可以使相位转换部所对应的微小区域42的光强度最小。另一方面，在后述的实施例2的投影NA法中使用圆形相位转换机构的情况下，通过赋予矩形形状的区域41a和圆形形状的微小区域41b之间大致180度的相位差，也可以使相位转换部所对应的微小区域42的光强度最小。
另外，有关线形相位转换机构和圆形相位转换机构的更详细的构成和作用，可以参照《“Optimization of phase-modulatedexcimer-laser annealing method for growing highly-packedlarge-grains in Si thin-films”，Applied Surface Science 154-155(2000)105-111》。
图5A～图5C是说明实施例1的相位转换机构的基本作用的图。另外，图6是进一步详细说明实施例1的相位转换机构的作用的图。实施例1的相位转换机构1如上所述，具有组合线形相位转换图形和圆形相位转换图形而成的相位转换图形。为此，在被处理基板3上，如图5A所示，在相位转换机构1，在构成相位转换部的圆形形状的微小区域13所对应的圆形形状区域51，光强度变得最小，基本为零。
另外，相位转换机构1的边界10a所对应的直线形区域52构成光强度小的区域，紧接着圆形形状区域51。另一方面，在圆形形状区域51和直线形区域52以外的一般区域53，如由光强度相等的等高线54示意地示出，光强度沿着与直线形区域52垂直的方向朝周边增大。以下，参照图6对光强度在圆形形状区域51比直线形区域52变小这点、以及光强度沿着与直线形区域52垂直的方向朝周边增大这点进行说明。
参照图6，朝相位转换机构1入射的照明光是平行光束时(照明光的开口数NA1＝0时)，在沿着与直线形区域52垂直的方向横剖圆形形状区域51的A-A剖面，可以得到光强度在圆形形状区域51基本为零、且在一般区域53光强度基本一定的光强度分布。另一方面，在沿着与直线形区域52垂直的方向横剖直线形区域52的B-B剖面，可以得到光强度在直线形区域52基本为零、且光强度朝一般区域53急剧增大而达到一定值的光强度分布。
与之相对，向相位转换机构1入射的照明光的开口数NA1实质上是大于0的预定值，照明光的最大入射角度为θ时，如果被处理基板3和相位转换机构1的间隔为d，则A-A剖面和B-B剖面的光强度分布会受到模糊(blurring)量d·tanθ的影响。其结果，在A-A剖面得到逆峰图形的光强度分布，光强度在圆形形状区域51的中心基本为零，而且光强度朝一般区域53急剧增大而基本达到一定值。
另一方面，在B-B剖面，在以直线形区域52为中心与模糊量d·tanθ相对应的宽度的大的区域，得到U字形光强度分布，光强度大于零某一程度基本为一定值、且光强度在其周边区域更大基本为一定值。也就是说，一般照明光的开口数NA1变大时(照明光的最大入射角度θ变大时)，光强度分布受到影响的模糊量d·tanθ变大，所以直线形区域52的光强度增大。
但是，如果模糊量d·tanθ的大小在预定范围内，即照明光的开口数NA1在预定范围内，则圆形形状区域51的光强度基本维持零。如上所述，在实施例1中，对相位转换机构1照射具有预定开口数NA1的照明光时，在被处理基板3上可以得到逆峰图形的光强度分布，光强度在圆形形状区域51基本为零，光强度在直线形区域52大于圆形形状区域51，而且光强度从圆形形状区域51沿着与直线形区域52垂直的方向朝周边急剧增大。
另外，逆峰图形的宽度尺寸，与相位转换机构1和被处理基板3的距离(也就是散焦量)的1/2乘方成比例变化。此时，如图5B所示，温度分布在圆形形状区域51变的最低，而且沿着与直线形区域52垂直的方向产生温度梯度(图中用箭头表示)。也就是说，如图5C所示，在相位转换部相对应的圆形形状区域51及其附近产生结晶核55，结晶从该结晶核55沿着与直线形区域52垂直的方向进行。
其结果，结晶核55的产生位置被限制在圆形形状区域51及其附近，而且从结晶核55开始的结晶的生长方向被一维地限制在与直线形区域52垂直的方向上，所以基本控制了结晶粒界56的形成位置。换而言之，在实施例1中，可以控制结晶核55的位置，继而基本控制结晶粒界56的形成位置，由此可以基本二维地控制被结晶粒界56规定的结晶57的形成区域。具体来说，可以进行控制以便结晶57的形成区域包括想形成TFT的沟道的区域58。
在实施例1中，通过按照特定数值例的仿真，实际求出沿着对相位转换部所对应的圆形形状区域51进行横剖的A-A剖面的光强度分布。在该数值例中，微小区域13是与半径1μm的圆内接的正八角形状，被处理基板3和相位转换机构1的间隔d是8μm，光的波长λ是248nm。另外，假定是照明光的开口数NA1＝0的情况和照明光的开口数NA1＝0.1的情况。
图7A和图7B是以数值例示出在照明光的开口数NA1＝0时和开口数NA1＝0.1时，沿着横剖与相位转换机构相对应的圆形形状区域的A-A剖面所得到的光强分布的图。参照图7A和图7B，从仿真的结果可以确认无论在照明光的开口数NA1＝0的情况下还是在开口数NA1＝0.1的情况下，都可以得到与图6中示意性示出的沿着A-A剖面的光强度分布基本相对应的形态的光强度分布。
这样一来，在实施例1中，可以从结晶核55开始实现充分的横向生长，来生成大粒径的结晶半导体膜。特别由于所生成的大粒径的结晶在横向生长的方向有大的电子迁移率，所以通过在横向生长方向布置晶体管的源极-漏极，可以制造特性良好的晶体管。
另外，在实施例1中优选满足条件式(1)。
a≥d·tanθ    (1)
其中，θ是入射相位转换机构1的照明光的最大入射角度，d是被处理基板3(像多晶半导体膜或非晶质半导体膜那样的非单晶半导体膜)和相位转换机构1的间隔(间隙)。另外，a是沿着与边界10a垂直的方向的第1微小部分13a或第2微小部分13b的尺寸，实施例1的情况是微小区域13的半径。
条件式(1)的右边，如上所述，表示由于入射相位转换机构1的照明光不是平行光束而发生的模糊量。因此，通过满足条件式(1)，在作为相位转换部的圆形形状的微小区域13相对应的被处理基板3上的区域51上，可以确保光强度基本为零的部分。换而言之，在不满足条件式(1)的情况，在被处理基板3上的区域51，最低的光强度的值实质上大于0，可以得到预期的逆峰图形的光强度分布。
图8是概要示出本发明实施例2的结晶装置的构成的图。另外，图9是概要示出实施例2的相位转换机构的基本单元部分的构成的图。实施例2具有与实施例1类似的构成，但在实施例2中，相位转换机构1和被处理基板3通过成像光学系统5被光学共轭地配置着，这一点与实施例1基本不同。以下，着重于与实施例1的不同点来说明实施例2。而且，在图8中为了图面明了而省略了照明系统2内部构成的图示。
在实施例2中，在相位转换机构1和被处理基板3之间配置成像光学系统5，相位转换机构1和被处理基板3通过成像光学系统5被光学共轭地配置着。换而言之，被处理基板3被设定在与相位转换机构1光学共轭的面(成像光学系统5的像面)上。成像光学系统5具备配置在其光瞳面上的开口光圈5a。开口光圈5a具有开口部(透光部)的大小不同的多个开口光圈，这些多个开口光圈对光路能够交换。
或者，开口光圈5a具有可以使开口部的大小连续变化的可变光圈。无论哪一种，都将开口光圈5a的开口部的大小设定成能够在被处理基板3的半导体膜上产生所需要的逆峰图形的光强度分布。另外，成像光学系统5也可以是折射型光学系统，也可以是反射型光学系统，也可以是折射反射型光学系统。
参照图9，实施例2的相位转换机构1基本具有与实施例1的相位转换机构1相同的构成。也就是说，具有由第1区域11和第2区域12和微小区域13，在第1区域11的透过光和第2区域12的透过光之间赋予180度的相位差作为第1相位差。但是，在实施例2中与实施例1不同，在第1区域11的透过光和第1微小部分13a的透过光之间、及在第2区域12的透过光和第2微小部分13b的透过光之间，赋予180度的相位差作为第2相位差。
具体而言，例如相位转换机构1由对波长248nm的光有1.5的折射率的石英玻璃形成的情况，在第1区域11和第2区域之间赋予248nm的阶梯，在第1区域11和第1微小部分13a之间也赋予248nm的阶梯，在第2区域12和第2微小部分13b之间也赋予248nm的阶梯，在第1微小部分13a和第2微小部分13b之间也赋予248nm的阶梯。另外，微小区域13构成相位转换部这点、以及相位转换机构1通过二维地布置基本单元部分10而构成这点与实施例1相同。
在实施例2中，由于相位转换机构1的作用而形成在被处理基板3的半导体膜上的逆峰图形的宽度尺寸，与成像光学系统5的分辨率R程度相同。当使用光的波长为λ、成像光学系统5的像侧开口数为NA，则成像光学系统5的分辨率R由R＝kλ/NA规定。其中，常数k由对相位转换机构1进行照明的照明系统2的式样和由光源1供给的光束的相干性程度、分辨率的定义决定，是基本接近1的值。如上所述，在实施例2中，成像光学系统5的像侧开口数NA变小，使成像光学系统5的分辨率降低，则逆峰图形的宽度尺寸变大。
实施例2与实施例1相同，结晶核的产生位置被限制在相位转换机构1的相位转换部所对应的区域，而且结晶从结晶核开始的生长方向被一维地控制，所以基本可以控制结晶粒界的形成位置。也就是说，可以控制结晶核的位置，继而基本控制结晶粒界的形成位置，由此基本可以二维地控制被结晶粒界规定的结晶形成区域。
另外，在实施例1中，由被处理基板3的擦伤引起相位转换机构1被污染，继而妨碍进行良好的结晶。与此相对，在实施例2中，由于在相位转换机构1和被处理基板3之间存在成像光学系统5，而且可以确保被处理基板3和成像光学系统5的间隔较大，所以可以不受被处理基板3的擦伤的影响，能进行良好的结晶。
另外，在实施例1中，应在相位转换机构1和被处理基板3之间设定的间隔非常小(例如几μm～几百μm)，所以，在相位转换机构1和被处理基板3之间的狭小光路中导入用于位置检测的检测光是困难的。与之相对，在实施例2中，由于可以确保被处理基板3和成像光学系统5之间的间隔比较大，所以在它们之间的光路中导入用于位置检测的检测光，来调整处理基板3和成像光学系统5之间的位置关系是容易的。
另外，在实施例2中，优选满足以下的条件式(2)。
a≤λ/NA           (2)
其中，NA是成像光学系统5的像侧开口数，λ是光的波长，a是沿着与边界10a垂直的方向的第1微小部分13a或第2微小部分13b的尺寸。
条件式(2)的右边，如上所述，表示成像光学系统5的分辨率。因此，如果满足条件式(2)，则第1微小部分13a或第2微小部分13b的尺寸变得不大于分辨率，在作为相位转换部的圆形形状的微小区域13所对应的被处理基板3上的区域51，光强度基本为零的区域的形成不是中空的环形(圆环形)，而是中实的圆形形状。换而言之，在不满足条件式(2)的情况，在被处理基板3上的区域51，光强度基本为零的区域的形状是环形，不能得到所期望的逆峰图形的光强度分布。
具体而言，如果成像光学系统5的像侧开口数NA变得过大，则并列地形成2个逆峰图形，不能得到所期望的逆峰图形的光强度分布。另一方面，如果成像光学系统5的像侧开口数NA变得过小，则在逆峰图形的光强度分布中最低的光强度实质上变得大于零，不能得到所期望的逆峰图形的光强度分布。
另外，在上述各实施例中，在相位转换机构1，第1区域11的透过光和第2区域12的透过光之间作为第1相位差被赋予180度的相位差。此时，可以使相位转换机构1的边界10a所对应的直线形区域52的光强度最低，可以得到关于直线形区域52对称的光强度分布。但是，例如在意图仅在一个方向进行结晶的情况下，所谓第1区域11的透过渡和第2区域12的透过光之间的180度实质上是赋予不同的相位差。另外，在上述各实施例中，在相位转换机构1横跨第1区域11和第2区域12两个区域的微小区域13，关于边界10a对称且形成为圆形形状。但是，像仿真时使用正八角形的微小区域那样，微小区域的形状是任意的。另外，例如意图仅在一个方向进行结晶的情况下，可以设定仅在进行结晶的方向从边界10a突出的形状。也就是说，一般，构成相位转换机构的微小区域也可以沿着边界10a在第1区域11和第2区域12中的至少一方的区域上形成。
另外，如上所述，在第1区域11和第1微小部分13a之间、以及第2区域12和第2微小部分13b之间赋予的第2相位差，在实施例1的散焦法中优选大致为60度，在实施例2的投影NA法中优选为180度。通过如上所述设定第2相位差，可以对作为相位转换部的微小区域13所对应的被处理基板3上的区域51的光强度进行抑制，使其基本为零。
图10A和图10B是示出将各实施例所形成的结晶粒和沟道的位置关系与现有技术进行比较的图。参照图10B，在使用线形相位转换机构的现有技术中，从随机产生的结晶核开始生长时结晶粒彼此碰上，所以只沿着与线形相位转换机构的相位转换部(边界)所对应的线32垂直的方向，形成非常细长的结晶粒。但是在现有技术中，变成由多个结晶粒分割薄膜晶体管的沟道61。
与之相对，在各实施例中，由于在相位转换机构1上构成相位转换部的圆形形状的微小区域13所对应的圆形形状区域51及其附近，结晶核隔着间隔产生，所以由各结晶核开始生长时，结晶粒彼此不碰上。因此，在使用各实施例的结晶装置和结晶方法而结晶的结晶粒57中，如图10A所示，沿着与相位转换机构1的边界10a所对应的直线形区域52平行的方向的结晶粒57的尺寸W，和沿着与直线形区域52垂直的方向的结晶粒57的尺寸L相比较变得较大。
其结果，在使用各实施例的结晶装置和结晶方法而结晶的单晶(结晶粒)57内，可以形成薄膜晶体管用的沟道61。此时，在各实施例的结晶装置和结晶方法中所使用的相位转换机构1中，由第1区域11和第2区域12和微小区域13构成的相位转换图形有必要形成在薄膜晶体管的沟道61所对应的位置上。
另外，沿着与相位转换机构1的边界10a所对应的直线形区域52垂直的方向，在沟道61的两侧形成源极62和漏极63。另外，优选结晶粒57的尺寸W不小于尺寸L的1/3，以及结晶粒57的尺寸W不小于1μm。通过该构成，能够在单晶57内确实形成沟道61。
图11A和图11B是示出将从各实施例所形成的结晶粒的结晶生长的开始点看的角度与现有技术进行比较的图。参照图11B，则在使用线相位转换机构的现有技术中，如光强度相等的等高线36所示，光强度分布的梯度(继而温度分布的梯度)是直线的，所以结晶粒35只朝一个方向生长，从结晶生长的开始点看结晶粒35的角度Φ2变得非常小。
与之相对，在各实施例中，如光强度相等的等高线54所示，光强度分布的梯度(继而温度分布的梯度)是在圆形形状区域51的周边弯曲的形态，所以结晶粒57二维地生长，从结晶生长的开始点看结晶粒57的角度Φ1与现有技术相比较变得非常大。其结果，不仅在单晶(结晶粒)57内易于形成沟道61(在图11A和图11B中未图示)，而且可以抑制结晶生长的开始点和沟道61的距离使其较小而实现微细化。为了这个目的，优选从结晶生长的开始点看结晶粒57的角度Φ1整体不小于60度。
另外，在上述各实施例中，光强度分布可以在设计阶段进行计算，但最好观察实际的被处理面(被曝光面)上的光强度分布来进行确认。为此，也可以由光学系统扩大被处理面，由CCD等摄像元件输入。在使用光是紫外线的情况下，光学系统受到制约，所以也可以在被处理面上设置荧光板来对可视光进行转换。
图12A～图12E是示出使用各实施例的结晶装置制作电子器件的工序的工序剖面图。如图12A所示，在绝缘基板80(例如现碱性玻璃、石英玻璃、塑料、聚酰亚胺)上，通过使用化学气相生长法和溅射法等形成衬底膜81(例如膜厚50nm的SiN和膜厚100nm的SiO2的叠层膜)和非晶质半导体膜82(例如膜厚50nm～200nm左右的Si、Ge、SiGe等)，来准备被处理基板3。另外，使用各实施例的结晶装置，对非晶质半导体膜82的表面的局部或全部照射激光83(例如KrF受激准分子激光器的激光和XeCl受激准分子激光器的激光等)。
这样一来，如图12B所示，生成具有大粒径结晶的多晶半导体膜或单晶半导体膜84。然后如图12C所示，使用光刻技术将多晶半导体膜或单晶半导体膜84加工成岛状的半导体膜85，使用化学气相生长法和溅射法形成膜厚20nm～100nm的SiO2膜作为栅极绝缘膜86。进一步如图12D所示，形成栅极电极87(例如硅化物和MoW等)，以栅极电极87作为掩模注入杂质离子88(N沟道晶体管时是磷，P沟道晶体管时是硼)。然后，在氮气环境中进行退火处理(例如在450℃下进行1小时)，激活杂质。
然后如图12E所示，形成层间绝缘膜89后形成接触孔，形成与源极91和漏极92连接的源极电极93和漏极电极94，该源极91和漏极92由沟道90连接。此时，与在图12A和图12B所示的工序中形成的多晶半导体膜或单晶半导体膜84的大粒径结晶的位置相配合，来形成沟道90。通过以上工序，可以形成如图13所示配置的多晶晶体管或单晶半导体晶体管。这样一来，多晶晶体管或单晶晶体管可以应用于液晶显示器和EL(电致发光)显示器等的驱动电路、以及存储器(SRAM和DRAM)和CPU等的集成电路等中。
以下，对将如上得到的晶体管用于有源矩阵型液晶显示装置的例子进行说明。
图14是示出该液晶显示装置的概要电路构成的图，图15是示出该液晶显示装置的概要剖面构造的图。
该液晶装置具备液晶显示面板100和控制该液晶显示面板100的液晶控制器102。液晶显示面板100例如具有将液晶层LQ保持在阵列基板AR和对置基板CT之间的结构，液晶控制器102配置在独立于液晶显示面板100的驱动电路基板上。
阵列基板AR具备：在玻璃基板上的显示区域DS上成矩阵状布置的多个像素电极PE；沿着多个像素电极PE的行而形成的多根扫描线Y(Y1～Ym)；沿着多个像素电极PE的列而形成的多根信号线X(X1～Xn)；图像开关元件111，其分别在信号线X1～Xn和扫描线Y1～Ym的交叉位置相互邻接配置，响应从各对应扫描线Y来的扫描信号而取出从对应信号线X来的图像信号Vpix，施加给对应像素电极PE；驱动扫描线Y1～Ym的扫描线驱动电路3；以及驱动信号线X1～Xn的信号线驱动电路4。各图像开关元件111由如上所述形成的例如N沟道薄膜晶体管构成。扫描线驱动电路103和信号线驱动电路104与图像开关元件111的薄膜晶体管一样，如上述实施例那样由在阵列基板AR上形成的多个薄膜晶体管成整体构成。对置基板CT包括：单一的对置电极CE，其与多个像素电极PE相对配置，设定成共用电位Vcom；以及图未示出的虑色器。
液晶控制器102例如接受由外部供给的图像信号和同步信号，产生像素图像信号Vpix、垂直扫描控制信号YCT和水平扫描控制信号XCT。垂直扫描控制信号YCT例如包括垂直开始脉冲、垂直时钟信号、输出使能信号ENAB等，供给扫描线驱动电路103。水平扫描控制信号XCT包括水平开始脉冲、水平时钟信号、极性反转信号等，与图像信号Vpix一起供给信号线驱动电路104。
扫描线驱动电路103包括移位寄存器，由垂直扫描控制信号YCT进行控制，以便将使像素开关元件111导通的扫描信号，按照每一个垂直扫描(场)周期依次供给扫描线Y1～Ym。移位寄存器通过使每一个垂直扫描周期所供给的垂直开始脉冲与垂直时钟信号同步来选择多根扫描线Y1～Ym中的一根，参照输出使能信号ENAB将输出信号输出至选择扫描线。为了在垂直扫描(场)期间中的有效扫描期间被许可输出扫描信号，而使输出使能信号ENAB维持高电平，为了在从该垂直扫描期间除去有效扫描期间的垂直消隐期间禁止输出扫描信号，而维持低电平。
信号线驱动电路104具有移位寄存器和采样输出电路，通过水平扫描控制信号XCT进行控制，以便将各扫描线Y由扫描信号驱动的1个水平扫描期间(1H)所输入的图像信号并行转换，将作为像素信号进行采样的模拟图像信号Vpix分别供给信号线X1～Xn。
在该液晶显示装置中，扫描线驱动电路103和信号线驱动电路104也由采用与像素开关元件111一样的工艺而形成的多个薄膜晶体管构成。
上述技术还具有其他优点和变化。所以，本发明不限于上述说明书和具体实施例。当然可以在脱离本发明要旨的前提下对本发明进行修改。

Claims (23)

1.一种结晶装置，其特征在于，具备：照明系统(2)，其照射使非单晶半导体膜结晶的照明光；以及相位转换机构(1)，该相位转换机构(1)包括以形成直线的边界(10a)的方式邻接、且以第1相位差透过从上述照明系统(2)来的照明光的第1和第2区域(11、12)，该相位转换机构(1)对上述照明光进行相位调制，以便光强度具有在与上述边界(10a)相对应的上述非单晶半导体膜(3)上的位置附近降低的逆峰图形的光强度分布；上述相位转换机构(1)还具有微小区域(13)，从上述边界(10a)朝上述第1和第2区域(11、12)的至少一方扩展，以第2相位差对上述第1和第2区域(11、12)的至少一方透过从上述照明系统(2)来的照明光。
2.如权利要求1所述的结晶装置，其中，上述微小区域(13)包括第1微小部分(13a)和第2微小部分(13b)，该第1微小部分(13a)在上述第1区域(11)形成，以上述第2相位差对上述第1区域(11)透过从上述照明系统(2)来的照明光，该第2微小部分(13b)在上述第2区域(12)形成，以上述第2相位差对上述第2区域(12)透过从上述照明系统(2)来的照明光。
3.如权利要求1所述的结晶装置，其中，上述第1相位差为180度。
4.如权利要求1所述的结晶装置，其中，上述微小区域(13)具有相对上述边界对称的形状。
5.如权利要求1所述的结晶装置，其中，上述相位转换机构(1)接近上述非单晶半导体膜(3)而基本平行地配置。
6.如权利要求5所述的结晶装置，其中，上述第2相位差为60度。
7.如权利要求5或6所述的结晶装置，其中，上述微小区域(13)在上述第1和第2区域(11、12)的至少一方与上述边界(10a)垂直的横向尺寸为a，上述横向尺寸a与上述照射光对上述相位转换机构(1)的最大入射角度θ、及上述非单晶半导体膜(3)和上述相位转换机构(1)间的间隔d依存，满足条件a≥d·tanθ。
8.如权利要求1所述的结晶装置，其中，还具备成像光学系统(5)，该成像光学系统(5)以设置在对上述相位转换机构(1)光学共轭的位置上的方式，配置在上述非单晶半导体膜(3)和上述相位转换机构(1)之间，上述成像光学系统(5)的成像侧开口数被设定成用于得到上述逆峰图形的光强度分布所需要的预定值。
9.如权利要求8所述的结晶装置，其中，上述第2相位差为180度。
10.如权利要求7所述的结晶装置，其中，还具备成像光学系统(5)，上述横向尺寸a与上述成像光学系统(5)的成像侧开口数NA和上述照明光的波长λ依存，满足条件a≤λ/NA。
11.一种结晶方法，其特征在于，照射使非单晶半导体膜(3)结晶的照明光；使用包括第1和第2区域(11、12)的相位转换机构(1)对上述照明光进行相位调制，以便光强度具有在与边界(10a)相对应的上述非单晶半导体膜(3)上的位置附近降低的逆峰图形的光强度分布，上述第1和第2区域(11、12)以形成直线的上述边界(10a)的方式邻接、且以第1相位差透过照明光；通过微小区域(13)以第2相位差对上述第1和第2区域(11、12)的至少一方透过上述照明光，该微小区域(13)从上述边界(10a)朝上述第1和第2区域(11、12)的至少一方扩展。
12.如权利要求11所述的结晶方法，其中，上述微小区域(13)包括第1微小部分(13a)和第2微小部分(13b)，该第1微小部分(13a)在上述第1区域(11)形成，以上述第2相位差对上述第1区域(11)透过上述照明光，该第2微小部分(13b)在上述第2区域(12)形成，以上述第2相位差对上述第2区域(12)透过上述照明光。
13.如权利要求11所述的结晶方法，其中，上述相位转换机构(1)接近上述非单晶半导体膜(3)而基本平行地配置。
14.如权利要求11所述的结晶方法，其中，以设置在对上述相位转换机构(1)光学共轭的位置上的方式，在上述非单晶半导体膜(3)和上述相位转换机构(1)之间配置成像光学系统(5)，上述成像光学系统(5)的成像侧开口数被设定成用于得到上述逆峰图形的光强度分布所需要的预定值。
15.如权利要求11所述的结晶方法，其中，上述非单晶半导体膜(3)以将结晶粒布置在分配给薄膜晶体管的沟道的部分的方式进行结晶。
16.如权利要求15所述的结晶方法，其中，上述结晶粒在与上述边界平行的方向有第1尺寸，而且在与上述边界垂直的方向有第2尺寸，上述第1尺寸不小于上述第2尺寸的1/3。
17.如权利要求16所述的结晶方法，其中，上述结晶粒的第1尺寸不小于1μm。
18.如权利要求15所述的结晶方法，其中，上述结晶粒以整体不小于60度的角度从生长开始点生长的方式形成。
19.一种相位转换机构，其特征在于具有：第1和第2区域(11、12)，以形成直线的边界(10a)的方式邻接，以第1相位差透过照明光；以及微小区域(13)，从上述边界(10a)朝上述第1和第2区域(11、12)的至少一方扩展，以第2相位差对上述第1和第2区域(11、12)的至少一方透过上述照明光。
20.如权利要求19所述的相位转换机构，其中，上述微小区域(13)包括第1微小部分(13a)和第2微小部分(13b)，该第1微小部分(13a)在上述第1区域(11)形成，以上述第2相位差对上述第1区域(11)透过上述照明光，该第2微小部分(13b)在上述第2区域(12)形成，以上述第2相位差对上述第2区域(12)透过上述照明光。
21.如权利要求19或20所述的相位转换机构，其中，上述第1相位差为180度。
22.如权利要求21所述的相位转换机构，其中，上述第2相位差为60度和180度之一。
23.如权利要求19所述的相位转换机构，其中，上述边界(10a)以薄膜晶体管的沟道位置为基准进行布置。
CNB031584101A 2002-09-09 2003-09-09 结晶装置、结晶方法及相位转换机构 Expired - Fee Related CN100343947C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP262249/2002 2002-09-09
JP2002262249A JP4278940B2 (ja) 2002-09-09 2002-09-09 結晶化装置および結晶化方法

Publications (2)

Publication Number Publication Date
CN1492477A CN1492477A (zh) 2004-04-28
CN100343947C true CN100343947C (zh) 2007-10-17

Family

ID=31986401

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031584101A Expired - Fee Related CN100343947C (zh) 2002-09-09 2003-09-09 结晶装置、结晶方法及相位转换机构

Country Status (6)

Country Link
US (3) US7001461B2 (zh)
JP (1) JP4278940B2 (zh)
KR (1) KR20040023541A (zh)
CN (1) CN100343947C (zh)
DE (1) DE10341467A1 (zh)
TW (1) TWI292171B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6353842B1 (en) * 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6684358B1 (en) * 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US6327687B1 (en) * 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US6557129B1 (en) * 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
US8533547B2 (en) * 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
EP1242885B1 (en) * 1999-11-23 2009-10-07 Mentor Graphics Corporation Continuous application and decompression of test patterns to a circuit-under-test
US6874109B1 (en) * 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
JP4278940B2 (ja) * 2002-09-09 2009-06-17 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TW200500512A (en) * 2002-12-04 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method
TW200519503A (en) * 2003-09-30 2005-06-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, device and phase modulation element
JP5117000B2 (ja) * 2005-09-08 2013-01-09 株式会社 液晶先端技術開発センター 薄膜トランジスタ及び半導体装置
GB0623769D0 (en) * 2006-11-28 2007-01-10 Seos Ltd Method and apparatus for reducing motion blur in a displayed image
JP2008227445A (ja) * 2007-02-16 2008-09-25 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ及び表示装置
JP2008270726A (ja) * 2007-03-23 2008-11-06 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、デバイス、および光変調素子
JP2009130231A (ja) * 2007-11-27 2009-06-11 Advanced Lcd Technologies Development Center Co Ltd 結晶シリコンアレイ、および薄膜トランジスタの製造方法
JP2009272509A (ja) * 2008-05-09 2009-11-19 Advanced Lcd Technologies Development Center Co Ltd 光照射装置、結晶化装置、結晶化方法、およびデバイス
US8946594B2 (en) * 2011-11-04 2015-02-03 Applied Materials, Inc. Optical design for line generation using microlens array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806442A (en) * 1985-03-20 1989-02-21 Fujitsu Limited Spatial phase modulating masks and production processes thereof, and processes for the formation of phase-shifted diffraction gratings
US5477554A (en) * 1990-09-14 1995-12-19 Canon Kabushiki Kaisha Phase shift device and laser apparatus utilizing the same
JPH08202016A (ja) * 1995-01-20 1996-08-09 Sony Corp ハーフトーン型位相シフトマスク及びレジスト露光方法
JP2001053021A (ja) * 1999-08-16 2001-02-23 Nec Corp 半導体薄膜製造装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218046A (ja) * 1990-06-21 1992-08-07 Matsushita Electron Corp ホトマスク及びその製造方法
JP3452053B2 (ja) * 1990-07-27 2003-09-29 株式会社日立製作所 パターン形成方法
KR930020374A (ko) * 1992-03-31 1993-10-19 정용문 광픽업
JPH06289431A (ja) 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JP3204986B2 (ja) 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP4056577B2 (ja) 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
DE69739045D1 (de) * 1997-08-27 2008-11-27 St Microelectronics Srl Herstellungsverfahren für elektronische Speicherbauelemente mit virtueller Masse
US6180444B1 (en) * 1998-02-18 2001-01-30 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
KR100296109B1 (ko) 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
JP2000223419A (ja) 1998-06-30 2000-08-11 Sony Corp 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
TW512248B (en) * 1998-07-15 2002-12-01 Toshiba Corp Manufacturing method and apparatus of semiconductor device
JP2000082669A (ja) * 1998-09-07 2000-03-21 Japan Science & Technology Corp 太陽電池用多結晶半導体膜の製造方法
JP3562389B2 (ja) 1999-06-25 2004-09-08 三菱電機株式会社 レーザ熱処理装置
GB9922576D0 (en) 1999-09-24 1999-11-24 Koninkl Philips Electronics Nv Laser system
TW490802B (en) 2000-01-07 2002-06-11 Sony Corp Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
JP3955959B2 (ja) * 2000-01-26 2007-08-08 日本電気株式会社 レーザ照射装置およびレーザ照射方法
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6664009B2 (en) * 2001-07-27 2003-12-16 Numerical Technologies, Inc. Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges
JP4278940B2 (ja) * 2002-09-09 2009-06-17 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TW200500512A (en) 2002-12-04 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806442A (en) * 1985-03-20 1989-02-21 Fujitsu Limited Spatial phase modulating masks and production processes thereof, and processes for the formation of phase-shifted diffraction gratings
US5477554A (en) * 1990-09-14 1995-12-19 Canon Kabushiki Kaisha Phase shift device and laser apparatus utilizing the same
JPH08202016A (ja) * 1995-01-20 1996-08-09 Sony Corp ハーフトーン型位相シフトマスク及びレジスト露光方法
JP2001053021A (ja) * 1999-08-16 2001-02-23 Nec Corp 半導体薄膜製造装置

Also Published As

Publication number Publication date
US20060065185A1 (en) 2006-03-30
JP2004101779A (ja) 2004-04-02
US7001461B2 (en) 2006-02-21
TW200406815A (en) 2004-05-01
US7505204B2 (en) 2009-03-17
JP4278940B2 (ja) 2009-06-17
TWI292171B (en) 2008-01-01
US7413608B2 (en) 2008-08-19
DE10341467A1 (de) 2006-02-09
KR20040023541A (ko) 2004-03-18
US20040058484A1 (en) 2004-03-25
US20080019002A1 (en) 2008-01-24
CN1492477A (zh) 2004-04-28

Similar Documents

Publication Publication Date Title
CN100343947C (zh) 结晶装置、结晶方法及相位转换机构
US7655950B2 (en) Method of manufacturing an active matrix substrate and an image display device using the same
KR100554027B1 (ko) 반도체막의레이저어닐방법
US7061017B2 (en) Laser anneal method of a semiconductor layer
TWI524384B (zh) 薄膜層之高產能結晶化
US6590228B2 (en) LCD device with optimized channel characteristics
JP2004031809A (ja) フォトマスク及び半導体薄膜の結晶化方法
US20060040436A1 (en) Method and apparatus forming crystallized semiconductor layer, and method for manufacturing semiconductor apparatus
JP2008536314A (ja) 薄膜の直線走査連続横方向凝固
KR19990029581A (ko) 반도체 장치 및 액정 표시 장치
US8052791B2 (en) Crystallization apparatus, crystallization method, phase modulation element, device and display apparatus
WO2012164626A1 (ja) 薄膜半導体装置の製造方法、薄膜半導体アレイ基板の製造方法、結晶性シリコン薄膜の形成方法、及び結晶性シリコン薄膜の形成装置
CN1514469A (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
US8415670B2 (en) Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
CN1603921A (zh) 结晶装置、结晶方法、器件和相位调制元件
US20090057764A1 (en) Thin film transistor and display apparatus
KR101108169B1 (ko) 연속 측면 결정화용 마스크 및 이를 구비하는 연속 측면 결정화 장치
JP4652707B2 (ja) 結晶化装置、結晶化方法、位相変調素子、およびデバイス
CN1637484A (zh) 连续横向结晶装置和使用它结晶硅的方法
WO2021181700A1 (ja) レーザアニール装置およびレーザアニール方法
CN1577728A (zh) 结晶装置、结晶方法
CN111033693A (zh) 激光照射装置、薄膜晶体管的制造方法、程序及投影掩模
CN1763910A (zh) 光照设备、结晶设备、结晶方法、半导体器件及光调制元件
KR20030010559A (ko) 어레이기판을 제조하는 방법 및 포토마스크

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071017