CN1637484A - 连续横向结晶装置和使用它结晶硅的方法 - Google Patents

连续横向结晶装置和使用它结晶硅的方法 Download PDF

Info

Publication number
CN1637484A
CN1637484A CNA2004100917021A CN200410091702A CN1637484A CN 1637484 A CN1637484 A CN 1637484A CN A2004100917021 A CNA2004100917021 A CN A2004100917021A CN 200410091702 A CN200410091702 A CN 200410091702A CN 1637484 A CN1637484 A CN 1637484A
Authority
CN
China
Prior art keywords
mask
crystallising
substrate
laser beam
described method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100917021A
Other languages
English (en)
Other versions
CN1637484B (zh
Inventor
郑允皓
金荣柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1637484A publication Critical patent/CN1637484A/zh
Application granted granted Critical
Publication of CN1637484B publication Critical patent/CN1637484B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D9/00—Crystallisation
    • B01D9/0036—Crystallisation on to a bed of product crystals; Seeding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D9/00—Crystallisation
    • B01D9/0063—Control or regulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Abstract

本发明公开了一种连续横向结晶(SLS)装置和用它结晶硅的方法，其中用具有多个不同图案的掩模在基板上形成对准键，并且根据掩模与对准键之间的距离信息按平行于连接相邻对准键的虚线的方向进行结晶。所述SLS装置包括发射激光束的激光束发生器；具有多个区的掩模；移动其上承载的掩模的掩模工作台，使激光束穿过掩模的选择区；和基板工作台，移动其上承载的基板，改变穿过掩模的激光束照射的基板部分。

Description

连续横向结晶装置和使用它结晶硅的方法
本申请要求享有2003年12月24日递交的韩国专利申请No.P2003-096577的优选权，其在本申请中引用全部内容参考。
技术领域
本发明涉及一种硅结晶方法，特别涉及一种连续横向结晶(SLS)装置和使用它结晶硅的方法，其中，用具有多个不同图案的掩模在基板上形成对准键，使用掩模与对准键之间的距离信息按平行于连接对准键的虚线方向进行结晶。
背景技术
随着信息技术的发展，对各种显示器的需求不断增加。近年来，已经研究和开发了各种平板显示器，例如，液晶显示器(LCD)、等离子体显示板(PDP)、电致发光显示器(ELD)、真空荧光显示器(VFD)等。某些平板显示板已经用于各种显示器件中。
液晶显示器(LCD)由于具有图像质量高、重量轻、厚度薄、体积小和低功耗等优良特性和优点而被最广泛使用。因此，液晶显示器取代阴极射线管(CRT)用于移动图像显示器件中。液晶显示器已经开发成用于例如电视机、计算机监视器等接收和显示广播信号的装置中。
液晶显示器(LCD)通常包括显示图像的液晶显示板和向LCD板提供驱动信号的驱动单元。液晶显示板包括彼此粘接的第一和第二玻璃基板以及注入在第一与第二基板之间的液晶层。
在第一玻璃基板(薄膜晶体管(TFT)阵列基板)上形成按固定间隔沿一个方向设置的多条栅线，和按固定间隔垂直于多条栅线设置的多条数据线。在由多条栅线和多条数据线相互交叉限定的多个像素区中以矩阵形式形成多个像素电极，通过栅线的信号转换薄膜晶体管以将数据线的信号传输到像素电极。
在第二玻璃基板(滤色片基板)上有黑矩阵、R/G/B(红/绿/兰)滤色片层和公共电极，黑矩阵层屏蔽来自除像素区以外的其它部分的光，R/G/B(红/绿/兰)滤色片层实现色彩，公共电极实现图像。
衬垫料用于保持上述的第一与第二玻璃基板之间的预定间隔。使用具有液晶注入孔的密封材料将两个基板彼此粘接到一起。液晶注入到两个玻璃基板之间。
一般的液晶显示器的驱动原理是利用液晶的光学各向异性和极化特性。由于液晶的结构细而长，液晶分子按特定的方向排列。根据偶极矩，液晶分子既可以是正介电各向异性也可以是负介电各向异性。将感应的电场施加到液晶上以控制排列方向。因此，当任意控制液晶分子的排列时，就可以彻底改变液晶分子的排列方向。然后，由于液晶具有光学各向异性，光线按液晶分子的排列方向折射，因此形成图像。
一些新技术使用有源矩阵液晶显示器(LCD)，有源矩阵液晶显示器(LCD)由薄膜晶体管和像素电极形成，像素电极按矩阵形式排列并连接到薄膜晶体管。该技术被认为具有更高的分辨率并且能够显示生动的图像。
在具有用于薄膜晶体管的多晶硅半导体层的液晶显示器件中，可以在同一基板上形成薄膜晶体管和驱动电路。而且，不需要连接薄膜晶体管和驱动电路，因此简化了制造工艺。此外，多晶硅的场效应迁移率比非晶硅的场效应迁移率高一百到两百倍，因此，可以获得高温度稳定性和高光学稳定性。
多晶硅的制造方法根据制造温度可以分为低温制造工艺和高温制造工艺。
高温制造工艺要求的温度条件等于约为1000℃，等于或高于改变基板的温度。由于玻璃基板的耐热性差，因此，需要使用具有优良耐热性的昂贵的、易碎的石英基板。与用低温制造工艺形成的多晶硅比较，用高温制造工艺制造多晶硅薄膜时，由于形成高的表面粗糙度和细的结晶颗粒，因而会出现结晶不完全，从而造成器件性能比较差。因此，研究和开发了非晶硅的结晶技术，可以在低温下汽相淀积非晶硅，然后形成多晶硅。
在低温下淀积非晶硅和结晶所淀积的非晶硅的方法可以激光退火工艺和金属诱导结晶工艺。
激光退火工艺包括用脉冲激光束照射基板。具体地说，用脉冲激光束结晶和凝结基板，每隔10ns(纳秒)至100ns重复一次。低温制造工艺被公认为具有使下绝缘基板上产生的缺陷达到最少的优点。
以下将详细描述用激光退火方法的现有硅结晶方法。
图1示出了非晶硅颗粒尺寸与激光能量密度之间的关系曲线。
如图1所示，根据入射的激光能量密度，非晶硅的结晶可以分为第一结晶区、第二结晶区和第三结晶区。
图1中的第一区是局部熔化区，照射到非晶硅层上的激光能量密度只熔化非晶硅层的表面。激光束照射后，非晶硅层的表面在第一区内部分熔化，因此，在结晶工艺后，在非晶硅层的表面上形成小的晶粒。
图1中的第二区接近完全熔化区，高于第一区的激光能量密度几乎完全熔化非晶硅。非晶硅几乎完全熔化后，剩余的晶核用作晶体生长的籽晶，因此形成比第一区大的晶粒。但是，第二区中形成的晶粒不均匀。第二区比第一区窄。
图1中的第三区是完全熔化区，用比第二区大的激光能量密度照射第三区，完全熔化非晶硅层。非晶硅层完全熔化后，执行结晶工艺，以允许均相成核，由此形成由细而均匀的晶粒形成的结晶硅层。
在制造多晶硅的本方法中，使用第二区的能量密度控制激光束的照射次数和重叠程度，以形成均匀的大而粗糙的晶体颗粒。
然而，多个多晶硅晶粒之间的界面阻止了电流的流动，因此降低了薄膜晶体管器件的可靠性。此外，多个晶粒中可能出现的电子碰撞引起的碰撞电流和恶化造成绝缘层损坏，从而使产品降级或者出现次品。为了解决这些问题，在用连续横向结晶(SLS)方法制造多晶硅的方法中，在液态硅与固态硅之间的界面按垂直于界面的方向生长硅晶粒。Robert S.Sposilli、M.A.Crowder以及James S.Im在Mat.Res.Soc.Proc.Vol.452，pp.956-957，1997中详细描述了SLS结晶方法。
在现有技术的SLS方法中，控制激光能量的大小、激光束的照射区域和转移距离，使具有预定长度的硅晶体颗粒横向生长，由此结晶非晶硅，形成1μm或更大的单个晶体。
在现有技术的SLS方法中使用的照射装置使激光束汇聚到一个小而窄的区域，因此，用单次照射不能使基板上淀积的非晶硅层完全变成多晶硅。因此，为了改变基板上的照射位置，其上淀积有非晶硅层的基板安装在工作台上。然后，激光束照射基板上的预定区后，移动基板，以照射基板上的其它区域，由此在基板整个表面上执行照射工艺。
图2示出了现有的连续横向结晶(SLS)装置的示意图。参见图2，现有的连续横向结晶(SLS)装置包括：激光束发生器1、用于聚焦激光束发生器1发射的激光束的聚焦透镜2、用于在基板10上分隔照射激光束的掩模3以及在掩模3下面形成的将通过掩模3的激光束降低到恒定速度的减速透镜4。
通常，激光束发生器1在受激准分子激光器中用XeCl产生波长约为308nm的光，或者用KrF产生波长约为248nm的光。激光束发生器1产生未改变的激光束。所发射的激光束穿过衰减器(未示出)，在衰减器中控制能级。然后，激光束穿过聚焦透镜2。
基板10具有其上淀积的非晶硅层，基板10朝向掩模3被固定在X-Y工作台5上。
为了使基板10的整个表面结晶，X-Y工作台5精密地移位，以逐渐扩大结晶区。
图3示出了掩模3，掩模3包括允许激光束穿过的开口部分‘A’以及阻挡激光束并防止照射基板的闭合部分‘B’。开口部分‘A’的宽度决定了第一次曝光后形成的晶粒的横向生长长度。
图3示出了激光照射工艺中使用的掩模的平面示意图。图4示出了使用图3所示的掩模用激光束照射形成的结晶区。参见图3，形成的用于激光束照射工艺中使用的掩模具有开口部分‘A’和闭合部分‘B’，开口部分‘A’具有按第一间隔(a)开口的图案，闭合部分‘B’具有按第二间隔(b)闭合的图案。开口部分和闭合部分顺序交替设置。
以下描述使用掩模的激光照射工艺。
首先，将掩模3放到其上淀积有非晶硅层的基板上，然后，将第一激光束照射到基板上。这时，如图4所示，照射的激光束穿过掩模3的开口部分‘A’，使对应掩模3的开口部分‘A’的非晶硅层的预定部分熔化成液态。这种情况下，从完全熔化区选择这里所用的激光能量密度，使被激光照射的硅层完全熔化。
这时，通过一次激光束照射，掩模3的多个开口部分‘A’对应于基板的一个单元区20，被激光束照射的单元区20具有的长度是‘L’，宽度是‘S’。
激光束照射后，硅晶粒24a和24b从非晶硅区和完全熔化并液态硅区之间的界面21a和21b并朝向照射区横向生长。硅晶粒24a和24b沿垂直于界面21a和21b的方向横向生长。
在用激光束照射过的对应于掩模3的开口部分‘A’的预定部分22中，当预定部分22的宽度小于两倍的硅晶粒24a的生长长度时，晶粒按垂直方向从硅区的界面两边开始向内生长，并且在晶界25处彼此接触，使晶体生长停止。
随后，为了使晶粒进一步生长，移动承载基板的工作台，在与第一照射区相邻的区域执行另一照射工艺。因此，形成具有新晶体的另一晶体，新晶体连接到第一曝光后形成的晶体。同样地，在完全结晶区的每一侧上横向形成多个晶体。通常，掩模3的开口部分‘A’和闭合部分‘B’的宽度决定通过激光照射工序产生并连接到相邻的照射部分的晶体生长长度。
图5示出了通透现有的结晶工艺沿着一条线形成的器件的每一沟道中覆盖的晶界。
在现有的结晶工艺中，在基板的整个表面上进行结晶。因此，结晶基板时，承载基板的工作台不用任何对准键沿着一个方向移动，由此改变基板上的照射区。
但是，如图5所示，由于没有使用例如对准键等指示而执行结晶工艺，激光照射区域内的晶粒界面，即晶界25不完全垂直于器件(TFT，30)的长度方向。而且，各器件的每一沟道中覆盖的晶界数量也不同。例如，一个器件具有一个晶界25，另一器件具有两个晶界25。也就是说，即使各器件沿着一条线设置，各器件的每一沟道(源极S与漏极D之间)中覆盖的晶界数量也不同。从而，各器件具有不同的迁移率特性(随着在器件的沟道中覆盖的晶界25的数量减少，迁移率变快)。因此，即使沿着同一条线设置各器件，各器件也具有不同的特性。
图6示出了在基板上形成的各个区域的平面示意图。参见图6，在液晶显示器的基板50上形成薄膜晶体管阵列。基板50限定在显示图像的显示区70中，非显示区60包围显示区70。
此时，在基板50的整个表面上形成非晶硅层，在基板50的显示区70上形成相互垂直的用于限定像素区71的多条栅线和多条数据线(未示出，形成在显示区中除像素区之外的其它区域)。在各像素区71中形成多个像素电极71。而且，在像素区71的预定部分形成薄膜晶体管，薄膜晶体管包括从栅线伸出的栅极(未示出)、从数据线伸出的源极(未示出)和从源极按预定间隔形成的漏极(未示出)。这时，在源极和漏极下面形成半导体层75，半导体层75具有在两个电极之间的沟道。在非显示区60上形成栅驱动器的驱动电路部分61和源驱动器的驱动电路部分62，以向栅线和数据线提供信号。
但是，基板50上形成的非晶硅层的结晶速度要求在各个区域中不同。具体地说，驱动电路部分61和62以及显示区70的薄膜晶体管(器件，75)需要比剩余部分高一百倍的迁移率速度。因此，为了降低结晶处理时间和成本，可以省略不要求高迁移率速度的其余部分的结晶，而只对驱动电路部分61和62以及显示区70的器件75进行结晶处理。
要想对显示区70的基板上的器件75进行结晶处理，就需要对要进行激光照射的基板区提供标记。为此，在结晶之前用光刻工艺首先在基板上形成对准键。这种情况下，必须制备用于形成对准键的附加掩模，因此，需要延长制造时间和增加制造成本来制造附加掩模。
而且，现有的SLS装置和用它结晶硅的方法具有以下缺点。
在现有的结晶工艺中，不用对准键在基板的整个表面上进行结晶。因此，基板放到工作台上时，基板可以滑动或不滑动。或者，基板放到掩模工作台上时，由于掩模没有放到准确的位置，所以，基板按不适当的方式进行结晶。但是，在现有技术中没有办法来解决这些问题。
现有技术中存在的困难在结晶后通过构图形成栅线、数据线和薄膜晶体管时显得更加突出。这种情况下，用现有的结晶工艺形成的晶界不平行于或不垂直于在后续工艺中形成的线和器件，而是处于倾斜位置。因此，即使沿着一条线形成各器件，各器件的沟道中覆盖的晶界数量也不同，由于在沟道中覆盖的晶界数量不同，会造成显示质量下降并降低显示速度，所以，必须校正。
而且，由于基板上形成的非晶硅层在各不同区域中要求不同的结晶速度，所以，提出选择结晶工艺以缩短结晶工艺时间和降低成本。这里要想选择结晶基板的预定区域，就必须提供对准键以标记基板上的激光照射区。这种情况下，既需要形成对准键用的掩模的形成工艺也需要形成用于结晶的附加掩模的形成工艺。而且，由于对准键形成工艺中的掩模和结晶工艺中需要的掩模更换时间，延长了工艺时间，同时，由于使用两个掩模，增加了制造成本。
发明内容
因此，本发明涉及一种连续横向结晶(SLS)装置和用它结晶硅的方法，基本上克服了由于现有技术中存在的局限和缺点所引起的一个或多个问题。
本发明的目的是提供一种连续横向结晶(SLS)装置和用它结晶硅的方法，其中，使用具有多个不同图案的掩模在基板上形成对准键，结晶工艺根据掩模和对准键之间的距离信息，沿平行于连接对准键的虚线执行。
本发明的其它优点、目的和特征一部分在以下说明书中指出，另一部分将会通过本领域的技术人员实践本发明而获得。通过本发明申请的文字说明书和权利要求书以及附图中指出的具体结构可以实现和达到本发明的目的和优点。
为了实现本发明的这些目的和其他优点，按照本发明的目的，具体和广泛地描述，一种连续横向结晶(SLS)装置包括：产生照射激光束的激光束发生器；具有例如对准键区和结晶区的多个区域的掩模；掩模工作台，用于移动其上承载的掩模，使激光束穿过掩模中所选择的区域透射；和基板工作台，用于移动其上承载的基板，以改变穿过掩模用激光束照射的基板的多个部分。
按照本发明，掩模的多个区域包括：至少一对准键区和结晶区。对准键区包括多个细小的透射图案。多个细小的透射图案按固定的间隔形成。基板划分为包括多个像素的显示部分和包括驱动电路的非显示部分。掩模的结晶区划分为第一区核第二区。第一区对应基板的显示部分，以及第二区对应掩模的非显示部分。第一区包括至少一个图案块，它具有多个透射部分和多个非透射(遮蔽)部分。图案块具有对应基板中一个像素的半导体层的尺寸。按固定间隔形成多个图案块。第二区具有多个透射部分和多个遮蔽部分。掩模工作台在同一平面上按左右方向移动，以对应于掩模选择区。
而且，该SLS装置包括倾斜机构和水平机构用于调节掩模的微小移动。倾斜机构通过旋转水平移动掩模工作台。水平调节机构垂直移动掩模工作台。
本发明的一部分涉及一种SLS方法，该方法包括以下步骤：制备划分为显示部分和非显示部分的基板；在基板的整个表面上形成非晶硅层；在基板上设置掩模，掩模划分为对准键区和结晶区；将掩模移动到对准键区并且用激光束照射非显示部分的预定部分，由此形成对准键；将掩模移动到结晶区并且用激光束照射显示部分和非显示部分的驱动电路部分，由此结晶非晶硅层。
按照本发明，在非显示部分的四个角形成对准键。用具有适当的能量密度的激光束穿过掩模的对准键区照射，去除对应部分的非晶硅层，由此形成对准键。用具有适当能量密度的激光束照射结晶区，以完全熔化对应部分的非晶硅层。用激光束照射掩模的结晶区，使沿着一条线设置的多个器件的每一沟道中覆盖的晶界数量相同。结晶进行的方向平行于沿着一条线设置的多个相邻的对准键，使沿着一条线设置的多个器件的每一沟道中覆盖的晶界数量相同。不照射没有被掩模选择的其余区域，即，阻挡激光束照射。
而且，该SLS方法可以包括在基板上形成非晶硅层之前形成缓冲层的步骤。
本发明的一部分涉及的SLS方法包括以下步骤：制备划分为显示部分和非显示部分的基板；在基板的整个表面上形成非晶硅层；在基板上设置掩模，掩模具有对准键区、第一结晶区和第二结晶区；将掩模移动到对准键区并且用激光束照射非显示部分的预定部分，由此形成对准键；将掩模移动到第一结晶区并且用激光束照射第一结晶区，由此结晶显示部分的半导体层；以及将掩模移动到第二结晶区并且用激光束照射第二结晶区，由此结晶非显示部分的驱动电路部分的半导体层。
按照本发明，在非显示部分的每个角处形成对准键。用具有适当的能量密度的激光束穿过掩模的对准键区照射，去除对应部分的非晶硅层，由此形成对准键。用具有适当能量密度的激光束照射第一和第二结晶区，完全熔化对应部分的非晶硅层。不照射没有被掩模选择的其余区域，即，阻挡激光束照射。用激光束照射第一结晶区，使沿着一条线设置的多个器件的每一沟道中覆盖的晶界数量相同。结晶进行的方向平行于连接相邻对准键的虚线，使沿着一条线设置的多个器件的每一沟道中覆盖的晶界数量相同。用激光束照射第二结晶区，结晶进行的方向平行于连接相邻对准键的虚线。第二结晶区的激光束照射分为栅驱动器形成部分和源驱动器形成部分。结晶区从栅驱动器形成部分移动到源驱动器形成部分时，通过将掩模或基板转动90°执行使用用相同掩模的第二结晶区的结晶工艺。
应了解，以上的一般描述和以下的详细描述都是示例性和解释性的，旨在对要求保护的本发明提供进一步的解释。
附图说明
所包括的附图用于更好地理解本发明，附图包括在说明书中，并作为说明书的一个组成部分，附图中表示出本发明的实施例，与说明书的文字部分一起说明本发明的原理。附图中：
图1示出了非晶硅颗粒大小与激光能量密度之间的关系曲线图；
图2示出了用于一般SLS方法的现有技术激光照射装置的示意图；
图3示出激光照射工艺中使用的掩模的平面图；
图4示出了使用图3中的掩模通过第一激光束照射形成的结晶区的示意图；
图5示出了按照现有的结晶工艺沿着一条线形成的多个器件的每一沟道中覆盖的晶界示意图；
图6示出了在基板上形成的各区域的平面图；
图7示出了按照本发明的SLS装置的透视图；
图8示出了按照本发明的SLS装置中的掩模工作台和基板工作台的截面图；
图9示出了图8所示的掩模工作台的平面图；
图10示出了按本发明的SLS方法中使用的掩模的平面图；
图11示出了图10中第一区中形成的图案的放大图；
图12示出了按照本发明的SLS方法形成的对准键的放大图；
图13示出了图10中的第二区中形成的一个图案的放大图；
图14示出了按照本发明的SLS方法的工艺流程图；
图15示出了按照本发明的SLS方法在基板上形成的各结晶区的平面图；和
图16A和图16B示出了按照本发明的SLS方法沿着一条线设置的多个器件。
具体实施方式
现在详细描述附图中显示的本发明的优选实施例，全部附图中相同的部分用相同的参考数字指示。
图7示出了按照本发明的SLS装置的透视图。图8示出了按照本发明的SLS装置中的掩模工作台和基板工作台的截面图。图9示出了图8所示的掩模工作台的平面图。
参见图7到图9，本发明的SLS装置400包括发射激光束的激光光束发生器(未示出)；具有多个区的掩模120；掩模工作台310；倾斜机构317和水平机构315以及基板工作台330。此时，具有多个区的掩模120放到掩模工作台310上，其中，掩模工作台310移动掩模120，使得激光束穿过掩模120的选择区。倾斜机构317和水平机构315轻微移动掩模120。然后，将基板200放到基板工作台330上，由此改变基板200上通过掩模120用激光束照射的部分。
而且，按照本发明的SLS装置400包括至少一棱镜(‘300’，图8中的300a、300b、300c、300d和300e)，用于改变激光束的路径；聚焦透镜(未示出)，在激光束传输掩模120之前，用于聚焦激光束；和投影透镜320，通过减小透射到掩模120的激光束，使激光束透射到基板200的对应图案。
另外，还在基板工作台330上设置光学机构，所述光学机构包括聚焦透镜、投影透镜、棱镜300、掩模120和掩模工作台310。因此，基板200放到基板工作台330上，激光束以精确图案照射到基板200的相应部分，由此进行结晶工艺。
这时，掩模120被限定为多个区，并在各区中限定不同的图案。例如，掩模120划分为用于形成对准键210a、210b、210c和210d的对准键图案的第一区和结晶显示部分和驱动电路部分的第二区。
掩模工作台310包括附加的倾斜机构317和水平机构315。结果，当掩模120从外部位置放到掩模工作台310上时，用倾斜机构317和水平机构315调节掩模120的位置。也就是说，当掩模120没有在中心垂直对准时，通过转动倾斜机构317调节掩模120的位置。如果掩模120从中心偏移到一边，通过向后移动调节掩模120的位置。如果掩模120不是水平放置的，部分或完全使用设置在掩模工作台310的拐角处的水平机构315调节掩模120的高度。这种情况下，要求精确度是1μm到5mm。优选地，精确度为1-100μm。
掩模120放到掩模工作台310上后，移动掩模工作台310以对应于用于基板激光照射区的掩模120的各个区，由此进行对准键形成工艺和结晶工艺。也就是说，在基板的一个激光照射区完成激光照射后，掩模工作台310移动对应一个区域的位移距离，使掩模120的区域毗邻基板的下一个激光照射区。
图10示出了按照本发明的SLS方法中使用的掩模的平面图。图11示出了图10所示的第一区中形成的图案的放大图。图12示出了按照本发明的SLS方法形成的对准键的放大图。
如图10所示，用于本发明的SLS方法的掩模划分为形成对准键的第一区、结晶显示部分的半导体层的第二区和结晶驱动电路部分的第三区。
如图11所示，形成第一区的对准键的图案130形成为
Figure A20041009170200161
形。或者，图案130按
Figure A20041009170200162
Figure A20041009170200164
Figure A20041009170200165
Figure A20041009170200168
‘+’、‘◇’‘X’、‘Y’、‘○’、‘△’、‘Θ’、‘Φ’或‘θ’形状形成。本发明不限于这些图案，可以用任何合适图案或多种图案的组合。
用于形成对准键的图案130包括按固定间隔设置的多个细小图案135。用于形成第一区的对准键的图案130允许用激光照射在基板的角处形成多个对准键，这样，按照能完全熔化非晶硅层的能量(或大于)确定激光束的能量密度，通过溶蚀(ablation)技术去除被激光束照射过的非晶硅层。
使用掩模120的第一区通过激光束照射形成对准键(图15中‘210’)，对准键形成在基板200的四个角处或四个角附近，这就是说，当基板工作台300按所有方向移动到第一区的对准键形成图案130与基板200的四个角对应时进行激光照射。
图7示出了使用第一区的对准键形成图案130按顺时针方向从基板200的右上角到基板200的左上角形成的第一到第四对准键(210a、210b、210c和210d)。
图12示出了在基板200的四个角上形成对准键(210a、210b、210c和210d)时，每一对准键210形成为 形的结构。而且，由于对准键210形成为与掩模120的细小图案135对应，按照具有1μm的临界尺寸(CD)的细小图案215通过去除非晶硅层形成每一对准键210。本发明不限于1μm的临界尺寸，本发明可以用0.1μm或更小的临界尺寸。
与使用光刻胶图案去除或保留所要求的区域的常规的光刻方法不同，对准键按以下工艺构图：在基板200的整个表面上淀积缓冲层(未示出)和非晶硅层(未示出)；通过增加激光束的能量密度挥发非晶硅层的预定部分；在凹处形成多个图案215：以及使用图案215限定具有
Figure A200410091702001610
形形状的对准键210a、210b、210c和210d。
对准键210对应于掩模120的第一区的对准键形成图案130。这时，用投影透镜320的减小比例形成尺寸减小的对准键210，由此减小用于形成第一区中的对准键形成图案130的尺寸。
图13示出了在图10的第二区中形成的一个图案的放大图。如图13所示，掩模120的第二区包括用于显示部分的半导体层的一个或多个图案块(附图中示出多个图案块，因此，根据具有多个图案块的状态进行说明)。也就是说，在第二区中形成对应于基板的显示部分的多个像素区140，并且在对应于像素区的半导体层的各部分形成多个图案块。
每一图案块142具有多个透射部分143和多个遮蔽部分(即遮光部分)144，其中，透射部分143和遮蔽部分144交替设置。
根据投影透镜320的减小比例(例如减小五倍或减小四倍)和基板200上的半导体层部分确定图案块142的尺寸。也就是说，按减小比例与半导体层的部分尺寸之间的乘积值确定图案块142的尺寸。本发明没有限制减小比例。例如，可以用的减小比例的范围是二到十倍。
实际上，半导体层形成在基板对应要形成薄膜晶体管(器件)的部分上，其中，薄膜晶体管的沟道长度和宽度尺寸是1-100μm，(优选为10μm)。因此，器件比用于结晶的普通掩模小。相反，现有技术倾向于照射区中用于结晶的掩模的透射部分的宽度为2-10μm(实际掩模设计尺寸是照射区的五倍，因此，实际的掩模尺寸是10-50μm)，透射部分的长度是几个μm(10-30mm照射区，掩模的实际设计尺寸是照射区的五倍。因此，实际的掩模尺寸是50-150mm)。另一方面，按照本发明，在掩模的第二区中形成的图案块142的每一透射部分具有10μm或更短的长度。
参照图10，掩模120的第三区包括多个透射部分150和多个遮蔽部分151，其中，在掩模120的第三区中多个透射部分150和多个遮蔽部分151交替设置。
透射部分150的宽度L等于或者是小于遮蔽部分151的宽度S。如果透射部分150与遮蔽部分151具有相同的宽度(L＝S)，则用称作单次扫描的两次照射结晶对应掩模的第三区图案的基板的一个单元区(在这种情况下，基板工作台移动到对应于由第一次照射的遮蔽部分151和在第二次照射的透光部分150所设置的预定部分)，如果透射部分150的宽度L小于遮蔽部分151的宽度S，则用称作多次扫描的三次照射或更多次照射结晶一个单元区。
而且，透射部分150的宽度L不大于遮蔽部分151的宽度S，这是因为由于激光束照射使掩模120过热时会损坏掩模120。
以下参见附图描述用上述的SLS装置和具有多个区域的掩模的SLS方法。
图14示出了按照本发明的SLS方法的工艺流程图。参见图14，按照本发明的SLS方法，制备图10所示的具有不同图案的多个区域的掩模120(S100)。随后，掩模120放到SLS装置的掩模工作台310上(S101)。然后，基板放到基板工作台330上(S102)。这时，基板划分为显示图像的显示部分和包围显示部分的非显示部分。另外，还在基板上顺序淀积缓冲层和非晶硅层。然后，通过例如真空孔的固定机构将基板固定到基板工作台300上(S103)。
然后，使用掩模上的第一区的第一图案(对准键形成图案)在基板的四个角形成对准键(S104)。这时，通过照射具有可以剥离对应部分的非晶硅层的适当的能量密度的激光束构图对准键。
然后，根据基板上对准键的距离信息控制结晶方向，使结晶方向平行于连接相邻对准键的虚线，由此对基板上的每一像素区中的半导体层部分进行结晶(S105)。通过控制结晶方向，使结晶方向平行于连接基板上的相邻对准键的虚线，对非显示部分中形成的驱动电路的半导体层部分结晶(S106)。
在上述的步骤S105和S106中，以具有足够完全熔化对应部分的非晶硅层的能量密度的激光束使用掩模的第一区和第二区进行激光束照射。
在使用掩模的第一区和第二区进行激光束照射时，由于器件沿着一条线设置，所以必须使沿着一条线设置的多个器件的每一沟道中覆盖的晶界数量相同。当控制多个器件的每一沟道中覆盖的晶界数量时，结晶按平行于连接基板上的相邻对准键的虚线方向进行。使用掩模的第一区和第二区进行激光束照射时，同时控制结晶方向，使结晶方向平行于连接基板上相邻对准键的虚线。
然后，从基板工作台卸下基板(S107)，被卸下的基板准备用于下一工艺步骤。在使用掩模的一个区域进行激光束照射工艺中，例如进行对准键形成(S108)和结晶(S105和S106)等工艺时，遮蔽住其余的区域，即，其余的区域不用激光束照射。
图10中的掩模分为三个区。但是，也可以用分为对准键区和结晶区的两个区域的掩模。在这种情况下，使用具有两个区的掩模的结晶方法使用与采用图10所示的掩模的结晶方法的工艺相同，只是使用掩模的结晶区结晶基板的显示部分和非显示部分。
图15示出了按照本发明的SLS方法在基板上形成的各结晶区的平面图。参见图15，在使用本发明的SLS方法的激光照射工艺中，激光照射区分为三个子区，即：i)对准键210a、210b、210c和210d；ii)显示部分220；以及iii)栅驱动器230a和230b的驱动电路部分以及源驱动器240a和240b的驱动电路部分。
栅驱动器230a和230b以及源驱动器240a和240b形成具有在显示部分220的左右边或上下边的双结构。通常在具有薄膜晶体管的基板上，驱动电路部分可以具有在垂直于栅线的一侧处的一个栅驱动器和在垂直于数据线一侧处的一个源驱动器。本发明提供的该结构是考虑到驱动电路部分的快速工作。
在形成对准键210a、210b、210c和210d之后，顺序对显示部分220和驱动电路部分230a、230b、240a和240b结晶。或者，在驱动电路部分230a、230b、240a和240b结晶后再结晶显示部分220。
如上所述，可以选择结晶显示部分220的半导体层部分。或者，按照如下方法，对显示部分220的整个表面进行结晶。
驱动电路部分具有按垂直方向形成的栅驱动器230a和230b，并且源驱动器240a和240b按水平方向形成。结晶工艺可以从栅驱动器和源驱动器中的任何一个开始。
这时，在使用掩模120的第三区通过激光照射对基板200的一侧设置的驱动器完成结晶后，掩模工作台310或基板工作台330旋转90°，由此在沿着一条线设置的每一器件中和驱动器中形成方向相同的晶界。
而且，使用图15所示的掩模120的三个区的结晶方法可以用于结晶具有按一个方向设定的栅驱动器和源驱动器的基板，以及用于结晶具有在非显示区中按两个方向设定的栅驱动器和源驱动器的基板。
以下说明按照本发明另一实施例的另一种SLS方法。
使用相同的掩模结晶显示部分和驱动电路部分的整个表面，以代替选择结晶显示部分中的半导体层的一部分。
如图15所示，在按照本发明另一实施例的SLS方法中，制备具有显示部分220和包围显示部分的非显示部分(除显示部分之外的剩余部分)的基板。然后，在基板200的整个表面上形成缓冲层(未示出)，在缓冲层的整个表面上形成非晶硅层(未示出)。
随后，制备具有对应基板200的对准键区和结晶区的掩模(未示出，具有图10中的第一区和第三区)。然后，通过掩模的对准键区用激光束照射非显示部分的多个预定部分，由此形成对准键。在非显示部分的四个角处或在四个角附近形成对准键。这时，以具有能够剥离非晶硅层的对应部分的合适的能量密度的激光束使用掩模的对准键区进行激光光束照射。
然后，通过掩模的结晶区使用激光束照射显示部分和非显示部分的驱动电路部分进行结晶工艺。使用掩模的结晶区进行激光束照射时，所用的激光束具有的能量密度要足够完全熔化对应部分的非晶硅层。
在使用掩模的第一和第二区进行激光照射时，如果多个器件沿着一条线设置，则在沿着一条线设置的多个器件的每一沟道中覆盖的晶界数量必然会相同。在控制沿着一条线设置的多个器件的每一沟道中覆盖的晶界数量时，结晶工艺按平行于连接基板上的多个相邻的对准键的虚线方向进行。使用掩模的一个区域进行激光束照射时，遮蔽掩模的剩余区域，也就是说，剩余区域不照射激光束。
图16A和图16B显示按照本发明的SLS方法沿着一条线设置的多个器件。
如图16A和图16B所示，结晶工艺按平行于连接相邻的对准键210a和210b的虚线280的方向进行。在附图中，位于相邻的第一和第二对准键210a和210b之间的虚线280按平行于结晶方向延伸。这时，沿着结晶方向形成晶界。结果，结晶工艺按平行于连接相邻的第一和第二对准键210a和210b的虚线280的方向进行，因此，结晶方向对应于晶界方向。
在使用第一到第四对准键210a、210b、210c和210d结晶之后，通过光刻工艺(用正的光刻胶或负的光刻胶)对半导体层(即显示部分的器件和驱动电路部分)构图，其中沿着相同线设置的多个器件270垂直于晶界的方向。如图16A中所示，多个器件270的每一沟道中覆盖的晶界数量可以是一个，也可以是如图16B中所示的两个。但是，可以用覆盖沟道中的任何数量的晶界实践本发明。
在使用掩模120的第一区中形成的用于形成对准键的图案进行结晶工艺之前，剥离非晶硅层，形成对准键210。这里，对准键用于标注距离基板200的激光照射区的距离，由此控制激光照射区(结晶区)。而且，相邻对准键的连接虚线对应于晶界方向，因此，可以使多个器件中的每一沟道中覆盖的晶界数量相同，使各个器件具有相同的特性。
如上所述，SLS装置和用它的SLS方法具有以下的优点。
首先，在一个掩模中形成多个不同的图案，从而可以降低在结晶工艺之前形成用于形成对准键的附加掩模的制造成本。
通过对掩模工作台上增加倾斜机构和水平机构，掩模可以沿着X-Y-Z轴移动，所以，当掩模不对准中心(即偏离中心)，从中心偏向一边或没有水平放置时，可以调节掩模。
而且，本发明有可能在基板进行结晶工艺时，按平行于连接相邻对准键的虚线方向形成晶界，因此可以获得特性相同的各器件。
通过在结晶工艺之前形成对准键，用对准键标注离开掩模的距离，并确定与晶界平行对准。而且，在结晶之后，对准键可以用于所要求的光刻构图工艺，因而简化了制造工艺。
本行业的技术人员应了解，在不脱离本发明范围和精神的前提下，本发明还有各种改进和变化，因此，本发明包括这些改进和变化。本发明要求保护的范围由所附的权利要求书及其等效物确定。

Claims (47)

1、一种结晶装置，包括：
激光束发生器；
掩模，具有对准键区和结晶区；
掩模工作台，掩模安装在掩模工作台上，移动掩模工作台使激光束穿过掩模的选择区；和
基板工作台，用于移动基板，改变用穿过掩模的激光束照射到基板的位置。
2、按照权利要求1所述的结晶装置，其特征在于，所述对准键区包括多个透射图案。
3、按照权利要求2所述的结晶装置，其特征在于，所述多个透射图案按固定间隔形成。
4、按照权利要求1所述的结晶装置，其特征在于，所述基板具有包括多个像素的显示部分和包括驱动电路的非显示部分。
5、按照权利要求4所述的结晶装置，其特征在于，所述掩模的结晶区划分为第一区和第二区，第一区对应于基板的显示部分，第二区对应于基板的非显示部分。
6、按照权利要求5所述的结晶装置，其特征在于，所述第一区包括至少一个图案块，该图案块具有多个透射部分和多个非透射部分。
7、按照权利要求6所述的结晶装置，其特征在于，所述图案块的尺寸对应于基板中一个像素的半导体层的尺寸。
8、按照权利要求6所述的结晶装置，其特征在于，所述多个图案块按固定间隔形成。
9、按照权利要求5所述的结晶装置，其特征在于，所述第二区具有多个透射部分和多个非透射部分。
10、按照权利要求1所述的结晶装置，其特征在于，所述掩模工作台在同一平面上按左右方向移动以对应于掩模的选择区。
11、按照权利要求1所述的结晶装置，其特征在于，还进一步包括用于调节掩模轻微移动的倾斜机构和水平机构。
12、按照权利要求11所述的结晶装置，其特征在于，所述倾斜机构通过旋转水平移动掩模工作台。
13、按照权利要求11所述的结晶装置，其特征在于，所述水平机构垂直移动掩模工作台。
14、一种结晶方法，包括以下步骤：
制备具有显示部分和非显示部分的基板；
在基板的整个表面上形成非晶硅层；
基板上设置掩模，该掩模具有对准键区和结晶区；
通过将掩模移动到对准键区并且用激光束照射非显示区的预定部分，形成对准键；和
将掩模移动到结晶区并且通过将激光束照射到非晶硅层上，结晶非晶硅层。
15、按照权利要求14所述的结晶方法，其特征在于，所述对准键区包括多个透射图案。
16、按照权利要求15所述的结晶方法，其特征在于，所述多个透射图案按固定间隔形成。
17、按照权利要求14所述的结晶方法，其特征在于，所述掩模的结晶区划分为第一区和第二区，第一区对应于显示部分，第二区对应于非显示部分。
18、按照权利要求17所述的结晶方法，其特征在于，所述第一区包括至少一个图案块，该图案块具有多个透射部分和多个非透射部分。
19、按照权利要求18所述的结晶方法，其特征在于，所述图案块的尺寸对应于基板中一个像素的半导体层的尺寸。
20、按照权利要求18所述的结晶方法，其特征在于，所述多个图案块按固定间隔形成。
21、按照权利要求17所述的结晶方法，其特征在于，所述第二区具有多个透射部分和多个非透射部分。
22、按照权利要求14所述的结晶方法，其特征在于，所述对准键形成在非显示区的每个角处。
23、按照权利要求14所述的结晶方法，其特征在于，用具有能够剥离对应部分的非晶硅层的能量密度的激光光束照射，形成对准键。
24、按照权利要求14所述的结晶方法，其特征在于，用具有能够完全熔化对应部分的非晶硅层的能量密度的激光光束照射，结晶非晶硅层。
25、按照权利要求14所述的结晶方法，其特征在于，使用激光束照射掩模的结晶区，以在多个器件的每一沟道中获得相同数量的晶界。
26、按照权利要求25所述的结晶方法，其特征在于，结晶方向平行于连接相邻对准键的虚线，使多个器件的每一沟道中形成的晶界数量相同。
27、按照权利要求14所述的结晶方法，其特征在于，在形成对准键时不照射掩模的结晶区。
28、按照权利要求14所述的结晶方法，其特征在于，在结晶非晶硅层时不照射掩模的对准键区。
29、一种结晶方法，包括以下步骤：
制备具有显示部分和非显示部分的基板；
在基板的整个表面上形成非晶硅层；
在基板上设置掩模，该掩模具有对准键区、第一结晶区和第二结晶区；
通过将掩模移动到对准键区并且用激光束照射非显示区的预定部分，形成对准键；和
通过将掩模移动到第一结晶区并且用激光束照射第一结晶区，结晶显示区的半导体层部分；和
通过将掩模移动到第二结晶区并且用激光束照射第二结晶区，结晶非显示区的驱动电路部分。
30、按照权利要求29所述的结晶方法，其特征在于，所述对准键区包括多个透射图案。
31、按照权利要求30所述的结晶方法，其特征在于，所述多个微小的透射图案按固定间隔形成。
32、按照权利要求29所述的结晶方法，其特征在于，所述对准键形成在非显示区的每个角处。
33、按照权利要求29所述的结晶方法，其特征在于，所述第一结晶区包括至少一个图案块，该图案块具有多个透射部分和多个非透射部分。
34、按照权利要求33所述的结晶方法，其特征在于，所述图案块的尺寸对应于基板中一个像素的半导体层的尺寸。
35、按照权利要求33所述的结晶方法，其特征在于，所述多个图案块按固定间隔形成。
36、按照权利要求29所述的结晶方法，其特征在于，所述第二结晶区具有多个透射部分和多个非透射部分。
37、按照权利要求29所述的结晶方法，其特征在于，用具有能够剥离对应部分中的非晶硅层的能量密度的激光束照射，形成对准键。
38、按照权利要求29所述的结晶方法，其特征在于，用具有能够完全熔化对应部分的非晶硅层的能量密度的激光束照射，以结晶非晶硅层。
39、按照权利要求29所述的结晶方法，其特征在于，在形成对准键时用激光束照射第一和第二结晶区。
40、按照权利要求29所述的结晶方法，其特征在于，在结晶显示部分的半导体层部分时，激光束不照射对准键区和第二结晶区。
41、按照权利要求29所述的结晶方法，其特征在于，在结晶非显示部分的驱动电路时，激光束不照射对准键区和第一结晶区。
42、按照权利要求29所述的结晶方法，其特征在于，使用激光束照射第一结晶区，使多个器件的每一沟道中的晶界数量相同。
43、按照权利要求42所述的结晶方法，其特征在于，所述结晶方向平行于连接相邻对准键的虚线。
44、按照权利要求29所述的结晶方法，其特征在于，使用激光束照射第二结晶区，使结晶方向平行于连接相邻对准键的虚线，。
45、按照权利要求29的结晶方法，其特征在于，所述非显示部分的驱动电路部分包括栅驱动器部分和源驱动器部分。
46、按照权利要求45所述的结晶方法，其特征在于，结晶区从栅驱动器部分移动到源驱动器部分时，旋转掩模90°，使用相同的掩模的第二结晶区执行结晶工艺。
47、按照权利要求45所述的结晶方法，其特征在于，结晶区从栅驱动器部分移动到源驱动器部分时，旋转基板90°，使用相同的掩模的第二结晶区执行结晶工艺。
CN2004100917021A 2003-12-24 2004-11-25 连续横向结晶装置和使用它结晶硅的方法 Expired - Fee Related CN1637484B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0096577A KR100525443B1 (ko) 2003-12-24 2003-12-24 결정화 장비 및 이를 이용한 결정화 방법
KR10-2003-0096577 2003-12-24
KR1020030096577 2003-12-24

Publications (2)

Publication Number Publication Date
CN1637484A true CN1637484A (zh) 2005-07-13
CN1637484B CN1637484B (zh) 2010-04-28

Family

ID=34698460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100917021A Expired - Fee Related CN1637484B (zh) 2003-12-24 2004-11-25 连续横向结晶装置和使用它结晶硅的方法

Country Status (4)

Country Link
US (2) US7115456B2 (zh)
JP (1) JP4571486B2 (zh)
KR (1) KR100525443B1 (zh)
CN (1) CN1637484B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4169071B2 (ja) * 2006-05-25 2008-10-22 ソニー株式会社 表示装置
EP2239084A1 (en) * 2009-04-07 2010-10-13 Excico France Method of and apparatus for irradiating a semiconductor material surface by laser energy
KR101035360B1 (ko) * 2010-02-23 2011-05-20 삼성모바일디스플레이주식회사 레이저 결정화 장치 및 레이저 결정화 방법
KR101107166B1 (ko) 2010-03-12 2012-01-25 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법
KR101432156B1 (ko) * 2013-06-14 2014-08-20 에이피시스템 주식회사 기판 처리 방법
JP2019036597A (ja) * 2017-08-10 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、投影マスク、レーザ照射方法およびプログラム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP4128271B2 (ja) 1998-06-12 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000035659A (ja) * 1998-07-17 2000-02-02 Hitachi Denshi Ltd 半導体フォトマスク、およびそのフォトマスクによる半導体パターン作成方法
KR100324871B1 (ko) * 1999-06-25 2002-02-28 구본준, 론 위라하디락사 박막트랜지스터 제조방법
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
JP4322373B2 (ja) * 1999-11-15 2009-08-26 日本電気株式会社 膜体部改質装置及び膜体部改質方法
JP2001148480A (ja) * 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
KR100400510B1 (ko) 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100379361B1 (ko) * 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
JP2002373845A (ja) * 2001-06-14 2002-12-26 Sony Corp 電子線露光方法及び電子線露光装置
JP3831868B2 (ja) 2001-08-13 2006-10-11 大林精工株式会社 アクティブマトリックス表示装置とその製造方法
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
US6767804B2 (en) * 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US6727125B2 (en) * 2002-04-17 2004-04-27 Sharp Laboratories Of America, Inc. Multi-pattern shadow mask system and method for laser annealing
KR100496139B1 (ko) * 2002-12-30 2005-06-16 엘지.필립스 엘시디 주식회사 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
JP2003264198A (ja) * 2003-02-06 2003-09-19 Nec Corp 薄膜トランジスタおよび薄膜トランジスタを用いた電子機器

Also Published As

Publication number Publication date
KR20050064962A (ko) 2005-06-29
US7569793B2 (en) 2009-08-04
JP2005191560A (ja) 2005-07-14
JP4571486B2 (ja) 2010-10-27
US20050142050A1 (en) 2005-06-30
KR100525443B1 (ko) 2005-11-02
CN1637484B (zh) 2010-04-28
US20070063200A1 (en) 2007-03-22
US7115456B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
CN1240884C (zh) 非晶硅结晶法
CN1314995C (zh) 连续横向固化装置
US7132204B2 (en) Laser beam pattern mask and crystallization method using the same
CN100507714C (zh) 激光掩模以及使用该激光掩模的结晶方法和显示器制造方法
US20100173481A1 (en) Laser mask and crystallization method using the same
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
CN100343954C (zh) 晶体硅的制作方法和使用晶体硅的开关器件
CN1574196A (zh) 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备
CN1614756A (zh) 半导体器件及其制造方法
CN100338521C (zh) 连续横向固化装置和使用该装置结晶硅的方法
CN100356506C (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
CN1574225A (zh) 多晶硅的制作方法和使用多晶硅的开关器件
CN1389911A (zh) 制造具有驱动集成电路的阵列衬底的方法
CN1574216A (zh) 形成结晶半导体层的方法和装置，以及制造半导体装置的方法
CN1637596A (zh) 激光掩模以及利用其结晶的方法
CN1716529A (zh) 结晶方法及其装置
CN1185532C (zh) 平板显示器的制造方法
US7084020B2 (en) Manufacturing method of a thin-film semiconductor device
CN1897223A (zh) 多晶薄膜的制造方法和掩模图案及显示装置的制造方法
CN1638029A (zh) 硅结晶设备及硅结晶方法
CN1637484A (zh) 连续横向结晶装置和使用它结晶硅的方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
CN100342495C (zh) 多晶硅薄膜制造方法以及使用该多晶硅薄膜的设备
CN1617300A (zh) 多晶硅薄膜的制造方法和用多晶硅薄膜制造的显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20211125