CN1310284C - 薄膜晶体管用非晶硅的结晶方法 - Google Patents

薄膜晶体管用非晶硅的结晶方法 Download PDF

Info

Publication number
CN1310284C
CN1310284C CNB2003101238536A CN200310123853A CN1310284C CN 1310284 C CN1310284 C CN 1310284C CN B2003101238536 A CNB2003101238536 A CN B2003101238536A CN 200310123853 A CN200310123853 A CN 200310123853A CN 1310284 C CN1310284 C CN 1310284C
Authority
CN
China
Prior art keywords
amorphous silicon
silicon layer
metal level
mask
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101238536A
Other languages
English (en)
Other versions
CN1514470A (zh
Inventor
金营株
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1514470A publication Critical patent/CN1514470A/zh
Application granted granted Critical
Publication of CN1310284C publication Critical patent/CN1310284C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

用具有光透射部的掩模使非晶硅连续横向凝固(SLS)结晶。一种用掩模使非晶硅薄膜结晶的方法，包括在一个衬底上方形成非晶硅层；在非晶硅层上形成一个金属层；对金属层构图暴露出要形成薄膜晶体管的一个TFT区内的一部分非晶硅层；将掩模设置在被金属层暴露出的那一部分非晶硅层上方；并且用透过掩模的光透射部的激光束照射被金属层暴露出的那一部分非晶硅层，使那一部分非晶硅层结晶，并且在晶粒区内形成横向生长的晶粒。

Description

薄膜晶体管用非晶硅的结晶方法
本申请要求享有2002年12月31日在韩国递交的韩国专利申请P2002-0088403号的权益，该申请的全文可供参考。
技术领域
本发明涉及到非晶硅薄膜的结晶方法，具体涉及到采用连续横向凝固(SLS)的一种结晶方法。
背景技术
多晶硅(p-Si)和非晶硅(a-Si)在液晶显示(LCD)装置中经常被用作薄膜晶体管(TFT)的有源层材料。由于可以在低温下在一个玻璃衬底上沉积非晶硅(a-Si)形成薄膜，在液晶显示器(LCD)的开关装置中普遍采用非晶硅(a-Si)。然而，非晶硅(a-Si)TFT的显示响应时间较慢，限制了其对大面积LCD中的使用。
与此相反，多晶硅TFT能提供快得多的显示响应时间。因此，多晶硅(p-Si)特别适合在大型LCD装置中使用，例如是便携式计算机和壁挂式电视机。这样的用途往往要求TFT具有大于30cm2/V的场效应迁移率并具有低泄漏电流。
多晶硅薄膜是由具有晶粒边界的晶体晶粒构成的。晶粒越大且晶粒边界越规则，场效应迁移率就越好。因而就需要有一种能够产生大晶粒理想单晶硅的硅结晶方法。
一种使非晶硅结晶成多晶硅的结晶方法是连续横向凝固法(SLS)。SLS结晶的原理是硅晶粒容易从液相和固相硅之间的界面上横向生长，产生的结果是晶粒边界与界面垂直。采用SLS法，使用具有一定量值和相对运动的能够熔化非晶硅的激光束使非晶硅结晶，使得熔化的硅再结晶形成横向生长的硅晶粒。
图1A是一种传统的连续横向凝固(SLS)设备的结构示意图，而图1B表示在图1A的设备中使用的一种传统掩模38的平面图。在图1A中，SLS装置32包括激光发生器36、掩模38、聚光透镜40、和一个物镜42。激光发生器36产生并发射激光束34。在激光束34的路径中用一个衰减器(未表示)调节激光束34的强度。然后，用聚光透镜40汇聚激光束34并指向掩模38。
详见图1B，掩模38包括多个可供激光束34通过的光透射区A，以及吸收激光束34的光吸收区B。各个光透射区A的宽度有效地限定了由第一激光辐射产生的结晶硅的晶粒尺寸。另外，各个光透射区A之间的距离限定了由SLS方法结晶的非晶硅的横向晶粒生长的尺寸。参见图1A，物镜42被布置在掩模38下面，用来缩小通过掩模38的激光束的形状。
仍然参见图1A，与物镜42相邻地布置一个X-Y平台46。能在两个正交轴方向上运动的X-Y平台46包括用来驱动x-轴平台的x-轴向驱动单元和用来驱动y-轴平台的y-轴向驱动单元。一个衬底44被安置在X-Y平台46上接收来自物镜42的光。尽管图1A中没有表示，应该能够理解，衬底44上有一个非晶硅薄膜，也就是一个样品衬底。
使用传统的SLS设备，激光发生器36和掩模38通常被固定在预定位置，而X-Y平台46在x-轴和/或y-轴方向上移动样品衬底44上的非晶硅薄膜。或是可以将X-Y平台46固定，而移动掩模38使样品衬底44上的非晶硅薄膜结晶。
图2A-2C的截面图表示用传统的SLS方法结晶的一块非晶硅薄膜。按照所示的结晶方式，应该能理解掩模(参见图1A和1B)有三个光透射区。
在执行SLS结晶之前，通常要在衬底10上形成一个缓冲层12，如图2A所示，然后，在缓冲层12上沉积一个非晶硅薄膜14。再后，如上所述，用SLS设备使非晶硅结晶。缓冲层12通常是用无机材料例如是氮化硅(SiNx)或氧化硅(SiO2)形成的。缓冲层12的作用是在此后执行的激光照射中防止杂质从衬底10扩散到非晶硅薄膜14。
通常是采用化学蒸气沉积(CVD)在缓冲层12上沉积非晶硅薄膜14。然而，用这种方法产生非晶硅会带来大量的氢。为了减少氢含量，就要对非晶硅薄膜进行热处理来脱氢，这样会在结晶硅薄膜上形成平滑面。如果不执行脱氢，结晶硅薄膜的表面就会粗糙，而结晶硅薄膜的电气特性就会变差。
在图2B中，在非晶硅表面14上方设置一个具有光透射区A和光吸收区B的掩模38，然后通过掩模38执行激光照射。这样会使非晶硅薄膜14因局部熔化而包括熔化区C和非熔化区D。熔化区C对应着掩模的光透射区A，而非熔化区D对应着光吸收区B。
参见图2C，熔化区C中熔化的硅迅速结晶，从熔化区C与非熔化区D之间的界面上横向生长出晶粒60a和60b。晶粒60a和60b的横向晶粒生长从非熔化区D推进到整个熔化区C。在左边横向生长晶粒60a和在右边横向生长的晶粒60b在熔化区C中心相遇。这样，各个熔化区C在经过第一激光照射后就具有第一晶粒区E和第二晶粒区F。
停止横向生长的条件是：(1)晶粒从界面上生长到在熔化区C的中心相遇；或是(2)随着熔化的硅区域充分凝固而产生凝固核，在熔化区C的中心形成多晶硅粒子。
如果光透射区A(参见图1B)的宽度等于或小于晶粒的最大横向生长，晶粒60a和60b就会在区域C的中心彼此相遇，随后停止生长。如果光透射区A(参见图1B)的宽度大到晶粒的最大横向生长的二倍，熔化的硅区域C也会达到晶粒的最大横向生长长度的二倍。因此，在区域C的中心形成多晶硅粒子时停止横向晶粒生长。这种多晶硅粒子在后续结晶步骤中作为凝固核。
图2D-2F的平面图表示在第一照射之后采用连续横向凝固(SLS)的横向晶粒生长。
图2D是图2C的平面图。如上所述，在第一激光照射之后，各个熔化区域C被划分成第一和第二晶粒区域E和F。第一和第二晶粒区域E和F的晶粒边界趋于与第一和第二晶粒区域E和F之间的界面形成垂直。
图2E表示采用第二激光束照射使图2D的硅薄膜结晶。在第一激光照射之后，随着晶粒60a或60b(见图2C)的横向晶粒生长朝一个方向也就是X方向将X-Y平台或掩模38移动一个不大于横向晶粒生长的最大长度的距离。然后执行第二激光束照射。
为了生长晶粒，将掩模38(相对于非晶硅)移动到光透射区A暴露出一部分第一晶粒区域E、第一和第二晶粒区域E和F之间的边界、第二晶粒区域F、以及一部分非晶硅区域的位置。也就是说，光透射区A应该与第一和第二晶粒区域E和F之间及第二晶粒区域和非晶硅区域之间的边界重叠。这是因为在边界附近会产生许多错位缺陷和晶格缺陷，具体地说，这些缺陷是在激光束的边沿处产生的。
在移动X-Y平台或掩模38之后执行第二激光束照射，生长由第一激光束照射形成的晶粒，从而形成如图2E所示的第三晶粒区域G。作为第二激光束照射的结果，左边的晶粒60a生长直至在第三晶粒区域G中与从右向左生长的晶粒相遇。
如此重复上述的熔化和结晶步骤就能使一块非晶硅薄膜结晶形成图2F所示的大晶粒60C。横跨非晶硅薄膜一块接一块反复执行上述在一块内的结晶步骤。这样就能使大面积非晶硅薄膜转化成结晶硅薄膜。尽管上述传统的SLS方法总体上是成功的，但存在缺点。
在制成结晶硅薄膜之后，在两次激光束照射之间激光束重叠的部位会产生光学凹凸。这是因为激光束的热能会影响下面的缓冲层(在图2A-2C中的12)。这样就需要有一种采用连续横向凝固(SLS)的新式非晶硅结晶方法来提高制造效率。
发明内容
为此，本发明提出了一种用连续横向凝固(SLS)使非晶硅薄膜结晶的方法，能够基本上消除因现有技术的局限和缺点造成的这些问题。
本发明的优点是提供了一种连续横向凝固(SLS)方法，对TFT和驱动电路使用另一个金属层，以便稳定对非晶硅薄膜的结晶，并且提高生产率。
本发明的另一优点是提供了一种非晶硅层的结晶方法，用改进的SLS方法提高产量。
以下要说明本发明的附加特征和优点，有些内容可以从说明书中看出，或者是通过对本发明的实践来学习。采用说明书及其权利要求书和附图中具体描述的方法就能实现并达到本发明的目的和其他优点。
为了按照本发明的意图实现上述目的和其他优点，以下要具体和广泛地说明，公开一种用具有光吸收部和光透射部的掩模使非晶硅薄膜结晶的方法。
该方法包括在一个衬底上方形成非晶硅薄膜；在非晶硅薄膜上形成一个金属层；对金属层构图暴露出要形成薄膜晶体管的一个TFT区内的一部分非晶硅层；将掩模设置在被金属层暴露出的那一部分非晶硅层上方；用透过掩模的光透射部的激光束照射被金属层暴露出的那一部分非晶硅层，使那一部分非晶硅层结晶；将掩模在X-轴方向上移动一定距离，该距离小于横向生长晶粒的最大长度，让光透射部暴露出一部分第一晶粒区、第一和第二晶粒区之间的界面、第二晶粒区、以及一个新的非晶硅区；在被掩模的光透射部暴露出的区域上执行激光束照射，使第一晶粒区内的第一晶粒生长，直至第一晶粒与反向生长的晶粒相遇；并且重复上述移动掩模和上述执行激光束照射的步骤，使得被金属层暴露出的那一部分非晶硅层完全结晶。
按照本发明的另一方面，一种形成多晶硅薄膜晶体管的方法包括在一个衬底上方形成一个非晶硅层；在非晶硅层上形成一个金属层；对金属层构图暴露出要形成多晶硅薄膜晶体管的一个TFT区内的一部分非晶硅层；将掩模设置在被金属层暴露出的那一部分非晶硅层上方，掩模具有光透射部和光吸收部；用透过掩模的光透射部的激光束照射被金属层暴露出的那一部分非晶硅层，使那一部分非晶硅层结晶并形成横向生长的晶粒；在一部分非晶硅层结晶之后去掉金属层；对除去结晶部分之外的非晶硅层构图，对应着多晶硅薄膜晶体管形成一个结晶硅层，这一结晶硅层包括中间的有源区和有源区两侧的源极和漏极区；在结晶硅层上形成一个栅极绝缘层；在有源区上方的栅极绝缘层上形成栅极；用栅极作为离子塞在结晶硅层的源极和漏极区上掺杂杂质；在整个衬底上方形成一个隔层来覆盖栅极和掺杂杂质的源极和漏极区，隔层具有分别暴露出源极和漏极区的第一和第二接触孔；并且形成源极和漏极，其中的源极通过第一接触孔接触到源极区，而漏极通过第二接触孔接触到漏极区。
按照本发明的另一方面，一种形成多晶硅薄膜晶体管的方法包括在一个衬底上方形成一个非晶硅层；在非晶硅层上形成一个金属层；对金属层构图暴露出要形成多晶硅薄膜晶体管的一个区内的一部分非晶硅层；将掩模设置在被金属层暴露出的那一部分非晶硅层上方，掩模具有光透射部和光吸收部，其中光透射部的宽度大于光吸收部；并且用透过掩模的光透射部的激光束照射被金属层暴露出的那一部分非晶硅层，使那一部分非晶硅层结晶并形成横向生长的晶粒。
应该意识到以上对本发明的概述和下文的详细说明都是解释性的描述，都是为了进一步解释所要求保护的发明。
附图说明
所包括的用来便于理解本发明并且作为本申请一个组成部分的附图表示了本发明的实施例，连同说明书一起可用来解释本发明的原理。
在附图中：
图1A是按照现有技术的一种连续横向凝固(SLS)装置的结构示意图；
图1B表示在该设备中使用的一种掩模的平面图；
图2A-2C的截面图表示用传统的SLS方法结晶的一块非晶硅薄膜；
图2D-2F的平面图表示在第一照射之后采用传统的连续横向凝固(SLS)法的横向晶粒生长；
图3A-3D是平面图和相应的截面图，表示按照本发明使非晶硅薄膜结晶的处理步骤；
图4A-4D的截面图表示结晶处理步骤的细节；
图4E-4G的平面图表示在第一照射后采用SLS方法的横向晶粒生长；
图5A到5D的截面图表示用本发明的结晶硅薄膜形成薄膜晶体管的处理步骤；
图6A到6D的截面图表示按照本发明另一实施例的结晶处理步骤的细节；
图6E-6G的平面图表示按照本发明的另一实施例在第一照射后采用SLS方法的横向晶粒生长。
具体实施方式
以下要参照附图详细解释本发明的实施例。在可能的情况下，所有附图中都用相同的标号代表相同或类似的部件。
图3A-3D是平面图和相应的截面图，表示按照本发明使非晶硅薄膜结晶的处理步骤。
在图3A中，首先在衬底100上形成缓冲层102。缓冲层102是选自氮化硅(SiNx)或氧化硅(SiO2)构成的组中的一种无机材料，其作用是防止杂质从衬底100扩散到在此后形成的非晶硅薄膜。在形成缓冲层102之后，在缓冲层102上形成一个非晶硅(a-Si:H)层104。通常是采用化学蒸气沉积(CVD)在缓冲层102上沉积非晶硅层104。然而，用这种方法产生非晶硅会带来大量的氢。为了减少氢含量就要对非晶硅层104进行热处理来脱氢，这样会在结晶硅薄膜上形成平滑面。如果不执行脱氢，结晶硅薄膜的表面就会粗糙，而结晶硅薄膜的电气特性就会变差。
在形成非晶硅层104之后，在非晶硅层104上形成一个金属层106。金属层106可具有高熔点并且包括钼(Mo)。
参见图3B，在其上具有缓冲层102、非晶硅层104和金属层106的衬底100上限定了多个象素区P和多个TFT区T。各个TFT区T被设置在各个象素区P的角上。然后对金属层106构图暴露出TFT区T内的那部分非晶硅层104，从而形成各自对应着各个TFT区T的开口。
在图3C中，在具有构图金属层106的整个衬底100上方执行第一激光束照射。使得非晶硅薄膜104的暴露部分T完全熔化并随后结晶。也就是说，硅层104的暴露部分T会变成具有晶粒110的结晶区。因为金属层106阻挡了激光束L，硅层104的非暴露部分J仍然保持非晶相。由于激光束L不会照射到非晶硅层104的非暴露部分，金属层106下面的部分J不会结晶。
如图3D所示，从局部结晶的硅层104上去掉金属层106，然后对局部结晶的硅层104构图。这样就仅仅在缓冲层102上留下结晶硅层112。在对局部结晶的硅层104构图之后完全去掉非结晶部分J。各个结晶硅层112的位置对应着TFT区T，将各个结晶硅层112用作薄膜晶体管(TFT)中的有源层。
图4A-4D的截面图表示图3C中结晶处理步骤的细节。
在图4A中，在衬底200上形成缓冲层202。缓冲层202是选自氮化硅(SiNx)或氧化硅(SiO2)构成的组中的一种无机材料，其作用是防止杂质从衬底200扩散到在此后形成的非晶硅薄膜。在缓冲层202上形成非晶硅(a-Si:H)层204。通常是采用化学蒸气沉积(CVD)在缓冲层202上沉积非晶硅层204。然而，用这种方法产生非晶硅会带来大量的氢。为了减少氢含量就要对非晶硅层204进行热处理来脱氢，这样会在结晶硅薄膜上形成平滑面。如果不执行脱氢，结晶硅薄膜的表面就会粗糙，而结晶硅薄膜的电气特性就会变差。
在形成非晶硅层204之后，在非晶硅层204上形成一个金属层206。金属层206可具有高熔点，它比硅或所要处理的其它半导体的熔点要高，使金属能够耐受处理温度而不会熔化。这种金属可以包括钼(Mo)或是钼合金。
参见图4B，对金属层206构图暴露出对应着薄膜晶体管(TFT)区T内的那一部分非晶硅层204。
在图4C中，在构图的金属层206上方安置一个具有光透射区A和光吸收区B的掩模M。然后通过掩模M执行第一激光束照射。激光束穿过掩模M熔化非晶硅层204上对应着掩模M的光透射区A位置的那一部分C。另外，由于激光束受到光吸收区B和金属层206的阻挡，分别对应着光吸收区B和金属层206的部分D1和D2不会熔化和结晶。因此，在经过第一激光束照射之后的硅层204包括完全熔化区C及第一和第二非熔化区D1和D2。完全熔化区C会结晶，而非熔化区D1和D2仍然是原来的非晶硅。
如图4D所示，硅层204的完全熔化区C迅速结晶，横向生长出晶粒220a和220b。横向生长的晶粒220a和220b从第一非熔化区D1推进到完全熔化区C。此时，非熔化区D1用为结晶的晶种。在左边横向生长的第一晶粒220a和在右边横向生长的第二晶粒220b在熔化区C的中心相遇。这样，各个熔化区C在经过第一激光照射后就具有第一晶粒区E和第二晶粒区F。
图4E-4G的平面图表示在按照本发明经过图4A-4D的第一照射后采用SLS方法的横向晶粒生长。
图4E是图4D的平面图。如上所述，熔化区C在第一激光束照射之后被划分成第一和第二晶粒区E和F，而第一和第二晶粒区E和F分别具有从左向右和从右向左生长的第一和第二晶粒220a和220b。第一和第二晶粒区域E和F的晶粒边界趋于与熔化区C与非熔化区D1之间的界面垂直形成。
图4F表示第二二激光束照射。在第一激光束照射之后，随着晶粒220a和220b的横向晶粒生长朝一个方向也就是X方向将掩模M或衬底200移动一个不大于横向生长的晶粒220a长度的距离。然后执行第二激光束照射。
为了生长晶粒，将掩模M(相对于非晶硅)移动到光透射区A暴露出一部分第一晶粒区E、第一和第二晶粒区E和F之间的边界、第二晶粒区F、以及一个新的非晶硅部分H的位置。这些照射部分被熔化并随后迅速结晶，横向生长出第一晶粒220a直至其与反向生长的晶粒相遇。
如此重复采用掩模M和金属层206的上述熔化和结晶步骤，被金属层206暴露出的非晶硅就会如图4G所示完全结晶。尽管图4G表示出三个晶粒区222a、222b和222c，被金属层206暴露出的整个部分240可以只有一个晶体晶粒区。
经过图4A-4G的上述处理后，去掉金属层206，再去掉下面的非晶硅，就形成了如图3D所示的结晶硅层112。
图5A到5D的截面图表示按照本发明用图3A-3D到4A-4G的整个处理过程制成的结晶硅薄膜形成薄膜晶体管的处理步骤。
在图5A中，在衬底300上形成缓冲层302。并且通过上述步骤在TFT区内要形成薄膜晶体管的位置形成一个结晶硅图形306。缓冲层302上的结晶硅图形306具有岛状形状。结晶硅图形306被划分成有源区306a及源极和漏极区306b。源极和漏极区306b被设置在有源区306a两侧。接着在缓冲层302上形成一层氮化硅或氧化硅绝缘材料307覆盖结晶硅图形306。
在图5B中，在绝缘材料307上沉积一种金属导电材料。然后同时对导电材料和绝缘材料307构图，从而在结晶硅图形306上连续形成栅极绝缘层308和栅极3 10。然后在结晶硅图形306的暴露部分也就是源极和漏极区306b上掺杂p-型或n-型离子的杂质。在掺杂杂质的同时，用栅极310作为离子塞防止杂质渗入有源区306a。
在掺杂之后对掺杂杂质的源极和漏极区306b退火，激活掺杂在源极和漏极区306b内的离子。同时可能需要执行使源极和漏极区306b恢复多晶态的步骤，因为源极和漏极区306b的半导体构造可能会因离子掺杂能量从多晶态变成非晶态。若是用传统的退火工艺将源极和漏极区306b恢复到多晶态，就要在高温下长时间执行退火处理，这样可能会造成衬底变形。为了解决这一问题，可以执行激光处理。不仅能激活掺杂的离子，采用激光处理还能使处在非晶态的源极和漏极区306b恢复到结晶态。
在图5C中，在衬底300的整个表面上形成一个隔层322来覆盖栅极310和栅极绝缘层308。然后对隔层322构图形成分别暴露出源极和漏极区306b的第一和第二接触孔324和326。隔层322可以包括氧化硅和氮化硅。
在图5D中，在隔层322上沉积一个金属层并且构图，形成源极328和漏极330。源极328通过第一接触孔324接触到源极区306b，而漏极330通过第二接触孔326接触到漏极区306b。源极328和漏极330连同栅极310和结晶硅图形306构成一个薄膜晶体管。
同时，参照图4A-4G所述的这种结晶方法采用多次激光照射使构图金属层暴露出的非结晶部分结晶。然而，采用多次照射会耗费能量和时间。两次激光照射有可能形成薄膜晶体管中使用的多晶硅有源层。以下要参照图6A-6G描述一种两次激光照射方法。
图6A到6D的截面图表示图3C中按照本发明另一实施例的结晶处理步骤的细节。
在图6A中，在衬底400上形成缓冲层402。缓冲层402是选自氮化硅(SiNx)或氧化硅(SiO2)构成的组中的一种无机材料，其作用是防止杂质从衬底400扩散到在此后形成的非晶硅薄膜。在缓冲层402上形成非晶硅(a-Si:H)层404。通常是采用化学蒸气沉积法(CVD)在缓冲层402上沉积非晶硅层404。然而，用这种方法产生非晶硅会带来大量的氢。为了减少氢含量就要对非晶硅层404进行热处理来脱氢，这样会在结晶硅薄膜上形成平滑面。如果不执行脱氢，结晶硅薄膜的表面就会粗糙，而结晶硅薄膜的电气特性就会变差。
在形成非晶硅层404之后，在非晶硅层404上形成一个金属层406。金属层406可具有高熔点，它比硅或所要处理的其它半导体的熔点要高，使金属能够耐受处理温度而不会熔化。这种金属可以包括钼(Mo)或是钼合金。
参见图6B，对金属层406构图暴露出对应着薄膜晶体管(TFT)区T的那一部分非晶硅层404。
在图6C中，在构图的金属层406上方安置一个具有光透射区A和光吸收区B的掩模M。然后通过掩模M执行第一激光束照射。与图4C所示的掩模不同，图6C的掩模M所具有的光透射区A的宽度要大于光吸收区B(即A＞B)。例如，如果金属层406的开口宽度是8微米，光透射区A的宽度就是5-6微米，而光吸收区B的宽度是1.5到5微米。激光束穿过掩模M完全熔化非晶硅层404上对应着掩模M的光透射区A位置的那一部分C。另外，由于激光束受到光吸收区B和金属层406的阻挡，分别对应着光吸收区B和金属层406的部分D1和D2不会熔化和结晶。因此，在经过第一激光束照射之后的硅层404包括完全熔化区C及第一和第二非熔化区D1和D2。完全熔化区C会结晶，而非熔化区D1和D2仍然是原来的非晶硅。
如图6D所示，硅层404的完全熔化区C迅速结晶，横向生长出晶粒420a和420b。横向生长的晶粒420a和420b从第一非熔化区D1推进到完全熔化区C。此时非熔化区D1作为结晶的晶种。在左边横向生长的第一晶粒420a和在右边横向生长的第二晶粒420b在熔化区C的中心相遇。这样，各个熔化区C在经过第一激光照射后就具有第一晶粒区E和第二晶粒区F。
图6E-6G的平面图表示按照本发明在图6A-6D的第一照射后采用SLS方法的横向晶粒生长。
图6E是图6D的平面图。如上所述，熔化区C在第一激光束照射之后被划分成第一和第二晶粒区E和F，而第一和第二晶粒区E和F分别具有从左向右和从右向左生长的第一和第二晶粒420a和420b。进而，第一和第二晶粒区域E和F的晶粒边界趋于与熔化区C与非熔化区D1之间的界面垂直形成。
图6F表示第二激光束照射。在第一激光束照射之后，随着晶粒420a和420b的横向晶粒生长朝一个方向也就是X方向将掩模M或衬底200移动一个大于横向生长的晶粒420a长度的距离。这样，光吸收区B就会覆盖第一和第二晶粒区E和F之间的界面，而光吸收区B两侧的光透射区A暴露出一部分第一和第二晶粒区E和F和新的非晶硅部分H。然后执行第二激光束照射。
为了生长晶粒，将掩模M或衬底400(相对于非晶硅)移动到光透射区A暴露出一部分第一和第二晶粒区E和F及一个新的非晶硅部分H的位置。这些照射部分被熔化并随后迅速结晶，横向生长出第一和第二晶粒420a和420b，直至其与反向生长的晶粒相遇。
如此采用图6C的掩模M和金属层406的上述两次激光照射步骤，被金属层406暴露出的非晶硅就会如图6G所示完全结晶。被金属层406暴露出的整个硅部分440具有通过两次激光照射方法形成的两个晶粒区422a和422b。经过图6A-6G的上述处理后，去掉金属层406，再完全去掉下面的非晶硅，就形成了如图3D所示的结晶硅层112。
按照本发明的SLS方法，由于在非晶硅的结晶中使用了金属层，TFT具有更加稳定的工作特性，没有光学上的凹凸。按照本发明还能提高生产效率并且增加产量。采用本发明的TFT的液晶显示装置具有高显示质量。
显然，本领域的技术人员无需脱离本发明的原理或范围还能对本发明的非晶硅结晶方法作出各种各样的修改和变更。因此，本发明的意图是要覆盖权利要求书及其等效物范围内的修改和变更。

Claims (40)

1.一种用具有透射部的掩模使非晶硅半导体薄膜结晶的方法，该方法包括：
在一个衬底上方形成非晶硅半导体层；
在非晶硅半导体层上形成一个金属层；
对金属层构图暴露出一部分非晶硅半导体层；
将掩模设置在被金属层暴露出的那一部分非晶硅半导体层上方；和
用透过掩模的透射部的激光束照射被金属层暴露出的那一部分非晶硅半导体层，使那一部分非晶硅半导体层结晶。
2.按照权利要求1的方法，其特征在于，掩模具有为非晶硅半导体层遮挡光束的遮挡部。
3.按照权利要求1的方法，其特征在于，进一步包括在衬底上方形成一个缓冲层，并在缓冲层上方形成非晶硅半导体层。
4.按照权利要求1的方法，其特征在于，进一步包括在形成非晶硅半导体层的步骤之后执行脱氢从非晶硅半导体层中消除氢。
5.按照权利要求1的方法，其特征在于，金属层具有的熔点温度高于照射半导体的处理温度。
6.按照权利要求1的方法，其特征在于，金属层包括钼。
7.按照权利要求1的方法，其特征在于，对金属层构图暴露出非晶硅半导体层上用于形成薄膜晶体管的部位。
8.按照权利要求1的方法，其特征在于，使那一部分非晶硅半导体层结晶的步骤进一步包括形成第一晶粒区和第二晶粒区，并在其中形成横向生长晶粒。
9.按照权利要求8的方法，其特征在于，照射进一步包括在被掩模透射部分暴露出的区域执行激光照射，使第一晶粒区内的第一晶粒生长，直至第一晶粒与第二晶粒区内反向生长的晶粒相遇。
10.按照权利要求9的方法，其特征在于，进一步包括按一定距离将掩模相对于衬底彼此重新定位，该距离小于横向生长晶粒的最大长度。
11.按照权利要求10的方法，其特征在于，重新定位进一步包括将掩模相对于衬底彼此重新定位，从而用掩模的透射部暴露出一部分第一晶粒区、第一晶粒区和第二晶粒区之间的界面、第二晶粒区、以及非晶硅半导体层被金属层暴露出的剩余部分。
12.按照权利要求11的方法，其特征在于，进一步包括重复上述掩模重新定位和上述执行激光束照射的步骤，直至被金属层暴露出的非晶硅半导体层的剩余部分完全结晶。
13.按照权利要求12的方法，其特征在于，进一步包括在非晶硅半导体层的暴露部分完全结晶之后去掉金属层。
14.按照权利要求13的方法，其特征在于，进一步包括去掉非晶硅半导体层的非结晶部分。
15.按照权利要求14的方法，其特征在于，进一步包括用结晶的半导体层形成薄膜晶体管的有源区。
16.一种形成多晶硅薄膜晶体管的方法，包括：
在一个衬底上方形成一个非晶硅层；
在非晶硅层上形成一个金属层；
对金属层构图暴露出要形成多晶硅薄膜晶体管的一个区内的一部分非晶硅层；
将掩模设置在被金属层暴露出的那一部分非晶硅层上方，掩模具有光透射部；
用透过掩模的光透射部的激光束照射被金属层暴露出的那一部分非晶硅层，使那一部分非晶硅层结晶并形成横向生长的晶粒；
在非晶硅层的暴露部分结晶之后去掉金属层；
去掉非晶硅层，留下对应着多晶硅薄膜晶体管的结晶硅层，结晶硅层包括中间的有源区和有源区两侧的源极区和漏极区；
在结晶硅层上形成栅极绝缘层；
在有源区上方的栅极绝缘层上形成栅极；
掺杂结晶硅层的源极和漏极区；
在衬底上方形成一个隔层来覆盖栅极及源极和漏极区，隔层具有分别暴露出源极和漏极区的第一和第二接触孔；并且
形成源极和漏极，其中的源极通过第一接触孔接触到源极区，而漏极通过第二接触孔接触到漏极区。
17.按照权利要求16的方法，其特征在于，进一步包括在衬底上方形成一个缓冲层，并在缓冲层上方形成非晶硅层。
18.按照权利要求16的方法，其特征在于，进一步包括在形成非晶硅层的步骤之后执行脱氢消除非晶硅层中的氢。
19.按照权利要求16的方法，其特征在于，金属层具有的熔点温度高于照射硅的处理温度。
20.按照权利要求16的方法，其特征在于，金属层包括钼。
21.按照权利要求16的方法，其特征在于，进一步包括在用激光束照射那一部分非晶硅层以使那一部分非晶硅层结晶并形成横向生长的晶粒的步骤之后，按一定距离将掩模相对于衬底彼此重新定位，该距离小于横向生长晶粒的最大长度，使得光透射部暴露出先前结晶区域的一部分和被金属层暴露出的非晶硅层的一个区域。
22.按照权利要求21的方法，其特征在于，进一步包括重复上述重新定位和上述激光束照射步骤，直至被金属层暴露出的所有非晶硅层结晶。
23.按照权利要求16的方法，其特征在于，照射进一步包括在要形成多晶硅薄膜晶体管的区上在不同区域多次执行照射，使先前结晶区域的晶粒生长，直至先前结晶的区域中的晶粒与新近受照射区域中反向生长的晶粒相遇。
24.按照权利要求16的方法，其特征在于，掺杂进一步包括在源极和漏极区域注入离子，用栅极防止离子渗入有源区。
25.一种形成多晶硅薄膜晶体管的方法，包括：
在一个衬底上方形成一个非晶硅层；
在非晶硅层上形成一个金属层；
对金属层构图暴露出要形成多晶硅薄膜晶体管的一个区内的一部分非晶硅层；
将掩模设置在被金属层暴露出的那一部分非晶硅层上方，掩模具有光透射部和光吸收部，其中光透射部的宽度大于光吸收部；并且
用透过掩模的光透射部的激光束照射被金属层暴露出的那一部分非晶硅层，使那一部分非晶硅层结晶并形成横向生长的晶粒。
26.按照权利要求25的方法，其特征在于，进一步包括在衬底上方形成一个缓冲层，并在缓冲层上方形成非晶硅层。
27.按照权利要求25的方法，其特征在于，进一步包括在形成非晶硅层的步骤之后执行脱氢消除非晶硅层中的氢。
28.按照权利要求25的方法，其特征在于，金属层具有的熔点温度高于照射硅的处理温度。
29.按照权利要求25的方法，其特征在于，金属层包括钼。
30.按照权利要求25的方法，其特征在于，进一步包括在用激光束照射那一部分非晶硅层以使那一部分非晶硅层结晶并形成横向生长的晶粒的步骤之后，按一定距离将掩模相对于衬底彼此重新定位，该距离大于横向生长晶粒的最大长度，使得掩模的光吸收部覆盖横向生长晶粒的中心区域，而光透射部暴露出先前结晶区域的一部分和被金属层暴露出的剩下的非晶硅层。
31.按照权利要求30的方法，其特征在于，照射进一步包括在要形成多晶硅薄膜晶体管的区上在不同区域执行照射，使先前结晶区域的晶粒生长，直至先前结晶的区域中的晶粒与新近受照射区域中反向生长的晶粒相遇。
32.按照权利要求30的方法，其特征在于，进一步包括分两次重复上述重新定位和上述激光束照射步骤，使得被金属层暴露出的所有非晶硅层结晶。
33.按照权利要求25的方法，其特征在于，进一步包括在非晶硅层的暴露部分结晶之后去掉金属层。
34.按照权利要求33的方法，其特征在于，进一步包括去掉非晶硅层，使得剩下的结晶硅层对应着多晶硅薄膜晶体管，结晶硅层包括中间的有源区和有源区两侧的源极区和漏极区。
35.按照权利要求34的方法，其特征在于，进一步包括在结晶硅层上形成一个栅极绝缘层。
36.按照权利要求35的方法，其特征在于，进一步包括在有源区上方的栅极绝缘层上形成栅极。
37.按照权利要求36的方法，其特征在于，进一步包括在结晶硅层的源极和漏极区掺杂。
38.按照权利要求37的方法，其特征在于，掺杂进一步包括在源极和漏极区域注入杂质，用栅极防止离子渗入有源区。
39.按照权利要求37的方法，其特征在于，进一步包括在衬底上方形成一个隔层来覆盖栅极及源极和漏极区，隔层具有分别暴露出源极和漏极区的第一接触孔和第二接触孔。
40.按照权利要求39的方法，其特征在于，还包括形成源极和漏极，其中源极通过第一接触孔接触到源极区，而漏极通过第二接触孔接触到漏极区。
CNB2003101238536A 2002-12-31 2003-12-31 薄膜晶体管用非晶硅的结晶方法 Expired - Fee Related CN1310284C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0088403 2002-12-31
KR10-2002-0088403A KR100492152B1 (ko) 2002-12-31 2002-12-31 실리콘 결정화방법
KR1020020088403 2002-12-31

Publications (2)

Publication Number Publication Date
CN1514470A CN1514470A (zh) 2004-07-21
CN1310284C true CN1310284C (zh) 2007-04-11

Family

ID=32709785

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101238536A Expired - Fee Related CN1310284C (zh) 2002-12-31 2003-12-31 薄膜晶体管用非晶硅的结晶方法

Country Status (4)

Country Link
US (1) US6949422B2 (zh)
JP (1) JP4140772B2 (zh)
KR (1) KR100492152B1 (zh)
CN (1) CN1310284C (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US7758926B2 (en) * 2001-05-30 2010-07-20 Lg Display Co., Ltd. Amorphous silicon deposition for sequential lateral solidification
SG143981A1 (en) * 2001-08-31 2008-07-29 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
KR101316633B1 (ko) * 2004-07-28 2013-10-15 삼성디스플레이 주식회사 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법
TWI390734B (zh) * 2005-04-06 2013-03-21 Samsung Display Co Ltd 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
KR100908472B1 (ko) * 2007-11-20 2009-07-21 주식회사 엔씰텍 박막트랜지스터, 그의 제조방법, 그를 포함하는평판표시장치 및 그의 제조방법
WO2009068756A1 (fr) * 2007-11-28 2009-06-04 Commissariat A L'energie Atomique Procede de cristallisation
US7799666B1 (en) * 2009-07-27 2010-09-21 Potomac Photonics, Inc. Method of spatially selective laser-assisted doping of a semiconductor
JP5564879B2 (ja) * 2009-10-01 2014-08-06 三菱電機株式会社 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
EP2364809A1 (en) * 2010-02-26 2011-09-14 Excico France Method and apparatus for irradiating a semiconductor material surface by laser energy
CN102097368A (zh) * 2010-11-08 2011-06-15 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜晶体管阵列基板的制造方法
CN103311129A (zh) * 2013-06-17 2013-09-18 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其沟道形成方法
CN103325688A (zh) * 2013-06-17 2013-09-25 深圳市华星光电技术有限公司 薄膜晶体管的沟道形成方法及补偿电路
CN103730336B (zh) * 2013-12-30 2016-07-06 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
KR102130688B1 (ko) * 2015-11-03 2020-07-07 삼성디스플레이 주식회사 레이저 결정화 방법
JP6781872B2 (ja) * 2016-07-20 2020-11-11 株式会社ブイ・テクノロジー レーザ照射装置および薄膜トランジスタの製造方法
CN106847746A (zh) * 2017-04-11 2017-06-13 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板及显示装置
CN109712933A (zh) * 2019-02-19 2019-05-03 合肥鑫晟光电科技有限公司 显示基板的制作方法、显示基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232584A (ja) * 1996-02-28 1997-09-05 Sharp Corp 半導体装置の製造方法
JP2001284253A (ja) * 2000-03-31 2001-10-12 Sharp Corp 半導体装置の作製方法
JP2002008977A (ja) * 2000-06-22 2002-01-11 Toyota Central Res & Dev Lab Inc 多結晶薄膜の製造方法及びそれを用いた半導体装置の製造方法
JP2002237455A (ja) * 2000-12-28 2002-08-23 Lg Phillips Lcd Co Ltd シリコン結晶化装置とシリコン結晶化方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JP3204986B2 (ja) 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US6355509B1 (en) * 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
KR100327087B1 (ko) 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
US6368945B1 (en) 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
KR100426380B1 (ko) 2001-03-30 2004-04-08 주승기 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232584A (ja) * 1996-02-28 1997-09-05 Sharp Corp 半導体装置の製造方法
JP2001284253A (ja) * 2000-03-31 2001-10-12 Sharp Corp 半導体装置の作製方法
JP2002008977A (ja) * 2000-06-22 2002-01-11 Toyota Central Res & Dev Lab Inc 多結晶薄膜の製造方法及びそれを用いた半導体装置の製造方法
JP2002237455A (ja) * 2000-12-28 2002-08-23 Lg Phillips Lcd Co Ltd シリコン結晶化装置とシリコン結晶化方法

Also Published As

Publication number Publication date
JP2004214677A (ja) 2004-07-29
KR20040062084A (ko) 2004-07-07
KR100492152B1 (ko) 2005-06-01
CN1514470A (zh) 2004-07-21
US20040137671A1 (en) 2004-07-15
JP4140772B2 (ja) 2008-08-27
US6949422B2 (en) 2005-09-27

Similar Documents

Publication Publication Date Title
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
CN1240884C (zh) 非晶硅结晶法
US20050059222A1 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
CN1291452C (zh) 多晶硅结晶方法、薄膜晶体管及其液晶显示器的制造方法
CN100465743C (zh) 使用激光掩模结晶的显示器件
CN1495848A (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN100343954C (zh) 晶体硅的制作方法和使用晶体硅的开关器件
CN1353448A (zh) 一种用于结晶硅层的方法
CN1917146A (zh) 形成多晶硅薄膜的方法及用该方法制造薄膜晶体管的方法
CN1574196A (zh) 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备
CN1514469A (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN1683995A (zh) 激光掩模以及使用该激光掩模的结晶方法
CN1577022A (zh) 液晶显示装置及其制造方法
CN1574225A (zh) 多晶硅的制作方法和使用多晶硅的开关器件
CN1637483A (zh) 激光掩模及使用它的结晶方法
CN1630027A (zh) 结晶用掩模、结晶方法及包括该结晶方法的制造薄膜晶体管阵列面板的方法
CN1637596A (zh) 激光掩模以及利用其结晶的方法
CN1716529A (zh) 结晶方法及其装置
CN1897223A (zh) 多晶薄膜的制造方法和掩模图案及显示装置的制造方法
CN1157765C (zh) 晶体半导体材料的制造方法以及制造半导体器件的方法
CN1465092A (zh) 薄膜半导体器件及其制造方法
US20070293024A1 (en) Method of crystallizing amorphous silicon and device fabricated using the same
CN101038868A (zh) 结晶半导体薄膜的方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
CN100340911C (zh) 非晶硅层结晶方法、阵列基板、液晶显示器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG DISPLAY Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG.Philips LCD Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070411

Termination date: 20211231

CF01 Termination of patent right due to non-payment of annual fee