CN1291452C - 多晶硅结晶方法、薄膜晶体管及其液晶显示器的制造方法 - Google Patents

多晶硅结晶方法、薄膜晶体管及其液晶显示器的制造方法 Download PDF

Info

Publication number
CN1291452C
CN1291452C CNB021251568A CN02125156A CN1291452C CN 1291452 C CN1291452 C CN 1291452C CN B021251568 A CNB021251568 A CN B021251568A CN 02125156 A CN02125156 A CN 02125156A CN 1291452 C CN1291452 C CN 1291452C
Authority
CN
China
Prior art keywords
polysilicon layer
polysilicon
crystal grain
layer
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021251568A
Other languages
English (en)
Other versions
CN1396629A (zh
Inventor
郑世镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1396629A publication Critical patent/CN1396629A/zh
Application granted granted Critical
Publication of CN1291452C publication Critical patent/CN1291452C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种多晶硅结晶方法，一种使用该结晶方法的薄膜晶体管制造方法，及其液晶显示器制造方法，这些方法使得能够形成高质量的具有一致取向晶粒的多晶硅层。多晶硅结晶方法包括：第一步骤，在一个衬底上形成多晶硅层；第二步骤，除了一部分具有特定取向的晶粒以外，使多晶硅层的晶粒成为非结晶的；和第三步骤，使用具有特定取向的晶粒使多晶硅层结晶，其中，使具有特定取向的晶粒在相对于基板垂直的方向排列，其中利用微多晶硅形成第一步骤中的多晶硅层，在第二步骤中进行硅离子注入。

Description

多晶硅结晶方法、薄膜晶体管 及其液晶显示器的制造方法
技术领域
本发明涉及液晶显示器(LCD)，具体涉及多晶硅结晶方法，使用该结晶方法的薄膜晶体管制造方法，及其液晶显示器制造方法，这些方法能够形成高质量的具有一致取向晶粒的多晶硅层。
背景技术
通常，液晶显示器(此后简称为LCD)是一种具有多种应用的视频装置，使用薄膜晶体管作为开关器件。薄膜晶体管(此后简称为TFT)中的半导体层由非晶硅层形成，其有利于制造小型TFT LCD，但缺点是，由于低的电子迁移率而不适于制造大型TFT LCD。
因此，正在对使用具有优良电子迁移率的多晶硅层作为半导体层的多晶硅TFT进行大量研究。这种多晶硅TFT可以容易地应用于制造大型TFT LCD，并且由于多晶硅TFT可以与一个驱动器IC一起集成到一个TFT阵列衬底上，因此多晶硅TFT在集成化和成本方面非常有竞争力。
多晶硅层可以由多种方法形成，例如多晶硅直接淀积、非晶硅到多晶硅的结晶等等。通常，使用后一种方法，从而通过对一个衬底上形成的非晶硅层进行结晶来将其转换为多晶硅层。
前一种方法包括在低于400℃的淀积温度使用SiF4/SiH4/H2混合气的PECVD(等离子体强化化学气相淀积)等等。但是，PECVD很难控制晶粒生长，因此晶粒生长方向变得不规则，使得多晶硅膜的表面性质变差。
后一种方法包括：在加热炉内加热非晶硅以进行结晶的SPC(固相结晶)；通过瞬间照射高输出脉冲激光器的准分子激光束把热施加到膜上来使膜结晶的ELA(准分子激光退火)；通过使用金属作为籽晶向非晶硅施加电场选择性地在非晶硅上淀积金属，然后在非晶硅上诱发结晶的MIC(金属诱发结晶)；从MIC发展来的FEMIC(FE金属诱发结晶)等等。
在ELA中，短波长(λ＝0.3μm)的强能量以脉冲形式被施加到300～800埃厚的硅层以使其熔化，使得能够实现快速结晶并提供优良的结晶性质以改善电子迁移率。
具体地说，准分子激光器的短波长使用激光束的能量集中，从而能够在短时间内局部地进行精确退火，而不会造成下硅层上的任何热损伤。
同时，可以通过改变非晶硅层的厚度、从激光器产生的UV射线照射密度、和下衬底的温度，可以精确控制由ELA形成的多晶硅层的晶粒尺寸。
下面解释根据现有技术的一种多晶硅结晶方法，一种使用该结晶方法的薄膜晶体管制造方法，及其液晶显示器制造方法。
图1A到1C表示根据现有技术的多晶硅结晶过程的剖视图。
参见图1A，把SiO2淀积在一个玻璃衬底10上以形成缓冲氧化物层11。通过使用PECVE、LPCVE(低压化学气相淀积)、溅射等中的一种方法在300～400℃淀积非晶硅，在缓冲氧化物层11上形成非晶硅层12。
缓冲氧化物层11防止衬底10中的颗粒扩散到非晶硅层12中，并且在后面的结晶过程中切断进入衬底10的热流。
参见图1B，准分子激光束照射非晶硅层12以把瞬时能量施加到其上，从而熔化非晶硅层12。在此情况下，在非晶硅层12的下部中存在未能熔化的生长籽晶层13。
然后，熔化的非晶硅层被固化以生长晶体，从而变换为多晶硅层。晶体生长集中在生长籽晶层13，并且如图1C所示，生长籽晶层13通过激光束的能量而扩散，从而以一致的方向移动，以进行结晶。
具体地说，晶粒生长的优选取向取决于生长籽晶层的排列(alignment)。通常，晶体生长取向主要在相对于衬底倾斜的<1，1，1>方向，随后的取向顺序是例如<2，2，0>，<3，1，1>等等，从而确定晶粒的生长方向。
相反，在微多晶硅(micro-polysilicon)中，具有垂直于衬底的<2，2，0>取向的晶粒占主要地位，具有<1，1，1>取向的晶粒占大约40％，具有<3，1，1>取向的晶粒占大约10％。
在激光退火后，在多晶硅层中存在各种生长取向的晶粒，由此各个生长晶粒的生长路径被打断。因此，晶粒不能顺利生长。而且，晶界密度提高，使得电子迁移率减小。
根据现有技术的多晶硅TFT如下制造。
首先，在一个衬底上淀积氧化硅和非晶硅以便分别形成缓冲层和非晶硅层。使用准分子激光器在非晶硅层上进行退火以便把非晶硅层结晶为多晶硅层。
然后对结晶的多晶硅层进行构图以形成半导体层。而且，选择性地把杂质注入半导体层以便形成源/漏区。在此情况下，使用与半导体层绝缘的栅极作为掩模进行杂质注入，从而使得由栅极掩盖的区域(使得杂质在该区域不能被注入到多晶硅层中)成为沟道区。
此后，形成金属材料的源和漏极，以分别连接到源和漏区。在此情况下，源和漏极通过掩盖绝缘层与栅极绝缘。
因此，完成了一个以多晶硅作为半导体层的多晶硅TFT。
同时，具有该多晶硅TFT的液晶显示器(LCD)包括：第一衬底，第二衬底，和插入第一和第二衬底之间的液晶层。第一衬底包括：相互交叉设置以限定一个像素区域的选通线和数据线，多晶硅TFT，和像素电极。而且，第二电极包括滤色层和公共电极。
不幸的是，根据现有技术的多晶硅结晶方法、使用该结晶方法的多晶硅TFT制造方法及其LCD制造方法具有以下缺点或问题。
在通过准分子激光退火结晶的多晶硅层中存在各种生长方向的晶粒，由此使得生长晶粒之间的干扰打断了晶粒生长。此外，晶界密度提高，使得电子或空穴的迁移率减小。
而且，使用多晶硅层作为沟道层的液晶显示器在用作具有高分辨率和清晰度的大型显示设备时不能提供良好的可靠性。
发明内容
因此，本发明旨在提供一种多晶硅结晶方法，使用该结晶方法的薄膜晶体管制造方法，及其液晶显示器制造方法，这些方法实质上消除了由于现有技术的局限和缺点造成的一个或多个问题。
本发明的一个目的是提供一种多晶硅结晶方法，一种使用该结晶方法的薄膜晶体管制造方法，及其液晶显示器制造方法，使得能够通过形成具有一致取向晶粒的高质量多晶硅层和提高晶粒的大小来提高多晶硅中的电子迁移率。
本发明的另一个目的是提供一种使用高质量的多晶硅层制造薄膜晶体管的方法，和一种制造能够提供优良电气特性的液晶显示器的方法。
本发明的其它特征和优点将在以下的说明书中给出，部分地可以从说明书中理解，或者可以通过本发明的实践获得。通过说明书和权利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其它优点。
为了实现这些和其它优点并根据本发明的目的，如所实施和广义说明的，根据本发明的多晶硅结晶方法包括：第一步骤，在一个衬底上形成多晶硅层；第二步骤，除了一部分具有特定取向的晶粒以外，使多晶硅层的晶粒成为非结晶的；和第三步骤，使用具有特定取向的晶粒使多晶硅层结晶，其中，使具有特定取向的晶粒在相对于基板垂直的方向排列，其中利用微多晶硅形成第一步骤中的多晶硅层，在第二步骤中进行硅离子注入。
在本发明的另一个方面，一种制造多晶硅薄膜晶体管的方法包括：第一步骤，在一个衬底上形成多晶硅层；第二步骤，除了一部分具有特定取向的晶粒以外，使多晶硅层的晶粒成为非结晶的；第三步骤，使用具有特定取向的晶粒使多晶硅层结晶；第四步骤，选择性地构图多晶硅层并在包括构图的多晶硅层的整个表面上形成绝缘层；第五步骤，在多晶硅层上的绝缘层的预定区域上形成栅极；和第六步骤，使用栅极作为掩模在多晶硅层中注入杂质以形成源/漏区，其中，使具有特定取向的晶粒在相对于基板垂直的方向排列，其中利用微多晶硅形成第一步骤中的多晶硅层，在第二步骤中进行硅离子注入。
在本发明的另一个方面，一种制造液晶显示器的方法包括：第一步骤，在一个衬底上形成多晶硅层；第二步骤，除了一部分具有特定取向的晶粒以外，使多晶硅层的晶粒成为非结晶的；第三步骤，使用具有特定取向的晶粒使多晶硅层结晶；第四步骤，选择性地构图多晶硅层并在包括构图的多晶硅层的整个表面上形成绝缘层；第五步骤，在多晶硅层上的绝缘层的预定区域上形成栅极；第六步骤，使用栅极作为掩模在多晶硅层中注入杂质以形成源/漏区；第七步骤，形成分别连接到源/漏区的源/漏极；第八步骤，形成连接到漏极的像素电极；和第九步骤，把第一衬底连接到一第二衬底以使二者彼此相对，并在连接的第一和第二衬底之间的空间中注入液晶，其中，使具有特定取向的晶粒在相对于基板垂直的方向排列，其中利用微多晶硅形成第一步骤中的多晶硅层，在第二步骤中进行硅离子注入。
即，本发明的特征在于，基于这样一个原理---在适当淀积条件下淀积的多晶硅变成包含多个垂直方向晶粒的微多晶硅，以垂直于多晶硅层的方向进行硅离子注入，以使在垂直方向以外的其它方向排列的晶粒变成非结晶的，从而导致晶粒仅在垂直方向生长。因此，本发明使得能够获得大尺寸晶粒和在一致方向排列的晶粒分布。
应该理解，上述一般性说明和下面的详细说明都是示例性和解释性的，用于对本发明的权利要求提供进一步解释。
附图说明
作为本申请一部分包含在其中的用于提供本发明进一步理解的附图显示了本发明的实施例，并与说明书一起用于解释本发明的原理。
在附图中：
图1A到1C表示根据现有技术的多晶硅结晶过程的剖视图；
图2A到2C表示根据本发明的多晶硅结晶过程的剖视图；
图3表示根据本发明的多晶硅TFT的布局和剖视图，用于解释其制造方法；
图4表示根据本发明的LCD的剖视图，用于解释其制造方法。
具体实施方式
下面参考附图中显示的示例，对本发明的实施例进行详细说明。在可能的情况下，在所有附图中使用相同标号来表示相同或相似部件。
图2A到2D表示根据本发明的多晶硅结晶过程的剖视图，图3表示用于解释其制造方法的根据本发明的多晶硅TFT的布局和剖视图，图4表示用于解释其制造方法的根据本发明的LCD的剖视图。
参见图2A，以如下方式使多晶硅层结晶。在一个衬底20的整个表面上淀积均匀的薄的氧化硅(SiOx)以便形成缓冲氧化物层21。而且，利用CVD在缓冲氧化物层21上淀积多晶硅以便形成多晶硅层23。在此情况下，适当地控制淀积条件以使多晶硅层23变成具有<2，2，0>优选取向的晶粒的微多晶硅层。
参见图2B，以垂直方向在多晶硅层23上进行硅(Si)离子注入，从而使具有除了<2，2，0>以外的其它取向(例如<1，1，1>等等)的其它晶粒变成非结晶的。在此情况下，具有<2，2，0>取向的入射硅离子可以促进<2，2，0>取向的直度。
参见图2C，一个准分子激光束照射多晶硅层以便熔化预定厚度的多晶硅层23。然后使多晶硅层23的熔化部分固化以便结晶。
当进行准分子激光退火以便再结晶多晶硅层23时，在不能熔化的多晶硅层23的下部区域中存在的<2，2，0>取向的生长籽晶层23a导致晶粒生长。
参见图2D，只有<2，2，0>取向的晶粒生长的较大，从而只在垂直方向排列。因此，电子迁移率的特性得到改善。
图3表示用于解释其制造方法的根据本发明的多晶硅TFT的布局和剖视图。
首先，在一个衬底30的整个表面上淀积氧化硅SiO2以便形成缓冲氧化物层31。而且，在缓冲氧化物层31上淀积具有占主要地位的<2，2，0>取向晶粒的微多晶硅层。
随后，进行把硅离子注入多晶硅层33中的离子注入，从而使除了<2，2，0>以外的<1，1，1>和<3，1，1>取向的晶界变成非结晶的。
从准分子激光器产生的光束形状的UV射线瞬时地照射仅具有<2，2，0>取向的晶界的非晶硅层33。然后，通过准分子激光束把能量集中在微多晶硅层上，以便获得足够用于熔化硅层的约1400℃的温度，从而使多晶硅层在该温度下熔化。在此情况下，晶粒生长集中在未能熔化的<2，2，0>取向的生长籽晶层。因此，获得了由以一致方向分布的大晶粒组成的多晶硅层33。
此后，对结晶的多晶硅层33构图以形成半导体层33。而且，在包括半导体层33的整个表面上淀积诸如氮化硅(SiNx)、氧化硅(SiOx)等等之类的无机绝缘层以形成第一绝缘层34，该第一绝缘层34形成栅绝缘层。
在包括第一绝缘层34的整个表面上淀积诸如Al，Al合金等等之类的具有低阻抗的金属材料。利用光刻对金属材料构图以便在半导体层33上的预定部分形成栅极35。
使用栅极35作为掩模在半导体层33上进行杂质离子注入，以便形成源/漏区33a和33c。在此情况下，由栅极35掩盖的半导体层35的剩余部分不能被注入离子，以便变成沟道区33b。
在包括栅极35的整个表面上淀积无机绝缘层以便形成一第二绝缘层36，第二绝缘层36形成一绝缘夹层。第二和第一绝缘层36和34的一部分被选择性地去除，以便形成分别露出源/漏区33a和33c的预定部分的接触孔。
最后，在第二绝缘层36上淀积诸如Al，Al合金等等之类的低阻抗金属材料以便掩埋接触孔。而且，利用光刻对金属材料构图，以形成分别通过接触孔连接到源/漏区33a和33b的源和漏极37a和37b。
因此，完成了使用高迁移率的多晶硅作为沟道区的多晶硅薄膜晶体管。具体地说，根据本发明的多晶硅具有一致的排列和大尺寸的晶粒，从而减小了电子或空穴被晶界捕获的可靠性。因此，极大提高了器件的迁移率特性。
图4表示用于解释其制造方法的根据本发明的LCD的剖视图。
首先，使用氧化硅在第一衬底40的整个表面上形成缓冲氧化物层41。而且，淀积具有占主要地位的<2，2，0>取向的微多晶硅以在缓冲氧化物层41上生长。
随后，在多晶硅层43上进行自离子注入(self-ion implantation)以便在垂直方向注入硅离子。因此，作为垂直方向的<2，2，0>晶粒被加强，但是其余晶粒受到冲击而变成非结晶的。
然后使用准分子激光器在仅具有<2，2，0>取向的晶界的多晶硅层42上进行退火，以便使其熔化，从而再结晶非晶硅层。在此情况下，形成晶体将从多晶硅层的下部中存在的<2，2，0>取向的生长籽晶层生长。
因此，形成具有一致排列的晶粒将在不存在打断晶体生长的障碍的状态下长大。
在结晶完成后，利用光刻对再结晶的多晶硅层43构图以便形成具有孤岛形状的半导体层43。
随后，在包括半导体层43的整个表面上涂覆氮化硅以便形成栅绝缘层44。在栅绝缘层44上淀积诸如Al，Mo，Cu之类的低阻抗金属，利用光刻构图淀积的金属，以便形成多条选通线(图中未示出)和一个栅极45，栅极45从相应的选通线分出以位于半导体层43的预定部分。
然后使用栅极45作为掩模在半导体层43上进行杂质离子注入，以便形成源/漏和沟道区43a/43c和43b。
此后，在包括栅极45的整个表面上涂覆氮化硅，以便形成绝缘夹层46。而且，选择性地去除绝缘夹层46和栅绝缘层44的一部分以便形成分别露出源/漏区43a/43c的接触孔。
随后，在绝缘夹层46上淀积诸如Al、Mo、Cu、Cr等低阻抗的金属以便掩埋接触孔。而且，利用光刻构图淀积的金属以便形成与选通线交叉的数据线47，源/漏极47a/47b分别通过接触孔连接到源/漏区43a/43c。
在此情况下，相互交叉限定一个像素的数据线47和选通线，和在数据线和选通线之间的交叉处的半导体层43，栅极45a，和源/漏极47a/47b构成了一个多晶硅薄膜晶体管。
此后，在包括源/漏极47a/47b的整个表面上以预定厚度淀积有机绝缘层(例如BCB，丙烯酸树脂等等)或者无机绝缘层(例如氧化硅，氮化硅等等)，以便形成钝化层48。
在选择性地去除钝化层48以形成一个露出漏极47b的接触孔后，在钝化层48上形成由ITO(氧化铟锡)构成的像素电极49，以便通过接触孔连接到漏极47b。
尽管图中没有显示，在第二衬底的预定部分上形成黑色基质以便防止光泄漏，在黑色基质之间形成用于实现颜色的R(红)、G(绿)、B(蓝)滤色层，然后在滤色层上形成ITO构成的公共电极。
最后，把第一和第二衬底彼此连接以相互面对，把液晶注入第一和第二衬底之间的几个微米厚的空间中，然后密封液晶注入口从而完成一个液晶显示器。
此外，在本发明的上述实施例中以<2，2，0>方向进行离子注入。而且，本发明调节离子注入的方向，从而使得能够控制晶粒的排列。
因此，根据本发明的多晶硅结晶方法，使用该结晶方法的薄膜晶体管制造方法，及其液晶显示器制造方法具有以下效果或优点。
首先，在晶粒的优选取向的方向注入硅离子，从而使得能够制造具有一致取向的大晶粒的多晶硅层。
其次，调节离子注入的方向被适当调节以便控制具有一致排列的多晶晶粒的分布。
第三，晶粒尺寸的增加减小了电子或空穴被晶界捕获的可能性，从而能够改善器件迁移率。
第四，具有由大晶粒多晶硅形成的沟道层的TFT或LCD可以改善其电子迁移率，从而适于高分辨率的大型设备。
本领域技术人员应该理解，可以对本发明进行各种修改和变化。因此，本发明应覆盖所有落入所附权利要求及其等同物范围内的修改和变化。

Claims (16)

1.一种多晶硅结晶方法，包括：
第一步骤，在一个衬底上形成多晶硅层；
第二步骤，除了一部分具有特定取向的晶粒以外，使多晶硅层的晶粒成为非结晶的；和
第三步骤，使用具有特定取向的晶粒使多晶硅层结晶，
其中，使具有特定取向的晶粒在相对于基板垂直的方向排列，
其中利用微多晶硅形成第一步骤中的多晶硅层，在第二步骤中进行硅离子注入。
2.根据权利要求1所述的方法，其中第三步骤包括以下子步骤：熔化预定厚度的多晶硅层，并使熔化的多晶硅固化。
3.根据权利要求2所述的方法，其中利用准分子激光退火执行熔化预定厚度的多晶硅层的子步骤。
4.根据权利要求1所述的方法，其中在形成多晶硅层之前，进一步形成一缓冲氧化物层。
5.一种制造多晶硅薄膜晶体管的方法，包括：
第一步骤，在一个衬底上形成多晶硅层；
第二步骤，除了一部分具有特定取向的晶粒以外，使多晶硅层的晶粒成为非结晶的；
第三步骤，使用具有特定取向的晶粒使多晶硅层结晶；
第四步骤，选择性地构图多晶硅层并在包括构图的多晶硅层的整个表面上形成绝缘层；
第五步骤，在多晶硅层上的绝缘层的预定区域上形成栅极；和
第六步骤，使用栅极作为掩模在多晶硅层中注入杂质以形成源/漏区，
其中，使具有特定取向的晶粒在相对于基板垂直的方向排列，
其中利用微多晶硅形成第一步骤中的多晶硅层，在第二步骤中进行硅离子注入。
6.根据权利要求5所述的方法，其中第三步骤包括以下子步骤：熔化预定厚度的多晶硅层，并使熔化的多晶硅固化。
7.根据权利要求6所述的方法，其中利用准分子激光退火执行熔化预定厚度的多晶硅层的子步骤。
8.根据权利要求5所述的方法，其中在形成多晶硅层之前，进一步形成一缓冲氧化物层。
9.一种制造液晶显示器的方法，包括：
第一步骤，在一个衬底上形成多晶硅层；
第二步骤，除了一部分具有特定取向的晶粒以外，使多晶硅层的晶粒成为非结晶的；
第三步骤，使用具有特定取向的晶粒使多晶硅层结晶；
第四步骤，选择性地构图多晶硅层并在包括构图的多晶硅层的整个表面上形成绝缘层；
第五步骤，在多晶硅层上的绝缘层的预定区域上形成栅极；
第六步骤，使用栅极作为掩模在多晶硅层中注入杂质以形成源/漏区；
第七步骤，形成分别连接到源/漏区的源/漏极；
第八步骤，形成连接到漏极的像素电极；和
第九步骤，把第一衬底连接到一第二衬底以使二者彼此相对，并在连接的第一和第二衬底之间的空间中注入液晶，
其中，使具有特定取向的晶粒在相对于基板垂直的方向排列，
其中利用微多晶硅形成第一步骤中的多晶硅层，在第二步骤中进行硅离子注入。
10.根据权利要求9所述的方法，其中第三步骤包括以下子步骤：熔化预定厚度的多晶硅层，并使熔化的多晶硅固化。
11.根据权利要求10所述的方法，其中利用准分子激光退火执行熔化预定厚度的多晶硅层的子步骤。
12.根据权利要求9所述的方法，其中在形成多晶硅层之前，进一步形成一缓冲氧化物层。
13.根据权利要求9所述的方法，其中在第五步骤中还与栅极一起形成一选通线，并且在第七步骤中还与源/漏极一起形成一与选通线交叉的数据线。
14.根据权利要求9所述的方法，其中在第六步骤中形成源/漏区后，在包括栅极的整个表面上进一步形成一绝缘夹层。
15.根据权利要求9所述的方法，其中在第七步骤中形成源/漏极后，在包括源/漏极的整个表面上进一步形成一钝化层。
16.根据权利要求15所述的方法，其中钝化层是由从包括氮化硅、氧化硅、BCB和丙烯酸树脂的组中选择的一种物质形成的。
CNB021251568A 2001-07-11 2002-06-28 多晶硅结晶方法、薄膜晶体管及其液晶显示器的制造方法 Expired - Fee Related CN1291452C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0041668A KR100487426B1 (ko) 2001-07-11 2001-07-11 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
KRP200141668 2001-07-11

Publications (2)

Publication Number Publication Date
CN1396629A CN1396629A (zh) 2003-02-12
CN1291452C true CN1291452C (zh) 2006-12-20

Family

ID=19712064

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021251568A Expired - Fee Related CN1291452C (zh) 2001-07-11 2002-06-28 多晶硅结晶方法、薄膜晶体管及其液晶显示器的制造方法

Country Status (6)

Country Link
US (1) US7172952B2 (zh)
JP (1) JP4282954B2 (zh)
KR (1) KR100487426B1 (zh)
CN (1) CN1291452C (zh)
DE (1) DE10228518B4 (zh)
TW (1) TW548851B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
TWI378307B (en) * 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
CN1757093A (zh) * 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
KR100490552B1 (ko) * 2003-03-13 2005-05-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
US7385223B2 (en) * 2003-04-24 2008-06-10 Samsung Sdi Co., Ltd. Flat panel display with thin film transistor
KR100544117B1 (ko) * 2003-05-01 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
CN1295751C (zh) * 2003-06-16 2007-01-17 友达光电股份有限公司 多晶硅薄膜的制造方法
WO2005029551A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
CN1327478C (zh) * 2004-02-03 2007-07-18 统宝光电股份有限公司 一种利用激光结晶工艺制作薄膜晶体管的方法
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US7355675B2 (en) * 2004-12-29 2008-04-08 Asml Netherlands B.V. Method for measuring information about a substrate, and a substrate for use in a lithographic apparatus
WO2009018472A1 (en) * 2007-07-31 2009-02-05 The Regents Of The University Of California Low-temperature formation of polycrystalline semiconductor films via enhanced metal-induced crystallization
JP5385289B2 (ja) * 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN103354204A (zh) * 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
JP6020079B2 (ja) * 2012-11-19 2016-11-02 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
CN104992899A (zh) * 2015-06-09 2015-10-21 深圳市华星光电技术有限公司 多晶硅薄膜的制备方法及多晶硅tft结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
DE69116202T2 (de) * 1990-04-10 1996-06-20 Canon Kk Verfahren zur Herstellung einer Halbleiterdünnschicht
JPH0492413A (ja) * 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
JP2875380B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
US5221630A (en) * 1990-11-19 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a two layered structure gate electrode
JPH04330717A (ja) * 1991-02-08 1992-11-18 Nippon Sheet Glass Co Ltd 半導体膜の製造方法
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
US5336335A (en) * 1992-10-09 1994-08-09 Astropower, Inc. Columnar-grained polycrystalline solar cell and process of manufacture
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
JP3240719B2 (ja) * 1992-12-10 2001-12-25 ソニー株式会社 半導体薄膜結晶の成長方法
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2826982B2 (ja) * 1994-07-07 1998-11-18 エルジイ・セミコン・カンパニイ・リミテッド 結晶化方法及びこれを用いた薄膜トランジスタの製造方法
JP3539821B2 (ja) * 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5885884A (en) * 1995-09-29 1999-03-23 Intel Corporation Process for fabricating a microcrystalline silicon structure
JPH09186336A (ja) * 1995-12-27 1997-07-15 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6383899B1 (en) * 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
TW583433B (en) * 1998-02-09 2004-04-11 Seiko Epson Corp An electro-optical apparatus and a projection type apparatus
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
JP2002368013A (ja) 2001-06-13 2002-12-20 Hitachi Ltd Ｃｍｏｓ型薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2003068646A (ja) 2003-03-07
CN1396629A (zh) 2003-02-12
KR100487426B1 (ko) 2005-05-04
US20030013281A1 (en) 2003-01-16
TW548851B (en) 2003-08-21
DE10228518A1 (de) 2003-03-20
JP4282954B2 (ja) 2009-06-24
US7172952B2 (en) 2007-02-06
KR20030006104A (ko) 2003-01-23
DE10228518B4 (de) 2015-06-18

Similar Documents

Publication Publication Date Title
CN1291452C (zh) 多晶硅结晶方法、薄膜晶体管及其液晶显示器的制造方法
US6346718B1 (en) Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
US6825070B2 (en) Electro-optical apparatus, driving substrate for an electro-optical apparatus and method of manufacturing them
GB2338343A (en) Method for fabricating thin film transistor
CN100356506C (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
TW200416834A (en) Manufacturing method for crystal semiconductor material and manufacturing method for semiconductor device
CN1716532B (zh) 制备显示装置的方法
JP3421882B2 (ja) 多結晶半導体薄膜の作成方法
CN1389911A (zh) 制造具有驱动集成电路的阵列衬底的方法
US8076187B2 (en) Mask pattern, method of fabricating thin film transistor, and method of fabricating organic light emitting display device using the same
CN1630027A (zh) 结晶用掩模、结晶方法及包括该结晶方法的制造薄膜晶体管阵列面板的方法
US6847069B2 (en) Thin-film semiconductor device, manufacturing method of the same and image display apparatus
US7189665B2 (en) Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device
CN1157765C (zh) 晶体半导体材料的制造方法以及制造半导体器件的方法
KR20010109072A (ko) 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법
JP2000081642A (ja) 液晶表示装置およびその製造方法
CN1811570A (zh) 薄膜晶体管阵列面板、液晶显示器及其制造方法
CN1581427A (zh) 多晶硅薄膜的制造方法
JP4701467B2 (ja) 多結晶膜の製造方法および半導体装置の製造方法
CN1652295A (zh) 一种利用激光结晶工艺制作薄膜晶体管的方法
JPH10189988A (ja) 半導体装置およびその製造方法
CN1909189A (zh) 用于连续侧向结晶的掩膜及用此掩膜结晶非晶硅层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG. Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061220

Termination date: 20180628

CF01 Termination of patent right due to non-payment of annual fee