CN102760697B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102760697B
CN102760697B CN201210114763.XA CN201210114763A CN102760697B CN 102760697 B CN102760697 B CN 102760697B CN 201210114763 A CN201210114763 A CN 201210114763A CN 102760697 B CN102760697 B CN 102760697B
Authority
CN
China
Prior art keywords
oxide semiconductor
film
semiconductor film
oxygen
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210114763.XA
Other languages
English (en)
Other versions
CN102760697A (zh
Inventor
肥塚纯
肥塚纯一
山出直人
佐藤裕平
岡崎豊
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201610352570.6A priority Critical patent/CN105931967B/zh
Publication of CN102760697A publication Critical patent/CN102760697A/zh
Application granted granted Critical
Publication of CN102760697B publication Critical patent/CN102760697B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明的课题之一是给使用氧化物半导体的半导体装置赋予稳定的电特性，而使该半导体装置高可靠性化。在包括氧化物半导体膜的晶体管的制造工序中，形成包括具有大致垂直于其表面的c轴的结晶的氧化物半导体膜(也称为第一晶体氧化物半导体膜)，对该氧化物半导体膜引入氧而使其至少一部分非晶化来形成包含过剩的氧的非晶氧化物半导体膜。在该非晶氧化物半导体膜上形成氧化铝膜之后，进行加热处理而使该非晶氧化物半导体膜的至少一部分结晶化，来形成包括具有大致垂直于其表面的结晶的氧化物半导体膜(也称为第二晶体氧化物半导体膜)。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
注意，在本说明书中，半导体装置指的是能够通过利用半导体特性工作的所有装置，因此电光装置、半导体电路及电子设备都是半导体装置。
背景技术
使用在具有绝缘表面的衬底上形成的半导体薄膜构成晶体管(也称为薄膜晶体管(TFT))的技术引起了人们的注意。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显示装置)等的电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。但是作为其他材料，氧化物半导体引人注目。
例如，公开了作为晶体管的活性层使用其电子载流子浓度低于1018/cm3的包含铟(In)、镓(Ga)及锌(Zn)的非晶氧化物的晶体管(参照专利文献1)。
[专利文献1]日本专利申请公开2006-165528号公报
但是，如果在薄膜形成工序中发生从化学计量组成的偏离或者形成电子供体的氢及水分的混入，则氧化物半导体的导电率变化。对于使用氧化物半导体的晶体管，这种现象成为电特性变动的主要原因。
发明内容
鉴于这种问题，本发明的课题之一是给使用氧化物半导体的半导体装置赋予稳定的电特性，而使该半导体装置高可靠性化。
在包含氧化物半导体膜的晶体管的制造工序中，形成包括具有大致垂直于其表面的c轴的结晶的氧化物半导体膜(也称为第一晶体氧化物半导体膜)，并通过对该氧化物半导体膜引入氧来使其至少一部分非晶化，形成包含过剩的氧的非晶氧化物半导体膜。在于该非晶氧化物半导体膜上形成氧化铝膜之后，进行加热处理而使该非晶氧化物半导体膜的至少一部分结晶化，来形成包括具有大致垂直于其表面的c轴的结晶的氧化物半导体膜(也称为第二晶体氧化物半导体膜)。
作为对第一晶体氧化物半导体膜的氧(至少包含氧自由基、氧原子、氧离子中的任何一个)的引入方法，可以使用离子注入法、离子掺杂剂法、等离子体浸没离子注入法以及等离子体处理等。
包括具有大致垂直于其表面的c轴的结晶的氧化物半导体膜(以下，也称为晶体氧化物半导体膜)不是单晶结构，也不是非晶结构，而是具有c轴取向的晶体氧化物半导体(CAxisAlignedCrystallineOxideSemiconductor：也称为CAAC-OS)。通过采用晶体氧化物半导体膜，可以抑制由可见光或紫外光的照射所引起的晶体管的电特性的变动，而可以制造可靠性高的半导体装置。
在本说明书所公开的发明中，在通过氧的引入使一旦形成了的第一晶体氧化物半导体(CAAC-OS)膜的至少一部分非晶化来使结晶性降低之后，通过加热处理再次使该氧化物半导体膜结晶化，来形成第二晶体氧化物半导体(CAAC-OS)膜。第一晶体氧化物半导体(CAAC-OS)膜及第二晶体氧化物半导体膜(CAAC-OS)是包括具有大致垂直于其表面的c轴的结晶的氧化物半导体(CAAC-OS)膜。通过作为第一晶体氧化物半导体(CAAC-OS)膜采用与第二晶体氧化物半导体(CAAC-OS)膜同样的包括具有大致垂直于其表面的c轴的晶体氧化物半导体(CAAC-OS)膜，可以提高氧的引入之后由再结晶化而得到的第二晶体氧化物半导体(CAAC-OS)膜的结晶性。
通过氧的引入工序，氧化物半导体膜(非晶氧化物半导体膜及第二晶体氧化物半导体膜)包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。在此情况下，将氧的含量设定为超过氧化物半导体的化学计量组成比的程度。或者，将氧的含量设定为超过单晶时的氧量的程度。有时在氧化物半导体的晶格之间存在氧。这样的氧化物半导体的组成可以由InGaZnmOm+3x(x＞1)表示。例如，当m＝1时，氧化物半导体的组成成为InGaZnO1+3x(x＞1)，在氧过剩时，1+3x为超过4的值。
在氧化物半导体膜中，在氧脱离的部分存在氧缺损。不包含过剩的氧的氧化物半导体即使产生氧缺损，也不能利用其他氧补充该缺损部分。但是，因为根据所公开的发明的一个方式的第二晶体氧化物半导体膜是包含过剩的氧的CAAC-OS膜，所以即使在第二晶体氧化物半导体膜中产生氧缺损，由于在膜中含有过剩的氧(优选为比化学计量组成比过剩的氧)，该过剩的氧作用到缺损部分，从而也可以立刻将氧补充到缺损部分。
设置在氧化物半导体膜上的氧化铝膜具有不透过氢、水分、羟基或氢化物(也称为氢化合物)等杂质以及氧的双方的高遮断效果(阻挡效果)。
从而，氧化铝膜在制造工序中及制造工序之后具有作为保护膜的功能，该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜中，并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜释放。
此外，因为在由氧化铝膜覆盖非晶氧化物半导体膜的状态下进行使非晶氧化物半导体膜结晶化的加热处理，所以可以防止由用来结晶化的加热处理从非晶氧化物半导体膜释放出氧。从而，所获得的第二晶体氧化物半导体膜可以维持非晶氧化物半导体膜所包含的氧量，且包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
因此，由于氢、水分等杂质不混入到所形成的第二晶体氧化物半导体膜，所以该晶体氧化物半导体膜的纯度高，并且因为氧的释放被防止所以包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。因此，通过将该结晶氧化物半导体膜用于晶体管，可以降低起因于氧缺损的晶体管的阈值电压Vth的不均匀以及阈值电压的移位ΔVth。
另外，优选在形成氧化铝膜之前对第一晶体氧化物半导体膜进行脱水化处理或脱氢化处理，该脱水化处理或脱氢化处理通过从氧化物半导体膜意图性地排除氢原子或水等包含氢原子的杂质等的加热处理来进行。
通过从氧化物半导体去除氢，以尽量不包含杂质的方式进行高纯度化且补充氧缺损，可以制造I型(本征)的氧化物半导体或无限趋近于I型(本征)的氧化物半导体。就是说，通过尽量去除氢或水等杂质且补充氧缺损，可以使氧化物半导体成为高纯度化的I型(本征半导体)或趋近于高纯度化的I型。因此，可以使氧化物半导体的费米能级(Ef)到达与本征费米能级(Ei)相同的程度。
本说明书所公开的发明的结构的一个方式是一种半导体装置的制造方法，包括如下步骤：在绝缘膜上形成包括具有大致垂直于其表面的c轴的结晶的第一晶体氧化物半导体膜；在第一晶体氧化物半导体膜上形成栅极绝缘膜；透过栅极绝缘膜对第一晶体氧化物半导体膜注入氧来形成其至少一部分非晶化的氧化物半导体膜；在栅极绝缘膜上形成栅电极层；在栅电极层上形成氧化铝膜；以及对其一部分非晶化了的氧化物半导体膜进行加热处理来使其至少一部分结晶化而形成包括具有大致垂直于其表面的c轴的结晶的第二晶体氧化物半导体膜。
本说明书所公开的发明的结构的一个方式是一种半导体装置的制造方法，包括如下步骤：在绝缘膜上形成包括具有大致垂直于其表面的c轴的结晶的第一晶体氧化物半导体膜；在第一晶体氧化物半导体膜上形成栅极绝缘膜；在栅极绝缘膜上形成栅电极层；透过栅极绝缘膜对第一晶体氧化物半导体膜注入氧来形成其至少一部分非晶化的氧化物半导体膜；在栅电极层上形成氧化铝膜；以及对其一部分非晶化了的氧化物半导体膜进行加热处理使其至少一部分结晶化而形成包括具有大致垂直于其表面的c轴的结晶的第二晶体氧化物半导体膜。
在上述结构中，包括具有大致垂直于其表面的c轴的结晶的第一晶体氧化物半导体膜可以使用如下方法：在绝缘膜上形成非晶氧化物半导体膜，对非晶氧化物半导体膜进行加热处理来使至少一部分结晶化而形成的方法；或者在绝缘膜上进行加热的同时形成的方法。
此外，在绝缘膜中，与氧化物半导体膜接触而形成的区域优选为降低表面粗糙度的表面。具体地说，绝缘膜表面的平均面粗糙度优选为0.05nm以上且小于0.5nm(或者0.1nm以上且小于0.5nm)。通过在表面粗糙度降低的绝缘膜表面上形成氧化物半导体膜，可以得到具有稳定而又良好的结晶性的氧化物半导体膜。
另外，在上述结构中，也可以在栅电极层和氧化铝膜之间形成氧化绝缘膜。此外，可以在形成氧化铝膜之前形成覆盖栅电极层的侧面的侧壁结构的绝缘层。
此外，在上述结构中，也可以对第一晶体氧化物半导体膜进行使氢或水分释放的加热处理。
这样，被高纯度化且具有包含补充氧缺损的过剩的氧的晶体氧化物半导体膜的晶体管因为电特性的变动得到抑制所以在电性上稳定。从而，可以提供使用具有稳定的电特性的氧化物半导体的可靠性高的半导体装置。
通过为了防止由加热处理释放包含在氧化物半导体膜中的过剩的氧，在晶体氧化物半导体膜上设置氧化铝膜，可以防止在晶体氧化物半导体膜中及在其上下与其接触的层之间的界面处产生缺陷，或者再次增加缺陷。就是说，包含在晶体氧化物半导体膜的过剩的氧起填充氧空位缺陷的作用，所以可以提供具有稳定的电特性的可靠性高的半导体装置。
从而，所公开的发明的一个方式可以制造具有稳定的电特性的晶体管。
此外，所公开的发明的一个方式可以制造电特性良好且可靠性高的半导体装置。
附图说明
图1A至图1F是说明半导体装置及半导体装置的制造方法的一个方式的图；
图2A至图2F是说明半导体装置及半导体装置的制造方法的一个方式的图；
图3A至图3E是说明半导体装置及半导体装置的制造方法的一个方式的图；
图4A至图4E是说明半导体装置及半导体装置的制造方法的一个方式的图；
图5A至图5F是说明半导体装置及半导体装置的制造方法的一个方式的图；
图6A至图6C是说明半导体装置的制造方法的一个方式的图；
图7A至图7C是说明半导体装置的一个方式的图；
图8A至图8C是说明半导体装置的一个方式的图；
图9是示出实施例样品B的SIMS测量结果的图；
图10是示出比较例样品B的SIMS测量结果的图；
图11是示出比较例样品C的SIMS测量结果的图；
图12A是示出比较例A1及A2的TDS测量结果的图，图12B是示出实施例样品A1及A2的TDS测量结果的图；
图13A是示出实施例样品D1的XRD测量结果的图，图13B是示出实施例样品D2的XRD测量结果的图，图13C是示出实施例样品D3的XRD测量结果的图；
图14A和图14B是示出实施例样品D1的TEM图像的图；
图15A和图15B是示出实施例样品D2的TEM图像的图；
图16A和图16B是示出实施例样品D3的TEM图像的图；
图17A和图17B是示出比较例样品D1的TEM图像的图；
图18A和图18B是示出比较例样品D2的TEM图像的图；
图19A至图19C是示出半导体装置的一个方式的图；
图20A至图20C是示出半导体装置的一个方式的图；
图21A和图21B是示出半导体装置的一个方式的图；
图22A和图22B是示出半导体装置的一个方式的图；
图23A至图23F是示出电子设备的图；
图24是示出实施例样品D2及实施例样品D3的SIMS测量结果的图；
图25A至图25C是说明根据本发明的一个方式的氧化物材料的结构的图；
图26A至图26C是说明根据本发明的一个方式的氧化物材料的结构的图；
图27A至图27C是说明根据本发明的一个方式的氧化物材料的结构的图；
图28A至图28C是说明根据本发明的一个方式的氧化物材料的结构的图；
具体实施方式
以下，参照附图详细地说明本说明书所公开的发明的实施方式。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本说明书所公开的发明的方式及详细内容可以被变换为各种各样的形式而不局限于以下说明。并且，本说明书所公开的发明不应被看作仅限定于以下实施方式的描述内容。另外，为了方便起见附加了第一、第二等序数词，其并不表示工序顺序或叠层顺序。此外，本说明书中的序数不表示特定发明的事项的固有名称。
实施方式1
在本实施方式中，使用图1A至图1F说明半导体装置及半导体装置的制造方法的一个方式。在本实施方式中，作为半导体装置的一个例子，示出具有氧化物半导体膜的晶体管。
晶体管的结构只要是顶栅结构，就没有特别的限制，例如可以使用交错型及平面型等。另外，晶体管可以具有形成有一个沟道形成区的单栅极结构、形成有两个沟道形成区的两栅极结构或形成有三个沟道形成区的三栅极结构。此外，也可以是具有隔着栅极绝缘层配置在沟道区上下的两个栅电极层的双栅型结构。
如图1F所示那样，晶体管440在设置有绝缘层436的具有绝缘表面的衬底400上包括源电极层405a、漏电极层405b、晶体氧化物半导体膜403、栅极绝缘层402以及栅电极层401。在晶体管440上形成有绝缘层407。
绝缘层407既可以是单层也可以是叠层，但是采用包含氧化铝膜的结构。在本实施方式中，绝缘层407使用氧化铝膜。
此外，晶体氧化物半导体膜403是具有平行于其表面的a-b面且包括大致垂直于该表面的c轴的结晶的氧化物半导体膜，且不是单晶结构，也不是非晶结构，而是具有c轴取向的晶体氧化物半导体(CAAC-OS)膜。通过采用晶体氧化物半导体膜，可以进一步抑制由可见光或紫外光的照射所引起的晶体管的电特性的变动，可以制造可靠性高的半导体装置。
图1A至图1F示出晶体管440的制造方法的一个例子。
首先，在具有绝缘表面的衬底400上形成绝缘层436。
可以用于具有绝缘表面的衬底400的衬底没有大的限制，但是该衬底至少需要具有能够承受后面的热处理程度的耐热性。例如，作为衬底400可以使用硼硅酸钡玻璃和硼硅酸铝玻璃等的玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。此外，也可以使用以硅或碳化硅等为材料的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等，并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底400。
此外，作为衬底400，也可以使用柔性衬底制造半导体装置。为了制造具有柔性的半导体装置，既可以直接在柔性衬底上制造包括晶体氧化物半导体膜403的晶体管440，又可以在其他制造衬底上制造包括晶体氧化物半导体膜403的晶体管440，然后将该晶体管剥离且转置到柔性衬底上。另外，当将晶体管从制造衬底剥离且转置到柔性衬底上时，优选在制造衬底与包括氧化物半导体膜的晶体管之间设置剥离层。
绝缘层436可以通过等离子体CVD法或溅射法等，利用氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化铪、氧化镓、氮化硅、氮氧化硅、氮化铝、氮氧化铝或它们的混合材料形成。
绝缘层436既可以是单层又可以是叠层。但是作为接触于晶体氧化物半导体膜403的膜优选使用氧化物绝缘层。在本实施方式中，作为绝缘层436使用通过溅射法形成的氧化硅膜。
接着，在绝缘层436上形成晶体氧化物半导体膜444(参照图1A)。
绝缘层436因为接触于晶体氧化物半导体膜444，所以优选在膜中(块体中)存在至少超过化学计量组成比的量的氧。例如，作为绝缘层436使用氧化硅膜时，将其设定为SiO2+α(α＞0)。通过使用这样的绝缘层436，可以将氧供应到晶体氧化物半导体膜444，使其特性良好。通过将氧供应到晶体氧化物半导体膜444，可以补充膜中的氧缺损。
例如，通过以接触于晶体氧化物半导体膜444的方式形成包含成为氧的供应源的多量(过剩量)氧的绝缘层436，从该绝缘层436将氧供应到晶体氧化物半导体膜444。也可以通过在晶体氧化物半导体膜444和绝缘层436的至少一部分接触的状态下进行加热处理，进行对该晶体氧化物半导体膜444的氧的供应。
此外，在绝缘层436中，与晶体氧化物半导体膜444接触而形成的区域优选为表面粗糙度降低的表面。具体地说，表面的平均面粗糙度优选为0.05nm以上且小于0.5nm(或者0.1nm以上且小于0.5nm)。通过在表面粗糙度降低的表面上形成晶体氧化物半导体膜444，可以得到具有稳定而又良好的结晶性的晶体氧化物半导体膜444。
注意，在本说明书等中，平均面粗糙度(Ra)是为了可以应用于测量面而将在JISB0601：2001(ISO4287：1997)中定义的中心线平均粗糙度(Ra)扩大为三维来得到的值，可以将平均面粗糙度由将从基准面到指定面的偏差的绝对值平均来得到的值示出。
在此，当从粗糙度曲线向其中心线的方向抽取测量长度L的部分，将该抽出部分的中心线的方向设定为X轴，将纵倍率的方向(垂直于X轴的方向)设定为Y轴而粗糙度曲线由Y＝F(X)表示时，中心线平均粗糙度(Ra)由以下算式(1)得出。
[算式1]
R a = 1 L ∫ 0 L | F ( X ) | dX - - - ( 1 )
并且，当将测量数据所示的面的测量面表示为Z＝F(X，Y)时，平均面粗糙度(Ra)由将从基准面到指定面的偏差的绝对值平均来得到的值表现，而由以下算式(2)得出。
[算式2]
R a = 1 S 0 ∫ Y 1 Y 2 ∫ X 1 X 2 | F ( X , Y ) - Z 0 | dXdY - - - ( 2 )
在此，指定面是指成为粗糙度测量的对象的面，是由坐标(X1，Y1)(X1，Y2)(X2，Y1)(X2，Y2)表示的四点所围成的长方形区域。将假设指定面理想地平坦时的面积设定为S0。
此外，基准面是指在指定面的平均高度上平行于XY平面的面。就是说，当将指定面的高度的平均值设定为Z0时，也将基准面的高度表示为Z0。
从而，可以对在绝缘层436中与晶体氧化物半导体膜444接触而形成的区域进行平坦化处理。作为平坦化处理没有特别的限制，但是可以使用抛光处理(例如，化学机械抛光(ChemicalMechanicalPolishing：CMP)法)、干蚀刻处理以及等离子体处理。
作为等离子体处理，例如可以进行引入氩气来产生等离子体的反溅射。反溅射是指使用RF电源在氩气气氛下对衬底一侧施加电压，来在衬底附近形成等离子体以进行表面改性的方法。另外，也可以使用氮、氦、氧等代替氩气气氛。通过进行反溅射，可以去除附着在绝缘层436的表面上的粉状物质(也称为微粒、尘屑)。
作为平坦化处理，既可以多次进行抛光处理、干蚀刻处理以及等离子体处理，又可以组合它们而进行。此外，当组合它们而进行时，对工序顺序也没有特别的限制，可以根据绝缘层436的表面的凹凸状态适当地设定。
在晶体氧化物半导体膜444的形成工序中，为了尽量不使晶体氧化物半导体膜444包含氢或水，作为形成晶体氧化物半导体膜444的预处理，优选在溅射装置的预热室内对形成有绝缘层436的衬底进行预热，来使吸附到衬底及绝缘层436的氢、水分等的杂质脱离并进行排气。另外，设置在预热室中的排气单元优选使用低温泵。
晶体氧化物半导体膜444是具有结晶化的部分的氧化物半导体膜，在此使用CAAC-OS(CAxisAlignedCrystallineOxideSemiconductor)。晶体氧化物半导体膜444包括具有大致垂直于晶体氧化物半导体膜444的表面的c轴的结晶。
CAAC-OS是指一种氧化物半导体，其包括如下结晶：呈c轴取向，并且在从ab面、表面或界面的方向看时具有三角形状或六角形状的原子排列，在c轴上金属原子排列为层状或者金属原子和氧原子排列为层状，而在ab面(或者表面或界面)上a轴或b轴的方向不同(以c轴为中心回转)。
从更广义来理解，CAAC-OS是指非单晶，并是指包括如下相的材料，在该相中在从垂直于ab面的方向看时具有三角形、六角形、正三角形或正六角形的原子排列，并且从垂直于c轴的方向看时金属原子排列为层状或者金属原子和氧原子排列为层状。
虽然CAAC-OS不是单晶，但是也不只由非晶形成。另外，虽然CAAC-OS包括晶化部分(结晶部分)，但是有时不能明确辨别一个结晶部分与其他结晶部分的边界。
构成CAAC-OS的氧的一部分也可以用氮取代。另外，构成CAAC-OS的各结晶部分的c轴也可以在固定的方向上(例如，垂直于形成CAAC-OS的衬底面或者CAAC-OS的表面、膜面、界面等的方向)一致。或者，构成CAAC-OS的各结晶部分的ab面的法线也可以朝向固定的方向(例如，垂直于衬底面、表面、膜面、界面等的方向)。
首先，参照图25A至图25C、图26A、图26B及图26C详细说明CAAC-OS。这里，在没有特别的说明时，在图25A至图25C、图26A及图26B中，以上方向为c轴方向，并以与c轴方向正交的面为ab面。另外，在只说“上一半”或“下一半”时，其是指以ab面为边界时的上一半或下一半。另外，在图25A至25C中，使用圆圈圈上的O示出四配位O，而使用双重圆圈圈上的O示出三配位O。
图25A示出具有一个六配位的金属原子M_1以及靠近金属原子M_1的六个四配位O的结构。在此将这样的对于一个金属原子只示出靠近其的氧原子的结构称为子单元。虽然图25A所示的结构具有八面体结构，但是为了容易理解示出平面结构。另外，在图25A的上一半及下一半中分别具有三个四配位O。
图25B示出具有一个五配位的金属原子M_2、靠近金属原子M_2的三个三配位氧原子(以下称为三配位O)以及靠近的两个四配位O的结构。三配位O都存在于ab面上。在图25B的上一半及下一半分别具有一个四配位O。
图25C示出由一个四配位的金属原子M_3以及靠近金属原子M_3的四个四配位O构成的结构。在图25C的上一半具有一个四配位O，并且在下一半具有三个四配位O。或者，也可以在图25C的上一半具有三个四配位O，并且在下一半具有一个四配位O。
具有这些配位数的金属原子通过四配位O键合。具体地说，当加四配位的O的数量的总和为4个时，实现键合。例如，在六配位金属原子M_1通过上一半的四配位O键合时，因为四配位O的个数为3，所以其与五配位金属原子M_2的上一半的四配位O、五配位的金属原子M_2的下一半的四配位O和四配位金属原子M_3的上一半的四配位O中的任何一种键合。
具有这些配位数的金属原子通过四配位O键合。另外，除此以外，以使层结构的总和电荷成为0的方式使子单元彼此键合而构成一个组。
图26A示出构成In-Sn-Zn-O类层结构的一个组的模型图。在此，将对于一个金属原子只示出靠近其的氧原子的结构称为子单元，将该子单元的几个集合体称为一个组，图26B示出的由多个组构成的一周期称为单元。另外，图26C示出从垂直于膜表面、衬底面或界面的方向上观察图26B的层结构时的原子排列。
在图26A中，为了容易理解，省略三配位O，并关于四配位O只示出其个数，例如，以③表示Sn原子的上一半及下一半分别具有三个四配位O。与此同样，在图26A中，以①表示In原子的上一半及下一半分别具有一个四配位O。与此同样，在图26A中示出：下一半具有一个四配位O而上一半具有三个四配位O的Zn原子；以及上一半具有一个四配位O而下一半具有三个四配位O的Zn原子。
在图26A中，构成In-Sn-Zn-O类层结构的一个组具有如下结构：在从上面按顺序说明时，上一半及下一半分别具有三个四配位O的Sn原子与上一半及下一半分别具有一个四配位O的In原子键合；该In原子与上一半具有三个四配位O的Zn原子键合；通过该Zn原子的下一半的一个四配位O，Zn原子与上一半及下一半分别具有三个四配位O的In原子键合；该In原子与上一半具有一个四配位O的Zn原子键合；通过该Zn原子的下一半的三个四配位的O与Zn原子键合；通过该Zn原子的下一半的一个四配位的O，Sn原子键合。将多个该一个组键合而构成一周期的一单元。
这里，三配位O及四配位O的一个键合的电荷分别可以被认为是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的电荷分别为+3、+2以及+4。因此，由Sn构成的子单元的电荷为+1。因此，为了形成包含Sn的层结构，需要消除电荷+1的电荷-1。作为具有电荷-1的结构，可以举出图26A所示的两个Zn的子单元键合的结构。例如，因为如果有一个由Sn构成的子单元和一个由两个Zn的子单元键合而成的结构则电荷被消除，而可以使层结构的总电荷为0。
除此之外，In可以具有五配位和六配位中的任何一个。通过采用反复图26B所示的一周期的结构来可以得到In-Sn-Zn-O类结晶(In2SnZn3O8)。注意，可以得到的In-Sn-Zn-O类的层结构可以由组成式In2SnZn2O7(ZnO)m(m是0或自然数)表示。此外，因为当m的数大时In-Sn-Zn-O类结晶的结晶性提高，所以是优选的。
除此之外，使用如下材料的情况也与上述相同：四元金属氧化物的In-Sn-Ga-Zn-O类氧化物半导体；三元金属氧化物的In-Ga-Zn-O类氧化物半导体(也称为IGZO)、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体；二元金属氧化物的In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体；Al-Zn-O类氧化物半导体；Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体；In-Ga-O类氧化物半导体；以及单元类金属氧化物的In-O类氧化物半导体、Sn-O类氧化物半导体、Zn-O类氧化物半导体等。
例如，图27A作为构成In-Ga-Zn-O类的层结构的一个例子，示出第一组的模型图。
在图27A中，构成In-Ga-Zn-O类层结构的第一组具有如下结构：在从上面按顺序说明时，上一半和下一半分别有三个四配位O的In原子与上一半具有一个四配位的O的Ga原子键合；该Ga原子通过该Ga原子的下一半的三个四配位O与上一半及下一半分别具有一个四配位O的Zn原子键合；通过该Zn原子的下一半的一个四配位O，该Zn原子与上一半及下一半分别具有三个四配位O的In原子键合。将多个该第一组，在此三个该第一组键合而构成一周期的一单元。
图27B示出由多个第一组构成的一周期。此外，图27C示出从垂直于膜表面、衬底面或界面的方向观察图27B的层结构时的原子排列。
此外，构成In-Ga-Zn-O类的层结构的组不限于图27A所示的第一组，也可以具有其他子单元的组合。例如，图28A示出构成其他In-Ga-Zn-O类的层结构的第二组，图28B示出由多个第二组构成的一周期。此外，图28C示出从垂直于膜表面、衬底面或界面的方向观察图28B的层结构时的原子排列。
在图28A中，作为构成In-Ga-Zn-O类的层结构的另一个例子，示出第二组的模型图。
在图28A中，构成In-Ga-Zn-O类层结构的第二组具有如下结构：在从上面按顺序说明时，上一半和下一半分别具有三个四配位的O的In原子与上一半和下一半分别具有一个四配位的O的Ga原子键合；该Ga原子与上一半具有三个四配位的O的Zn原子键合；通过该Zn原子的下一半的一个四配位的O，Zn原子与上一半和下一半分别具有三个四配位的O的In原子。将多个该第二组，在此三个该第二组键合而构成一周期的一单元。
在此，因为In(六配位或五配位)、Zn(四配位)、Ga(五配位)的电荷分别是+3、+2、+3，所以由In、Zn及Ga构成的子单元的电荷为0。因此，只要是它们的组合，就层结构的总电荷一直为0。
此外，构成In-Ga-Zn-O类层结构的组不局限于第一组及第二组，而构成组的原子有可能具有各种各样的原子的组合。例如，如图27A至图27C以及图28A至图28C所示那样进行c轴取向，并且在从ab面、表面或界面的方向看时具有三角形状或六角形状的原子排列，在c轴上金属原子排列为层状或者金属原子和氧原子排列为层状，即可。此外，一单元不限于由只三个第一组或者只三个第二组构成，也可以具有各种各样的组合。
作为获得具有c轴取向的晶体氧化物半导体的方法，可以举出三个方法。第一：将成膜温度设定为200℃以上且500℃以下而进行氧化物半导体膜的形成，而实现大致垂直于其表面的c轴取向的方法。第二：在形成薄氧化物半导体膜之后，进行200℃以上且700℃以下的加热处理，而实现大致垂直于其表面的c轴取向的方法。第三：在形成薄的第一层之后，进行200℃以上且700℃以下的加热处理，并形成第二层，而实现大致垂直于其表面的c轴取向的方法。
在本实施方式中，将成膜温度设定为200℃以上且500℃以下形成氧化物半导体膜，来形成具有大致垂直于其表面的c轴取向的晶体氧化物半导体膜444。例如，将成膜时的衬底温度设定为400℃，利用溅射法形成具有大致垂直于其表面的c轴取向的晶体氧化物半导体膜444。
通过使用CAAC-OS作为晶体氧化物半导体膜444，可以进一步抑制由可见光或紫外光的照射所引起的晶体管的电特性的变动，从而可以制造可靠性高的半导体装置。
将晶体氧化物半导体膜444的膜厚度设定为1nm以上且200nm以下(优选为5nm以上且30nm以下)，可以适当地利用溅射法、MBE(MolecularBeamEpitaxy：分子束外延)法、CVD法、脉冲激光堆积法、ALD(AtomicLayerDeposition：原子层堆积)法等。此外，也可以使用在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置，所谓的CP溅射装置(ColumnarPlasmaSputteringsystem：柱状等离子体溅射装置)形成晶体氧化物半导体膜444。即使利用任何方法，也可以向垂直于氧化物半导体膜的表面的凹凸的方向进行结晶成长，而可以获得进行c轴取向的晶体氧化物半导体。
作为晶体氧化物半导体膜444的材料，至少包含选自In、Ga、Sn和Zn中的任何一个以上的元素。例如，可以使用四元金属氧化物的In-Sn-Ga-Zn-O类氧化物半导体；三元金属氧化物的In-Ga-Zn-O类氧化物半导体；In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体、Hf-In-Zn-O类氧化物半导体；二元金属氧化物的In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体；In-Ga-O类氧化物半导体；以及单元金属氧化物的In-O类氧化物半导体、Sn-O类氧化物半导体、Zn-O类氧化物半导体等。此外，也可以使用使上述氧化物半导体含有In、Ga、Sn、Zn以外的元素如SiO2而得到的氧化物半导体。
例如，In-Ga-Zn-O类氧化物半导体是指含有铟(In)、镓(Ga)、锌(Zn)的氧化物半导体，并且对其组成比没有限制。
此外，作为晶体氧化物半导体膜444可以使用由化学式InMO3(ZnO)m(m＞0)表示的薄膜。这里，M表示选自Zn、Ga、Al、Mn及Co中的一种或多种金属元素。例如，作为M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。
此外，当作为氧化物半导体使用In-Sn-Zn-O类氧化物半导体的材料时，将所使用的靶材的组成比设定为使原子数比为In∶Sn∶Zn＝1∶2∶2、In∶Sn∶Zn＝2∶1∶3、In∶Sn∶Zn＝1∶1∶1，即可。
另外，当作为氧化物半导体使用In-Zn-O类材料时，将所使用的靶材的组成比设定为使原子数比为In∶Zn＝50∶1至1∶2(换算为摩尔数比则为In2O3∶ZnO＝25∶1至1∶4)，优选为In∶Zn＝20∶1至1∶1(换算为摩尔数比则为In2O3∶ZnO＝10∶1至1∶2)，更优选为In∶Zn＝15∶1至1.5∶1(换算为摩尔数比则为In2O3∶ZnO＝15∶2至3∶4)。例如，作为用来形成In-Zn-O类氧化物半导体的靶材，当原子数比为In∶Zn∶O＝X∶Y∶Z时，满足Z＞1.5X+Y。
此外，优选在形成膜时包含多的氧的条件(例如，在氧为100％的气氛下利用溅射法进行成膜等)下形成晶体氧化物半导体膜444，以使晶体氧化物半导体膜444包含多的氧(优选包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域)。
此外，也可以对晶体氧化物半导体膜444进行用来去除过剩的氢(包括水及羟基)(脱水化或脱氢化)的加热处理。将加热处理的温度设定为300℃以上且700℃以下，或低于衬底的应变点。加热处理可以在减压下或氮气气氛下等进行。例如，将衬底放进加热处理装置之一种的电炉中，且在氮气气氛下以450℃对氧化物半导体膜进行一小时的加热工序。
另外，加热处理装置不局限于电炉，还可以使用利用来自电阻发热体等的发热体的热传导或热辐射来加热被处理物的装置。例如，可以使用如GRTA(GasRapidThermalAnneal，气体快速热退火)装置、LRTA(LampRapidThermalAnneal，灯快速热退火)装置等RTA(RapidThermalAnneal，快速热退火)装置。LRTA装置是一种利用卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯等的灯发射的光(电磁波)的辐射来加热被处理物的装置。GRTA装置是一种利用高温气体进行加热处理的装置。作为高温的气体，使用即使进行加热处理也不与被处理物起反应的惰性气体，如氩等的稀有气体或氮等。
例如，作为加热工序，可以进行GRTA，其中在加热为650℃至700℃的高温的惰性气体中放进衬底，加热几分钟之后，从惰性气体取出衬底。
此外，用来脱水化或脱氢化的加热处理只要在晶体氧化物半导体膜444的形成之后并在对晶体氧化物半导体膜413引入氧的工序之前，就可以在晶体管440的制造工序中的任何时序进行。
如果在将晶体氧化物半导体膜444加工为岛状的晶体氧化物半导体膜413之前进行用来脱水化或脱氢化的加热工序，则可以防止包含在绝缘层436的氧由加热工序释放，所以是优选的。
另外，在加热处理中，优选在氮、氦、氖、氩等稀有气体中不含有水、氢等。或者，将引入到热处理装置中的氮或如氦、氖、氩等稀有气体的纯度设定为6N(99.9999％)以上，更优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
另外，可以在通过加热处理对晶体氧化物半导体膜444进行加热之后，对相同炉内引入高纯度的氧气体、高纯度的二氮化氧气体或超干燥空气(使用CRDS(cavityring-downlaserspectroscopy：光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算，-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)。优选不使氧气体或二氮化氧气体包含水、氢等。或者，优选将引入到热处理装置中的氧气体或二氮化氧气体的纯度设定为6N以上，优选为7N以上(也就是说，将氧气体或二氮化氧气体中的杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。通过利用氧气体或二氮化氧气体来供给由于脱水化或脱氢化处理中的杂质排出工序而同时被减少的构成晶体氧化物半导体的主要成分材料的氧，来可以使晶体氧化物半导体膜444高纯度化并电性I型(本征)化。
此外，将晶体氧化物半导体膜444既可以加工为岛状，也可以不加工形状而保持膜状。另外，也可以设置将晶体氧化物半导体膜根据每个元件分离的由绝缘层构成的元件分离区域。
在本实施方式中，通过光刻工序将晶体氧化物半导体膜444加工为岛状的晶体氧化物半导体膜413。此外，也可以用来形成岛状晶体氧化物半导体膜413的抗蚀剂掩模通过喷墨法形成。当通过喷墨法形成抗蚀剂掩模时不使用光掩模，所以可以减少制造成本。
此外，作为晶体氧化物半导体膜444的蚀刻，可以采用干蚀刻和湿蚀刻中的一方或双方。例如，作为用于对晶体氧化物半导体膜444的湿蚀刻的蚀刻液，可以使用磷酸、醋酸以及硝酸的混合溶液等。此外，也可以使用ITO-07N(日本关东化学公司制造)。
接着，形成覆盖晶体氧化物半导体膜413的栅极绝缘层442(参照图1B)。
此外，也可以为了提高形成在晶体氧化物半导体膜413上的栅极绝缘层442的覆盖性，对晶体氧化物半导体膜413的表面也进行上述平坦化处理。尤其是，优选当作为栅极绝缘层442使用薄的绝缘膜时，晶体氧化物半导体膜413的表面具有良好的平坦性。
将栅极绝缘层442的膜厚度设定为1nm以上且100nm以下，可以适当地利用溅射法、MBE法、CVD法、脉冲激光堆积法、ALD法等。此外，也可以使用在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置，所谓的CP溅射装置来形成栅极绝缘层442。
作为栅极绝缘层442的材料，可以使用氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜。栅极绝缘层442中的接触于晶体氧化物半导体膜413的部分优选包含氧。尤其是，栅极绝缘层442优选在其膜中(块体中)存在至少超过化学计量组成比的量的氧，例如，当作为栅极绝缘层442使用氧化硅膜时，将其设定为SiO2+α(但是，α＞0)。在本实施方式中，作为栅极绝缘层442，使用SiO2+α(但是，α＞0)的氧化硅膜。通过使用该氧化硅膜作为栅极绝缘层442，可以将氧供应到晶体氧化物半导体膜413，而使其特性良好。并且，优选考虑所制造的晶体管的大小及栅极绝缘层442的台阶覆盖性而形成栅极绝缘层442。
此外，通过作为栅极绝缘层442的材料使用氧化铪、氧化钇、硅酸铪(HfSixOy(x＞0，y＞0))、添加有氮的硅酸铪HfSiOxNy(x＞0、y＞0))、铝酸铪(HfAlxOy(x＞0、y＞0))以及氧化镧等高-k材料，可以降低栅极泄漏电流。而且，栅极绝缘层442既可以是单层结构，又可以是叠层结构。
接着，对晶体氧化物半导体膜413引入氧431(至少包含氧自由基、氧原子、氧离子中的任何一个)，来进行对晶体氧化物半导体膜413的氧的供应。作为氧的引入方法，可以使用离子注入法、离子掺杂剂法、等离子体浸没离子注入法以及等离子体处理等。
在本实施方式中的晶体管440的制造工序中，在形成晶体氧化物半导体膜444之后，且作为绝缘层407形成氧化铝膜之前进行引入氧的工序。此外，用来脱水化或脱氢化的加热处理在引入氧的工序之前进行。另外，作为引入氧的工序，既可以采用将氧直接引入到晶体氧化物半导体膜中的工序，又可以采用透过栅极绝缘层及绝缘层等其他膜将氧引入到晶体氧化物半导体膜中的工序。当透过其他膜将氧引入到晶体氧化物半导体膜时，可以采用离子注入法、离子掺杂剂法、等离子体浸没离子注入法等，但是当将氧直接引入到露出的晶体氧化物半导体膜(例如，形成晶体氧化物半导体膜444之后或形成晶体氧化物半导体膜413之后)时，也可以使用等离子体处理等。
在本实施方式中，利用离子注入法透过栅极绝缘层442将氧431注入到晶体氧化物半导体膜413。由氧431的注入工序，晶体氧化物半导体膜413的至少一部分被非晶化，而晶体氧化物半导体膜413成为包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域的非晶氧化物半导体膜443(参照图1C)。
例如，优选将由氧431的引入工序引入的非晶氧化物半导体膜443中的氧浓度设定为1×1018/cm3以上且3×1021/cm3以下。另外，这种氧过剩区域可以存在于氧化物半导体膜443的一部分(也包括其界面)。由此，通过引入氧431，使绝缘层436与非晶氧化物半导体膜443的界面、非晶氧化物半导体膜443中和非晶氧化物半导体膜443与栅极绝缘层442的界面中的至少一处包含氧。
非晶氧化物半导体膜443包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。在此情况下，将氧的含量设定为超过氧化物半导体的化学计量组成比的程度。或者，将氧的含量设定为超过单晶时的氧量的程度。有时在氧化物半导体的晶格之间存在氧。这样的氧化物半导体的组成可以由InGaZnmOm+3x(x＞1)表示。例如，当m＝1时，氧化物半导体的组成成为InGaZnO1+3x(x＞1)，在氧过剩时，1+3x为超过4的值。
由被供应的氧431，可以补充存在于非晶氧化物半导体膜443中的氧缺损。
此外，在氧化物半导体中，氧是主要成分材料之一。因此，难以通过SIMS(SecondaryIonMassSpectrometry：二次离子质谱分析技术)等的方法正确估计氧化物半导体膜中的氧浓度。也就是说，难以判断是否意图性地对氧化物半导体膜添加氧。
另外，已知的是，氧有17O和18O等同位素，并且在自然界的17O和18O的存在比率分别是氧原子整体的0.037％和0.204％左右。也就是说，在氧化物半导体膜中的上述同位素的浓度为通过SIMS等的方法可估计的程度，因此通过测量这些浓度，有时可以进一步准确地估计氧化物半导体膜中的氧浓度。由此，可以通过测量这些浓度判断是否意图性地对氧化物半导体膜添加氧。
此外，由将氧431引入到晶体氧化物半导体膜413中，具有大致垂直于晶体氧化物半导体膜413的表面的c轴的结晶的至少一部分成为非晶而降低结晶性，因此在本说明书中，将被引入氧431的氧化物半导体膜称为非晶氧化物半导体膜443。
如本实施方式那样，当将氧431直接引入到晶体氧化物半导体膜413中时，并不需要作为接触于晶体氧化物半导体膜413的绝缘层使用包含多量氧的膜，但是也可以作为接触于晶体氧化物半导体膜413的绝缘层使用包含多量氧的膜，并且将氧431直接引入到晶体氧化物半导体膜413，而进行多种氧供应方法。
然后，在栅极绝缘层442上形成栅电极层401。栅电极层401的材料可以使用钼、钛、钽、钨、铝、铜、铬、钕、钪等金属材料或以它们为主要成分的合金材料形成。此外，作为栅电极层401，可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜、镍硅化物等硅化物膜。栅电极层401既可以是单层结构，又可以是叠层结构。
另外，栅电极层401的材料也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物以及添加有氧化硅的铟锡氧化物等导电材料。此外，也可以采用上述导电材料与上述金属材料的叠层结构。
此外，作为与栅极绝缘层442接触的栅电极层401中的一层，可以使用包含氮的金属氧化物，具体地说，包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金属氮化膜(InN、SnN等)。当这些膜具有5电子伏特，优选具有5.5电子伏特以上的功函数且将它们用作栅电极层时，可以使晶体管的电特性的阈值电压成为正值，而可以实现所谓的常关闭型(normallyoff)的开关元件。
在栅电极层401的侧面形成侧壁绝缘层412a、412b以及栅极绝缘层402。在形成覆盖栅电极层401的绝缘层之后，利用RIE(Reactiveionetching：反应离子蚀刻)法由各向异性蚀刻加工绝缘层，而在栅电极层401的侧壁自对准地形成侧壁结构的侧壁绝缘层412a、412b。在此，对绝缘层没有特别的限制，但是例如可以使用使TEOS(Tetraethyl-Ortho-Silicate：四乙氧基硅烷)或硅烷等与氧或一氧化二氮等起反应来形成的台阶覆盖性好的氧化硅。绝缘层可以通过热CVD、等离子体CVD、常压CVD、偏压ECRCVD、溅射方法等形成。此外，也可以使用通过低温氧化(LTO：LowTemperatureOxidation)法形成的氧化硅。
栅极绝缘层402可以将栅电极层401及侧壁绝缘层412a、412b用作掩模而对栅极绝缘层442进行蚀刻来形成。
此外，虽然在本实施方式中，当对绝缘层进行蚀刻时去除栅电极层401上的绝缘层而使栅电极层401露出，但是也可以将侧壁绝缘层412a、412b加工为绝缘层残留在栅电极层401上的形状。此外，可以在后面的工序中，在栅电极层401上形成保护膜。如此通过保护栅电极层401，当进行蚀刻加工时可以防止栅电极层的膜减少。另外，蚀刻方法既可以是干蚀刻法，又可以是湿蚀刻法，可以使用各种各样的蚀刻方法。
接着，在栅侧壁绝缘层412a、412b的一部分及非晶氧化物半导体膜443上，形成成为源电极层及漏电极层(包括使用与其相同的层形成的布线)的导电膜。该导电膜使用能够耐受后面的加热处理的材料。作为用作源电极层及漏电极层的导电膜，例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。另外，还可以在Al、Cu等的金属膜的下侧或上侧的一方或双方层叠Ti、Mo、W等的高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)。此外，用作源电极层及漏电极层的导电膜可以由导电金属氧化物而形成。作为导电金属氧化物，可以使用：氧化铟(In2O3)；氧化锡(SnO2)；氧化锌(ZnO)；氧化铟氧化锡(In2O3-SnO2)；氧化铟氧化锌(In2O3-ZnO)；或者使这些金属氧化物材料包含氧化硅的材料。
利用光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成源电极层405a、漏电极层405b，然后去除抗蚀剂掩模(参照图1D)。
接着，在栅电极层401、侧壁绝缘层412a、412b、源电极层405a、漏电极层405b上形成绝缘层407(参照图1E)。绝缘层407既可以是单层，也可以是叠层，但是采用包含氧化铝膜的结构。
将包含在绝缘层407的氧化铝膜的厚度设定为30nm以上且500nm以下，优选为50nm以上且200nm以下。绝缘层407可以适当地利用溅射法等的不使水、氢等杂质混入到绝缘层407中的方法形成。当绝缘层407包含氢时，有如下忧虑：因该氢侵入到氧化物半导体膜或由氢导致氧化物半导体膜中的氧抽出而发生氧化物半导体膜的低电阻化(N型化)，而形成寄生沟道。因此，为了使绝缘层407成为尽量不包含氢的膜，在成膜方法中不使用氢是十分重要的。
氧化铝膜也优选包括与该氧化铝处于结晶状态时的化学计量组成比相比氧含量过剩的区域。此时，将氧的含量设定为超过氧化铝的化学计量组成比左右。或者，将氧的含量设定为超过单晶时的氧量左右。有时在氧化铝的晶格之间存在氧。当组成由AlOx(x＞0)表示时，优选使用具有x超过3/2的氧过剩区域的氧化铝膜。这样的氧过剩区域可以存在于氧化铝膜的一部分(也包括界面)。
在本实施方式中，作为绝缘层407利用溅射法形成厚度为100nm的氧化铝膜。通过溅射法而形成的氧化铝膜的形成可以在稀有气体(典型为氩)气氛下、氧气气氛下或者稀有气体和氧的混合气氛下进行。
与形成氧化物半导体膜时同样，为了去除绝缘层407的成膜室中的残留水分，优选使用吸附型的真空泵(低温泵等)。可以降低在使用低温泵排气的成膜室中形成的绝缘层407所包含的杂质的浓度。此外，作为用来去除绝缘层407的成膜室中的残留水分的排气装置，也可以采用配备有冷阱的涡轮分子泵。
作为当形成绝缘层407时使用的溅射气体，优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
当层叠绝缘层407时，除了氧化铝膜以外，可以典型地使用氧化硅膜、氧氮化硅膜、氧氮化铝膜、或氧化镓等无机绝缘膜。在图7A中示出在晶体管440中绝缘层407具有绝缘层407a、绝缘层407b的叠层结构的一个例子。
如图7A所示那样，在栅电极层401、侧壁绝缘层412a、412b、源电极层405a以及漏电极层405b上形成绝缘层407a，并在绝缘层407a上形成绝缘层407b。例如，在本实施方式中，作为绝缘层407a使用包括与氧化硅处于结晶状态时的化学计量组成比相比氧含量过剩的区域的氧化硅膜，作为绝缘层407b使用氧化铝膜。
接着，对非晶氧化物半导体膜443进行加热处理，使该非晶氧化物半导体膜443的至少一部分结晶化，来形成包括具有大致垂直于其表面的c轴的结晶的晶体氧化物半导体膜403。
作为绝缘层407设置在非晶氧化物半导体膜443上的氧化铝膜具有不透过氢、水分等杂质以及氧的双方的高遮断效果(阻挡效果)。
从而，氧化铝膜在制造工序中及制造工序之后，具有作为保护膜的功能，该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜(非晶氧化物半导体膜443及晶体氧化物半导体膜403)中，并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜(非晶氧化物半导体膜443及晶体氧化物半导体膜403)释放。
因为在由作为绝缘层407设置的氧化铝膜覆盖非晶氧化物半导体膜443的状态下进行使非晶氧化物半导体膜443结晶化的加热处理，所以可以防止由用来结晶化的加热处理从非晶氧化物半导体膜443释放出氧。从而，所获得的晶体氧化物半导体膜403可以维持非晶氧化物半导体膜443所包含的氧量，且包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
因此，由于氢、水分等杂质不混入到所形成的晶体氧化物半导体膜403，所以该晶体氧化物半导体膜403的纯度高，并且因为氧的释放被防止所以包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
在晶体氧化物半导体膜403中，在氧脱离的部分存在氧缺损。在不包含过剩的氧的氧化物半导体中即使产生氧缺损，也不能利用其他氧补充该缺损部分。但是，根据所公开的发明的一个方式的晶体氧化物半导体膜403是包含过剩的氧的CAAC-OS膜，所以即使在晶体氧化物半导体膜403中产生氧缺损，由于在膜中含有过剩的氧(优选为比化学计量组成比过剩的氧)，该过剩的氧作用到缺损部分，从而可以立刻将氧补充到缺损部分。
因此，通过将该晶体氧化物半导体膜403用于晶体管440，可以降低起因于氧缺损的晶体管的阈值电压Vth的不均匀以及阈值电压的移位ΔVth。
将使非晶氧化物半导体膜443的至少一部分结晶化的加热处理的温度设定为300℃以上且700℃以下，优选为450℃以上且650℃以下，更优选为500℃，进一步优选为550℃以上。
例如，将衬底引入到加热处理之一的电炉中，在氧气气氛下以450℃的温度对氧化物半导体膜进行一个小时的加热处理。
另外，热处理装置不局限于电炉，还可以使用利用来自电阻发热体等的发热体的热传导或热辐射来加热被处理物的装置。例如，可以使用如GRTA(GasRapidThermalAnneal，气体快速热退火)装置、LRTA(LampRapidThermalAnneal，灯快速热退火)装置等RTA(RapidThermalAnneal，快速热退火)装置。LRTA装置是一种利用卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯等的灯发射的光(电磁波)的辐射来加热被处理物的装置。GRTA装置是一种利用高温气体进行加热处理的装置。作为高温的气体，使用即使进行加热处理也不与被处理物起反应的惰性气体，如氩等的稀有气体或氮等。
例如，作为加热处理，可以进行GRTA：其中在加热为650℃至700℃的高温的惰性气体中放进衬底，加热几分钟之后，从惰性气体取出衬底。
加热处理可以在氮气气氛下、氧气气氛下、超干燥空气(水的含量为20ppm以下，优选为1ppm以下，优选为10ppb以下的空气)气氛下或稀有气体(氩、氦等)气氛下进行，但是优选上述氮气气氛、氧气气氛、超干燥空气气氛或稀有气体气氛等不包含水、氢等。此外，优选将引入到加热处理装置中的氮、氧或稀有气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
被高纯度化且其氧缺损被补充的晶体氧化物半导体膜403中的氢、水等杂质充分被去除，晶体氧化物半导体膜403中的氢浓度为5×1019/cm3以下，优选为5×1018/cm3以下。晶体氧化物半导体膜403中的氢浓度是通过二次离子质谱分析法(SIMS：SecondaryIonMassSpectrometry)测量的。
这样的晶体氧化物半导体膜403中的载流子极少(近于零)，载流子浓度低于1×1014/cm3，优选低于1×1012/cm3，更优选低于1×1011/cm3。
通过上述工序形成晶体管440(参照图1F)。晶体管440是一种包括被高纯度化且包含补充氧缺损的过剩的氧的晶体氧化物半导体膜的晶体管。从而，晶体管440的电特性变动被抑制，晶体管440在电性上稳定。
在使用本实施方式制造的被高纯度化且使用包含补充氧缺损的过剩的氧的晶体氧化物半导体膜403的晶体管440中，可以使截止状态下的室温下的每沟道宽度1μm的电流值(截止电流值)降低到100zA/μm(1zA(仄普托安培)为1×10-21A)以下，优选降低到10zA/μm以下，更优选降低到1zA/μm以下，进一步优选降低到100yA/μm以下的水平。
如上所述，可以提供一种使用具有稳定的电特性的氧化物半导体的半导体装置。从而，可以提供一种可靠性高的半导体装置。
实施方式2
在本实施方式中，使用图2A至图2F说明半导体装置及半导体装置的制造方法的另一个方式。与上述实施方式相同的部分或者具有与上述实施方式相同的功能的部分以及工序可以与上述实施方式同样进行，省略其反复说明。此外，省略相同部分的详细说明。
在本实施方式中，示出在根据所公开的发明的半导体装置的制造方法中，对非晶氧化物半导体膜进行加热处理，而至少使其一部分结晶化来形成包括具有大致垂直于其表面的c轴的结晶的晶体氧化物半导体膜的例子。
图2A至图2F示出本实施方式中的晶体管440的制造方法的一个例子。
首先，在衬底400上形成绝缘层436。然后在绝缘层436上形成非晶氧化物半导体膜441(参照图2A)。非晶氧化物半导体膜441可以使用与实施方式1所示的晶体氧化物半导体膜444同样的材料及制造方法，但是将衬底温度设定为成膜时不进行晶化的温度(优选为200℃以下)。
此外，也可以对非晶氧化物半导体膜441进行用来去除过剩的氢(包括水及羟基)(脱水化或脱氢化)的加热处理。将加热处理的温度设定为不使非晶氧化物半导体膜441结晶化的温度，代表为250℃以上且400℃以下，优选为300℃以下。
如果在将非晶氧化物半导体膜441加工为岛状之前进行用来脱水化或脱氢化的加热处理，则可以防止包含在绝缘层436的氧由加热处理释放，所以是优选的。
另外，在加热处理中，优选在氮、氦、氖、氩等稀有气体中不含有水、氢等。或者，将引入到热处理装置中的氮或如氦、氖、氩等稀有气体的纯度设定为6N(99.9999％)以上，更优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
另外，可以在利用加热处理对非晶氧化物半导体膜441进行加热之后，对相同炉内引入高纯度的氧气体、高纯度的二氮化氧气体或超干燥空气(使用CRDS(cavityring-downlaserspectroscopy：光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算为-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)。优选不使氧气体或二氮化氧气体包含水、氢等。或者，优选将引入到热处理装置中的氧气体或二氮化氧气体的纯度设定为6N以上，优选为7N以上(也就是说，将氧气体或二氮化氧气体中的杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。通过利用氧气体或二氮化氧气体来供给由于脱水化或脱氢化处理中的杂质排出工序而同时被减少的构成非晶氧化物半导体的主要成分材料的氧，来可以使非晶氧化物半导体膜441高纯度化并电性I型(本征)化。
接着对非晶氧化物半导体膜441进行加热处理，使该非晶氧化物半导体膜441的至少一部分结晶化，来形成包括具有大致垂直于其表面的c轴的结晶的晶体氧化物半导体膜。
将使非晶氧化物半导体膜441的至少一部分结晶化的加热处理的温度设定为300℃以上且700℃以下，优选为450℃以上且650℃以下，更优选为500℃以上，进一步优选为550℃以上。
例如，将衬底放进加热处理装置之一种的电炉中，且在氮气气氛下以650℃对非晶氧化物半导体膜441进行一小时的加热处理。
另外，加热处理装置不局限于电炉，还可以使用利用来自电阻发热体等的发热体的热传导或热辐射来加热被处理物的装置。例如，可以使用如GRTA(GasRapidThermalAnneal，气体快速热退火)装置、LRTA(LampRapidThermalAnneal，灯快速热退火)装置等RTA(RapidThermalAnneal，快速热退火)装置。LRTA装置是一种利用卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯等的灯发射的光(电磁波)的辐射来加热被处理物的装置。GRTA装置是一种利用高温气体进行加热处理的装置。作为高温的气体，使用即使进行加热处理也不与被处理物起反应的惰性气体，如氩等的稀有气体或氮等。
例如，作为加热处理，可以进行GRTA：其中，在加热为650℃至700℃的高温的惰性气体中放进衬底，加热几分钟之后，从惰性气体取出衬底。
加热处理可以在氮气气氛下、氧气气氛下、超干燥空气(水的含量为20ppm以下，优选为1ppm以下，优选为10ppb以下的空气)气氛下或稀有气体(氩、氦等)气氛下进行，但是优选上述氮气气氛、氧气气氛、超干燥空气气氛或稀有气体气氛等不包含水、氢等。此外，优选将引入到加热处理装置中的氮、氧或稀有气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
将晶体氧化物半导体膜加工为岛状，来形成晶体氧化物半导体膜413。以覆盖晶体氧化物半导体膜413的方式形成栅极绝缘层442(参照图2B)。
此外，在本实施方式中，用来脱水化或脱氢化的加热处理只要在非晶氧化物半导体膜443的形成之后并在对晶体氧化物半导体膜413引入氧的工序之前，就可以在晶体管440的制造工序中的任何时序进行。
如果在将晶体氧化物半导体膜加工为岛状的晶体氧化物半导体膜413之前进行用来脱水化或脱氢化的加热工序，则可以防止包含在绝缘层436的氧由加热工序释放，所以是优选的。
接着，对晶体氧化物半导体膜413引入氧431(至少包含氧自由基、氧原子、氧离子中的任何一个)，来进行对晶体氧化物半导体膜413的氧的供应。
在本实施方式中，利用离子注入法透过栅极绝缘层442将氧431注入到晶体氧化物半导体膜413。由氧431的注入工序，晶体氧化物半导体膜413的至少一部分发生非晶化，而晶体氧化物半导体膜413成为包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域的非晶氧化物半导体膜443(参照图2C)。
由被供应的氧431，可以补充存在于非晶氧化物半导体膜443中的氧缺损。
然后，在栅极绝缘层442上形成栅电极层401。
在栅电极层401的侧面形成具有侧壁结构的侧壁绝缘层412a、412b以及栅极绝缘层402。
栅极绝缘层402可以将栅电极层401及侧壁绝缘层412a、412b用作掩模而对栅极绝缘层442进行蚀刻来形成。
接着，在栅侧壁绝缘层412a、412b的一部分及非晶氧化物半导体膜443上，形成成为源电极层及漏电极层(包括使用与其相同的层形成的布线)的导电膜。
利用光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成源电极层405a、漏电极层405b，然后去除抗蚀剂掩模(参照图2D)。
接着，在栅电极层401、侧壁绝缘层412a、412b、源电极层405a、漏电极层405b上形成绝缘层407(参照图2E)。绝缘层407既可以是单层，也可以是叠层，但是采用包含氧化铝膜的结构。
在本实施方式中，作为绝缘层407利用溅射法形成厚度为100nm的氧化铝膜。
接着，对非晶氧化物半导体膜443进行加热处理，使该非晶氧化物半导体膜443的至少一部分结晶化，来形成包括具有大致垂直于其表面的c轴的结晶的晶体氧化物半导体膜403。
作为绝缘层407设置在非晶氧化物半导体膜443上的氧化铝膜具有不透过氢、水分等杂质以及氧的双方的高遮断效果(阻挡效果)。
从而，氧化铝膜在制造工序中及制造工序之后，具有作为保护膜的功能，该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜(非晶氧化物半导体膜443及晶体氧化物半导体膜403)中，并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜(非晶氧化物半导体膜443及晶体氧化物半导体膜403)释放。
因为在由作为绝缘层407设置的氧化铝膜覆盖非晶氧化物半导体膜443的状态下进行使非晶氧化物半导体膜443结晶化的加热处理，所以可以防止由用来结晶化的加热处理从非晶氧化物半导体膜443释放出氧。从而，所获得的晶体氧化物半导体膜403可以维持非晶氧化物半导体膜443所包含的氧量，且包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
因此，由于氢、水分等杂质不混入到所形成的晶体氧化物半导体膜403，所以该晶体氧化物半导体膜403的纯度高，并且因为氧的释放被防止所以包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
在晶体氧化物半导体膜403中，在氧脱离的部分存在氧缺损。在不包含过剩的氧的氧化物半导体中即使产生氧缺损，也不能利用其他氧补充该缺损部分。但是，根据所公开的发明的一个方式的晶体氧化物半导体膜403是包含过剩的氧的CAAC-OS膜，所以即使在晶体氧化物半导体膜403中产生氧缺损，由于在膜中含有过剩的氧(优选为比化学计量组成比过剩的氧)，该过剩的氧作用到缺损部分，从而立刻将氧补充到缺损部分。
因此，通过将该晶体氧化物半导体膜403用于晶体管440，可以降低起因于氧缺损的晶体管的阈值电压Vth的不均匀以及阈值电压的移位ΔVth。
通过上述工序形成晶体管440(参照图2F)。晶体管440是一种包括被高纯度化且包含补充氧缺损的过剩的氧的晶体氧化物半导体膜的晶体管。从而，晶体管440的电特性变动被抑制，晶体管440在电性上稳定。
在使用本实施方式制造的被高纯度化且使用包含补充氧缺损的过剩的氧的晶体氧化物半导体膜403的晶体管440中，可以使截止状态下的室温下的每沟道宽度1μm的电流值(截止电流值)降低到100zA/μm(1zA(仄普托安培)为1×10-21A)以下，优选降低到10zA/μm以下，更优选降低到1zA/μm以下，进一步优选降低到100yA/μm以下的水平。
如上所述，可以提供一种使用具有稳定的电特性的氧化物半导体的半导体装置。从而，可以提供一种可靠性高的半导体装置。
实施方式3
在本实施方式中，使用图3A至图3E说明半导体装置及半导体装置的制造方法的另一个方式。与上述实施方式相同的部分或者具有与上述实施方式相同的功能的部分以及工序可以与上述实施方式同样进行，省略其反复说明。此外，省略相同部分的详细说明。
在本实施方式中，示出在根据所公开的发明的半导体装置的制造方法中，在形成栅电极层之后，透过栅极绝缘层进行对晶体氧化物半导体膜引入氧的工序的例子。
图3A至图3E示出本实施方式中的晶体管440的制造方法的一个例子。
首先，在衬底400上形成绝缘层436。然后在绝缘层436上形成晶体氧化物半导体膜413。晶体氧化物半导体膜413可以使用与实施方式1或实施方式2所示的晶体氧化物半导体膜413同样的材料及制造方法。以覆盖晶体氧化物半导体膜413的方式形成栅极绝缘层442。
然后，在栅极绝缘层442上形成栅电极层401(参照图3A)。
此外，也可以对晶体氧化物半导体膜413进行用来去除过剩的氢(包括水及羟基)(脱水化或脱氢化)的加热处理。
接着，对晶体氧化物半导体膜413引入氧431(至少包含氧自由基、氧原子、氧离子中的任何一个)，来进行对晶体氧化物半导体膜413的氧的供应。
在本实施方式中，在形成栅电极层401之后，利用离子注入法透过栅极绝缘层442将氧431注入到晶体氧化物半导体膜413。由氧431的注入工序，晶体氧化物半导体膜413的至少一部分被非晶化，而晶体氧化物半导体膜413成为包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域的非晶氧化物半导体膜443(参照图3B)。
当引入氧时，栅电极层401起掩模的作用，而有时对晶体氧化物半导体膜413中的与栅电极层401重叠的区域不直接引入氧431，但是因为栅电极层401的宽度很夹(例如是亚微米水平)，所以由用来使非晶氧化物半导体膜443结晶化的加热处理，将引入到非晶氧化物半导体膜443中的氧扩散到晶体氧化物半导体膜443中的与栅电极层401重叠的区域。
由被供应的氧431，可以补充存在于非晶氧化物半导体膜443中的氧缺损。
在栅电极层401的侧面形成具有侧壁结构的侧壁绝缘层412a、412b以及栅极绝缘层402。
栅极绝缘层402可以将栅电极层401及侧壁绝缘层412a、412b用作掩模而对栅极绝缘层442进行蚀刻来形成。
接着，在栅侧壁绝缘层412a、412b的一部分及非晶氧化物半导体膜443上，形成成为源电极层及漏电极层(包括使用与其相同的层形成的布线)的导电膜。
利用光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成源电极层405a、漏电极层405b，然后去除抗蚀剂掩模(参照图3C)。
接着，在栅电极层401、侧壁绝缘层412a、412b、源电极层405a、漏电极层405b上形成绝缘层407(参照图3D)。绝缘层407既可以是单层，也可以是叠层，但是采用包含氧化铝膜的结构。
在本实施方式中，作为绝缘层407利用溅射法形成厚度为100nm的氧化铝膜。
接着，对非晶氧化物半导体膜443进行加热处理，使该非晶氧化物半导体膜443的至少一部分结晶化，来形成包括具有大致垂直于其表面的c轴的结晶的晶体氧化物半导体膜403。并且由于该加热处理，氧扩散到非晶氧化物半导体膜443整体，而氧供应到膜整体。
作为绝缘层407设置在非晶氧化物半导体膜443上的氧化铝膜具有不透过氢、水分等杂质以及氧的双方的高遮断效果(阻挡效果)。
从而，氧化铝膜在制造工序中及制造工序之后，具有作为保护膜的功能，该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜(非晶氧化物半导体膜443及晶体氧化物半导体膜403)中，并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜(非晶氧化物半导体膜443及晶体氧化物半导体膜403)释放。
因为在由作为绝缘层407设置的氧化铝膜覆盖非晶氧化物半导体膜443的状态下进行使非晶氧化物半导体膜443结晶化的加热处理，所以可以防止由用来结晶化的加热处理从非晶氧化物半导体膜443释放出氧。从而，所获得的晶体氧化物半导体膜403可以维持非晶氧化物半导体膜443所包含的氧量，且包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
从而，因此，由于氢、水分等杂质不混入到所形成的晶体氧化物半导体膜403，所以该晶体氧化物半导体膜403的纯度高，并且因为氧的释放被防止所以包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
在晶体氧化物半导体膜403中，在氧脱离的部分存在氧缺损。在不包含过剩的氧的氧化物半导体中即使产生氧缺损，也不能利用其他氧补充该缺损部分。但是，根据所公开的发明的一个方式的晶体氧化物半导体膜403是包含过剩的氧的CAAC-OS膜，所以即使在晶体氧化物半导体膜403中产生氧缺损，由于在膜中含有过剩的氧(优选为比化学计量组成比过剩的氧)，该过剩的氧作用到缺损部分，从而立刻将氧补充到缺损部分。
因此，通过将该晶体氧化物半导体膜体膜403用于晶体管440，可以降低起因于氧缺损的晶体管的阈值电压Vth的不均匀以及阈值电压的移位ΔVth。
通过上述工序形成晶体管440(参照图3E)。晶体管440是一种包括被高纯度化且包含补充氧缺损的过剩的氧的晶体氧化物半导体膜的晶体管。从而，晶体管440的电特性变动被抑制，晶体管440在电性上稳定。
在使用本实施方式制造的被高纯度化且使用包含补充氧缺损的过剩的氧的晶体氧化物半导体膜403的晶体管440中，可以使截止状态下的室温下的每沟道宽度1μm的电流值(截止电流值)降低到100zA/μm(1zA(仄普托安培)为1×10-21A)以下，优选降低到10zA/μm以下，更优选降低到1zA/μm以下，进一步优选降低到100yA/μm以下的水平。
如上所述，可以提供一种使用具有稳定的电特性的氧化物半导体的半导体装置。从而，可以提供一种可靠性高的半导体装置。
实施方式4
在本实施方式中，使用图4A至图4E说明半导体装置及半导体装置的制造方法的另一个方式。与上述实施方式相同的部分或者具有与上述实施方式相同的功能的部分以及工序可以与上述实施方式同样进行，省略其反复说明。此外，省略相同部分的详细说明。
在本实施方式中，示出在根据所公开的发明的半导体装置的制造方法中，进行透过设置在晶体管上的绝缘层对晶体氧化物半导体膜引入氧的工序的例子。
图4A至图4E示出本实施方式中的晶体管410的制造方法的一个例子。
首先，在衬底400上形成绝缘层436。然后在绝缘层436上形成晶体氧化物半导体膜413。晶体氧化物半导体膜413可以使用与实施方式1或实施方式2所示的晶体氧化物半导体膜413同样的材料及制造方法。以覆盖晶体氧化物半导体膜413的方式形成栅极绝缘层442。
然后，在栅极绝缘层442上形成栅电极层401(参照图4A)。
此外，在本实施方式中示出不形成侧壁结构的侧壁绝缘层，也不将栅极绝缘层加工为岛状，而使用作为连续膜设置的栅极绝缘层442的例子。
此外，也可以对晶体氧化物半导体膜413进行用来去除过剩的氢(包括水及羟基)(脱水化或脱氢化)的加热处理。
接着，在栅极绝缘层442及栅电极层401上形成绝缘层407(参照图4B)。绝缘层407既可以是单层，也可以是叠层，但是采用包含氧化铝膜的结构。
在本实施方式中，作为绝缘层407利用溅射法形成厚度为100nm的氧化铝膜。
接着，对晶体氧化物半导体膜413引入氧431(至少包含氧自由基、氧原子、氧离子中的任何一个)，来进行对晶体氧化物半导体膜413的氧的供应。
在本实施方式中，在形成绝缘层407之后，利用离子注入法透过栅极绝缘层442及绝缘层407将氧431注入到晶体氧化物半导体膜413。由氧431的注入工序，晶体氧化物半导体膜413的至少一部分被非晶化，而晶体氧化物半导体膜413成为包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域的非晶氧化物半导体膜443(参照图4C)。
当引入氧时，栅电极层401起掩模的作用，而有时对晶体氧化物半导体膜413中的与栅电极层401重叠的区域不直接引入氧431，但是因为栅电极层401的宽度很夹(例如是0.35μm)，所以由用来使非晶氧化物半导体膜443结晶化的加热处理，将引入到非晶氧化物半导体膜443中的氧扩散到晶体氧化物半导体膜443中的与栅电极层401重叠的区域。
由被供应的氧431，可以补充存在于非晶氧化物半导体膜443中的氧缺损。
接着，对非晶氧化物半导体膜443进行加热处理，使该非晶氧化物半导体膜443的至少一部分结晶化，来形成包括具有大致垂直于其表面的c轴的结晶的晶体氧化物半导体膜403(参照图4D)。并且由于该加热处理，氧扩散到非晶氧化物半导体膜443整体，而氧供应到膜整体。
作为绝缘层407设置在非晶氧化物半导体膜443上的氧化铝膜具有不透过氢、水分等杂质以及氧的双方的高遮断效果(阻挡效果)。
从而，氧化铝膜在制造工序中及制造工序之后，具有作为保护膜的功能，该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜(非晶氧化物半导体膜443及晶体氧化物半导体膜403)中，并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜(非晶氧化物半导体膜443及晶体氧化物半导体膜403)释放。
因为在由作为绝缘层407设置的氧化铝膜覆盖非晶氧化物半导体膜443的状态下进行使非晶氧化物半导体膜443结晶化的加热处理，所以可以防止由用来结晶化的加热处理从非晶氧化物半导体膜443释放出氧。从而，所获得的晶体氧化物半导体膜403可以维持非晶氧化物半导体膜443所包含的氧量，且包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域的。
因此，由于氢、水分等杂质不混入到所形成的晶体氧化物半导体膜403，所以该晶体氧化物半导体膜403的纯度高，并且因为氧的释放被防止所以包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
在晶体氧化物半导体膜403中，在氧脱离的部分存在氧缺损。在不包含过剩的氧的氧化物半导体中即使产生氧缺损，也不能利用其他氧补充该缺损部分。但是，根据所公开的发明的一个方式的晶体氧化物半导体膜403是包含过剩的氧的CAAC-OS膜，所以即使在晶体氧化物半导体膜403中产生氧缺损，由于在膜中含有过剩的氧(优选为比化学计量组成比过剩的氧)，该过剩的氧作用到缺损部分，从而立刻将氧补充到缺损部分。
因此，通过将该晶体氧化物半导体膜403用于晶体管410，可以降低起因于氧缺损的晶体管的阈值电压Vth的不均匀以及阈值电压的移位ΔVth。
此外，为了降低起因于晶体管的表面凹凸，可以形成平坦化绝缘膜。作为平坦化绝缘膜，可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂等有机材料。另外，除了上述有机材料之外，还可以使用低介电常数材料(低-k材料)等。也可以通过层叠多个由这些材料形成的绝缘膜形成平坦化绝缘膜。
在本实施方式中，在绝缘层407上形成平坦化绝缘膜415。此外，在栅极绝缘层442、绝缘层407及平坦化绝缘膜415中形成达到晶体氧化物半导体膜403的开口，并在开口中形成与晶体氧化物半导体膜403电连接的源电极层405a、漏电极层405b。
通过上述工序形成晶体管410(参照图4E)。晶体管410是一种包括被高纯度化且包含补充氧缺损的过剩的氧的晶体氧化物半导体膜的晶体管。从而，晶体管410的电特性变动被抑制，晶体管410在电性上稳定。
此外，当层叠绝缘层407时，除了氧化铝膜以外，还可以典型地使用氧化硅膜、氧氮化硅膜、氧氮化铝膜或氧化镓膜等无机绝缘膜。图7B示出在晶体管410中的绝缘层407具有绝缘层407a、绝缘层407b的叠层结构的例子。
如图7B所示那样，在栅极绝缘层442及栅电极层401上形成绝缘层407a，在绝缘层407a上形成绝缘层407b。例如，在本实施方式中，作为绝缘层407a使用包括与氧化硅处于结晶状态时的化学计量组成比相比氧含量过剩的区域的氧化硅膜，作为绝缘层407b使用氧化铝膜。
在绝缘层407具有绝缘层407a、407b的叠层结构时，对晶体氧化物半导体膜413引入氧的工序可以透过层叠的绝缘层407a、407b而进行。
在使用本实施方式制造的被高纯度化且使用包含补充氧缺损的过剩的氧的晶体氧化物半导体膜403的晶体管410中，可以使截止状态下的室温下的每沟道宽度1μm的电流值(截止电流值)降低到100zA/μm(1zA(仄普托安培)为1×10-21A)以下，优选降低到10zA/μm以下，更优选降低到1zA/μm以下，进一步优选降低到100yA/μm以下的水平。
如上所述，可以提供一种使用具有稳定的电特性的氧化物半导体的半导体装置。从而，可以提供一种可靠性高的半导体装置。
实施方式5
在本实施方式中，使用图5A至图5F说明半导体装置及半导体装置的制造方法的另一个方式。与上述实施方式相同的部分或者具有与上述实施方式相同的功能的部分以及工序可以与上述实施方式同样进行，省略其反复说明。此外，省略相同部分的详细说明。
在本实施方式中，示出在源电极层及漏电极层和晶体氧化物半导体膜的连接结构的方面与上述实施方式1不同的晶体管的制造方法的例子。
图5A至图5F示出本实施方式中的晶体管430的制造方法的一个例子。
首先，在衬底400上形成绝缘层436。
接着，在绝缘层436上形成成为源电极层及漏电极层(包括使用与其相同的层形成的布线)的导电膜。
利用光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成源电极层405a、漏电极层405b，然后去除抗蚀剂掩模(参照图5A)。
然后在绝缘层436、源电极层405a及漏电极层405b上形成晶体氧化物半导体膜413(参照图5B)。晶体氧化物半导体膜413可以使用与实施方式1或实施方式2所示的晶体氧化物半导体膜413同样的材料及制造方法。以覆盖晶体氧化物半导体膜413的方式形成栅极绝缘层402(参照图5C)。
此外，也可以对晶体氧化物半导体膜413进行用来去除过剩的氢(包括水及羟基)(脱水化或脱氢化)的加热处理。
接着，对晶体氧化物半导体膜413引入氧431(至少包含氧自由基、氧原子、氧离子中的任何一个)，来进行对晶体氧化物半导体膜413的氧的供应。
在本实施方式中，利用离子注入法透过栅极绝缘层402将氧431注入到晶体氧化物半导体膜413。由氧431的注入工序，晶体氧化物半导体膜413的至少一部分发生非晶化，而晶体氧化物半导体膜413成为包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域的非晶氧化物半导体膜443(参照图5D)。
由被供应的氧431，可以补充存在于非晶氧化物半导体膜443中的氧缺损。
然后，在栅极绝缘层402上形成栅电极层401。
在本实施方式中，示出在栅电极层401的侧面不形成侧壁结构的侧壁绝缘层的例子，但是也可以如实施方式1所示那样设置侧壁结构的侧壁绝缘层，而将栅极绝缘层402加工为岛状。
接着，在栅极绝缘层402及栅电极层401上形成绝缘层407(参照图5E)。绝缘层407既可以是单层，也可以是叠层，但是采用包含氧化铝膜的结构。
在本实施方式中，作为绝缘层407利用溅射法形成厚度为100nm的氧化铝膜。
接着，对非晶氧化物半导体膜443进行加热处理，使该非晶氧化物半导体膜443的至少一部分结晶化，来形成包括具有大致垂直于其表面的c轴的结晶的晶体氧化物半导体膜403。
作为绝缘层407设置在非晶氧化物半导体膜443上的氧化铝膜具有不透过氢、水分等杂质以及氧的双方的高遮断效果(阻挡效果)。
从而，氧化铝膜在制造工序中及制造工序之后，具有作为保护膜的功能，该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜(非晶氧化物半导体膜443及晶体氧化物半导体膜403)中，并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜(非晶氧化物半导体膜443及晶体氧化物半导体膜403)释放。
因为在由作为绝缘层407设置的氧化铝膜覆盖非晶氧化物半导体膜443的状态下进行使非晶氧化物半导体膜443结晶化的加热处理，所以可以防止由用来结晶化的加热处理从非晶氧化物半导体膜443释放出氧。从而，所获得的晶体氧化物半导体膜403可以维持非晶氧化物半导体膜443所包含的氧量，且包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
因此，由于氢、水分等杂质不混入到所形成的晶体氧化物半导体膜403，所以该晶体氧化物半导体膜403的纯度高，并且因为氧的释放被防止所以包含相对于在氧化物半导体是结晶的状态下的化学计量组成比，氧的含量过剩的区域。
在晶体氧化物半导体膜403中，在氧脱离的部分存在氧缺损。在不包含过剩的氧的氧化物半导体中即使产生氧缺损，也不能利用其他氧补充该缺损部分。但是，根据所公开的发明的一个方式的晶体氧化物半导体膜403是包含过剩的氧的CAAC-OS膜，所以即使在晶体氧化物半导体膜403中产生氧缺损，也通过在膜中含有过剩的氧(优选为比化学计量组成比过剩的氧)，该过剩的氧作用到缺损部分，从而立刻将氧补充到缺损部分。
因此，通过将该晶体氧化物半导体膜403用于晶体管430，可以降低起因于氧缺损的晶体管的阈值电压Vth的不均匀以及阈值电压的移位ΔVth。
此外，当层叠绝缘层407时，除了氧化铝膜以外，还可以典型地使用氧化硅膜、氧氮化硅膜、氧氮化铝膜或氧化镓膜等无机绝缘膜。图7C示出在晶体管430中的绝缘层407具有绝缘层407a、绝缘层407b的叠层结构的例子。
如图7C所示那样，在栅极绝缘层402及栅电极层401上形成绝缘层407a，在绝缘层407a上形成绝缘层407b。例如，在本实施方式中，作为绝缘层407a使用包括与氧化物硅处于结晶状态时的化学计量组成比相比氧含量过剩的区域的氧化硅膜，作为绝缘层407b使用氧化铝膜。
通过上述工序形成晶体管430(参照图5F)。晶体管430是一种包括被高纯度化且包含补充氧缺损的过剩的氧的晶体氧化物半导体膜的晶体管。从而，晶体管430的电特性变动被抑制，晶体管430在电性上稳定。
在使用本实施方式制造的被高纯度化且使用包含补充氧缺损的过剩的氧的晶体氧化物半导体膜403的晶体管430中，可以使截止状态下的室温下的每沟道宽度1μm的电流值(截止电流值)降低到100zA/μm(1zA(仄普托安培)为1×10-21A)以下，优选降低到10zA/μm以下，更优选降低到1zA/μm以下，进一步优选降低到100yA/μm以下的水平。
如上所述，可以提供一种使用具有稳定的电特性的氧化物半导体的半导体装置。从而，可以提供一种可靠性高的半导体装置。
实施方式6
在本实施方式中，说明半导体装置的制造方法的另一个方式。与上述实施方式相同的部分或者具有与上述实施方式相同的功能的部分以及工序可以与上述实施方式同样进行，省略其反复说明。此外，省略相同部分的详细说明。
此外，在本实施方式中示出氧引入工序的例子，该氧引入工序可以应用于实施方式5所示的晶体管430的制造工序中。
图6A是在图5B的工序之后对晶体氧化物半导体膜413直接引入氧431的例子。由引入氧431的工序，晶体氧化物半导体膜413的至少一部分被非晶化，而晶体氧化物半导体膜413成为包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域的非晶氧化物半导体膜443。由被供应的氧431，可以补充存在于非晶氧化物半导体膜443中的氧缺损。此外，如图6A所示那样，当对被露出的晶体氧化物半导体膜413直接引入氧431时，可以使用等离子体处理。
图6B是在栅极绝缘层402上形成栅电极层401之后，透过栅极绝缘层402对晶体氧化物半导体膜413引入氧431的例子。由引入氧431的工序，晶体氧化物半导体膜413的至少一部分被非晶化，而晶体氧化物半导体膜413成为包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域的非晶氧化物半导体膜443。由被供应的氧431，可以补充存在于非晶氧化物半导体膜443中的氧缺损。
图6C是在栅极绝缘层402及栅电极层401上形成绝缘层407之后，透过栅极绝缘层402及绝缘层407对晶体氧化物半导体膜413引入氧431的例子。由引入氧431的工序，晶体氧化物半导体膜413的至少一部分被非晶化，而晶体氧化物半导体膜413成为包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域的非晶氧化物半导体膜443。由被供应的氧431，可以补充存在于非晶氧化物半导体膜443中的氧缺损。
这样，对晶体氧化物半导体膜的引入氧的工序可以在进行脱水化或脱氢化处理之后进行，没有特别的限制。此外，可以多次进行对已进行上述脱水化或脱氢化处理的氧化物半导体膜的氧的引入。
由以上工序制造的晶体管是具有被高纯度化且包括过剩的补充氧缺损的氧的晶体氧化物半导体膜的晶体管。从而，晶体管的电特性变动被抑制，且晶体管在电性上稳定。
可以提供使用具有稳定的电特性的氧化物半导体的半导体装置。从而，可以提供可靠性高的半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式7
在本实施方式中，使用图8A至图8C说明半导体装置及半导体装置的制造方法的另一个方式。与上述实施方式相同的部分或者具有与上述实施方式相同的功能的部分以及工序可以与上述实施方式同样进行，省略其反复说明。此外，省略相同部分的详细说明。
本实施方式是在根据所公开的发明的半导体装置的制造方法中，在晶体氧化物半导体膜中形成用作源区及漏区的杂质区的一个例子。用作源区及漏区的杂质区可以通过对晶体氧化物半导体膜引入改变导电率的杂质(也称为掺杂剂)来形成。
用作源区及漏区的杂质区中的掺杂剂浓度优选为5×1018/cm3以上且1×1022/cm3以下。
引入的掺杂剂采用15族元素及\或硼，具体地说选自磷、砷、锑以及硼中的任何一个以上的元素。此外，作为将掺杂剂引入到晶体氧化物半导体膜中的方法可以使用离子掺杂法或离子注入法。
也可以当利用离子掺杂法或离子注入法引入掺杂剂时，同时加热衬底。
此外，既可以多次进行将掺杂剂引入到晶体氧化物半导体膜的处理，又可以使用多种掺杂剂。
引入掺杂剂的杂质区有时由于掺杂剂的引入其一部分被非晶化。在此情况下，通过引入掺杂剂之后进行加热处理，可以恢复结晶性。
图8A示出在实施方式1至3所示的晶体管440中，在晶体氧化物半导体膜403中设置用作源区或漏区的杂质区404a、404b的晶体管440b的例子。杂质区404a、404b可以通过在形成源电极层405a、漏电极层405b之前将栅电极层401、侧壁绝缘层412a、412b用作掩模而对晶体氧化物半导体膜403引入掺杂剂来形成。
图8B示出在实施方式4所示的晶体管410中，在晶体氧化物半导体膜403中设置用作源区及漏区的杂质区404a、404b的晶体管410b的例子。杂质区404a、404b可以通过将栅电极层401用作掩模而对晶体氧化物半导体膜403引入掺杂剂来形成。
图8C示出在实施方式5所示的晶体管430中，在晶体氧化物半导体膜403中设置用作源区及漏区的杂质区404a、404b的晶体管430b的例子。杂质区404a、404b可以通过将栅电极层401用作掩模而对晶体氧化物半导体膜403引入掺杂剂来形成。
通过设置用作源区或漏区的杂质区，可以缓和施加到形成在杂质区之间的沟道形成区的电场。此外，通过在杂质区使晶体氧化物半导体膜和电极层电连接，可以降低晶体氧化物半导体膜和电极层的接触电阻。从而，可以提高晶体管的电特性。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式8
通过使用在实施方式1至7的任何一中示出一个例子的晶体管可以制造具有显示功能的半导体装置(也称为显示装置)。此外，通过将包括晶体管的驱动电路的一部分或全部与像素部一起形成在与该像素部相同的衬底上，可以形成系统整合型面板(system-on-panel)。
在图20A中，以围绕设置在第一衬底4001上的像素部4002的方式设置密封剂4005，并且，使用第二衬底4006进行密封。在图20A中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC(Flexibleprintedcircuit)4018a、4018b供给。
在图20B和图20C中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002、扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图20B和图20C中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。在图20B和图20C中，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC4018供给。
此外，虽然在图20B和图20C中示出另行形成信号线驱动电路4003，并将其安装在第一衬底4001上的例子，但是不限于该结构。既可以另行形成扫描线驱动电路并将其安装在衬底上，又可以另行仅形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并将其安装在衬底上。
注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG(ChipOnGlass，玻璃上芯片)方法、引线键合方法或者TAB(TapeAutomatedBonding，卷带式自动接合)方法等。图20A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子，图20B是通过COG方法安装信号线驱动电路4003的例子，而图20C是通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外，显示装置还包括：安装有连接器诸如FPC、TAB胶带或TCP的模块；在TAB胶带或TCP的端部上设置有印刷线路板的模块；通过COG方式将IC(集成电路)直接安装到显示元件的模块。
此外，设置在第一衬底上的像素部及扫描线驱动电路包括多个晶体管，并且，可以应用在实施方式1至7的任何一中示出一个例子的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机EL(ElectroLuminescence，电致发光)、有机EL等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示媒体。
参照图图21A和图21B说明半导体装置的一种方式。图21A和图21B相当于沿着图20B的M-N的截面图。
如图21A和图21B所示，半导体装置包括连接端子电极4015及端子电极4016，并且，连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC4018所包括的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成，并且，端子电极4016由与晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
此外，设置在第一衬底4001上的像素部4002、扫描线驱动电路4004包括多个晶体管，并且，在图21A和图21B中例示像素部4002所包括的晶体管4010、扫描线驱动电路4004所包括的晶体管4011。在图21A中，在晶体管4010和晶体管4011上设置有绝缘层4020，在图21B中，再加上设置有绝缘层4021。此外，绝缘膜4023是具有基底膜的功能的绝缘膜。
在本实施方式中，作为晶体管4010、晶体管4011，可以应用在实施方式1至7中的任一个示出的晶体管。
晶体管4010及晶体管4011是被高纯度化且具有包含补充氧缺损的过剩的氧的晶体氧化物半导体膜的晶体管。因此晶体管4010及晶体管4011的电特性变动被抑制，所以在电性上稳定。
因此，作为图21A和图21B所示的本实施方式的半导体装置，可以提供可靠性高的半导体装置。
设置在像素部4002中的晶体管4010电连接到显示元件，构成显示面板。只要可以进行显示就对显示元件没有特别的限制，而可以使用各种各样的显示元件。
图21A示出作为显示元件使用液晶元件的液晶显示装置的例子。在图21A中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意，以夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032、绝缘膜4033。第二电极层4031设置在第二衬底4006一侧，并且，第一电极层4030和第二电极层4031夹着液晶层4008而层叠。
此外，附图标记4035是通过对绝缘膜选择性地进行蚀刻而形成的柱状间隔物，并且它是为控制液晶层4008的厚度(单元间隙)而设置的。另外，还可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外，还可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有几wt％以上的手性试剂的液晶组成物用于液晶层。由于包含呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短且其具有光学各向同性，所以不需要取向处理，且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。使用氧化物半导体膜的晶体管有由于静电的影响而该晶体管的电特性明显波动而偏离设计范围的担忧。由此，将蓝相的液晶材料用于具有使用氧化物半导体膜的晶体管的液晶显示装置是更为高效的。
此外，液晶材料的固有电阻为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。注意，本说明书中的固有电阻的值为以20℃测量的值。
考虑到配置在像素部中的晶体管的漏电流等而以能够在指定期间中保持电荷的方式设定设置在液晶显示装置中的存储电容的大小。考虑到晶体管的截止电流等而设定存储电容的大小即可。通过使用具有高纯度的晶体氧化物半导体膜的晶体管，设置具有各像素中的液晶电容的三分之一以下，优选为五分之一以下的电容量的存储电容，就足够了。
在本实施方式中使用的具有被高纯度化的晶体氧化物半导体膜的晶体管可以降低截止状态下的电流值(截止电流值)。因此，可以延长图像信号等的电信号的保持时间，并且，还可以延长电源导通状态下的写入间隔。因此，可以降低刷新工作的频度，所以可以得到抑制耗电量的效果。
此外，在本实施方式中使用的具有高纯度化的晶体氧化物半导体膜的晶体管可以得到较高的场效应迁移率，所以可以进行高速驱动。例如，通过将这样的能够进行高速驱动的晶体管用于液晶显示装置，可以在同一衬底上形成像素部的开关晶体管和用于驱动电路的驱动晶体管。就是说，因为不需要作为驱动电路另行使用由硅片等形成的半导体装置，所以可以消减半导体装置的零部件数。此外，通过在像素部中也使用能够进行高速驱动的晶体管，可以提供高图像质量的图像。
液晶显示装置可以采用TN(TwistedNematic，扭曲向列)模式、IPS(In-Plane-Switching，平面内转换)模式、FFS(FringeFieldSwitching，边缘电场转换)模式、ASM(AxiallySymmetricalignedMicro-cell，轴对称排列微单元)模式、OCB(OpticalCompensatedBirefringence，光学补偿弯曲)模式、FLC(FerroelectricLiquidCrystal，铁电性液晶)模式、以及AFLC(AntiFerroelectricLiquidCrystal，反铁电性液晶)模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直配向(VA)模式的透过型液晶显示装置。作为垂直配向模式，例如可以使用MVA(Multi-DomainVerticalAlignment：多象限垂直配向)模式、PVA(PatternedVerticalAlignment：垂直取向构型)模式、ASV模式等。另外，也可以应用于VA型液晶显示装置。VA型液晶显示装置是指控制液晶显示面板的液晶分子的排列的方式的一种。VA型液晶显示装置是指当没有施加电压时液晶分子取向垂直于面板表面的方向的方式。此外，也可以使用将像素(pixel)分成几个区域(子像素)，并且使分子分别倒向不同方向的称为多畴化或者多畴设计的方法。
此外，在显示装置中，适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中受到控制的颜色因素不局限于RGB(R显示红色，G显示绿色，B显示蓝色)的三种颜色。例如，也可以采用RGBW(W显示白色)、或者对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种颜色以上的颜色。注意，也可以按每个颜色因素的点使其显示区域的大小不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于单色显示的显示装置。
此外，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区别，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括具有发光性的有机化合物的层，以流过电流。并且，这些载流子(电子及空穴)重新结合，具有发光性的有机化合物形成激发状态，当从该激发状态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有一种结构，其中，发光层夹在介电层之间，并且该夹着发光层的介电层由电极夹住，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光。注意，这里作为发光元件使用有机EL元件进行说明。
为了取出发光，使发光元件的一对电极中的至少一个具有透光性即可。并且，在衬底上形成晶体管及发光元件；作为发光元件，有从与衬底相反一侧的表面取出发光的顶部发射结构的发光元件；从衬底一侧的表面取出发光的底部发射结构的发光元件；从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构的发光元件。在此，可以应用上述任一种发射结构的发光元件。
图21B示出作为显示元件使用发光元件的发光装置的例子。作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。注意，发光元件4513的结构是由第一电极层4030、场致发光层4511、第二电极层4031构成的叠层结构，但是，不局限于所示的结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510使用有机绝缘材料或者无机绝缘材料形成。尤其是，使用感光树脂材料，在第一电极层4030上形成开口部，并且优选将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧碳等侵入发光元件4513中，而也可以在第二电极层4031及分隔壁4510上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充材料4514并被密封。如此，为了不暴露于外气，而优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充材料4514，除了氮或氩等惰性气体以外，还可以使用紫外线固化树脂、热固化树脂，并且，可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作为填充材料而使用氮，即可。
另外，如果需要，则可以在发光元件的射出表面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、滤色片等的光学薄膜。此外，也可以在偏振片、圆偏振片上设置防反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外，作为显示装置，也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并且，具有如下优点：与纸同样的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
作为电泳显示装置，有各种各样的形式，但是它是多个包括具有正电荷的第一粒子和具有负电荷的第二粒子的微胶囊分散在溶剂或溶质中，并且，通过对微胶囊施加电场，使微胶囊中的粒子彼此移动到相对方向，以只显示集合在一方侧的粒子的颜色的装置。注意，第一粒子或者第二粒子包括染料，并且，当没有电场时不移动。此外，第一粒子的颜色和第二粒子的颜色不同(包括无色)。
如此，电泳显示装置是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应(dielectrophoreticeffect)的显示器。
分散有上述微囊的溶剂被称为电子墨水，并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片、具有色素的粒子来进行彩色显示。
此外，作为微囊中的第一粒子及第二粒子，使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或这些的材料的复合材料即可。
此外，作为电子纸，还可以应用使用旋转球显示方式的显示装置。旋转球显示方式是如下方法，即将分别涂为白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
注意，在图20A至图20C及图21A和图21B中，作为第一衬底4001、第二衬底4006，除了玻璃衬底以外，还可以使用具有挠性的衬底。例如，可以使用具有透光性的塑料衬底等。作为塑料衬底，可以使用FRP(Fiberglass-ReinforcedPlastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
在本实施方式中，作为绝缘层4020使用氧化铝膜。绝缘层4020可以利用溅射法或等离子体CVD法形成。
作为绝缘层4020设置在氧化物半导体膜上的氧化铝膜具有不透过氢、水分等杂质以及氧的双方的高遮断效果(阻挡效果)。
从而，氧化铝膜在制造工序中及制造工序之后，具有作为保护膜的功能，该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜中，并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜释放。
晶体管4010及晶体管4011具有由氧的引入一旦使晶体氧化物半导体膜成为非晶氧化物半导体膜并使它重新结晶化的晶体氧化物半导体膜。因为在使用氧化铝膜覆盖非晶氧化物半导体膜的状态下进行使非晶氧化物半导体膜结晶化的加热处理，所以可以防止由用来结晶化的加热处理从非晶氧化物半导体膜释放出氧。从而，所获得的晶体氧化物半导体膜可以维持非晶氧化物半导体膜所包含的氧量，且包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
从而，所形成的晶体氧化物半导体膜因为不混入氢、水分等杂质，所以具有高纯度，并且因为氧的释放被防止所以包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。因此，通过将该结晶氧化物半导体膜用于晶体管4010及晶体管4011，可以降低起因于氧缺损的晶体管的阈值电压Vth的不均匀以及阈值电压的移位ΔVth。
此外，具有平坦化绝缘膜的功能的绝缘层4021可以使用丙烯酸、聚酰亚胺、苯并环丁烯类、聚酰胺、环氧等具有耐热性的有机材料。此外，除了上述有机材料以外，还可以使用低介电常数材料(低-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意，可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料而利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法)、丝网印刷、胶版印刷、刮刀、辊涂、帘涂、刮刀涂布等形成。
显示装置通过透过来自光源或显示元件的光来进行显示。因此，设置在透过光的像素部中的衬底、绝缘膜、导电膜等的薄膜全都对可见光的波长区域的光具有透光性。
关于对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等)，根据取出光的方向、设置电极层的地方以及电极层的图案结构而选择其透光性、反射性，即可。
作为第一电极层4030、第二电极层4031，可以使用包括氧化钨的铟氧化物、包括氧化钨的铟锌氧化物、包括氧化钛的铟氧化物、包括氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯等具有透光性的导电材料。
此外，第一电极层4030、第二电极层4031可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等的金属、其合金或者其金属氮化物中的一种或多种来形成。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成第一电极层4030、第二电极层4031。作为导电高分子，可以使用所谓π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的两种以上构成的共聚物或其衍生物等。
此外，由于晶体管容易受到静电等的破坏，所以优选设置驱动电路保护用的保护电路。保护电路优选使用非线性元件构成。
如上所述通过应用实施方式1至7的任何一所示的晶体管，可以提供具有各种功能的半导体装置。
实施方式9
通过使用由实施方式1至7中的任何一个示出的作为一例的晶体管，可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图22A示出具有图像传感器功能的半导体装置的一例。图22A示出光电传感器的等效电路，而图22B示出光电传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658，而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672，而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意，在本说明书的电路图中，为了使使用氧化物半导体膜的晶体管一目了然，将使用氧化物半导体膜的晶体管的符号表示为“OS”。在图22A中，晶体管640和晶体管656是使用如实施方式1的晶体管440所示那样的晶体氧化物半导体膜的晶体管。
图22B是示出光电传感器中的光电二极管602和晶体管640的截面图，其中在具有绝缘表面的衬底601(TFT衬底)上设置有用作传感器的光电二极管602和晶体管640。通过使用粘合层608，在光电二极管602和晶体管640上设置有衬底613。
在晶体管640上设置有绝缘层631、层间绝缘层633以及层间绝缘层634。光电二极管602设置在层间绝缘层633上，并且光电二极管602具有如下结构：在形成在层间绝缘层633上的电极层641和设置在层间绝缘层634上的电极层642之间从层间绝缘层633一侧按顺序层叠有第一半导体层606a、第二半导体层606b及第三半导体层606c。
电极层641与形成在层间绝缘层634中的导电层643电连接，电极层642隔着电极层641与导电层645电连接。导电层645与晶体管640的栅电极层电连接，光电二极管602与晶体管640电连接。
在此，例示一种pin型的光电二极管，其中层叠用作第一半导体层606a的具有p型的导电型的半导体层、用作第二半导体层606b的高电阻的半导体层(I型半导体层)、用作第三半导体层606c的具有n型的导电型的半导体层。
第一半导体层606a是p型半导体层，而可以由包含赋予p型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素(例如，硼(B))的半导体材料气体通过等离子体CVD法形成第一半导体层606a。作为半导体材料气体，可以使用硅烷(SiH4)。或者，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素引入到该非晶硅膜。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相淀积法或溅射法等。优选将第一半导体层606a的厚度设定为10nm以上且50nm以下。
第二半导体层606b是I型半导体层(本征半导体层)，而可以由非晶硅膜形成。为了形成第二半导体层606b，通过等离子体CVD法，使用半导体材料气体形成非晶硅膜。作为半导体材料气体，可以使用硅烷(SiH4)。或者，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相沉积法、溅射法等形成第二半导体层606b。优选将第二半导体层606b的厚度设定为200nm以上且1000nm以下。
第三半导体层606c是n型半导体层，而可以由包含赋予n型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素(例如，磷(P))的半导体材料气体通过等离子体CVD法形成第三半导体层606c。作为半导体材料气体，可以使用硅烷(SiH4)。或者，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。此外，可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素引入到该非晶硅膜。优选在使用离子注入方法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相淀积法或溅射法等。优选将第三半导体层606c的厚度设定为20nm以上且200nm以下。
此外，第一半导体层606a、第二半导体层606b以及第三半导体层606c可以不使用非晶半导体形成，而使用多晶半导体或微晶半导体(SemiAmorphousSemiconductor：SAS)形成。
在考虑吉布斯自由能时，微晶半导体属于介于非晶和单晶之间的中间亚稳态。也就是说，微晶半导体是具有自由能上稳定的第三状态的半导体并具有短程有序和晶格畸变。柱状或针状晶体在相对于衬底表面的法线方向上生长。作为微晶半导体的典型例子的微晶硅，其拉曼光谱向表示单晶硅的520cm-1的低波数一侧偏移。亦即，微晶硅的拉曼光谱的峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。另外，包含至少1原子％或其以上的氢或卤素，以终结悬空键(danglingbond)。还有，通过包含氦、氩、氪、氖等的稀有气体元素来进一步促进晶格畸变，提高稳定性而得到优良的微晶半导体膜。
该微晶半导体膜可以通过频率为几十MHz至几百MHz的高频等离子体CVD法或频率为1GHz以上的微波等离子体CVD装置形成。典型地，可利用用氢稀释的SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等包含硅的化合物形成该微晶半导体膜。此外，除了包含硅的化合物(例如，氢化硅)和氢之外，还可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素进行稀释来形成微晶半导体膜。在上述情况下，将氢的流量比设定为包含硅的化合物(例如，氢化硅)的5倍以上且200倍以下，优选设定为50倍以上且150倍以下，更优选设定为100倍。再者，也可以在含硅的气体中混入CH4、C2H6等的碳化物气体、GeH4、GeF4等的锗化气体、F2等。
此外，由于光电效应生成的空穴的迁移率低于电子的迁移率，因此当p型半导体层一侧上的表面用作光接收面时，pin光电二极管具有较好的特性。这里示出将光电二极管602从形成有pin型的光电二极管的衬底601的面接收的光转换为电信号的例子。此外，来自其导电型与用作光接收面的半导体层一侧相反的半导体层一侧的光是干扰光，因此，电极层优选由具有遮光性的导电膜形成。另外，可以使用n型半导体层一侧的表面作为光接收面。
层间绝缘层633、层间绝缘层634可以使用绝缘材料，而根据其材料而利用溅射法、等离子体CVD法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法)、丝网印刷、胶版印刷、刮刀、辊涂、帘涂、刮刀涂布等形成。
在本实施方式中，作为绝缘层631使用氧化铝膜。绝缘层631可以利用溅射法并等离子体CVD法形成。
作为绝缘层631设置在氧化物半导体膜上的氧化铝膜具有不透过氢、水分等杂质以及氧的双方的高遮断效果(阻挡效果)。
从而，氧化铝膜在制造工序中及制造工序之后，具有作为保护膜的功能，该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜中，并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜释放。
在本实施方式中，晶体管640具有由氧的引入一旦使晶体氧化物半导体膜成为非晶氧化物半导体膜并使它重新结晶化的晶体氧化物半导体膜。因为在使用氧化铝膜覆盖非晶氧化物半导体膜的状态下进行使非晶氧化物半导体膜结晶化的加热处理，所以可以防止由用来结晶化的加热处理从非晶氧化物半导体膜释放出氧。从而，所获得的晶体氧化物半导体膜可以维持非晶氧化物半导体膜所包含的氧量，且包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
从而，所形成的晶体氧化物半导体膜因为不混入氢、水分等杂质，所以具有高纯度，并且因为氧的释放被防止所以包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。因此，通过将该结晶氧化物半导体膜用于晶体管640，可以降低起因于氧缺损的晶体管的阈值电压Vth的不均匀以及阈值电压的移位ΔVth。
作为层间绝缘层633、层间绝缘层634，为了减少表面凹凸优选采用用作平坦化绝缘膜的绝缘层。作为层间绝缘层633、层间绝缘层634，例如可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺或环氧树脂等具有耐热性的有机绝缘材料。除了上述有机绝缘材料之外，还可以使用低介电常数材料(低-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等的单层或叠层。
通过检测入射到光电二极管602的光，可以读取检测对象的信息。另外，在读取检测对象的信息时，可以使用背光灯等的光源。
如上所述，在具有被高纯度化且包含补充氧缺损的过剩的氧的晶体氧化物半导体膜的晶体管中，晶体管的电特性的变动被抑制，且在电性上稳定。因此，通过使用该晶体管可以提供可靠性高的半导体装置。
本实施方式可以与其他实施方式所记载的结构是当地组合而实施。
实施方式10
将在实施方式1至7的任一中例示出的晶体管可以适用于具有多个晶体管层叠的集成电路的半导体装置。在本实施方式中作为半导体装置的一个例子示出存储介质(存储元件)的例子。
在实施方式中制造一种半导体装置，该半导体装置包括：在单晶半导体衬底上制造的第一晶体管的晶体管140；以及隔着绝缘层在晶体管140的上方使用半导体膜制造的第二晶体管的晶体管162。可以将在实施方式1至7的任一中例示出的晶体管适用于晶体管162。在本实施方式中示出作为晶体管162使用具有与实施方式1所示的晶体管440同样的结构的晶体管的例子。
层叠的晶体管140、晶体管162的半导体材料及结构既可以是相同的，又可以是不同的。在本实施方式中示出分别使用适合于存储介质(存储元件)的电路的材料及结构的晶体管的例子。
图19A至图19C是半导体装置的结构的一个例子。图19A示出半导体装置的截面，而图19B示出半导体装置的平面。这里，图19A相当于图19B的C1-C2及D1-D2的截面。另外，图19C示出将上述半导体装置作为存储元件而使用时的电路图的一个例子。在图19A及图19B所示的半导体装置中，其下部具有使用第一半导体材料的晶体管140，其上部具有使用第二半导体材料的晶体管162。在本实施方式中，作为第一半导体材料使用氧化物半导体材料以外的半导体材料，作为第二半导体材料使用氧化物半导体。作为氧化物半导体以外的半导体材料，例如可以使用硅、锗、硅锗、碳化硅或镓砷等，并且，优选使用单晶半导体。另外，还可以使用有机半导体材料。使用这样的半导体材料的晶体管可以容易地进行高速工作。另一方面，使用氧化物半导体的晶体管利用其特性而可以长时间地保持电荷。
使用图19A至图19C说明图19A至图19C中的半导体装置的制造方法。
晶体管140包括：设置在含有半导体材料(例如硅等)的衬底185中的沟道形成区116；以夹着沟道形成区116的方式设置的杂质区120；接触于杂质区120的金属化合物区124；设置在沟道形成区116上的栅极绝缘层108；以及设置在栅极绝缘层108上的栅电极110。
作为含有半导体材料的衬底185，可以采用以硅或碳化硅等为材料的单晶半导体衬底、多晶半导体衬底、硅锗等化合物半导体衬底或SOI衬底等。注意，一般来说，“SOI衬底”是指在绝缘表面上设置有硅半导体层的衬底，但是在本说明书等中，还包括在绝缘表面上设置有由硅以外的材料构成的半导体层的衬底。也就是说，“SOI衬底”所具有的半导体层不局限于硅半导体层。此外，SOI衬底还包括在玻璃衬底等绝缘衬底上隔着绝缘层设置有半导体层的衬底。
作为SOI衬底的制造方法，可以使用如下方法：在将氧离子注入到镜面抛光薄片中之后，通过进行高温加热在离表面有一定深度的区域中形成氧化层，同时使在表面层中产生的缺损消灭的方法；通过利用热处理进行的由氢离子照射形成的微孔洞生而长劈开半导体衬底的方法；以及在绝缘表面上利用结晶生长形成单晶半导体层的方法等。
例如，从单晶半导体衬底的一个面添加离子，在从单晶半导体衬底的一个面离一定的深度处形成脆化层，并在单晶半导体衬底的一个面和元件衬底中的一方之上形成绝缘层。在隔着绝缘层将单晶半导体衬底和元件衬底重叠的状态下，进行使脆化层产生裂缝而在脆化层中分离单晶半导体衬底的热处理，以利用单晶半导体衬底在元件衬底上形成单晶半导体层作为半导体层。也可以适用利用上述方法而制造的SOI衬底。
另外，在衬底185上，以围绕晶体管140的方式设置有元件分离绝缘层106。这里，为了实现高集成化，如图19A至图19C所示，晶体管140优选采用不设置侧壁绝缘层的结构。另一方面，当重视晶体管140的特性时，可以在栅电极110的侧面设置侧壁绝缘层，以在杂质区120中形成另一个杂质区，该杂质区的杂质浓度与杂质区120的杂质浓度不同。
使用单晶半导体衬底的晶体管140可以进行高速工作。因此，通过将该晶体管用作读出用的晶体管，可以高速地进行信息的读出。以覆盖晶体管140的方式形成两个绝缘层。作为形成晶体管162及电容元件164之前的处理，对该两个绝缘层进行CMP处理，而形成被平坦化的绝缘层128、绝缘层130，同时使栅电极110的上面露出。
作为绝缘层128、绝缘层130，可以典型地使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氮化硅膜、氮化铝膜、氮氧化硅膜、氮氧化铝膜等无机绝缘膜。绝缘层128、绝缘层130可以利用等离子体CVD法或溅射法等形成。
另外，可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂等的有机材料。此外，除了上述有机材料之外，还可以使用低介电常数材料(低-k材料)等。当使用有机材料时，也可以使用旋涂法、印刷法等湿法形成绝缘层128、绝缘层130。
此外，在绝缘层130中，作为与半导体层接触的膜使用氧化硅膜。
在本实施方式中，作为绝缘层128通过溅射法形成50nm厚的氧氮化硅膜，并且作为绝缘层130通过溅射法形成550nm厚的氧化硅膜。
在通过CMP处理充分平坦化了的绝缘层130上形成半导体膜。在本实施方式中，作为半导体膜使用In-Ga-Zn-O类氧化物靶材通过溅射法形成包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域的晶体氧化物半导体膜。
接着对晶体氧化物半导体膜选择性地进行蚀刻，而形成岛状晶体氧化物半导体膜。对晶体氧化物半导体膜进行引入氧的工序，而使晶体氧化物半导体膜成为非晶氧化物半导体膜。在非晶氧化物半导体膜上形成栅极绝缘层146、栅电极层148、侧壁绝缘层136a、136b。
作为栅极绝缘层146可以通过等离子体CVD法或溅射法等形成氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、氧化铪膜或氧化镓膜。
栅电极层148可以通过在栅极绝缘层146上形成导电层之后选择性地蚀刻该导电层来形成。
接着，在栅电极110、绝缘层128、绝缘层130等上形成导电层，对该导电层进行选择性的蚀刻来形成源电极或漏电极142a、源电极或漏电极142b。
可以利用如溅射法等的PVD法或如等离子体CVD法等的CVD法来形成导电层。另外，作为导电层的材料，可以使用选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素为成分的合金等。也可以使用选自Mn、Mg、Zr、Be、Nd、Sc中的一种或组合它们的材料。
导电层既可以采用单层结构，又可以采用两层以上的叠层结构。例如可以举出：钛膜或氮化钛膜的单层结构；含有硅的铝膜的单层结构；在铝膜上层叠有钛膜的双层结构；在氮化钛膜上层叠有钛膜的双层结构；层叠钛膜、铝膜及钛膜的三层结构等。另外，当作为导电层采用钛膜或氮化钛膜的单层结构时，具有易于将源电极或漏电极142a、源电极或漏电极142b加工为锥形形状的优点。
接着，在非晶氧化物半导体膜、栅极绝缘层146、栅电极层148、侧壁绝缘层136a、136b上形成包括氧化铝膜的绝缘层150。当绝缘层150采用叠层结构时，可以利用等离子体CVD法或溅射法等且将氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、氧化铪膜或氧化镓膜与氧化铝膜层叠而形成。
接着，对非晶氧化物半导体膜进行加热处理，而使该非晶氧化物半导体膜的至少一部分结晶化，来形成包括具有大致垂直于其表面的c轴的结晶的氧化物半导体膜144。
作为绝缘层150设置在氧化物半导体膜上的氧化铝膜具有不透过氢等杂质以及氧的双方的高遮断效果(阻挡效果)。
从而，氧化铝膜在制造工序中及制造工序之后，具有作为保护膜的功能，该保护膜防止成为变动原因的氢、水分等杂质混入到氧化物半导体膜中，并且防止构成氧化物半导体的主要成分材料的氧从氧化物半导体膜释放。
因为在被覆盖作为绝缘层150设置的氧化铝膜的状态下进行使非晶氧化物半导体膜结晶化的加热处理，所以可以防止由用来结晶化的加热处理从非晶氧化物半导体膜释放出氧。从而，所获得的晶体氧化物半导体膜144可以维持非晶氧化物半导体膜所包含的氧量，且包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
从而，所形成的晶体氧化物半导体膜144因为不混入氢、水分等杂质，所以具有高纯度，并且因为氧的释放被防止所以包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。因此，通过将该结晶氧化物半导体膜144用于晶体管162，可以降低起因于氧缺损的晶体管的阈值电压Vth的不均匀以及阈值电压的移位ΔVth。
将使非晶氧化物半导体膜的至少一部分结晶化的加热处理的温度设定为250℃以上且700℃以下，优选为400℃以上，更优选为500℃，进一步优选为550℃以上。
在绝缘层150上，在与源电极或漏电极142a重叠的区域形成电极层153。
接着，在晶体管162及绝缘层150上形成绝缘层152。绝缘层152可以利用溅射法或CVD法等形成。另外，还可以使用含有如氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝等无机绝缘材料的材料形成。
接着，在栅极绝缘层146、绝缘层150及绝缘层152中形成到达源电极或漏电极142b的开口。该开口通过使用掩模等的选择性的蚀刻而形成。
然后，在上述开口中形成接触于源电极或漏电极142b的布线156。此外，在图19A中未图示源电极或漏电极142b和布线156的连接部分。
布线156是通过利用如溅射法等的PVD法或如等离子体CVD法等CVD法形成导电层之后对该导电层进行蚀刻加工而形成的。另外，作为导电层的材料，可以使用选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素为成分的合金等。也可以使用选自Mn、Mg、Zr、Be、Nd、Sc中的一种或多种的材料。详细内容与源电极或漏电极142a等相同。
通过上述工序，完成晶体管162及电容元件164。晶体管162是一种被高纯度化且具有包含补充氧缺损的过剩的氧的晶体氧化物半导体膜144的晶体管。从而，晶体管162的电特性变动被抑制，晶体管162在电性上稳定。电容元件164由源电极或漏电极142a、晶体氧化物半导体膜144、栅极绝缘层146及电极层153构成。
另外，在图19A所示的电容元件164中，通过层叠晶体氧化物半导体膜144和栅极绝缘层146，可以充分确保源电极或漏电极142a与电极层153之间的绝缘性。当然，为了确保足够的电容，也可以采用不具有晶体氧化物半导体膜144的结构的电容元件164。另外，也可以采用具有绝缘层的电容元件164。再者，当不需要电容时，也可以采用不设置电容元件164的结构。
图19C示出将上述半导体装置用作存储元件时的电路图的一个例子。在图19C中，晶体管162的源电极和漏电极中的一方与电容元件164的电极的一方及晶体管140的栅电极电连接。另外，第一布线(1stLine：也称为源极线)与晶体管140的源电极电连接，第二布线(2ndLine：也称为位线)与晶体管140的漏电极电连接，第三布线(3rdLine：也称为第一信号线)与晶体管162的源电极和漏电极中的另一方电连接，第四布线(4thLine：也称为第二信号线)与晶体管162的栅电极电连接，并且，第五布线(5thLine：也称为字线)与电容元件164的电极中的另一方电连接。
由于使用氧化物半导体的晶体管162的截止电流极小，因此通过使晶体管162处于截止状态，可以极长时间地保持与晶体管162的源电极和漏电极中的一方、电容元件164的电极的一方以及晶体管140的栅电极电连接的节点(以下，节点FG)的电位。此外，通过具有电容元件164，可以容易地保持施加到节点FG的电荷，并且，可以容易地读出所保持的信息。
在对半导体装置存储信息时(写入)，首先，将第四布线的电位设定为使晶体管162处于导通状态的电位，而使晶体管162处于导通状态。由此，第三布线的电位被供给到节点FG，由此节点FG积蓄预定量的电荷。这里，施加赋予两种不同电位电平的电荷(以下，称为低(Low)电平电荷、高(High)电平电荷)中的任一种。然后，通过使第四布线的电位成为使晶体管162处于截止状态的电位来使晶体管162处于截止状态，由于节点FG变为浮动状态，节点FG处于保持预定的电荷的状态。如上所述，通过使节点FG积蓄并保持预定量的电荷，可以使存储单元存储信息。
因为晶体管162的截止电流极小，所以供给到节点FG的电荷被保持很长时间。因此，不需要刷新工作或者可以使刷新工作的频度变为极低，从而可以充分降低耗电量。此外，即使没有电力供给，也可以在较长期间内保持存储内容。
在读出存储于存储单元的信息的情况(读出)下，当在对第一布线供给预定电位(恒定电位)的情况下，对第五布线供给适当的电位(读出电位)时，对应于保持于节点FG的电荷量晶体管140处于不同的状态。这是因为如下原因：通常，当晶体管140是n沟道型时，节点FG保持高电平电荷的情况下的晶体管140的表观阈值Vth_H低于节点FG保持低电平电荷的情况下的晶体管140的表观阈值Vth_L。在此，表观阈值是指为使晶体管140处于“导通状态”而需要的第五布线的电位。所以，通过将第五布线的电位设定为Vth_H与Vth_L之间的电位V0，可以辨别节点FG所保持的电荷。例如，在写入中，在被施加高电平电荷的情况下，当第五布线的电位成为V0(＞Vth_H)时，晶体管140处于“导通状态”。在被施加低电平电荷的情况下，即使第五布线的电位成为V0(＜Vth_L)，晶体管140也保持“截止状态”。由此，通过控制第五布线的电位来读出晶体管140的导通状态或截止状态(读出第二布线的电位)，可以读出所存储信息。
此外，当重写存储于存储单元的信息时，通过对利用上述写入而保持有预定量的电荷的节点FG供给新电位，使节点FG保持新信息的电荷。具体而言，将第四布线的电位设定为使晶体管162处于导通状态的电位，来使晶体管162处于导通状态。由此，第三布线的电位(新信息的电位)供给到节点FG，节点FG被积蓄预定量的电荷。然后，通过将第四布线的电位成为使晶体管162处于截止状态的电位，来使晶体管162处于截止状态，由此节点FG成为保持新信息的电荷的状态。也就是说，通过在利用第一写入使节点FG保持预定量的电荷的状态下，进行与第一写入相同的工作(第二写入)，可以对存储的信息进行重写。
在本实施方式所示的晶体管162中，通过将用于被高纯度化且包含过剩的氧的氧化物半导体膜用作晶体氧化物半导体膜144，可以充分地降低晶体管162的截止电流。并且，通过使用这种晶体管，可以得到可以极长时间地保持存储内容的半导体装置。
如上所述，被高纯度化且具有包含补充氧缺损的过剩的氧的晶体氧化物半导体膜的晶体管的电特性变动被抑制，所以在电性上稳定。从而，通过使用该晶体管可以提供一种可靠性高的半导体装置。
本实施方式所示的结构或方法等可以与其他实施方式所示的结构或方法等适当地组合而使用。
实施方式11
可将本说明书中公开的半导体装置应用于多种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机等影像拍摄装置、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、移动信息终端、声音再现装置、弹子机等大型游戏机等。对具备在上述实施方式中说明的半导体装置的电子设备的例子进行说明。
图23A示出笔记本型个人计算机，由主体3001、框体3002、显示部3003以及键盘3004等构成。通过将实施方式1至10中的任何一个所示的半导体装置应用于显示部3003，可以提供高可靠性笔记本个人计算机。
图23B示出便携式信息终端(PDA)，在主体3021中设置有显示部3023、外部接口3025以及操作按钮3024等。另外，还具备操作便携式信息终端的触屏笔3022。通过将实施方式1至10中的任何一个所示的半导体装置应用于显示部3023，可以提供高可靠性便携式信息终端(PDA)。
图23C示出电子书阅读器的一例。例如，电子书阅读器2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，且可以以该轴部2711为轴进行开闭动作。通过采用这种结构，可以进行如纸张书籍那样的工作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如可以在右侧的显示部(图23C中的显示部2705)中显示文章，而在左侧的显示部(图23C中的显示部2707)中显示图像。通过将实施方式1至10中的任何实施方式所示的半导体装置应用于显示部2705和显示部2707，可以提供可靠性高的电子书阅读器2700。当作为显示部2705使用半透过型或反射型液晶显示装置时，由于可以预料到在较明亮的状态下也被使用，因此可以设置太阳能电池而进行利用太阳能电池的发电及利用电池的充电。另外，当作为电池使用锂离子电池时，有可以实现小型化等的优点。
此外，在图23C中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外，也可以采用在与框体的显示部同一个面上具备键盘、定位装置等的结构。此外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子等)、记录介质插入部等的结构。再者，电子书阅读器2700也可以具有电子词典的功能。
此外，电子书阅读器2700也可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
图23D示出移动电话，该移动电话由框体2800及框体2801的两个框体构成。框体2801具备显示面板2802、扬声器2803、麦克风2804、定位装置2806、影像拍摄用透镜2807、外部连接端子2808等。此外，框体2800具备对移动电话进行充电的太阳能电池单元2810、外部储存槽2811等。另外，在框体2801内组装有天线。通过将实施方式1至10中的任何一个所示的半导体装置应用于显示面板2802，可以提供高可靠性移动电话。
另外，显示面板2802具备触摸屏。图23D使用虚线示出被显示出来的多个操作键2805。另外，还安装有用来将由太阳能电池单元2810输出的电压升压到各电路所需的电压的升压电路。
显示面板2802根据使用方式适当地改变显示的方向。另外，由于在与显示面板2802同一面上设置有影像拍摄用透镜2807，所以可以实现可视电话。扬声器2803及麦克风2804不局限于音频通话，还可以进行可视通话、录音、再生等。再者，框体2800和框体2801滑动而可以处于如图23D那样的展开状态和重叠状态，可以实现适于携带的小型化。
外部连接端子2808可以与AC整流器及各种电缆如USB电缆等连接，并可以进行充电及与个人计算机等的数据通讯。另外，通过将记录媒体插入外部储存槽2811中，可以对应更大量数据的保存及移动。
另外，除了上述功能之外，还可以具有红外线通信功能、电视接收功能等。
图23E示出数码摄像机，其由主体3051、显示部A3057、取景器3053、操作开关3054、显示部B3055以及电池3056等构成。通过将实施方式1至10中的任何一个所示的半导体装置应用于显示部A3057及显示部B3055，可以提供高可靠性数码摄像机。
图23F示出电视装置的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示影像。此外，在此示出使用支架9605支撑框体9601的结构。通过将实施方式1至10中的任何一个所示的半导体装置应用于显示部9603，可以提供高可靠性电视装置9600。
可以通过利用框体9601所具备的操作开关或另行提供的遥控操作机进行电视装置9600的操作。此外，也可以采用在遥控操作机中设置显示从该遥控操作机输出的信息的显示部的结构。
另外，电视装置9600采用具备接收机、调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到利用有线或无线方式的通信网络，从而也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施例1
在本实施例中，对在根据所公开的发明的半导体装置中使用的铝膜的作为阻挡膜的特性进行了评价。作为评价方法，使用二次离子质谱分析法(SIMS：SecondaryIonMassSpectrometry)和TDS(ThermalDesorptionSpectroscopy：热脱附谱分析法)。
首先，示出利用SIMS分析进行氧化铝膜(实施例样品B)的氧的扩散评价的结果。另外，作为比较例，也进行氧化硅膜(比较例样品B)、In-Ga-Zn-O膜(比较例样品C)的氧的扩散评价。
在实施例样品B、比较例样品B、比较例样品C中，在硅衬底上通过溅射法使用氧(18O)形成300nm厚的氧化硅膜(18O)。在本实施例中，为了辨别在形成样品膜之后从外部扩散到样品膜中的氧与构成样品膜的氧(16O)，作为氧(18O)的扩散源以接触于各样品膜的方式形成使用构成样品膜的氧(16O)的同位素的氧(18O)的氧化硅膜(18O)。
氧化硅膜(18O)的成膜条件为如下：作为靶材使用氧化硅(SiO2)靶材；玻璃衬底和靶材之间的距离为60mm；压力为0.4Pa；电源为1.5kW；在氩气及氧气(18O)(氩流量25sccm：氧(18O)流量25sccm)气氛下；衬底温度为100℃。此外，因为使用氧(18O)形成该氧化硅膜，所以将该氧化硅膜记为氧化硅膜(18O)。
在实施例样品B中，在氧化硅膜(18O)上利用溅射法形成500nm厚的氧化铝膜。氧化铝膜的成膜条件为如下：作为靶材使用氧化铝(Al2O3)靶材；硅衬底和靶材之间的距离为60mm；压力为0.4Pa；电源为1.5kW；在氩气及氧气(氩流量25sccm：氧流量25sccm)气氛下；衬底温度为250℃。
作为比较例样品B，在氧化硅膜(18O)上通过溅射法利用氧(16O)形成100nm厚的氧化硅膜(16O)。氧化硅膜(16O)的成膜条件为如下：作为靶材使用氧化硅(SiO2)靶材；硅衬底和靶材之间的距离为60mm；压力为0.4Pa；电源为1.5kW；在氩气及氧气(16O)(氩流量25sccm：氧(16O)流量25sccm)气氛下；衬底温度为100℃。此外，因为该氧化硅膜使用氧(16O)形成，所以将该氧化硅膜记为氧化硅膜(16O)。
作为比较例样品C，在氧化硅膜(18O)上利用溅射法形成100nm厚的In-Ga-Zn-O膜。In-Ga-Zn-O膜的成膜条件为如下：使用具有In2O3∶Ga2O3∶ZnO＝1∶1∶2[摩尔比]的组成比的氧化物靶材；硅衬底和靶材之间的距离为60mm；压力为0.4Pa；直流(DC)电源为0.5kW；在氩气及氧气(氩流量30sccm：氧流量15sccm)气氛下；衬底温度为200℃。用于氧化物半导体膜的成膜的氩及氧优选不包含水、氢等。例如，优选氩的纯度为9N且露点为-121℃以下(水为0.1ppb以下，氢为0.5ppb以下)，氧的纯度为8N且露点为-112℃以下(水为1ppb以下，氢为1ppb以下)。
对实施例样品B、比较例样品B及比较例样品C的每一个，在150℃至800℃之间的各温度下进行热处理。该热处理在氮气气氛下、大气压下以各温度进行了一小时。
利用SIMS分析，分别测量没有热处理的实施例样品B、比较例样品B以及比较例样品C以及各热处理之后的实施例样品B、比较例样品B以及比较例样品C的氧(18O)浓度。
图9示出实施例样品B的氧(18O)浓度分布，其条件分别为：没有热处理、以热处理温度为600℃进行热处理、以热处理温度为750℃进行热处理、以热处理温度为850℃进行热处理。
图11示出比较例样品B的氧(18O)浓度分布，其条件分为为：没有热处理、以热处理温度为150℃进行热处理、以热处理温度为250℃进行热处理、以热处理温度为350℃进行热处理、以热处理温度为550℃进行热处理。
图10示出比较例样品C的氧(18O)浓度分布，其条件分别为：没有热处理、以热处理温度为450℃进行热处理、以热处理温度为550℃进行热处理、以热处理温度为650℃进行热处理。注意，图9至图11所示的浓度分布示出膜中的氧(18O)的扩散状态，所以可以称为扩散分布。
如图9所示那样，可知：在氧化铝膜中，即使在以850℃进行一小时的热处理的样品中也氧(18O)的扩散距离为几十nm，因此可知扩散被抑制得极慢。另一方面，如图11所示那样，在氧化硅膜(16O)中，也在进行250℃的热处理时膜中的氧(18O)浓度增大，并在膜中观察到较宽的氧(18O)的扩散。与此同样，在图10所示的In-Ga-Zn-O膜中，氧(18O)当进行450℃的热处理时，膜中的氧(18O)浓度增大，并在膜中观察到较宽的氧(18O)的扩散。在图10及图11的比较样品B的氧化硅膜(16O)及比较例样品C的In-Ga-Zn-O膜中，从氧化硅膜(18O)的氧(18O)的扩散量的增加及区域的扩大随着热处理温度的增高更明显。
从以上结果，可确认到氧化铝膜即使进行850℃的高温热处理也可以抑制(阻挡)氧扩散到膜中，且具有对氧的高阻挡性。
接着，示出利用TDS分析进行评价的氧化铝膜的对氧的阻挡性的结果。
作为样品的实施例，以如下方式制造实施例样品A：在玻璃衬底上利用溅射法形成300nm厚的氧化硅膜；在氧化硅膜上利用溅射法形成100nm厚的In-Ga-Zn-O膜；在In-Ga-Zn-O膜上利用溅射法形成100nm厚的氧化铝膜。
此外，作为比较例，以如下方式制造比较例样品A：在玻璃衬底上利用溅射法形成300nm厚的氧化硅膜；在氧化硅膜上利用溅射法形成100nm后的In-Ga-Zn-O膜。
另外，在实施例样品A及比较例样品A中，以不暴露于大气的方式连续形成氧化硅膜及In-Ga-Zn-O膜，然后在减压气氛下，以400℃进行加热处理30分钟。
在实施例样品A和比较例样品A中，氧化硅膜的成膜条件为如下：作为靶材使用氧化硅(SiO2)靶材；玻璃衬底和靶材之间的距离为60mm；压力为0.4Pa；RF电源1.5kW；氩气及氧气(氩流量25sccm：氧流量25sccm)气氛下；衬底温度为100℃。
在实施例样品A和比较例样品A中，In-Ga-Zn-O膜的成膜条件为如下：使用组成比为In2O3∶Ga2O3∶ZnO＝1∶1∶2[摩尔比]的氧化物靶材；玻璃衬底和靶材之间的距离为60mm；压力为0.4Pa；直流(DC)电源0.5kW；氩气及氧气(氩流量30sccm：氧流量15sccm)气氛下；衬底温度为250℃。
在实施例样品A中，氧化铝膜的成膜条件为如下：作为靶材使用氧化铝(Al2O3)靶材；玻璃衬底和靶材之间的距离为60mm；压力为0.4Pa；RF电源2.5kW；氩气及氧气(氩流量25sccm：氧流量25sccm)气氛下；衬底温度为250℃。
接着，在实施例样品A及比较例样品A中，对In-Ga-Zn-O膜注入氧，来制造实施例样品A2及比较例样品A2。此外，将不对In-Ga-Zn-O膜注入氧的实施例样品A及比较例样品A称为实施例样品A1及比较例样品A1。
在实施例样品A2中，利用离子注入法对In-Ga-Zn-O膜透过氧化铝膜注入氧(18O)离子。氧(18O)离子的注入条件为：加速电压为80kV、剂量为5.0×1016离子/平方厘米。
在比较例样品A2中，利用离子注入法对In-Ga-Zn-O膜直接注入氧(18O)离子。氧(18O)离子的注入条件为：加速电压为40kV、剂量为5.0×1016离子/平方厘米。
在本实施例中，为了辨别在形成样品膜之后从外部注入到样品膜中的氧与构成样品膜的氧(16O)，使用构成样品膜的氧(16O)的同位素的氧(18O)，将其注入到样品膜中。
对实施例样品A1、实施例样品A2、比较例样品A1及比较例样品A2的每一个进行TDS(ThermalDesorptionSpectroscopy：热脱附谱分析法)分析。图12A示出比较例样品A1(粗线)及比较例样品A2(细线)的被测量的M/z＝36(18O2)的TDS光谱，图12B示出实施例样品A1(粗线)及实施例样品A2(细线)的被测量的M/z＝36(18O2)的TDS光谱。
如图12A和图12B所示那样，在没有注入氧(18O)的比较例样品A1及实施例样品A1中没有观察到TDS光谱的特别峰值。但是，在图12A所示的注入氧(18O)的比较例样品A2中，100℃到200℃的范围内检测出起因于氧(18O)的释放的峰值。另一方面，如图12B所示那样，在注入氧(18O)的实施例样品A2中没有观察到起因于氧(18O)的释放的峰值。
从而可知，由TDS测量中的加热在In-Ga-Zn-O膜被露出的比较例样品A2中，所注入的氧(18O)从In-Ga-Zn-O膜释放到膜的外部，但是在In-Ga-Zn-O膜上设置有氧化铝膜的实施例样品A2中，氧化铝膜防止(阻挡)氧(18O)从In-Ga-Zn-O膜释放。从而可确认到氧化铝膜的对氧的阻挡性高，且该高阻挡性即使透过氧化铝膜注入氧也继续维持。
由此，在氧化物半导体膜上层叠有氧化铝膜的结构中，透过氧化铝膜对氧化物半导体膜注入氧，而可以使氧化物半导体膜处于氧过剩的状态，并且由于氧化铝膜成为对氧的阻挡膜，所以即使进行加热处理，也可以将氧过剩的状态的氧化物半导体膜保持为氧过剩的状态。
因此，通过将该氧过剩的半导体膜用于晶体管，可以降低起因于氧缺损的晶体管的阈值电压Vth的不均匀且可以减小阈值电压的移位ΔVth。
实施例2
在本实施例中，对氧化物半导体膜的结晶状态进行观察。此外，利用SIMS分析进行氧化物半导体膜中的氧的扩散评价。
作为样品，以如下方式制造实施例样品D1：在玻璃衬底上利用溅射法形成300nm厚的氧化硅膜；在氧化硅上利用溅射法形成100nm厚的In-Ga-Zn-O膜；在In-Ga-Zn-O膜上利用溅射法形成100nm厚的氧化铝膜。
另外，在实施例样品D1中，以不暴露于大气的方式连续形成氧化硅膜及In-Ga-Zn-O膜，然后在减压气氛下，以400℃进行加热处理30分钟。
在实施例样品D1的结构中，透过氧化铝膜将氧注入到In-Ga-Zn-O膜中，来制造实施例样品D2。在实施例样品D2中，利用离子注入法对In-Ga-Zn-O膜透过氧化铝膜注入氧(18O)离子。氧(18O)离子的注入条件为如下：加速电压为80kV；剂量为1.0×1016离子/平方厘米。
在实施例样品D2的结构中，在氮气气氛下以650℃进行一小时的加热处理来制造实施例样品D3。
作为比较例，在实施例样品D1的结构中，不进行氧离子注入的工序，在氮气气氛下以650℃进行一小时的加热处理而制造比较例样品D1。
作为比较例，在玻璃衬底上利用溅射法形成300nm厚的氧化硅膜，在氧化硅膜上利用溅射法形成100nm厚的In-Ga-Zn-O膜，并利用离子注入法对In-Ga-Zn-O膜直接注入氧(18O)离子。氧(18O)离子的注入条件为如下：加速电压为40kV；剂量为1.0×1016离子/平方厘米。然后，在氮气气氛下以650℃进行一个小时的加热处理，来制造比较例样品D2。
在实施例样品D1至D3以及比较例样品D1和D2中，氧化硅膜的成膜条件为如下：作为靶材使用氧化硅(SiO2)靶材；玻璃衬底和靶材之间的距离为60mm；压力为0.4Pa；RF电源1.5kW；氩气及氧气(氩流量25sccm：氧流量25sccm)气氛下；衬底温度为100℃。
在实施例样品D1至D3以及比较例样品D1和D2中，In-Ga-Zn-O膜的成膜条件为如下：使用组成比为In2O3∶Ga2O3∶ZnO＝1∶1∶2[摩尔比]的氧化物靶材；玻璃衬底和靶材之间的距离为60mm；压力为0.4Pa；直流(DC)电源为0.5kW；氩气及氧气(氩流量30sccm：氧流量15sccm)气氛下；衬底温度为250℃。
在实施例样品D1至D3中，氧化铝膜的成膜条件为如下：作为靶材使用氧化铝(Al2O3)靶材；玻璃衬底和靶材之间的距离为60mm；压力为0.4Pa；RF电源2.5kW；氩气及氧气(氩流量25sccm：氧流量25sccm)气氛下；衬底温度为250℃。
在通过以上工序获得的实施例样品D1至D3以及比较例样品D1和D2中，切出端面，利用高分辨率透射电子显微镜(日立有限公司制造的“H9000-NAR”：TEM)以300kV的加速电压进行In-Ga-Zn-O膜的截面观察。图14A至图18B示出实施例样品D1至D3以及比较例样品D1和D2的TEM图像。
此外，对实施例样品D1至D3进行In-Ga-Zn-O膜的X线衍射(XRD：X-rayDiffraction)测量。图13A至图13C示出利用平面外(out-of-plane)法来测量实施例样品D1至D3的XRD光谱的结果。在图13A至图13C中，纵轴表示x线衍射强度(任意单位)，横轴表示旋转角度2θ(deg.)。此外，在XRD光谱的测量中，使用BrukerAXS公司制造的X线衍射装置D8ADVANCE。
图14A示出实施例样品D1的In-Ga-Zn-O膜和氧化铝膜的界面处的倍率为800万倍的TEM图像，图14B示出氧化硅膜和In-Ga-Zn-O膜的界面处的倍率为800万倍的TEM图像。
此外，图13A示出实施例样品D1的In-Ga-Zn-O膜的XRD光谱。
在实施例样品D1中，如图13A所示那样，当利用XRD光谱时，难以确认表示结晶的明确的峰值，但是如图14A及图14B所示那样，可以确认到包括具有大致垂直于其表面的c轴的结晶的In-Ga-Zn-O膜(CAAC-OS)。
图15A示出实施例样品D2的In-Ga-Zn-O膜和氧化铝膜的界面处的倍率为800万倍的TEM图像，图15B示出氧化硅膜和In-Ga-Zn-O膜的界面处的倍率为800万倍的TEM图像。
此外，图13B示出实施例样品D2的In-Ga-Zn-O膜的XRD光谱。
在实施例样品D2中，如图13B所示那样，当利用XRD光谱时，没有观察到表示结晶的峰值，如图15A及图15B所示那样，当利用TEM图像时，也几乎没有观察到In-Ga-Zn-O膜中的具有大致垂直于其表面的c轴的结晶。由此，可以确认到在实施例样品D2中的In-Ga-Zn-O膜由氧离子的注入而非晶化。
图16A示出实施例样品D3的In-Ga-Zn-O膜和氧化铝膜的界面处的倍率为800万倍的TEM图像，图16B示出氧化硅膜和In-Ga-Zn-O膜的界面处的倍率为800万倍的TEM图像。
此外，图13C示出实施例样品D3的In-Ga-Zn-O膜的XRD光谱。
在实施例样品D3中，如图13C所示在XRD光谱中，在2θ＝31°附近观察到起因于InGaZnO4结晶的(009)面中的衍射的峰值。并且，如图16A及图16B所示那样，确认到包括具有大致垂直于其表面的c轴的结晶的In-Ga-Zn-O膜(CAAC-OS)。实施例样品D3与实施例样品D1相比显着具有大致垂直于其表面的c轴的结晶，并且在与氧化铝膜的界面附近以及与氧化硅的界面附近都确认到重叠为几层的层状In-Ga-Zn-O的结晶状态，从而可以知道在In-Ga-Zn-O膜的宽区域中形成有CAAC-OS。
从而，可知即使如实施例样品D2那样的由氧离子的注入被非晶化的In-Ga-Zn-O膜，也通过利用加热处理再次进行结晶化，可以获得其结晶性进一步提高的结晶状态的In-Ga-Zn-O膜。
图17A示出不进行氧离子注入工序的比较例样品D1的In-Ga-Zn-O膜和氧化铝膜的界面处的倍率为800万倍的TEM图像，图17B示出氧化硅膜和In-Ga-Zn-O膜的界面的处倍率为800万倍的TEM图像。在比较例样品D1中如图17A及图17B所示那样，可以确认包括具有大致垂直于其表面的c轴的结晶的In-Ga-Zn-O膜(CAAC-OS)，但是与实施例样品D3相比，CAAC-OS的形成区域夹，不容易确认明确的结晶，由此可知其结晶性低。
图18A示出不设置氧化铝膜的比较例样品D2的In-Ga-Zn-O膜的表面出的倍率为800万倍的TEM图像，图18B示出氧化硅膜和In-Ga-Zn-O膜的界面处的倍率为800万倍的TEM图像。在比较例样品D2中，如图18A所示那样，在其表面附近可以确认包括具有大致垂直于其表面的c轴的结晶的In-Ga-Zn-O膜(CAAC-OS)，但是如图18B所示那样在与氧化硅膜的界面没有确认结晶，因此CAAC-OS的形成区域夹。从而，可知作为In-Ga-Zn-O膜的结晶性低。
由此确认到如下事实：如实施例样品D3所示那样，在氧化铝膜覆盖由氧离子的注入被非晶化的氧化物半导体膜的状态下进行加热处理而被再结晶化的氧化物半导体膜是包括具有大致垂直于其表面的c轴的结晶的晶体氧化物半导体(CAAC-OS)膜，并且该结晶性高且良好。
此外，对实施例样品D2及实施例样品D3进行SIMS分析，而进行实施例样品D2及实施例样品D3中的氧的扩散评价。
图24示出实施例样品D2(细线)及实施例样品D3(粗线)的氧(18O)的浓度分布。如图24所示那样，在加热处理后的实施例样品D3中，与加热处理之前的实施例样品D2相比，包含在In-Ga-Zn-O膜中的氧浓度也几乎没有变化，没有确认到由加热处理氧释放到In-Ga-Zn-O膜外。此外，在加热处理后的实施例样品D3中，氧扩散到In-Ga-Zn-O膜的整体，向深度方向均匀地分散。由此，确认到即使进行加热处理，也可以抑制夹在从氧化铝膜和氧化硅膜之间的In-Ga-Zn-O膜的氧的释放，且在进行了加热处理的In-Ga-Zn-O膜中，氧扩散到膜的整体，而实现向膜厚度方向的氧浓度均匀化。
从图24的结果可知，由于氧化铝膜具有高氧阻挡性，所以即使进行用来结晶化的加热处理，也可以将注入到氧化物半导体膜的氧保持在氧化物半导体膜中，来获得稳定的晶体氧化物半导体膜。
如上所述那样的设置有包括具有大致垂直于其表面的c轴的结晶的晶体氧化物半导体(CAAC-OS)膜的晶体管可以进一步抑制由可见光及紫外光的照射而导致的晶体管的电特性变化及短沟道效果。从而，可以提供一种可靠性高且被微细化的半导体装置。
符号说明
106元件分离绝缘层
108栅极绝缘层
110栅电极
116沟道形成区
120杂质区
124金属化合物区
128绝缘层
130绝缘层
136a侧壁绝缘层
136b侧壁绝缘层
140晶体管
142a源电极或漏电极
142b源电极或漏电极
144晶体氧化物半导体膜
146栅极绝缘层
148栅电极层
150绝缘层
152绝缘层
153电极层
156布线
162晶体管
164电容元件
185衬底
400衬底
401栅电极层
402栅极绝缘层
403晶体氧化物半导体膜
404a杂质区
404b杂质区
405a源电极层
405b漏电极层
407绝缘层
407a绝缘层
407b绝缘层
410晶体管
410a晶体管
412a侧壁绝缘层
412b侧壁绝缘层
413晶体氧化物半导体膜
415平坦化绝缘膜
430晶体管
430a晶体管
431氧
436绝缘层
440晶体管
440a晶体管
441非晶氧化物半导体膜
442栅极绝缘层
443非晶氧化物半导体膜
444晶体氧化物半导体膜
601衬底
602光电二极管
606a半导体层
606b半导体层
606c半导体层
608粘合层
613衬底
631绝缘层
633层间绝缘层
634层间绝缘层
640晶体管
641电极层
642电极层
643导电层
645导电层
656晶体管
658光电二极管复位信号线
659栅极信号线
671光电传感器输出信号线
672光电传感器参考信号线
2700电子书阅读器
2701框体
2703框体
2705显示部
2707显示部
2711轴部
2721电源开关
2723操作键
2725扬声器
2800框体
2801框体
2802显示面板
2803扬声器
2804麦克风
2805操作键
2806定位装置
2807影像拍摄用透镜
2808外部连接端子
2810太阳能电池单元
2811外部储存槽
3001主体
3002框体
3003显示部
3004键盘
3021主体
3022触屏笔
3023显示部
3024操作键
3025外部接口
3051主体
3053取景器
3054操作开关
3055显示部(B)
3056电池
3057显示部(A)
4001衬底
4002像素部
4003信号线驱动电路
4004扫描线驱动电路
4005密封剂
4006衬底
4008液晶层
4010晶体管
4011晶体管
4013液晶元件
4015连接端子电极
4016端子电极
4018FPC
4019各向异性导电膜
4020绝缘层
4021绝缘层
4023绝缘膜
4030电极层
4031电极层
4032绝缘膜
4033绝缘膜
4510分隔壁
4511场致发光层
4513发光元件
4514填充材料
9600电视装置
9601框体
9603显示部
9605支架

Claims (28)

1.一种半导体装置的制造方法，包括如下步骤：
在绝缘膜上形成第一晶体氧化物半导体膜，该第一晶体氧化物半导体膜包括含有大致垂直于所述第一晶体氧化物半导体膜的表面的c轴的结晶；
在所述第一晶体氧化物半导体膜上形成栅极绝缘膜；
透过所述栅极绝缘膜对所述第一晶体氧化物半导体膜添加氧，以形成至少其一部分为非晶的氧化物半导体膜；
在所述栅极绝缘膜上形成栅电极层；
在所述栅电极层上形成氧化铝膜；以及
对所述至少一部分为非晶的所述氧化物半导体膜进行加热处理来使所述氧化物半导体膜的至少一部分结晶化，以形成第二晶体氧化物半导体膜，该第二晶体氧化物半导体膜包括含有大致垂直于所述第二晶体氧化物半导体膜的表面的c轴的结晶。
2.根据权利要求1所述的半导体装置的制造方法，其中在所述绝缘膜上形成非晶氧化物半导体膜，并通过对所述非晶氧化物半导体膜进行加热处理使至少其一部分结晶化，而形成所述第一晶体氧化物半导体膜。
3.根据权利要求1所述的半导体装置的制造方法，其中进行加热的同时在所述绝缘膜上形成膜，而形成所述第一晶体氧化物半导体膜。
4.根据权利要求1所述的半导体装置的制造方法，其中所述绝缘膜的表面的平均面粗糙度为0.05nm以上且小于0.5nm。
5.根据权利要求1所述的半导体装置的制造方法，其中在所述栅电极层和所述氧化铝膜之间形成氧化绝缘膜。
6.根据权利要求1所述的半导体装置的制造方法，其中在形成所述氧化铝膜之前形成覆盖所述栅电极层的侧面的侧壁绝缘层。
7.根据权利要求1所述的半导体装置的制造方法，其中在形成所述栅极绝缘膜之前对所述第一晶体氧化物半导体膜进行用来使氢或水分释放的加热处理。
8.根据权利要求1所述的半导体装置的制造方法，其中利用离子注入法对所述第一晶体氧化物半导体膜注入所述氧。
9.根据权利要求1所述的半导体装置的制造方法，其中所述第二晶体氧化物半导体膜包括与所述第二晶体氧化物半导体膜的氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
10.一种半导体装置的制造方法，包括如下步骤：
在绝缘膜上形成第一晶体氧化物半导体膜，该第一晶体氧化物半导体膜包括含有大致垂直于所述第一晶体氧化物半导体膜表面的c轴的结晶；
在所述第一晶体氧化物半导体膜上形成栅极绝缘膜；
所述栅极绝缘膜上形成栅电极层；
透过所述栅极绝缘膜对所述第一晶体氧化物半导体膜添加氧，以形成至少其一部分为非晶的氧化物半导体膜；
在所述栅电极层上形成氧化铝膜；以及
对所述至少一部分为非晶的所述氧化物半导体膜进行加热处理来使所述氧化物半导体膜的至少一部分结晶化，以形成第二晶体氧化物半导体膜，该第二晶体氧化物半导体膜包括含有大致垂直于所述第二晶体氧化物半导体膜表面的c轴的结晶。
11.根据权利要求10所述的半导体装置的制造方法，其中在所述绝缘膜上形成非晶氧化物半导体膜，并通过对所述非晶氧化物半导体膜进行加热处理使至少其一部分结晶化，而形成所述第一晶体氧化物半导体膜。
12.根据权利要求10所述的半导体装置的制造方法，其中进行加热的同时在所述绝缘膜上形成膜，而形成所述第一晶体氧化物半导体膜。
13.根据权利要求10所述的半导体装置的制造方法，其中所述绝缘膜的表面的平均面粗糙度为0.05nm以上且小于0.5nm。
14.根据权利要求10所述的半导体装置的制造方法，其中在所述栅电极层和所述氧化铝膜之间形成氧化绝缘膜。
15.根据权利要求10所述的半导体装置的制造方法，其中在形成所述氧化铝膜之前形成覆盖所述栅电极层的侧面的侧壁绝缘层。
16.根据权利要求10所述的半导体装置的制造方法，其中在形成所述栅极绝缘膜之前对所述第一晶体氧化物半导体膜进行用来使氢或水分释放的加热处理。
17.根据权利要求10所述的半导体装置的制造方法，其中利用离子注入法对所述第一晶体氧化物半导体膜注入所述氧。
18.根据权利要求10所述的半导体装置的制造方法，其中所述第二晶体氧化物半导体膜包括与所述第二晶体氧化物半导体膜的氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域。
19.一种半导体装置的制造方法，包括如下步骤：
在绝缘膜上形成第一氧化物半导体膜；
在所述第一氧化物半导体膜上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅电极层；
对所述第一氧化物半导体膜添加氧，以在形成所述栅电极层后形成第二氧化物半导体膜；以及
通过加热处理使所述第二氧化物半导体膜结晶化。
20.根据权利要求19所述的半导体装置的制造方法，其中所述绝缘膜的表面的平均面粗糙度为0.05nm以上且小于0.5nm。
21.根据权利要求19所述的半导体装置的制造方法，其中形成覆盖所述栅电极层的侧面的侧壁绝缘层。
22.根据权利要求19所述的半导体装置的制造方法，其中在形成所述栅极绝缘膜之前对所述第一氧化物半导体膜进行用来使氢或水分释放的加热处理。
23.根据权利要求19所述的半导体装置的制造方法，其中利用离子注入法对所述第一氧化物半导体膜注入所述氧。
24.一种半导体装置的制造方法，包括如下步骤：
在绝缘膜上形成第一氧化物半导体膜；
在所述第一氧化物半导体膜上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅电极层；
在所述栅电极层上形成绝缘层；
对所述第一氧化物半导体膜添加氧，以在形成所述绝缘层后形成第二氧化物半导体膜；以及
通过加热处理使所述第二氧化物半导体膜结晶化。
25.根据权利要求24所述的半导体装置的制造方法，其中所述绝缘膜的表面的平均面粗糙度为0.05nm以上且小于0.5nm。
26.根据权利要求24所述的半导体装置的制造方法，其中形成覆盖所述栅电极层的侧面的侧壁绝缘层。
27.根据权利要求24所述的半导体装置的制造方法，其中在形成所述栅极绝缘膜之前对所述第一氧化物半导体膜进行用来使氢或水分释放的加热处理。
28.根据权利要求24所述的半导体装置的制造方法，其中利用离子注入法对所述第一氧化物半导体膜注入所述氧。
CN201210114763.XA 2011-04-27 2012-04-18 半导体装置的制造方法 Expired - Fee Related CN102760697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610352570.6A CN105931967B (zh) 2011-04-27 2012-04-18 半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011100040 2011-04-27
JP2011-100040 2011-04-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610352570.6A Division CN105931967B (zh) 2011-04-27 2012-04-18 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN102760697A CN102760697A (zh) 2012-10-31
CN102760697B true CN102760697B (zh) 2016-08-03

Family

ID=46049200

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610352570.6A Expired - Fee Related CN105931967B (zh) 2011-04-27 2012-04-18 半导体装置的制造方法
CN201210114763.XA Expired - Fee Related CN102760697B (zh) 2011-04-27 2012-04-18 半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610352570.6A Expired - Fee Related CN105931967B (zh) 2011-04-27 2012-04-18 半导体装置的制造方法

Country Status (6)

Country Link
US (5) US8969182B2 (zh)
EP (1) EP2518773B1 (zh)
JP (4) JP5951341B2 (zh)
KR (1) KR102050215B1 (zh)
CN (2) CN105931967B (zh)
TW (5) TWI605521B (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6006975B2 (ja) 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10813630B2 (en) 2011-08-09 2020-10-27 Corquest Medical, Inc. Closure system for atrial wall
US10307167B2 (en) 2012-12-14 2019-06-04 Corquest Medical, Inc. Assembly and method for left atrial appendage occlusion
US10314594B2 (en) 2012-12-14 2019-06-11 Corquest Medical, Inc. Assembly and method for left atrial appendage occlusion
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20220150439A (ko) 2012-11-08 2022-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
US20140142689A1 (en) 2012-11-21 2014-05-22 Didier De Canniere Device and method of treating heart valve malfunction
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6142331B2 (ja) * 2013-04-19 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9566443B2 (en) 2013-11-26 2017-02-14 Corquest Medical, Inc. System for treating heart valve malfunction including mitral regurgitation
JP6172573B2 (ja) * 2013-11-29 2017-08-02 日立金属株式会社 はんだ接合材料とその製造方法、及びはんだ接合用部材、並びに太陽電池モジュール
WO2015083303A1 (ja) * 2013-12-02 2015-06-11 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
KR102254311B1 (ko) 2013-12-05 2021-05-24 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
CN104022129B (zh) * 2014-06-18 2018-01-26 上海和辉光电有限公司 显示器件的阵列基板及其制备方法
WO2016016761A1 (en) * 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US10842626B2 (en) 2014-12-09 2020-11-24 Didier De Canniere Intracardiac device to correct mitral regurgitation
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9911861B2 (en) * 2015-08-03 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, and electronic device
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN105405769A (zh) * 2015-12-28 2016-03-16 武汉华星光电技术有限公司 薄膜晶体管元件及其制造方法
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN115172467A (zh) 2016-02-18 2022-10-11 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
JP6539873B2 (ja) * 2016-03-16 2019-07-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置
JP2017208253A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
US9916986B2 (en) * 2016-06-27 2018-03-13 International Business Machines Corporation Single or mutli block mask management for spacer height and defect reduction for BEOL
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20180048327A (ko) 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US9773665B1 (en) * 2016-12-06 2017-09-26 Applied Materials, Inc. Particle reduction in a physical vapor deposition chamber
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
JP6640759B2 (ja) * 2017-01-11 2020-02-05 株式会社アルバック 真空処理装置
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN110875009B (zh) * 2018-08-30 2021-01-22 京东方科技集团股份有限公司 显示面板及其驱动方法
CN109283298B (zh) * 2018-11-13 2019-07-30 中国科学院微电子研究所 SiC氧化中SiC-SiO2界面碳残留浓度的测定方法及其应用
JP7169872B2 (ja) * 2018-12-26 2022-11-11 住重アテックス株式会社 半導体装置および半導体装置の製造方法
WO2020202286A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示デバイス、表示デバイスの製造方法
CN111312826B (zh) * 2020-03-04 2024-01-19 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
DE102021108615A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhter source/drain-oxidhalbleiterdünnfilmtransistor und verfahren zur herstellung davon
CN113809085A (zh) * 2020-06-17 2021-12-17 和舰芯片制造(苏州)股份有限公司 一种flash存储器的制备方法及flash存储器
US11908936B2 (en) * 2021-04-27 2024-02-20 Taiwan Semiconductor Manufacturing Company Limited Double gate ferroelectric field effect transistor devices and methods for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339899A (zh) * 2007-07-04 2009-01-07 株式会社半导体能源研究所 Soi衬底的制造方法及半导体装置的制造方法

Family Cites Families (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789263A (en) * 1972-02-04 1974-01-29 Amp Inc Rf filters with glass on a substrate
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS641273A (en) * 1987-06-23 1989-01-05 Nec Corp Manufacture of polycrystalline silicon thin film transistor
DE69115209T2 (de) * 1990-09-28 1996-08-08 Sumitomo Electric Industries Verfahren zur Herstellung eines Supraleitungsbauelements mit reduzierter Dicke der supraleitenden Oxidschicht und dadurch hergestelltes Supraleitungsbauelement.
JPH0823101A (ja) * 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
TW215967B (en) 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3318439B2 (ja) * 1994-05-26 2002-08-26 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09283751A (ja) 1996-04-11 1997-10-31 Toshiba Corp 半導体装置およびその製造方法
KR100219519B1 (ko) 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003197638A (ja) * 2001-12-28 2003-07-11 Sharp Corp 薄膜トランジスタ及びその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6767847B1 (en) * 2002-07-02 2004-07-27 Taiwan Semiconductor Manufacturing Company Method of forming a silicon nitride-silicon dioxide gate stack
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005059990A1 (en) 2003-12-02 2005-06-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device and semiconductor device and method for manufacturing the same
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006041465A (ja) * 2004-06-23 2006-02-09 Sharp Corp 薄膜結晶化方法、多結晶膜および薄膜半導体装置
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7491575B2 (en) 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP2008112909A (ja) * 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR100829616B1 (ko) 2006-12-27 2008-05-14 삼성전자주식회사 채널 실리콘막 형성 방법 및 이를 이용한 스택형 반도체소자 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090051046A1 (en) 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
CN101796613B (zh) 2007-09-14 2012-06-27 株式会社半导体能源研究所 半导体装置及电子设备
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5371272B2 (ja) * 2008-03-21 2013-12-18 キヤノン株式会社 非晶質酸化物膜及び半導体素子
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
EP2297778A1 (en) * 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
KR101629193B1 (ko) * 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
KR101496150B1 (ko) 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5617174B2 (ja) * 2009-02-27 2014-11-05 大日本印刷株式会社 トランジスタ素子の製造方法
US8401007B2 (en) 2009-04-06 2013-03-19 Avaya Inc. Network synchronization over IP networks
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5499529B2 (ja) * 2009-06-25 2014-05-21 大日本印刷株式会社 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102473733B (zh) * 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
WO2011033911A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
SG178056A1 (en) * 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
JP5557509B2 (ja) 2009-11-09 2014-07-23 株式会社日立製作所 コンテンツ連動表示制御システム及び方法
KR102450568B1 (ko) 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101396102B1 (ko) * 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20240016443A (ko) 2010-02-05 2024-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101838130B1 (ko) 2010-02-12 2018-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
KR20130025871A (ko) * 2010-02-26 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR20190018049A (ko) 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR102192753B1 (ko) 2010-03-08 2020-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
WO2011111507A1 (en) 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011125806A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105390402B (zh) 2010-04-23 2018-09-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR101324760B1 (ko) 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102870219B (zh) 2010-04-23 2016-04-27 株式会社半导体能源研究所 半导体装置的制造方法
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011145738A1 (en) 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI565001B (zh) 2010-07-28 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8592879B2 (en) 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6009226B2 (ja) * 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2013005380A1 (en) * 2011-07-01 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9349593B2 (en) * 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339899A (zh) * 2007-07-04 2009-01-07 株式会社半导体能源研究所 Soi衬底的制造方法及半导体装置的制造方法

Also Published As

Publication number Publication date
US20120276694A1 (en) 2012-11-01
US20150171196A1 (en) 2015-06-18
US10249651B2 (en) 2019-04-02
US8969182B2 (en) 2015-03-03
CN102760697A (zh) 2012-10-31
US9911767B2 (en) 2018-03-06
TWI677030B (zh) 2019-11-11
JP2017220674A (ja) 2017-12-14
TW201812916A (zh) 2018-04-01
TWI727400B (zh) 2021-05-11
CN105931967B (zh) 2019-05-03
TWI555087B (zh) 2016-10-21
US20160163544A1 (en) 2016-06-09
EP2518773A1 (en) 2012-10-31
TW201304007A (zh) 2013-01-16
EP2518773B1 (en) 2014-09-10
KR20120121846A (ko) 2012-11-06
TW201944491A (zh) 2019-11-16
TW201640583A (zh) 2016-11-16
JP2012238851A (ja) 2012-12-06
JP2016187039A (ja) 2016-10-27
US20180261633A1 (en) 2018-09-13
JP6393378B2 (ja) 2018-09-19
JP5951341B2 (ja) 2016-07-13
JP2018186304A (ja) 2018-11-22
TWI645472B (zh) 2018-12-21
TWI605521B (zh) 2017-11-11
TW201907483A (zh) 2019-02-16
CN105931967A (zh) 2016-09-07
US20170117305A1 (en) 2017-04-27
JP6648221B2 (ja) 2020-02-14
US9269797B2 (en) 2016-02-23
JP6185115B2 (ja) 2017-08-23
KR102050215B1 (ko) 2019-11-29
US9543145B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
CN102760697B (zh) 半导体装置的制造方法
CN102683197B (zh) 半导体装置的制造方法
CN102859704B (zh) 半导体装置的制造方法
JP6310978B2 (ja) 半導体装置の作製方法
CN102870219B (zh) 半导体装置的制造方法
CN102738002B (zh) 半导体装置的制造方法
CN102779854B (zh) 半导体装置
CN102859705B (zh) 半导体装置及半导体装置的制造方法
TWI754830B (zh) 半導體裝置的製造方法
TWI767117B (zh) 半導體裝置
TWI615904B (zh) 半導體裝置的製造方法
CN102859703B (zh) 半导体装置的制造方法
TWI777675B (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803

Termination date: 20210418