CN102779854B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102779854B
CN102779854B CN201210138067.2A CN201210138067A CN102779854B CN 102779854 B CN102779854 B CN 102779854B CN 201210138067 A CN201210138067 A CN 201210138067A CN 102779854 B CN102779854 B CN 102779854B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
oxygen
insulating barrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210138067.2A
Other languages
English (en)
Other versions
CN102779854A (zh
Inventor
肥塚纯
肥塚纯一
山出直人
吉冈杏子
佐藤裕平
寺岛真理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102779854A publication Critical patent/CN102779854A/zh
Application granted granted Critical
Publication of CN102779854B publication Critical patent/CN102779854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供对使用氧化物半导体的半导体装置赋予稳定的电特性并且可靠性高的半导体装置。本发明的一个方式提供一种半导体装置,其包括:具有包含超过化学计量组成比的氧的区域的非晶氧化物半导体层,以及设置在该非晶氧化物半导体层上的氧化铝膜。该非晶氧化物半导体层通过如下步骤形成:对进行了脱水或脱氢处理的结晶或非晶氧化物半导体层进行氧注入处理,然后在设置有氧化铝膜的状态下进行450℃以下的热处理。

Description

半导体装置
技术领域
本发明涉及一种半导体装置以及半导体装置的制造方法。
注意,在本说明书中,半导体装置指的是能够通过利用半导体特性而工作的所有装置,因此电光装置、半导体电路及电子设备都是半导体装置。
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来构成晶体管(也称为薄膜晶体管(TFT))的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜,硅类半导体材料被广泛地周知。但是,作为其他材料,氧化物半导体材料受到关注。
例如,已经公开了一种晶体管,其中作为晶体管的活性层使用电子载流子浓度低于1018/cm3的包含铟(In)、镓(Ga)及锌(Zn)的非晶氧化物(参照专利文献1)。
现有技术文献
专利文献
[专利文献1]日本专利申请公开2006-165528号公报
发明内容
发明所要解决的技术问题
但是,在具有氧化物半导体的半导体装置中,如果在氧化物半导体的薄膜形成工序时发生形成电子给体的氢或水分的混入等,则其导电率变化。此外,如果所形成的氧化物半导体薄膜具有氧缺陷,则也有其导电率变化的可能性。这种现象是导致使用氧化物半导体的晶体管的电特性变动的主要原因。
鉴于上述问题,本发明的一个方式的目的之一是提供对使用氧化物半导体的半导体装置赋予稳定的电特性并且可靠性高的半导体装置。
解决技术问题所采用的技术方案
所公开的发明的半导体装置包括:具有包含超过化学计量组成比的氧(即,超过化学计量的氧)的区域的非晶氧化物半导体层,以及设置在该非晶氧化物半导体层上的氧化铝膜。通过如下步骤形成该非晶氧化物半导体层:对经脱水或脱氢处理的结晶或非晶氧化物半导体层进行氧注入处理,然后在设置有氧化铝膜的状态下,以维持非晶状态的方式进行热处理。所述热处理的温度是450℃以下。更具体地说,例如可以采用如下结构。
本发明的一个方式是一种半导体装置,包括:具有包含超过化学计量组成比的氧的区域的非晶氧化物半导体层;与非晶氧化物半导体层电连接的源电极及漏电极;与非晶氧化物半导体层重叠的栅电极;设置在非晶氧化物半导体层和栅电极之间的栅极绝缘层;以及设置在非晶氧化物半导体层上的氧化铝膜。
此外,本发明的另一个方式是一种半导体装置,包括:具有包含超过化学计量组成比的氧的非晶氧化物半导体层;与非晶氧化物半导体层电连接的源电极及漏电极;覆盖源电极及漏电极并设置在非晶氧化物半导体层上的栅极绝缘层;设置在栅极绝缘层上并与非晶氧化物半导体层重叠的栅电极;以及以与栅电极接触的方式设置在栅电极上的氧化铝膜。
此外,本发明的另一个方式是一种半导体装置,包括:栅电极;设置在栅电极上的栅极绝缘层;设置在栅极绝缘层上的与栅电极重叠的位置上并具有包含超过化学计量组成比的氧的区域的非晶氧化物半导体层;与非晶氧化物半导体层电连接的源电极及漏电极;以及以与非晶氧化物半导体层的至少一部分接触的方式设置在非晶氧化物半导体层上的氧化铝膜。
在上述半导体装置中的任一个中,栅极绝缘层优选具有包含超过化学计量组成比的氧的区域。
此外,在上述半导体装置中的任一个中,优选的是,在氧化铝膜和非晶氧化物半导体层之间具有氧化物绝缘膜,且氧化物绝缘膜具有包含超过化学计量组成比的氧的区域。
注意,在本说明书等中,“上”不局限于构成要素的位置关系为“直接在……之上”。例如,“栅极绝缘层上的栅电极”包括在栅极绝缘层与栅电极之间包含其他构成要素的情况。此外,“下”也是同样的。
另外,在本说明书等中,“电极”或“布线”不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。
发明的效果
通过利用氧的注入使非晶氧化物半导体层包含过剩的氧并在为了防止非晶氧化物半导体层中的氧的释放而在非晶氧化物半导体层上设置有氧化铝膜的状态下进行热处理,可以防止在非晶氧化物半导体中及非晶氧化物半导体与在其上下接触的层的界面产生缺陷或增加缺陷。也就是说,因为使非晶氧化物半导体层包含的过剩的氧起到填埋氧空位缺陷的作用,所以可以提供具有稳定的电特性的可靠性高的半导体装置。
附图的简单说明
图1是说明半导体装置的一个方式的俯视图及剖视图;
图2是说明半导体装置的一个方式的俯视图及剖视图;
图3是说明半导体装置的制造方法的一个方式的剖视图;
图4是说明半导体装置的制造方法的一个方式的剖视图;
图5是说明半导体装置的一个方式的俯视图及剖视图;
图6是说明半导体装置的一个方式的俯视图及剖视图;
图7是说明半导体装置的制造方法的一个方式的剖视图;
图8是说明半导体装置的制造方法的一个方式的剖视图;
图9是说明半导体装置的一个方式的图;
图10是说明半导体装置的一个方式的图;
图11是说明半导体装置的一个方式的图;
图12是说明半导体装置的一个方式的图;
图13是说明半导体装置的一个方式的图;
图14是示出电子设备的图;
图15是示出在实施例1中制造的样品的SIMS的测定结果的图;
图16是示出在实施例1中制造的样品的SIMS的测定结果的图;
图17是示出在实施例1中制造的样品的TDS的测定结果的图;
图18是示出在实施例1中制造的样品的TDS的测定结果的图;
图19是示出在实施例2中制造的样品的TEM图像的图。
符号的说明
400衬底
401氧化物半导体层
402基底绝缘层
404非晶氧化物半导体层
406栅极绝缘层
410栅电极
412绝缘层
421氧
510晶体管
520晶体管
530晶体管
540晶体管
601衬底
602光电二极管
608粘接层
613衬底
631绝缘层
632绝缘层
633层间绝缘膜
634层间绝缘膜
640晶体管
641a电极
641b电极
642电极
643导电层
645电极
656晶体管
658光电二极管复位信号线
659栅极信号线
671光电传感器输出信号线
672光电传感器参考信号线
2701框体
2703框体
2705显示部
2707显示部
2711轴部
2721电源开关
2723操作键
2725扬声器
2800框体
2801框体
2802显示面板
2803扬声器
2804麦克风
2805操作键
2806定位装置
2807影像拍摄用透镜
2808外部连接端子
2810太阳能电池单元
2811外部储存槽
3001主体
3002框体
3003显示部
3004键盘
3021主体
3022触屏笔
3023显示部
3024操作按钮
3025外部接口
3051主体
3053取景器
3054操作开关
3055显示部(B)
3056电池
3057显示部(A)
4001衬底
4002像素部
4003信号线驱动电路
4004扫描线驱动电路
4005密封材料
4006衬底
4008液晶层
4010晶体管
4011晶体管
4013液晶元件
4015连接端子电极
4016端子电极
4018FPC
4019各向异性导电膜
401a氧化物半导体层
4020绝缘层
4021绝缘层
4023绝缘层
4024绝缘层
4030电极
4031电极
4032绝缘层
4033绝缘层
404a非晶氧化物半导体层
405a源电极
405b漏电极
4510分隔壁
4511场致发光层
4513发光元件
4514填充材料
4612空洞
4613球形粒子
4614填充材料
606a半导体膜
606b半导体膜
606c半导体膜
9601框体
9603显示部
9605支架
4018a FPC
4615a黑色区域
4615b白色区域
具体实施方式
下面,使用附图对本说明书所公开的发明的实施方式进行详细说明。但是,本说明书所公开的发明不局限于以下说明,所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容可以被变换为各种各样的形式。此外,本说明书所公开的发明不应该被解释为仅限定于以下所示的实施方式所记载的内容。
另外,在本说明书等中,为方便起见而使用诸如“第一”、“第二”之类的序数词,该序数不表示工序顺序或层叠顺序。另外,其在本说明书等中作为用于特定发明的特称并不表示固有名称。
实施方式1
在本实施方式中,参照图1至图3说明半导体装置及半导体装置的制造方法的一个方式。
作为半导体装置的例子,图1示出顶栅型晶体管510的俯视图及剖视图。图1A是晶体管510的俯视图,图1B是沿着图1A中的A-B截面的剖视图,而图1C是沿着图1A中的C-D截面的剖视图。另外,在图1A中,为了简化起见,省略晶体管510的构成要素的一部分(例如,栅极绝缘层406等)而图示出。
图1所示的晶体管510在具有绝缘表面的衬底400上包括基底绝缘层402、非晶氧化物半导体层404、源电极405a、漏电极405b、栅极绝缘层406、栅电极410以及绝缘层412。
在图1所示的晶体管510中,非晶氧化物半导体层404具有包含超过化学计量组成比的氧的区域(下面,也表示为氧过剩区域)。一般而言构成非晶氧化物半导体层404的主要成分材料之一的氧在该层中动态地(dynamically)反复进行与其他主要成分材料之一的金属元素的键合及离解的反应。因为与氧离解后的金属元素具有悬空键,所以认为在非晶氧化物半导体层中存在一定数量的氧离解后的氧缺陷。然而,在根据本发明的一个方式的晶体管中,可以利用非晶氧化物半导体层404所包含的过剩的氧,立即填埋因非晶氧化物半导体层404中的氧缺乏所导致的缺陷(氧缺陷)。因此,可以提供具有稳定的电特性的可靠性高的半导体装置。
非晶氧化物半导体层404在整个层上都具有非晶结构。
此外,在晶体管510中设置有包括氧化铝膜的层作为绝缘层412。因为氧化铝具有不容易使氢、水分、氧、其他杂质透过的阻挡功能,所以可以防止在装置完成之后水分等杂质从外部侵入。另外,绝缘层412至少具有氧化铝膜即可,且也可以采用氧化铝膜和包含其他无机绝缘材料的膜的叠层结构。此外,当绝缘层412采用与包含其他无机绝缘材料的膜的叠层结构时,该包含其他无机绝缘材料的膜优选是位于非晶氧化物半导体层404一侧的具有氧过剩区域的氧化物绝缘膜。例如,绝缘层412可以采用从非晶氧化物半导体层404一侧层叠具有氧过剩区域的氧化硅膜和氧化铝膜的叠层结构。
栅极绝缘层406优选具有氧过剩区域。这是因为如下缘故:如果栅极绝缘层406具有氧过剩区域,则可以防止从非晶氧化物半导体层404到栅极绝缘层406的氧的移动,并可以从栅极绝缘层406对非晶氧化物半导体层404供给氧。同样,基底绝缘层402优选具有氧过剩区域。
另外,也可以在晶体管510上还设置绝缘层。此外,为了使源电极405a及漏电极405b与布线电连接,也可以在栅极绝缘层406等形成有开口。另外,非晶氧化物半导体层404也可以不加工为岛状。
图2示出本实施方式的晶体管的另一个结构例子。图2A是晶体管520的俯视图。图2B是沿着图2A中的E-F截面的剖视图,而图2C是沿着图2A中的G-H截面的剖视图。另外,在图2A中,为了简化起见,省略晶体管520的构成要素的一部分(例如,栅极绝缘层406等)。
与图1所示的晶体管510同样,图2所示的晶体管520在具有绝缘表面的衬底400上包括基底绝缘层402、非晶氧化物半导体层404、源电极405a、漏电极405b、栅极绝缘层406、栅电极410及绝缘层412。
图2所示的晶体管520与图1所示的晶体管510的不同之处在于源电极405a及漏电极405a和非晶氧化物半导体层404的叠层顺序。也就是说,晶体管520包括与基底绝缘层402接触的源电极405a及漏电极405b,以及设置在源电极405a及漏电极405b上的非晶氧化物半导体层404。其他结构与晶体管510的结构相同。至于其详细描述,可以参照关于晶体管510的说明。
下面,参照图3A至3D,示出晶体管510的制造工序的一例。另外,除了源电极405a及漏电极405b和非晶氧化物半导体层404的叠层顺序之外,可以通过与晶体管510同样的工序制造晶体管520。
首先,在具有绝缘表面的衬底400上形成基底绝缘层402。虽然对能够用作具有绝缘表面的衬底400的衬底没有大的限制,但是需要至少具有能够耐受后面的热处理的程度的耐热性。例如,可以使用玻璃衬底如硼硅酸钡玻璃和硼硅酸铝玻璃等、陶瓷衬底、石英衬底、蓝宝石衬底等。此外,还可以使用硅或碳化硅等的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等,并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底400。
此外,作为衬底400,也可以使用柔性衬底。当使用柔性衬底时,既可以在柔性衬底上直接制造包括氧化物半导体膜的晶体管,又可以在其他制造衬底上制造包括氧化物半导体膜的晶体管,然后进行剥离并转置到柔性衬底上。另外,为了从制造衬底剥离并转置到柔性衬底上,可以在制造衬底与包括氧化物半导体膜的晶体管之间设置剥离层。
基底绝缘层402选自包含氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝、氧化铪、氧化镓或这些材料的混合材料的膜,并可以采用单层或叠层结构。但是,当作为包含氧化物绝缘膜的叠层结构形成有基底绝缘层402时,优选采用使该氧化物绝缘膜与后面形成的非晶氧化物半导体层404接触的结构。在本实施方式中,作为基底绝缘层402,通过等离子体CVD法或溅射法等形成氧化硅膜。
此外,如果基底绝缘层402具有氧过剩区域,则可以利用基底绝缘层402所包含的过剩的氧来填补非晶氧化物半导体层404的氧缺陷,所以是优选的。当基底绝缘层402采用叠层结构时,优选至少在与非晶氧化物半导体层404接触的层中具有氧过剩区域。为了在基底绝缘层402设置氧过剩区域,例如在氧气氛下形成基底绝缘层402即可。或者,也可以对形成后的基底绝缘层402注入氧(至少包含氧自由基、氧原子、氧离子中的任一种)来形成氧过剩区域。作为氧的注入方法,可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等。
接着,在基底绝缘层402上形成厚度为2nm以上200nm以下、优选为5nm以上30nm以下的非晶氧化物半导体层404a(参照图3A)。
作为氧化物半导体材料,使用包含选自In、Ga、Zn及Sn中的两种以上的金属氧化物材料,即可。例如,使用作为四元金属氧化物的In-Sn-Ga-Zn-O类材料;作为三元金属氧化物的In-Ga-Zn-O类材料、In-Sn-Zn-O类材料、In-Al-Zn-O类材料、Sn-Ga-Zn-O类材料、Al-Ga-Zn-O类材料、Sn-Al-Zn-O类材料、Hf-In-Zn-O类材料;作为二元金属氧化物的In-Zn-O类材料、Sn-Zn-O类材料、Al-Zn-O类材料、Zn-Mg-O类材料、Sn-Mg-O类材料、In-Mg-O类材料、In-Ga-O类材料;In-O类材料、Sn-O类材料、Zn-O类材料等,即可。此外,也可以使上述氧化物半导体含有In、Ga、Sn、Zn以外的元素例如SiO2
在此,例如,In-Ga-Zn-O类氧化物半导体是指具有铟(In)、镓(Ga)、锌(Zn)的氧化物半导体,对于其组成比没有限制。
此外,作为非晶氧化物半导体层404a,可以使用由化学式InMO3(ZnO)m(m>0)表示的薄膜。这里,M表示选自Zn、Ga、Al、Mn及Co中的一种或多种金属元素。例如,作为M,有Ga、Ga及Al、Ga及Mn、或Ga及Co等。
另外,作为氧化物半导体使用In-Sn-Zn-O类材料时,将所使用的靶材的组成比以原子数比计,设定为In:Sn:Zn=1:2:2、In:Sn:Zn=2:1:3、In:Sn:Zn=1:1:1等,即可。
此外,作为氧化物半导体使用In-Zn-O类材料时,将所使用的靶材的组成比以原子数比计,设定为In:Zn=50:1至1:2(当换算为摩尔数比时,In2O3:ZnO=25:1至1:4),优选设定为In:Zn=20:1至1:1(当换算为摩尔数比时,In2O3:ZnO=10:1至1:2),更优选设定为In:Zn=15:1至1.5:1(当换算为摩尔数比时,In2O3:ZnO=15:2至3:4)。例如,In-Zn-O类氧化物半导体的形成中使用的靶材在原子数比为In:Zn:O=X:Y:Z时,满足Z≥1.5X+Y的关系。
优选通过溅射法形成非晶氧化物半导体层404a。此外,当通过溅射法形成非晶氧化物半导体层404a时,优选尽量减少非晶氧化物半导体层404a所包含的氢浓度。为了减少氢浓度,作为对溅射装置的处理室中供给的气氛气体,可适当地使用去除了氢、水、具有羟基的化合物或氢化物等杂质的高纯度的稀有气体(典型的是氩)、氧、以及稀有气体和氧的混合气体。再者,对于该处理室的排气,优选使用对水的排气能力高的低温泵或对氢的排气能力高的溅射离子泵。
此外,优选以不暴露于大气的方式连续地形成基底绝缘层402及非晶半导体层404a。例如,也可以在通过热处理或等离子体处理去除附着在衬底400表面上的包含氢的杂质之后,以不暴露于大气的方式形成基底绝缘层402,接着以不暴露于大气的方式形成非晶氧化物半导体层404a。由此,可以减少附着在基底绝缘层402的表面上的包含氢的杂质,并且可以抑制大气成分附着在衬底400和基底绝缘层402的界面及基底绝缘层402和非晶氧化物半导体层404a的界面。其结果是,可以制造电特性良好且可靠性高的晶体管510。
另外,优选在通过溅射法形成非晶氧化物半导体层404a之前进行引入氩气体来产生等离子体的反溅射,来去除附着在基底绝缘层402的表面上的粉状物质(也称为微粒、尘屑)。反溅射是在氩气氛中使用RF电源对衬底侧施加电压,而不对靶材侧施加电压,从而在衬底附近产生等离子体来对衬底表面进行改性的方法。另外,还可使用氮、氦、氧等代替氩气氛。
接着,对非晶氧化物半导体层404a进行用来去除氢(包括水、羟基)(脱水或脱氢)的热处理(第一热处理)。热处理的温度采用不使非晶氧化物半导体层404a结晶化的温度,典型地为250℃以上且450℃以下,优选300℃以下。
通过上述热处理,可以从氧化物半导体去除作为n型杂质的氢并以尽量不包含杂质的方式进行高纯度化。例如,可以将进行脱水或脱氢处理之后的非晶氧化物半导体层404a所包含的氢的浓度设定为5×1019/cm3以下或5×1018/cm3以下。
另外,如果在将非晶氧化物半导体层404a加工为岛状之前进行用于脱水或脱氢的热处理,则可以防止基底绝缘层402所包含的氧因热处理而释放,因而优选。
另外,在热处理中,氮或氦、氖、氩等稀有气体优选不包含水、氢等。或者,优选将引入热处理装置中的氮或氦、氖、氩等稀有气体的纯度设定为6N(99.9999%)以上,优选设定为7N(99.99999%)以上(即,将杂质浓度设定为1ppm以下,优选设定为0.1ppm以下)。
接着,通过光刻工序将非晶氧化物半导体层404a加工为岛状的非晶氧化物半导体层404。另外,也可以通过喷墨法形成用来形成岛状的非晶氧化物半导体层404的抗蚀剂掩模。如果利用喷墨法形成抗蚀剂掩模,则不使用光掩模,所以可以减少半导体装置的制造成本。
接着,在非晶氧化物半导体层404上形成成为源电极及漏电极(包括在与其相同的层上形成的布线)的导电膜,加工该导电膜来形成源电极405a及漏电极405b(参照图3B)。
作为用于源电极405a及漏电极405b的导电膜,使用能够耐受后面的热处理的材料。例如,可以使用包含选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。此外,也可以在Al、Cu等的金属膜的下侧及上侧中的一方或双方层叠Ti、Mo、W等的难熔金属膜或这些金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)。另外,作为用于源电极及漏电极的导电膜,也可以由导电性的金属氧化物形成。作为导电性的金属氧化物,可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟氧化锡(In2O3-SnO2,缩写为ITO)、氧化铟氧化锌(In2O3-ZnO)或使这些金属氧化物材料包含氧化硅的材料。
另外,理想的是,当进行导电膜的蚀刻时,使蚀刻条件最优化以防止非晶氧化物半导体层404被蚀刻而割裂。然而,难以得到只蚀刻导电膜而完全不蚀刻非晶氧化物半导体层404的条件,所以有时当对导电膜进行蚀刻时非晶氧化物半导体层404的一部分被蚀刻,而成为具有槽部(凹部)的非晶氧化物半导体层。
接着,形成覆盖源电极405a及漏电极405b并与非晶氧化物半导体层404的一部分接触的栅极绝缘层406。
对于栅极绝缘层406,优选通过等离子体CVD法或溅射法作为氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜而形成。或者,作为栅极绝缘层406的材料,也可以使用氧化铪、氧化钇、氧化镧、硅酸铪(HfSixOy(x>0,y>0))、铝酸铪(HfAlxOy(x>0、y>0))、添加有氮的硅酸铪、添加有氮的铝酸铪等high-k材料。通过使用这些high-k材料,可以减少栅极泄漏电流。另外,栅极绝缘层406可以采用单层结构或叠层结构。
此外,如果栅极绝缘层406具有氧过剩区域,则可以利用栅极绝缘层406所包含的过剩的氧来填补非晶氧化物半导体层404的氧缺陷,所以是优选的。
接着,从栅极绝缘层406上对非晶氧化物半导体层404注入氧421来形成氧过剩区域(参照图3C)。通过进行氧421的注入处理,可以供给因上述用于脱水或脱氢的热处理而同时减少的非晶氧化物半导体层404中的氧。由此,可以使非晶氧化物半导体层404高纯度化并在电性上i型(本征)化。此外,通过在非晶氧化物半导体层404形成氧过剩区域,可以填补氧缺陷。由此,可以减少非晶氧化物半导体层404中的电荷俘获中心。
作为氧421的注入方法,采用能够对非晶氧化物半导体层404中或界面注入氧421的方法。例如,可以采用离子注入法或离子掺杂法等。离子注入法是使源气体等离子体化,提取该等离子体所包含的离子种并进行质量分离,将具有规定质量的离子种加速,并且作为离子束来注入被处理物中的方法。此外,离子掺杂法是使源气体等离子体化,通过规定的电场的作用从等离子体提取离子种,在不对所提取的离子种进行质量分离的情况下进行加速,且作为离子束来注入被处理物中的方法。通过使用伴随质量分离的离子注入法注入氧421,可以防止金属元素等杂质与氧421一起被添加到非晶氧化物半导体层404中。另外,由于离子掺杂法与离子注入法相比可以增大离子束的照射面积,所以通过使用离子掺杂法注入氧421,可以缩短节拍时间(takt time)。
或者,作为氧421的注入方法,也可以使用等离子体浸没离子注入法。当利用等离子体浸没离子注入时,即使非晶氧化物半导体层404是具有凹凸的形状也可以高效地注入氧421。
注意,在本实施方式中示出氧421经过栅极绝缘层406而注入到非晶氧化物半导体层404中的例子。如果通过层叠在非晶氧化物半导体层404上的膜对非晶氧化物半导体层404注入氧421时,则可以更容易控制氧的注入深度(注入区域),因此有可以对非晶氧化物半导体层404中高效地注入氧421的优点。但是,本发明的实施方式不局限于此,也可以在非晶氧化物半导体层404的表面露出的状态下(也就是说,在形成成为源电极405a及漏电极405b的导电膜之前)或在形成绝缘层412之后进行氧421的注入。
适当地设定加速电压、剂量等注入条件或使氧421经过的栅极绝缘层406的厚度来控制氧421的注入深度,即可。通过氧注入处理,可以将非晶氧化物半导体层404的含氧量设定为超过其化学计量组成比的程度。例如,优选将通过氧注入处理引入的非晶氧化物半导体层404中的氧浓度的峰值设定为1×1018/cm3以上且5×1021/cm3以下。所注入的氧421包括氧自由基、氧原子及/或氧离子。另外,氧过剩区域只要存在于非晶氧化物半导体层404的一部分(包括界面)即可。
注意,在氧化物半导体中,氧是主要成分之一。因此,利用SIMS(Secondary IonMass Spectrometry:二次离子质谱分析技术)等方法难以准确估计氧化物半导体中的氧浓度。换言之,可以说是:难以判断是否有意地对非晶氧化物半导体层添加了氧。
另外,已知氧有17O或18O等同位素,并且自然界中的它们的存在比率分别是整体氧原子中的0.037%、0.204%。也就是说,非晶氧化物半导体层中的上述同位素的浓度为可以通过SIMS等方法进行估计的程度,因此通过测定其浓度,有时可以更准确地估计非晶氧化物半导体层中的氧浓度。因此,也可以通过测定其浓度来判断是否有意地对非晶氧化物半导体层添加了氧。
另外,添加到非晶氧化物半导体层404中(包含在非晶氧化物半导体层404中)的氧421中的一部分也可以在氧化物半导体中具有氧的悬空键。这是因为,通过具有悬空键,可以与可能残留在层中的氢键合而使氢固定化(不动离子化)的缘故。
接着,在栅极绝缘层406上形成成为栅电极(包括在与其相同的层上形成的布线)的导电膜,并对其进行加工以形成栅电极410。可以通过等离子体CVD法或溅射法等使用钼、钛、钽、钨、铝、铜、钕、钪等金属材料或以上述金属材料为主要成分的合金材料形成栅电极410。此外,作为栅电极410,也可以使用以掺杂磷等杂质元素的多晶硅膜为典型的半导体膜或镍硅化物等硅化物膜。栅电极410可以采用单层结构或叠层结构。
接着,形成覆盖栅电极410的绝缘层412(参照图3D)。作为绝缘层412可以使用包括氧化铝膜的层。即,绝缘层412包含氧化铝。氧化铝膜具有不容易使水分、氧、其他杂质透过的阻挡功能。因此通过在非晶氧化物半导体层404上设置氧化铝膜,该氧化铝膜用作钝化膜而可以防止在完成装置之后水分等杂质从外部侵入到非晶氧化物半导体层404中。此外,可以防止从非晶氧化物半导体层404释放氧。
此外,绝缘层412也可以采用具有氧过剩区域的氧化物绝缘膜(例如,氧化硅膜、氧氮化硅膜等)和氧化铝膜的叠层结构。
绝缘层412具有至少1nm以上的厚度,且适当地使用溅射法等不使水、氢等杂质混入到绝缘层412的方法形成。如果绝缘层412包含氢,则有该氢侵入到非晶氧化物半导体层404中或氢提取非晶氧化物半导体层404中的氧的可能性。因此,重要的是在成膜方法中不使用氢,以将绝缘层412形成为尽量不包含氢的膜。作为形成绝缘层412时使用的溅射气体,优选使用去除了氢、水、具有羟基的化合物或氢化物等杂质的高纯度气体。
在形成绝缘层412之后进行热处理(第二热处理)。热处理的温度采用不使非晶氧化物半导体层404结晶化的温度,优选250℃以上且450℃以下。该热处理在氮、氧、超干燥空气(含水量为20ppm以下,优选为1ppm以下,更优选为10ppb以下的空气)或稀有气体(氩、氦等)气氛下进行,即可。但是,优选上述氮、氧、超干燥空气或稀有气体等气氛不含有水、氢等。另外,优选将引入到热处理装置中的氮、氧或稀有气体的纯度设定为6N(99.9999%)以上、优选7N(99.99999%)以上(即,将杂质浓度设定为1ppm以下、优选0.1ppm以下)。
氧注入处理之后的热处理(第二热处理)的时序不局限于本实施方式的结构,但是该热处理需要至少在形成绝缘层412之后进行。其原因在于,用作绝缘层412的氧化铝膜具有高阻隔效果(阻挡效果),即不使氢、水分等杂质及氧的双方透过膜的效果,通过在形成绝缘层412之后进行热处理,可以防止从非晶氧化物半导体层404释放氧。
另外,也可以通过第二热处理,将氧从与非晶氧化物半导体层404接触且包含氧的绝缘膜(例如,栅极绝缘层406或基底绝缘层402)供给到非晶氧化物半导体层404中。
通过上述工序形成晶体管510(参照图3D)。在晶体管510中,通过用于脱水或脱氢的热处理,从非晶氧化物半导体层有意地去除氢、水、羟基或氢化物(也称为氢化合物)等杂质,通过其后的氧注入处理,可以对非晶氧化物半导体层供给因用于脱水或脱氢的热处理而同时减少的氧。由此,可以使非晶氧化物半导体层高纯度化并在电性上i型(本征)化。
此外,通过利用氧注入处理制造氧过剩区域,可以抑制在非晶氧化物半导体层中或界面产生氧缺陷,并减少或实质上消除因氧缺陷引起的能隙中的施主能级。因此,晶体管510的电特性变动受到抑制,在电性上稳定。此外,因为非晶氧化物半导体层在整个层上都具有非晶结构,所以其膜性质的均匀性高于只有膜的一部分结晶化了的氧化物半导体层。
根据本实施方式可以提供具有稳定的电特性的含有非晶氧化物半导体的半导体装置。此外,可以提供可靠性高的半导体装置。
如上所述,本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式2
在本实施方式中,参照图4A至4D说明与实施方式1不同的晶体管510的制造方法。另外,与实施方式1相同的部分或具有相同功能的部分以及工序可以与实施方式1同样地进行,省略重复说明。此外,省略相同部分的详细说明。
首先,在具有绝缘表面的衬底400上形成基底绝缘层402,然后以与基底绝缘层402接触的方式形成氧化物半导体层401a(参照图4A)。
在本实施方式中,作为氧化物半导体层401a可以使用与实施方式1所示的材料相同的材料形成。此外,氧化物半导体层401a可以为非晶结构或具有结晶区域。
当通过溅射法形成氧化物半导体层401a时,优选尽量减少氧化物半导体层401a所包含的氢的浓度。为了减少氢浓度,作为供给到溅射装置的处理室中的气氛气体,适当地使用去除了氢、水、具有羟基的化合物或氢化物等杂质的高纯度的稀有气体(典型的是氩)、氧、以及稀有气体和氧的混合气体。
此外,在使衬底400保持为高温的状态下形成氧化物半导体层401a也对减少可能包含在氧化物半导体层401a中的杂质的浓度有效。作为加热衬底400的温度,可以设定为150℃以上且450℃以下,优选设定为200℃以上且350℃以下。但是,通过在成膜时以高温加热衬底,可形成具有结晶区域的氧化物半导体层。
在本实施方式中,通过在成膜时加热衬底,可形成其中至少一部分具有结晶区域的氧化物半导体层401a。
接着,对所形成的氧化物半导体层401a进行用于脱水或脱氢的热处理(第一热处理)。在本实施方式中,第一热处理的温度采用250℃以上且700℃以下,优选为450℃以上且600℃以下或低于衬底的应变点。如果第一热处理的温度为高温(例如,高于400℃的温度),则会促进杂质从氧化物半导体层401a脱离,因而优选。另外,如果第一热处理的温度为高温,则氧化物半导体层401a发生部分结晶化或结晶区域可能扩大。
接着,对氧化物半导体层401a注入氧421。可以与实施方式1相同地进行氧421的注入。通过该氧注入处理,氧化物半导体层401a所包含的结晶结构被破坏而进行非晶化,并形成具有氧过剩区域的非晶氧化物半导体层404a(参照图4B)。
通过氧421的注入处理,可以供给因上述用于脱水或脱氢的热处理而同时减少的非晶氧化物半导体层404a中的氧。由此,可以使非晶氧化物半导体层404a高纯度化并在电性上i型(本征)化。此外,通过在非晶氧化物半导体层404a中形成氧过剩区域,可以填补层中的氧缺陷。因此,可以减少非晶氧化物半导体层404a中的电荷俘获中心。
注意,在本实施方式中示出在氧化物半导体层401a的表面露出的状态下注入氧421的例子。但是,本发明的实施方式不局限于此,也可以经过栅极绝缘层406或绝缘层412对非晶氧化物半导体层404注入氧。
接着,通过光刻工序将非晶氧化物半导体层404a加工为岛状的非晶氧化物半导体层404。在非晶氧化物半导体层404上形成成为源电极及漏电极(包括在与其相同的层上形成的布线)的导电膜,并加工该导电膜来形成源电极405a及漏电极405b。
接着,形成覆盖源电极405a及漏电极405b并与非晶氧化物半导体层404的一部分接触的栅极绝缘层406(参照图4C)。
接着,在栅极绝缘层406上形成成为栅电极(包括在与其相同的层上形成的布线)的导电膜,并加工该导电膜来形成栅电极410。然后,形成覆盖栅电极410的绝缘层412(参照图4D)。
在形成绝缘层412之后,进行热处理(第二热处理)。热处理的温度采用不使非晶氧化物半导体层404结晶化的温度,优选为250℃以上且450℃以下。
通过上述工序形成晶体管510(参照图4D)。晶体管510的电特性变动受到抑制,在电性上稳定。
根据本实施方式可以提供具有稳定的电特性的含有非晶氧化物半导体的半导体装置。此外,可以提供可靠性高的半导体装置。
如上所述,本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式3
在本实施方式中,参照图5至图7说明半导体装置及半导体装置的制造方法的另一个方式。另外,与上述实施方式相同部分或具有相同功能的部分及工序可以与上述实施方式同样地进行,省略反复说明。此外,省略相同部分的详细说明。
图5示出底栅型晶体管530的剖视图及俯视图作为半导体装置的例子。图5A是俯视图,图5B是沿着图5A中的I-J截面的剖视图,而图5C是沿着图5A中的K-L截面的剖视图。另外,在图5A中,为了简化起见,省略晶体管530的构成要素的一部分(例如,绝缘层412等)。
图5所示的晶体管530在具有绝缘表面的衬底400上包括栅电极410、栅极绝缘层406、非晶氧化物半导体层404、源电极405a、漏电极405b以及绝缘层412。
在图5所示的晶体管530中,对非晶氧化物半导体层404进行氧注入处理,使非晶氧化物半导体层404具有氧过剩区域。通过进行氧注入处理,可以使非晶氧化物半导体层404包含充分量的氧,因此可以实现可靠性得到提高的晶体管530。
此外,在图5所示的晶体管530中,作为与非晶氧化物半导体层404接触的绝缘层的栅极绝缘层406,优选具有氧过剩区域。这是因为如下缘故:如果栅极绝缘层406具有氧过剩区域,则可以防止氧从非晶氧化物半导体层404移动到栅极绝缘层406,并可以从栅极绝缘层406对非晶氧化物半导体层404供给氧。
此外,同样地,绝缘层412优选与非晶氧化物半导体层404接触并采用具有氧过剩区域的氧化物绝缘膜诸如氧化硅膜、氧氮化硅膜等、和氧化铝膜的叠层结构。通过使氧化物绝缘膜具有氧过剩区域,可以利用氧化物绝缘膜所包含的过剩的氧来填补非晶氧化物半导体层404中的氧缺陷。
图6示出根据本实施方式的晶体管的另一个结构例子。图6A是晶体管540的俯视图,图6B是沿着图6A中的M-N截面的剖视图,而图6C是沿着图6A中的O-P截面的剖视图。另外,在图6A中,为了简化起见,省略晶体管540的构成要素的一部分(例如,绝缘层412等)。
与图5所示的晶体管530同样,图6所示的晶体管540在具有绝缘表面的衬底400上包括栅电极410、栅极绝缘层406、非晶氧化物半导体层404、源电极405a、漏电极405b以及绝缘层412。
图6所示的晶体管540与图5所示的晶体管530的不同之处在于源电极405a及漏电极405b和非晶氧化物半导体层404的叠层顺序。也就是说,晶体管540具有与栅极绝缘层406接触的源电极405a及漏电极405b和非晶氧化物半导体层404,该非晶氧化物半导体层404设置在源电极405a及漏电极405b上且至少一部分与栅极绝缘层406接触。其他结构与晶体管530相同,并且关于其详细描述,可以参照关于晶体管530的说明。
图7A至7D示出晶体管530的制造方法的一例。另外,除了源电极405a及漏电极405b和非晶氧化物半导体层404的叠层顺序之外,可以通过与晶体管530同样的工序制造晶体管540。
首先,在具有绝缘表面的衬底400上形成导电膜之后,通过光刻工序形成栅电极410。
另外,也可以在衬底400和栅电极410之间设置成为基底膜的绝缘层。基底膜具有防止来自衬底400的杂质元素的扩散的功能,并可以采用选自氮化硅膜、氧化硅膜、氮氧化硅膜或氧氮化硅膜中的一种或多种膜的叠层结构形成。
接着,在栅电极410上形成栅极绝缘层406,并在栅极绝缘层406上形成厚度为2nm以上且200nm以下、优选为5nm以上且30nm以下的非晶氧化物半导体层404a(参照图7A)。非晶氧化物半导体层404a的成膜可以与图3A所示的工序同样地进行。
另外,优选以不暴露于大气的方式连续地形成栅极绝缘层406及非晶氧化物半导体层404a。例如,在通过热处理或等离子体处理去除附着在衬底400的表面上及栅电极410的表面上的包含氢的杂质之后,以不暴露于大气的方式形成栅极绝缘层406,接着以不暴露于大气的方式形成非晶氧化物半导体层404a。由此,可以减少附着在栅极绝缘层406的表面上的包含氢的杂质,并抑制大气成分附着在衬底400或栅电极410和栅极绝缘层406的界面以及栅极绝缘层406和非晶氧化物半导体层404a的界面。其结果是,可以制造电特性良好且可靠性高的晶体管530。另外,在形成成为基底膜的绝缘层的情况下也与其同样,优选以不暴露于大气的方式连续地形成该绝缘层、栅极绝缘层406及非晶氧化物半导体层404a。
接着,对非晶氧化物半导体层404a进行用来去除氢(包含水、羟基)(脱水或脱氢)的热处理(第一热处理)。热处理的温度采用不使非晶氧化物半导体层404a结晶化的温度,典型地为250℃以上且450℃以下,优选300℃以下。
接着,对非晶氧化物半导体层404a注入氧421(参照图7B)。可以与实施方式1同样地进行氧421的注入。此外,在本实施方式中,因为在非晶氧化物半导体层404a的表面露出的状态下进行氧421的注入处理,所以也可以使用将非晶氧化物半导体层404a暴露于使氧421等离子体化的气氛中的等离子体处理来代替上述注入方法。或者,也可以组合这些方法而使用。
通过进行氧421的注入处理,可以供给因上述用于脱水或脱氢的热处理而同时减少的非晶氧化物半导体层404a中的氧。由此,可以使非晶氧化物半导体层404a高纯度化并在电性上i型(本征)化。此外,通过在非晶氧化物半导体层404a中形成氧过剩区域,可以填补氧缺陷。由此,可以减少非晶氧化物半导体层404a中的电荷俘获中心。
注意,在本实施方式中示出在非晶氧化物半导体层404a的表面露出的状态下注入氧421的例子。但是,本发明的实施方式不局限于此,也可以经过绝缘层412对非晶氧化物半导体层404注入氧。
接着,通过光刻工序将非晶氧化物半导体层404a加工为岛状的非晶氧化物半导体层404。然后,在非晶氧化物半导体层404上形成成为源电极及漏电极(包括在与其相同的层上形成的布线)的导电膜,并加工该导电膜来形成源电极405a及漏电极405b(参照图7C)。
接着,形成覆盖源电极405a及漏电极405b的绝缘层412(参照图7D)。
在形成绝缘层412之后,进行热处理(第二热处理)。热处理的温度采用不使非晶氧化物半导体层404结晶化的温度,优选250℃以上且450℃以下。
通过上述工序形成晶体管530(参照图7D)。晶体管530的电特性变动受到抑制,在电性上稳定。
根据本实施方式可以提供具有稳定的电特性的含有非晶氧化物半导体的半导体装置。此外,可以提供可靠性高的半导体装置。
如上所述,本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式4
在本实施方式中,参照图8A至8D说明与实施方式3不同的晶体管530的制造方法。另外,与上述实施方式相同部分或具有相同功能的部分及工序可以与上述实施方式同样地进行,省略反复说明。此外,省略相同部分的详细说明。
首先,在具有绝缘表面衬底400上形成导电膜之后,通过光刻工序形成栅电极410。接着,在栅电极410上形成栅极绝缘层406,在栅极绝缘层406上形成厚度为2nm以上且200nm以下、优选为5nm以上且30nm以下的氧化物半导体层401a(参照图8A)。可以与图4A所示的工序同样地进行氧化物半导体层401a的成膜。氧化物半导体层401a可以为非晶结构或具有结晶区域。
在本实施方式中,通过在成膜时对衬底进行加热,可形成其中至少一部分具有结晶区域的氧化物半导体层401a。
接着,对所形成的氧化物半导体层401a进行用于脱水或脱氢的热处理(第一热处理)。在本实施方式中,第一热处理的温度采用250℃以上且700℃以下、优选450℃以上且600℃以下或低于衬底的应变点。如果第一热处理的温度为高温(例如,高于400℃的温度),则可以促进杂质从氧化物半导体层401a脱离,因而优选。另外,如果第一热处理的温度为高温,则氧化物半导体层401a发生部分结晶化或结晶区域可能扩大。
接着,通过光刻工序将氧化物半导体层401a加工为岛状的氧化物半导体层401。然后,在氧化物半导体层401上形成成为源电极及漏电极(包括在与其相同的层上形成的布线)的导电膜,并加工该导电膜来形成源电极405a及漏电极405b。
接着,形成覆盖源电极405a及漏电极405b并与氧化物半导体层401的一部分接触的绝缘层412(参照图8B)。
接着,经过绝缘层412对氧化物半导体层401注入氧421(参照图8C)。通过该氧注入处理,氧化物半导体层401所包含的结晶结构被破坏而进行非晶化,并形成具有氧过剩区域的非晶氧化物半导体层404。
通过进行氧421的注入处理,可以供给因上述用于脱水或脱氢的热处理而同时减少的非晶氧化物半导体层404中的氧。由此,可以使非晶氧化物半导体层404高纯度化并在电性上i型(本征)化。此外,通过在非晶氧化物半导体层404中形成氧过剩区域,可以填补层中的氧缺陷。由此,可以减少非晶氧化物半导体层404中的电荷俘获中心。
在注入氧421之后,进行热处理(第二热处理)。热处理的温度采用不使非晶氧化物半导体层404结晶化的温度,优选250℃以上且450℃以下。
通过上述工序形成晶体管530(参照图8D)。晶体管530的电特性变动受到抑制,在电性上稳定。
根据本实施方式可以提供具有稳定的电特性的含有非晶氧化物半导体的半导体装置。此外,可以提供可靠性高的半导体装置。
如上所述,本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式5
可以通过使用实施方式1至实施方式4所例示的晶体管来制造具有显示功能的半导体装置(也称为显示装置)。此外,通过将包括晶体管的驱动电路的一部分或全部一体地形成在与像素部相同的衬底上,可以形成系统整合型面板(system-on-panel)。
在图9A中,以围绕设置在第一衬底4001上的像素部4002的方式设置有密封材料4005,并使用第二衬底4006密封像素部4002。在图9A中,在第一衬底4001上的与由密封材料4005围绕的区域不同的区域内安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外,通过信号线驱动电路4003及扫描线驱动电路4004供给到像素部4002的各种信号及电位是从FPC(Flexible printedcircuit:柔性印刷电路)4018a、4018b供给的。
在图9B及图9C中,以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外,在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此,像素部4002及扫描线驱动电路4004与显示元件一起由第一衬底4001、密封材料4005以及第二衬底4006密封。在图9B及图9C中,在第一衬底4001上的与由密封材料4005围绕的区域不同的区域内安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。在图9B及图9C中,通过信号线驱动电路4003及扫描线驱动电路4004供给到像素部4002的各种信号及电位是从FPC4018供给的。
此外,图9B及图9C示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到第一衬底4001的例子,但是不局限于该结构。既可以另行形成扫描线驱动电路后进行安装,又可以另行仅形成信号线驱动电路的一部分或者扫描线驱动电路的一部分后进行安装。
注意,对另行形成的驱动电路的连接方法没有特别的限制,可以采用COG(Chip OnGlass:玻璃上芯片)方法、引线接合方法或者TAB(Tape Automated Bonding:卷带式自动接合)方法等。图9A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子,图9B是通过COG方法安装信号线驱动电路4003的例子,而图9C是通过TAB方法安装信号线驱动电路4003的例子。
此外,显示装置是指包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等模块的装置。
换言之,本说明书中的显示装置是指图像显示器件、显示器件或光源(包括照明装置)。另外,除了处于密封有显示元件的状态下的面板之外,显示装置还包括:安装有连接器诸如FPC、TAB载带或TCP的模块;在TAB载带或TCP的端部上设置有印刷线路板的模块;或者通过COG方式将IC(集成电路)直接安装到显示元件的模块。
此外,设置在第一衬底上的像素部及扫描线驱动电路包括多个晶体管,并且,可以使用实施方式1至实施方式4所例示的晶体管。
作为设置在显示装置中的显示元件,可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件将通过电流或电压控制亮度的元件包括在其范畴内,具体而言,包括无机EL(Electro Luminescence:电致发光)、有机EL等。此外,也可以使用电子墨水显示装置(电子纸)等由于电作用而改变对比度的显示介质。
参照图10至图12对半导体装置的一个方式进行说明。图10至图12相当于沿着图9B的Q-R的剖视图。
如图10至图12所示,半导体装置包括连接端子电极4015及端子电极4016,并且,连接端子电极4015及端子电极4016通过各向异性导电膜4019与FPC4018具有的端子电连接。
连接端子电极4015由与第一电极4030相同的导电膜形成,端子电极4016由与晶体管4010、晶体管4011的源电极及漏电极相同的导电膜形成。
此外,设置在第一衬底4001上的像素部4002、扫描线驱动电路4004包括多个晶体管,在图10至图12中例示像素部4002所包括的晶体管4010、扫描线驱动电路4004所包括的晶体管4011。在图10至图12中,在晶体管4010、晶体管4011上设置有绝缘层4020、绝缘层4024,在图11及图12中还设置有绝缘层4021。另外,图10至图12中的绝缘层4023是用作基底膜的绝缘层。
作为晶体管4010、晶体管4011,可以使用实施方式1至实施方式4所示的晶体管。
晶体管4010、晶体管4011是高纯度化了并具有包括氧过剩区域的非晶氧化物半导体层的晶体管。因此,晶体管4010及晶体管4011的电特性的变动得到抑制,在电性上稳定。
因此,作为图10至图12所示的本实施方式的半导体装置,可以提供可靠性高的半导体装置。
此外,在本实施方式中,在绝缘层上的与驱动电路用晶体管4011的非晶氧化物半导体层的沟槽形成区域重叠的位置上设置有导电层4037。由此,可以进一步降低晶体管4011的阈值电压的变化量。另外,导电层4037的电位可以与晶体管4011的栅电极4039相同或不同,也可以用作第二栅电极。另外,导电层4037的电位也可以为GND、0V或浮动状态。
此外,该导电层4037还具有遮蔽外部的电场的功能,即不使外部的电场对内部(包括薄膜晶体管的电路部)产生作用的功能(特别是,对于静电的静电遮蔽功能)。利用导电层4037的遮蔽功能,可以防止由于静电等外部的电场的影响而使晶体管4011的电特性变动的情况。
设置在像素部4002中的晶体管4010电连接到显示元件,构成显示面板。显示元件只要可以进行显示就没有特别的限制,而可以使用各种各样的显示元件。
图10示出作为显示元件使用液晶元件的液晶显示装置的例子。在图10中,液晶元件4013包括第一电极4030、第二电极4031以及液晶层4008。而且,以夹持液晶层4008的方式设置有用作取向膜的绝缘层4032、绝缘层4033。第二电极4031设置在第二衬底4006一侧,第一电极4030和第二电极4031以隔着液晶层4008的方式进行层叠而构成。
此外,附图标记4035是通过对绝缘层选择性地进行蚀刻而获得的柱状间隔物,并且它是为控制液晶层4008的厚度(单元间隙)而设置的。另外,也可以使用球状间隔物。
当作为显示元件使用液晶元件时,可以使用热致液晶、铁电液晶、反铁电液晶等。这些液晶可以是低分子化合物或高分子化合物。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外,也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种,是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内,所以为了改善温度范围而将混合有几wt%以上的手性试剂的液晶组合物用于液晶层。由于包含呈现蓝相的液晶和手性试剂的液晶组合物的响应速度快,并且具有光学各向同性,所以不需要取向处理,从而视角依赖性小。另外,由于不需要设置取向膜而不需要摩擦处理,因此可以防止由于摩擦处理而引起的静电破坏,并可以降低制造工序中的液晶显示装置的不良、破损。从而,可以提高液晶显示装置的生产率。
此外,液晶材料的固有电阻为1×109Ω·cm以上,优选为1×1011Ω·cm以上,更优选为1×1012Ω·cm以上。注意,本说明书中的固有电阻的值为在20℃下测定的值。
考虑到配置在像素部4002中的晶体管的泄漏电流等,以能够在规定的期间内保持电荷的方式设定设置在液晶显示装置中的存储电容器的尺寸。只要考虑晶体管的截止电流等来设定存储电容器的尺寸即可。通过使用具有高纯度且包括氧过剩区域的非晶氧化物半导体层的晶体管,将存储电容设置为具有各像素中的液晶电容的三分之一以下、优选五分之一以下的电容,即足够。
在本实施方式中使用的具有高纯度化了且抑制了氧缺陷的产生的非晶氧化物半导体层的晶体管可以降低截止状态下的电流值(截止电流值)。因此,可以延长图像信号等电信号的保持时间,并且也可以延长写入间隔。因此,可以降低刷新动作的频度,所以可以发挥抑制耗电量的效果。
此外,在本实施方式中使用的具有高纯度化且抑制了氧缺陷的产生的非晶氧化物半导体层的晶体管可以得到较高的场效应迁移率,所以可以进行高速驱动。例如,通过将这种晶体管用于液晶显示装置,可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。另外,通过在像素部中也使用这种晶体管,可以提供高质量的图像。
液晶显示装置可以采用TN(Twisted Nematic:扭曲向列)模式、IPS(In-Plane-Switching:平面内转换)模式、FFS(Fringe Field Switching:边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell:轴对称排列微单元)模式、OCB(OpticalCompensated Birefringence:光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal:铁电性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal:反铁电性液晶)模式等。
此外,也可以使用常黑型液晶显示装置,例如采用垂直取向(VA)模式的透过型液晶显示装置。作为垂直取向模式,可以列举多种,例如可以使用MVA(Multi-DomainVertical Alignment:多象限垂直取向)模式、PVA(Patterned Vertical Alignment:垂直取向构型)模式、ASV(Advanced Super View:高级超视觉)模式等。另外,也可以应用于VA型液晶显示装置。VA型液晶显示装置是控制液晶显示面板的液晶分子的排列的一种方式。VA型液晶显示装置是在不被施加电压时液晶分子朝向垂直于面板的方向的方式。此外,也可以使用被称为多畴化或多畴设计的方法,即、将像素(pixel)分成几个区域(子像素)且使分子分别倒向不同方向。
此外,在显示装置中,适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如,也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外,作为光源,也可以使用背光灯、侧光灯等。
此外,作为像素部的显示方式,可以采用逐行扫描方式或隔行扫描方式等。此外,作为进行彩色显示时在像素中控制的颜色因素,不局限于RGB(R表示红色,G表示绿色,B表示蓝色)的三种颜色。例如,也可以采用RGBW(W表示白色)或对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种颜色以上的颜色。注意,也可以按每个颜色因素的点使其显示区域的大小不同。但是,所公开的发明不局限于彩色显示的显示装置,也可以应用于单色显示的显示装置。
此外,作为显示装置所包括的显示元件,可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物进行区别,一般地,前者被称为有机EL元件,而后者被称为无机EL元件。
对于有机EL元件,通过对发光元件施加电压,将电子及空穴分别从一对电极注入到包括发光有机化合物的层,以使电流流过。并且,通过这些载流子(电子及空穴)重新结合,发光有机化合物形成激发态,当从该激发态回到基态时发光。由于这种机理,这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有将发光材料分散于粘合剂中的发光层,并且其发光机理是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有以介电层夹着发光层、再以电极将其夹住的结构,其发光机理是利用金属离子的内壳层电子跃迁的定域型发光。注意,这里,作为发光元件,使用有机EL元件进行说明。
为了取出发光,只要使发光元件的一对电极中的至少一方具有透光性即可。而且,可以使用具有下述任一种发射结构的发光元件:在衬底上形成晶体管及发光元件,从与衬底相反一侧的表面取出发光的顶部发射的发光元件;从衬底一侧的表面取出发光的底部发射的发光元件;以及从衬底一侧及与衬底相反一侧的表面取出发光的双面发射的发光元件。
图11示出作为显示元件使用发光元件的发光装置的例子。发光元件4513电连接到设置在像素部4002中的晶体管4010。注意,图11所示的发光元件4513的结构是由第一电极4030、场致发光层4511、第二电极4031构成的叠层结构,但是,不局限于所示出的结构。根据从发光元件4513取出的光的方向等,可以适当地改变发光元件4513的结构。
分隔壁4510使用有机绝缘材料或无机绝缘材料而形成。特别是,优选使用感光性树脂材料,在第一电极4030上形成开口部,并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511可以由一个层构成,也可以将多个层叠层而构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513中,也可以在第二电极4031及分隔壁4510上形成保护膜。作为保护膜,可以形成氮化硅膜、氮氧化硅膜、DLC膜等。此外,在由第一衬底4001、第二衬底4006以及密封材料4005密封的空间中设置有被密封的填充材料4514。如此,优选以不暴露于外气的方式使用气密性高且脱气少的保护膜(贴合膜、紫外线固化树脂膜等)、覆盖材料进行封装(封入)。
作为填充材料4514,除了氮或氩等惰性气体以外,也可以使用紫外线固化树脂或热固化树脂,并且,可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、有机硅树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯共聚物)。
另外,如果需要,则也可以在发光元件的射出面适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板,λ/2板)、彩色滤光片等光学膜。此外,也可以在偏振片、圆偏振片上设置防反射膜。例如,可以进行抗眩光处理,该处理是利用表面的凹凸来扩散反射光从而可以降低眩光的处理。
此外,作为显示装置,也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器),并具有如下优点:与纸同样的易读性;与其他显示装置相比耗电量低;以及能够制成薄且轻的形状。
作为电泳显示装置,能够创造出各种各样的形式,但是其为在溶剂中分散多个包括具有正电荷的第一粒子和具有负电荷的第二粒子的微胶囊,通过对微胶囊施加电场,使微胶囊中的粒子彼此向相反方向移动,以只显示集合在一方侧的粒子的颜色的装置。注意,第一粒子或第二粒子包括染料,在没有电场时不移动。此外,使第一粒子的颜色与第二粒子的颜色不同(包括无色)。
在溶剂分散有上述微囊的物质被称为电子墨水。还可以通过使用彩色滤光片、具有色素的粒子来进行彩色显示。
此外,作为电子纸,也可以使用采用旋转球显示方式的显示装置。旋转球显示方式是指通过将分别涂为白色和黑色的球形粒子配置在作为用于显示元件的电极的第一电极与第二电极之间,使第一电极与第二电极之间产生电位差来控制球形粒子的方向,从而进行显示的方法。
图12示出作为半导体装置的一个方式的主动矩阵型电子纸。图12所示的电子纸是采用旋转球显示方式的显示装置的例子。
在与晶体管4010连接的第一电极4030与设置在第二衬底4006上的第二电极4031之间设置有球形粒子4613,该球形粒子4613包括黑色区域4615a和白色区域4615b,以及在黑色区域4615a及白色区域4615b的周围包括填充有液体的空洞4612,并且球形粒子4613的周围填充有树脂等填充材料4614。第二电极4031相当于公共电极(对置电极)。第二电极4031电连接到公共电位线。
注意,在图10至图12中,作为第一衬底4001、第二衬底4006,除了玻璃衬底以外,也可以使用具有挠性的衬底。例如,可以使用具有透光性的塑料衬底等。作为塑料,可以使用FRP(Fiberglass-Reinforced Plastics;玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外,也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
在本实施方式中,作为绝缘层4020使用氧化硅膜,作为绝缘层4024使用氧化铝膜。绝缘层4020、绝缘层4024可以通过溅射法或等离子体CVD法形成。与非晶氧化物半导体层接触的绝缘层4020优选具有氧过剩区域。
在非晶氧化物半导体层上作为绝缘层4024设置的氧化铝膜具有高阻隔效果(阻挡效果),即不使氢、水分等杂质及氧的双方透过膜的效果。
因此,氧化铝膜用作保护膜,来防止在制造工序中及制造之后成为变动的主要原因的氢、水分等杂质混入到非晶氧化物半导体层,并防止从非晶氧化物半导体层释放氧。
晶体管4010及晶体管4011通过具有氧过剩区域而具有可抑制氧缺陷的形成且经高纯度化的非晶氧化物半导体层。另外,晶体管4010及晶体管4011具有作为栅极绝缘层的氧化硅膜。包括在晶体管4010及晶体管4011中的非晶氧化物半导体层通过氧注入处理形成具有超过化学计量组成比的氧的区域,并且在用作绝缘层4024的氧化铝膜或包含氧化铝膜的膜设置于非晶氧化物半导体层上的状态下进行注入后的加热处理,所以可以防止因该加热处理而从非晶氧化物半导体层释放氧。因此,可以将所得的非晶氧化物半导体层制成包括氧含量超过化学计量组成比的区域的膜。
另外,包括在晶体管4010及晶体管4011中的非晶氧化物半导体层是经脱水或脱氢且氧缺陷被填补的高纯度膜。因此,通过将该非晶氧化物半导体层用于晶体管4010及晶体管4011,可以降低起因于氧缺陷的晶体管的阈值电压Vth的偏差并抑制阈值电压的漂移。
另外,作为用作平坦化绝缘层的绝缘层4021,可以使用丙烯酸树脂、聚酰亚胺、苯并环丁烯类树脂、聚酰胺、环氧树脂等具有耐热性的有机材料。此外,除了上述有机材料以外,也可以使用低介电常数材料(low-k材料)诸如硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外,也可以通过层叠多个由这些材料形成的绝缘层来形成绝缘层4021。
对绝缘层4021的形成方法没有特别的限制,可以根据其材料利用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、丝网印刷、胶版印刷等形成绝缘层4021。
作为第一电极层4030、第二电极层4031,可以使用例如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、ITO、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯等具有透光性的导电材料。
此外,第一电极4030、第二电极4031可以使用选自钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、其合金或其金属氮化物中的一种或多种来形成。
此外,作为第一电极4030、第二电极4031,可以使用包括导电高分子(也称为导电聚合物)的导电组合物来形成。作为导电高分子,可以使用所谓的π电子共轭类导电高分子。例如,可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
此外,也可以设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
如上所述,通过应用实施方式1至实施方式4所示的晶体管,可以提供具有各种各样的功能的半导体装置。
实施方式6
通过使用实施方式1至实施方式4所例示的晶体管,可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图13A示出具有图像传感器功能的半导体装置的一例。图13A是光电传感器的等效电路,而图13B是示出光电传感器的一部分的剖视图。
光电二极管602的一个电极电连接到光电二极管复位信号线658,而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672,而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659,晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意,在本说明书的电路图中,为了使含有非晶氧化物半导体层的晶体管明确地显示,将使用非晶氧化物半导体层的晶体管的符号表示为“OS”。在图13A中,晶体管640和晶体管656是如实施方式1至实施方式4的晶体管所示的含有通过氧注入处理形成有氧过剩区域的非晶氧化物半导体层的晶体管。
图13B是示出光电传感器中的光电二极管602和晶体管640的剖视图,在具有绝缘表面的衬底601(TFT衬底)上设置有用作传感器的光电二极管602和晶体管640。通过使用粘接层608,在光电二极管602和晶体管640上设置有衬底613。
在晶体管640上设置有绝缘层631、绝缘层632、层间绝缘膜633以及层间绝缘膜634。光电二极管602设置在层间绝缘膜633上,并具有如下结构:在形成于层间绝缘膜633上的电极641a及电极641b和设置在层间绝缘膜634上的电极642之间从层间绝缘膜633一侧依次层叠有第一半导体膜606a、第二半导体膜606b及第三半导体膜606c。
电极641b与形成于层间绝缘膜634的导电层643电连接,并且电极642通过电极641a与电极645电连接。电极645与晶体管640的栅电极电连接,并且光电二极管602与晶体管640电连接。
在此,例示一种pin型光电二极管,其中层叠用作第一半导体膜606a的具有p型导电型的半导体膜、用作第二半导体膜606b的高电阻的半导体膜(i型半导体膜)、用作第三半导体膜606c的具有n型导电型的半导体膜。
第一半导体膜606a是p型半导体膜,而可以由包含赋予p型的杂质元素的非晶硅膜形成。对于第一半导体膜606a的形成,可以使用包含属于周期表中的第13族的杂质元素(例如,硼(B))的半导体材料气体通过等离子体CVD法来形成。作为半导体材料气体,使用硅烷(SiH4)即可。另外,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外,也可以在形成不包含杂质元素的非晶硅膜之后,使用扩散法或离子注入法将杂质元素引入到该非晶硅膜中。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下,作为形成非晶硅膜的方法,使用LPCVD法、气相生长法或溅射法等即可。优选将第一半导体膜606a的厚度制成为10nm以上且50nm以下。
第二半导体膜606b是i型半导体膜(本征半导体膜),可以由非晶硅膜形成。对于第二半导体膜606b的形成,可以通过等离子体CVD法使用半导体材料气体来形成非晶硅膜。作为半导体材料气体,使用硅烷(SiH4)即可。另外,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相生长法、溅射法等来实施第二半导体膜606b的形成。优选将第二半导体膜606b的厚度制成为200nm以上且1000nm以下。
第三半导体膜606c是n型半导体膜,可以由包含赋予n型的杂质元素的非晶硅膜形成。对于第三半导体膜606c的形成,可以使用包含属于周期表中的第15族的杂质元素(例如,磷(P))的半导体材料气体通过等离子体CVD法来形成。作为半导体材料气体,使用硅烷(SiH4)即可。另外,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外,也可以在形成不包含杂质元素的非晶硅膜之后,使用扩散法或离子注入法将杂质元素引入到该非晶硅膜中。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下,作为形成非晶硅膜的方法,可以使用LPCVD法、气相生长法或溅射法等。优选将第三半导体膜606c的厚度制成为20nm以上且200nm以下。
此外,第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c也可以不使用非晶半导体形成,而使用多晶半导体或微晶半导体(Semi Amorphous Semiconductor:SAS)形成。
在考虑吉布斯自由能时,微晶半导体属于非晶和单晶之间的中间亚稳态。即,微晶半导体是具有热力学上稳定的第三状态的半导体,且保持短程有序和具有晶格畸变。柱状或针状晶体在相对于衬底表面的法线方向上生长。作为微晶半导体的典型例子的微晶硅,其拉曼光谱向表示单晶硅的520cm-1的低波数一侧偏移。亦即,微晶硅的拉曼光谱的峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。另外,包含至少1原子%或其以上的氢或卤素,以用于终结悬空键。再者,通过包含氦、氩、氪、氖等稀有气体元素来进一步促进晶格畸变,稳定性增加而得到优良的微晶半导体膜。
该微晶半导体膜可以通过频率为几十MHz至几百MHz的高频等离子体CVD法或频率为1GHz以上的微波等离子体CVD装置形成。典型地,可以使用氢稀释SiH4、Si2H6、SiH2Cl2、SiHCl3等氢化硅来形成该微晶半导体膜。此外,除了氢之外,也可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素稀释氢化硅来形成微晶半导体膜。在上述情况下,将氢与氢化硅的流量比设定为5倍以上且200倍以下,优选设定为50倍以上且150倍以下,更优选设定为100倍。再者,也可以在含硅的气体中混入CH4、C2H6等碳化氢气体,GeH4、GeF4等锗化气体,F2等。
此外,由于光电效应产生的空穴的迁移率低于电子的迁移率,因此当将p型半导体膜一侧的面用作受光面时,pin型光电二极管显示出较好的特性。这里示出将光电二极管602从形成有pin型光电二极管的衬底601的面接收的光转换为电信号的例子。此外,来自与用作受光面的半导体膜一侧相反的具有导电型的半导体膜一侧的光是干扰光,因此,电极优选使用具有遮光性的导电膜。另外,也可以将n型半导体膜一侧的面用作受光面。
作为绝缘层632、层间绝缘膜633、层间绝缘膜634,可以通过使用绝缘材料且根据材料使用溅射法、等离子体CVD法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法等)、丝网印刷、胶版印刷等来形成。
在本实施方式中,作为绝缘层631使用氧化铝膜。绝缘层631可以通过溅射法或等离子体CVD法形成。
在非晶氧化物半导体层上作为绝缘层631设置的氧化铝膜具有高阻隔效果(阻挡效果),即不使氢、水分等杂质及氧的双方透过膜的效果。
因此,氧化铝膜用作保护膜,来防止在制造工序中及制造之后成为变动的主要原因的氢、水分等杂质混入到非晶氧化物半导体层中,并防止从非晶氧化物半导体层释放氧。
在本实施方式中,晶体管640通过具有氧过剩区域来抑制氧缺陷的产生并具有高纯度化的非晶氧化物半导体层。另外,晶体管640具有作为栅极绝缘层的氧化硅膜。包括在晶体管640中的非晶氧化物半导体层通过氧注入处理形成具有超过化学计量组成比的氧的区域,并且在用作绝缘层631的氧化铝膜设置于非晶氧化物半导体层上的状态下进行掺杂后的加热处理,所以可以防止因该加热处理而从非晶氧化物半导体层释放氧。因此,可以将所得的非晶氧化物半导体层制成包括氧含量超过化学计量组成比的区域的膜。
另外,包括在晶体管640中的非晶氧化物半导体层是通过形成非晶氧化物半导体层之后的加热处理而得的经脱水或脱氢的高纯度膜。因此,通过将该非晶氧化物半导体层用于晶体管640,可以降低起因于氧缺陷的晶体管的阈值电压Vth的偏差并抑制阈值电压的漂移。
作为绝缘层632,可以使用无机绝缘材料,诸如氧化硅层、氧氮化硅层、氧化铝层或氧氮化铝层等氧化物绝缘膜,氮化硅层、氮氧化硅层、氮化铝层或氮氧化铝层等氮化物绝缘膜的单层或叠层。
作为层间绝缘膜633、层间绝缘膜634,为了减少表面凹凸,优选采用用作平坦化绝缘层的绝缘层。作为层间绝缘膜633、层间绝缘膜634,例如可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂、聚酰胺或环氧树脂等具有耐热性的有机绝缘材料。此外,除了上述有机绝缘材料之外,也可以使用低介电常数材料(low-k材料)诸如硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等的单层或叠层。
通过检测入射到光电二极管602的光,可以读取检测对象的信息。另外,在读取检测对象的信息时,可以使用背光源等光源。
如上所述,对于具有高纯度化且含有过剩的用于填补氧缺陷的氧的非晶氧化物半导体层的晶体管,电特性的变动得到抑制,在电性上稳定。因此,通过使用该晶体管,可以提供可靠性高的半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而使用。
实施方式7
可以将本说明书所公开的半导体装置应用于多种电子设备(包括游戏机)。作为电子设备,例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机等影像拍摄装置、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、移动信息终端、声音再现装置、弹子机等大型游戏机等。以下,对具备在上述实施方式中说明的半导体装置的电子设备的例子进行说明。
图14A示出笔记本型个人计算机,包括主体3001、框体3002、显示部3003以及键盘3004等。通过将上述实施方式中的任一实施方式所示的半导体装置应用于显示部3003,可以提供可靠性高的笔记本型个人计算机。
图14B示出便携式信息终端(PDA),在主体3021中设置有显示部3023、外部接口3025以及操作按钮3024等。另外,作为用来操作的附件还具备触屏笔3022。通过将上述实施方式中的任一实施方式所示的半导体装置应用于显示部3023,可以提供可靠性更高的便携式信息终端(PDA)。
图14C示出电子书阅读器的一例。例如,电子书阅读器由两个框体,即框体2701及框体2703构成。框体2701及框体2703通过轴部2711形成为一体,且可以以该轴部2711为轴进行开闭动作。通过采用这种结构,可以进行如纸的书籍那样的工作。
框体2701组装有显示部2705,而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构,又可以是显示不同的画面的结构。通过采用显示不同的画面的结构,例如可以在右边的显示部(图14C中的显示部2705)中显示文章而在左边的显示部(图14C中的显示部2707)中显示图像。通过将上述实施方式中的任一实施方式所示的半导体装置应用于显示部2705和显示部2707,可以提供可靠性高的电子书阅读器。作为显示部2705使用半透过型或反射型液晶显示装置时,可以预料电子书阅读器在较明亮的情况下也被使用,因此也可以设置太阳能电池而进行利用太阳能电池的发电及对电池的充电。另外,作为电池如果使用锂离子电池,则具有可以实现小型化等的优点。
此外,在图14C中示出框体2701具备操作部等的例子。例如,在框体2701中具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意,在与框体的显示部相同的面上可以设置键盘、定位装置等。另外,也可以采用在框体的背面或侧面具备外部连接端子(耳机端子、USB端子等)、记录介质插入部等的结构。再者,电子书阅读器也可以采用具有电子词典的功能的结构。
此外,电子书阅读器也可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式从电子书阅读器服务器购买所希望的书籍数据等,然后下载的结构。
图14D示出移动电话,由框体2800及框体2801的两个框体构成。框体2801具备显示面板2802、扬声器2803、麦克风2804、定位装置(pointing device)2806、影像拍摄用透镜2807、外部连接端子2808等。此外,框体2800具备对移动信息终端进行充电的太阳能电池单元2810、外部储存槽2811等。另外,在框体2801内组装有天线。通过将上述实施方式中的任一实施方式所示的半导体装置应用于显示面板2802,可以提供可靠性高的移动电话。
另外,显示面板2802具备触摸屏,图14D使用虚线示出作为映像被显示出来的多个操作键2805。另外,还安装有用来将由太阳能电池单元2810输出的电压升压到各电路所需的电压的升压电路。
显示面板2802根据使用方式适当地改变显示的方向。另外,由于在与显示面板2802同一面上设置有影像拍摄用透镜2807,所以可以实现可视电话。扬声器2803及麦克风2804不局限于音频通话,还可以进行可视通话、录音、再生等。再者,滑动框体2800和框体2801而可以处于如图14D那样的展开状态和重叠状态,所以可以实现适合于携带的小型化。
外部连接端子2808可以与AC适配器及各种电缆如USB电缆等连接,并可以进行充电及与个人计算机等的数据通信。另外,通过将记录媒体插入到外部储存槽2811中,可以对应更大量数据的保存及移动。
另外,也可以是除了上述功能以外还具有红外线通信功能、电视接收功能等的移动电话。
图14E示出数码摄像机,其包括主体3051、显示部(A)3057、取景器3053、操作开关3054、显示部(B)3055以及电池3056等。通过将上述实施方式中的任一实施方式所示的半导体装置应用于显示部(A)3057及显示部(B)3055,可以提供可靠性高的数码摄像机。
图14F示出电视装置的一例。在电视装置中,框体9601组装有显示部9603。利用显示部9603可以显示映像。此外,在此示出利用支架9605支撑框体9601的结构。通过将上述实施方式中的任一实施方式所示的半导体装置应用于显示部9603,可以提供可靠性高的电视装置。
可以利用框体9601具备的操作开关或另行提供的遥控操作机进行电视装置的操作。此外,遥控操作机可以采用设置显示部的结构,该显示部显示从该遥控操作机输出的信息。
另外,电视装置采用具备接收机、调制解调器等的结构。可以利用接收机接收一般的电视广播。再者,通过调制解调器连接到有线或无线方式的通信网络,从而也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
本实施方式可以与其他实施方式所示的结构适当地组合而使用。
实施例1
在本实施例中,对在根据所公开的发明的半导体装置中使用的氧化铝膜的作为阻挡膜的特性进行评价。图15至图18D示出其结果。作为评价方法,使用二次离子质谱分析法(SIMS:Secondary Ion Mass Spectrometry)和热脱附谱法(TDS:Thermal DesorptionSpectrometry)。
首先,示出通过SIMS分析进行的评价。作为样品,制造作为比较例的在玻璃衬底上通过溅射法形成有厚度100nm的氧化硅膜的比较例样品A;以及在玻璃衬底上通过溅射法形成有厚度100nm的氧化硅膜并在氧化硅膜上通过溅射法形成有厚度100nm的氧化铝膜的实施例样品A。
在比较例样品A及实施例样品A中,氧化硅膜的成膜条件为如下:作为靶材使用氧化硅(SiO2)靶材;玻璃衬底与靶材之间的距离为60mm;压力为0.4Pa;电源功率为1.5kW;采用氧(氧流量为50sccm)气氛;以及衬底温度为100℃。
在实施例样品A中,氧化铝膜的成膜条件为如下:作为靶材使用氧化铝(Al2O3)靶材;玻璃衬底与靶材之间的距离为60mm;压力为0.4Pa;电源功率为1.5kW;采用氩及氧(氩流量为25sccm;氧流量为25sccm)气氛;以及衬底温度为250℃。
对比较例样品A及实施例样品A进行压力锅试验(PCT:Pressure Cooker Test)。在本实施例中,作为PCT试验,在温度为130℃,湿度为85%,H2O(水):D2O(重水)=3:1气氛,2.3个大气压(0.23MPa)的条件下将比较例样品A及实施例样品A保持100小时。
作为SIMS分析,使用SSDP(Substrate Side Depth Profile:衬底侧深度分布图)-SIMS来测定PCT试验前和PCT试验后的比较例样品A及实施例样品A的H原子及D(氘)元素的浓度。
图15A1示出比较例试样A在PCT试验前通过SIMS分析而得的H原子及D原子的浓度分布;图15A2示出比较例试样A在PCT试验后通过SIMS分析而得的H原子及D原子的浓度分布。在图15A1及15A2中,所预测的D原子浓度(Dexpected)分布是将D原子的存在比设为0.015%并根据H原子的分布算出的D原子的浓度分布。因此,因PCT试验而混入到样品中的D原子量为实际测定的D原子浓度(D profile)与所预测的D原子浓度(expected D)的差。图15B1示出从实际测定的D原子浓度减去所预测的D原子浓度而得的PCT试验前的D原子的浓度分布;图15B2示出从实际测定的D原子浓度减去所预测的D原子浓度而得的PCT试验后的D原子的浓度分布。
同样地,图16A1示出实施例试样A在PCT试验前通过SIMS分析而得的H原子及D原子的浓度分布;图16A2示出实施例试样A在PCT试验后通过SIMS分析而得的H原子及D原子的浓度分布。此外,图16B1示出从实际测定的D原子浓度减去所预测的D原子浓度而得的PCT试验前的D原子的浓度分布;图16B2示出从实际测定的D原子浓度减去所预测的D原子浓度而得的PCT试验后的浓度分布。
另外,本实施例的SIMS分析结果都示出使用氧化硅膜的标准样品进行定量而得的结果。
如图15所示,在PCT试验前重叠的实际测定的D原子的浓度分布与所预测的D原子浓度分布在PCT试验后实际测定的D原子的浓度分布增大为高浓度,由此可知D原子混入到氧化硅膜中。因此,确认到比较例样品的氧化硅膜对来自外部的水分(H2O、D2O)具有低阻挡性。
另一方面,如图16所示,在将氧化铝膜层叠在氧化硅膜上的实施例样品A中,即使在PCT试验后也只观察到稍微的D原子侵入到氧化铝膜表面,而没有观察到D原子侵入到氧化铝膜深度30nm左右以下的区域,并且没有观察到D原子侵入到氧化硅膜。由此,确认到氧化铝膜对来自外部的水分(H2O、D2O)具有高阻挡性。
接着,示出通过TDS分析进行的评价。对于样品,作为实施例样品,制造在玻璃衬底上通过溅射法形成有厚度100nm的氧化硅膜并在氧化硅膜上通过溅射法形成有厚度20nm的氧化铝膜的实施例样品B。另外,作为比较例,制造如下比较例样品B,即在通过TDS分析测定实施例样品B之后,从实施例样品B去除氧化铝膜,来形成在玻璃衬底上只形成有氧化硅膜的比较例样品B。
在比较例样品B及实施例样品B中,氧化硅膜的成膜条件为如下:作为靶材使用氧化硅(SiO2)靶材;玻璃衬底与靶材之间的距离为60mm;压力为0.4Pa;电源功率为1.5kW;采用氧(氧流量为50sccm)气氛;以及衬底温度为100℃。
在实施例样品B中,氧化铝膜的成膜条件为如下:作为靶材使用氧化铝(Al2O3)靶材;玻璃衬底与靶材的之间距离为60mm;压力为0.4Pa;电源功率为1.5kW;采用氩及氧(氩流量为25sccm:氧流量为25sccm)气氛;以及衬底温度为250℃。
分别在300℃的热处理、450℃的热处理、600℃的热处理的条件下,在氮气氛下对比较例样品B及实施例样品B进行1小时的处理。
对分别在未进行热处理、进行300℃的热处理、进行450℃的热处理或者进行600℃的热处理的4个条件下制造的比较例样品B及实施例样品B进行TDS分析。图17A至图18D示出测定比较例样品B及实施例样品B而得到的M/z=32(O2)的TDS分析结果,其中图17A及图18A示出对比较例样品B及实施例样品B未进行热处理时的TDS分析结果,图17B及图18B示出对比较例样品B及实施例样品B进行300℃的热处理时的TDS分析结果,图17C及图18C示出对比较例样品B及实施例样品B进行450℃的热处理时的TDS分析结果,而图17D及图18D示出对比较例样品B及实施例样品B进行600℃时的热处理的TDS分析结果。
如图17A至17D所示,作为比较例样品B,在未进行热处理的图17A中虽然观察到从氧化硅膜释放氧,但是在进行了300℃的热处理的图17B中氧释放量大幅度地减少,而在进行了450℃的热处理的图17C及进行了600℃的热处理的图17D中氧释放量为TDS测定的背景值以下。
根据图17A至17D的结果可知,包含在氧化硅膜中的过剩的氧中的9成以上通过300℃的热处理从氧化硅膜中释放到外部,而包含在氧化硅膜中的几乎所有过剩的氧通过450℃、600℃的热处理释放到氧化硅膜的外部。因此,可以确认到氧化硅膜对氧具有低阻挡性。
另一方面,如图18A至18D所示,在氧化硅膜上形成有氧化铝膜的实施例样品B中,即使是进行了300℃、450℃、600℃的热处理的样品,也观察到释放出与未进行热处理的样品同等的量的氧。
根据图18A至18D的结果可知,通过将氧化铝膜形成在氧化硅膜上,即使进行热处理,包含在氧化硅膜中的过剩的氧也不容易释放到外部,而是以相当大的程度保持在氧化硅膜中含有过剩的氧的状态。因此可以确认到,氧化铝膜对氧具有高阻挡性。
根据上述结果可以确认到,氧化铝膜对氢及水分具有阻挡性并对氧具有阻挡性,适合作为阻挡氢、水分及氧的阻挡膜。
因此,可以将氧化铝膜用作如下保护膜,该保护膜在包括非晶氧化物半导体层的晶体管的制造工序中及制造之后防止成为变动的主要原因的氢、水分等杂质混入到非晶氧化物半导体层中并防止从非晶氧化物半导体层释放氧。
因此,由于氢、水分等杂质没有混入到所形成的非晶氧化物半导体层中,所以该非晶氧化物半导体层具有高纯度,并且由于防止氧释放,因此该非晶氧化物半导体层包括氧含量超过该非晶氧化物半导体的化学计量组成比的区域。因此,通过将该非晶氧化物半导体层用于晶体管,可以降低因氧缺陷而产生的晶体管的阈值电压Vth的偏差并抑制阈值电压的漂移。
实施例2
在本实施例中,对氧化物半导体层的结晶状态进行观察。
作为样品,制造实施例样品C1,即、在玻璃衬底上通过溅射法形成厚度300nm的氧化硅膜,在氧化硅膜上通过溅射法形成厚度100nm的In-Ga-Zn-O膜,且在In-Ga-Zn-O膜上通过溅射法形成厚度100nm的氧化铝膜而得的样品。
氧化硅膜的成膜条件为如下:作为靶材使用氧化硅(SiO2)靶材;玻璃衬底与靶材之间的距离为60mm;压力为0.4Pa;RF电源功率为1.5kW;采用氩及氧(氩流量为25sccm;氧流量为25sccm)气氛;衬底温度为100℃。
此外,In-Ga-Zn-O膜的成膜条件为如下:使用组成比为In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的氧化物靶材;玻璃衬底与靶材之间的距离为60mm;压力为0.4Pa;RF电源功率为0.5kW;采用氩及氧(氩流量为30sccm;氧流量为15sccm)气氛;衬底温度为250℃。
另外,以不暴露于大气的方式连续地形成氧化硅膜及In-Ga-Zn-O膜,然后在减压气氛下,以400℃进行30分钟的热处理(第一热处理)。
然后,在以下条件下形成氧化铝膜。具体而言,作为靶材使用氧化铝(Al2O3)靶材;玻璃衬底和靶材之间的距离为60mm;压力为0.4Pa;RF电源功率为2.5kW;采用氩及氧(氩流量为25sccm;氧流量为25sccm)气氛;衬底温度为250℃。
接着,经过实施例样品C1的氧化铝膜而对In-Ga-Zn-O膜注入氧,来制造实施例样品C2。在实施例样品C2中,通过离子注入法,经过氧化铝膜对In-Ga-Zn-O膜注入氧(18O)离子。氧(18O)离子的注入条件设为:加速电压为80kV;剂量为1.0×1016离子/cm2
此外,在氮气氛下以450℃对实施例样品C2进行1小时的热处理(第二热处理),来制造实施例样品C3。
将通过上述工序得到的实施例样品C1至C3的端面切割出,利用高分辨透射电子显微镜(日本日立高新技术公司制造,“H9000-NAR”:TEM)在加速电压为300kV的条件下观察In-Ga-Zn-O膜的截面。图19A至19C示出实施例样品C1至C3的TEM图像。
图19A示出实施例样品C1的In-Ga-Zn-O膜与氧化铝膜的界面的倍率为800万倍的TEM图像。图19B示出实施例样品C2的In-Ga-Zn-O膜与氧化铝膜的界面的倍率为800万倍的TEM图像。图19C示出实施例样品C3的In-Ga-Zn-O膜与氧化铝膜的界面的倍率为800万倍的TEM图像。
因为在图19A所示的In-Ga-Zn-O膜中可以观察到晶格像,所以确认到实施例样品C1具有结晶区域。
另一方面,在图19B所示的氧注入处理之后的In-Ga-Zn-O膜中没有观察到在图19A中观察到的晶格像。
此外,在图19C所示的进行氧注入处理及以450℃进行热处理之后的In-Ga-Zn-O膜中,与图19B同样地没有观察到晶格像。由此确认到实施例样品C3是非晶。
由以上结果可以确认到如下事实:通过对具有结晶区域的氧化物半导体层进行氧注入,结晶区域成为非晶状态,然后通过在450℃以下进行热处理,可维持非晶状态。

Claims (30)

1.一种制造晶体管的方法,该方法包括如下步骤:
形成具有非晶结构的氧化物半导体层;
加热所述氧化物半导体层而将结晶区域形成在所述氧化物半导体层中;
在所述氧化物半导体层上以与其接触的方式形成栅极绝缘层;
在所述加热后对所述氧化物半导体层注入氧,以使所述结晶区域破坏而形成非晶结构,并且使所述氧化物半导体层包括具有超过化学计量的氧的区域;
在所述栅极绝缘层上形成栅电极;以及
在所述栅电极上形成绝缘层,该绝缘层包括氧化铝。
2.根据权利要求1所述的方法,其中在形成所述栅极绝缘层之前进行所述氧注入。
3.根据权利要求1所述的方法,其中所述栅极绝缘层包括具有超过化学计量的氧的区域。
4.根据权利要求1所述的方法,其中通过所述氧注入将所述结晶区域转换为具有非晶结构的区域。
5.根据权利要求4所述的方法,还包括如下步骤:
在形成所述绝缘层之后以维持所述非晶结构的方式对所述氧化物半导体层进行热处理。
6.根据权利要求1所述的方法,
其中所述绝缘层包括第一层及所述第一层上的第二层,
其中所述第二层包括氧化铝,并且
其中所述第一层包括除了氧化铝之外的金属氧化物。
7.根据权利要求6所述的方法,其中所述第一层包括具有超过化学计量的氧的区域。
8.一种晶体管的制造方法,包括如下步骤:
形成具有结晶区域的氧化物半导体层;
在所述氧化物半导体层上以与其接触的方式形成栅极绝缘层;
对所述氧化物半导体层注入氧,以将所述结晶区域转换为具有非晶结构以及超过化学计量的氧的区域;
在所述栅极绝缘层上形成栅电极;以及
在所述栅电极上形成绝缘层,该绝缘层包括氧化铝。
9.根据权利要求8所述的方法,其中在形成所述栅极绝缘层之前进行所述氧注入。
10.根据权利要求8所述的方法,其中所述栅极绝缘层包括具有超过化学计量的氧的区域。
11.根据权利要求8所述的方法,还包括如下步骤:
在形成所述绝缘层之后以维持所述非晶结构的方式对所述氧化物半导体层进行热处理。
12.根据权利要求8所述的方法,
其中所述绝缘层包括第一层及所述第一层上的第二层,
其中所述第二层包括氧化铝,并且
其中所述第一层包括除了氧化铝之外的金属氧化物。
13.根据权利要求12所述的方法,其中所述第一层包括具有超过化学计量的氧的区域。
14.一种制造晶体管的方法,该方法包括如下步骤:
在衬底上形成栅电极;
在所述栅电极上形成栅极绝缘层;
在所述栅极绝缘层上形成氧化物半导体层,该氧化物半导体层具有非晶结构;
以维持所述非晶结构的方式加热所述氧化物半导体层;
对所述氧化物半导体层注入氧,以使所述氧化物半导体层包括具有超过化学计量的氧的区域;以及
在所述氧化物半导体层上形成绝缘层,该绝缘层包括氧化铝。
15.根据权利要求14所述的方法,其中在形成所述绝缘层之后进行所述氧注入。
16.根据权利要求14所述的方法,其中所述栅极绝缘层包括具有超过化学计量的氧的区域。
17.根据权利要求14所述的方法,还包括如下步骤:
在形成所述绝缘层之后以维持所述非晶结构的方式对所述氧化物半导体层进行热处理。
18.根据权利要求14所述的方法,
其中所述绝缘层包括第一层及所述第一层上的第二层,
其中所述第二层包括氧化铝,并且
其中所述第一层包括除了氧化铝之外的金属氧化物。
19.根据权利要求18所述的方法,其中所述第一层包括具有超过化学计量的氧的区域。
20.一种制造晶体管的方法,该方法包括如下步骤:
在衬底上形成栅电极;
在所述栅电极上形成栅极绝缘层;
在所述栅极绝缘层上形成氧化物半导体层,该氧化物半导体层具有结晶区域;
对所述氧化物半导体层注入氧,以将所述结晶区域转换为具有非晶结构以及超过化学计量的氧的区域;以及
在所述氧化物半导体层上形成绝缘层,该绝缘层包括氧化铝。
21.根据权利要求20所述的方法,其中在形成所述绝缘层之后进行所述氧注入。
22.根据权利要求20所述的方法,其中所述栅极绝缘层包括具有超过化学计量的氧的区域。
23.根据权利要求20所述的方法,还包括如下步骤:
在形成所述绝缘层之后以维持所述非晶结构的方式对所述氧化物半导体层进行热处理。
24.根据权利要求20所述的方法,
其中所述绝缘层包括第一层及所述第一层上的第二层,
其中所述第二层包括氧化铝,并且
其中所述第一层包括除了氧化铝之外的金属氧化物。
25.根据权利要求24所述的方法,其中所述第一层包括具有超过化学计量的氧的区域。
26.一种包括晶体管的半导体装置,该晶体管包括:
栅电极;
具有非晶结构的氧化物半导体;
夹在所述栅电极和所述氧化物半导体之间的栅极绝缘层;以及
所述栅电极、所述氧化物半导体以及所述栅极绝缘层上的绝缘层,该绝缘层包括氧化铝,
其中,所述氧化物半导体包括具有超过化学计量的氧的区域。
27.根据权利要求26所述的半导体装置,其中所述栅极绝缘层包括具有超过化学计量的氧的区域。
28.根据权利要求26所述的半导体装置,
其中所述绝缘层包括第一层及所述第一层上的第二层,
其中所述第二层包括氧化铝,并且
其中所述第一层包括除了氧化铝之外的金属氧化物。
29.根据权利要求28所述的半导体装置,其中所述第一层包括具有超过化学计量的氧的区域。
30.一种包括权利要求26所述的半导体装置的电子设备。
CN201210138067.2A 2011-05-06 2012-05-04 半导体装置 Active CN102779854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011103592 2011-05-06
JP2011-103592 2011-05-06

Publications (2)

Publication Number Publication Date
CN102779854A CN102779854A (zh) 2012-11-14
CN102779854B true CN102779854B (zh) 2016-12-14

Family

ID=47089647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210138067.2A Active CN102779854B (zh) 2011-05-06 2012-05-04 半导体装置

Country Status (4)

Country Link
US (2) US8709922B2 (zh)
JP (2) JP6042093B2 (zh)
CN (1) CN102779854B (zh)
TW (1) TWI575752B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102295888B1 (ko) 2012-01-25 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140001634A (ko) * 2012-06-28 2014-01-07 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 표시 패널 및 이의 제조 방법
CN102881654B (zh) * 2012-09-29 2016-03-23 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
JP6384822B2 (ja) * 2013-11-07 2018-09-05 Tianma Japan株式会社 イメージセンサ及びその製造方法
CN103700707B (zh) * 2013-12-18 2018-12-11 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016046685A1 (en) * 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102312924B1 (ko) 2015-04-08 2021-10-14 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102523400B1 (ko) * 2018-08-07 2023-04-20 삼성디스플레이 주식회사 표시 장치
TWI691766B (zh) * 2018-11-16 2020-04-21 友達光電股份有限公司 顯示裝置的製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置
CN101901838A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2004320041A (ja) * 1998-12-09 2004-11-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073698A (ja) 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
US7511287B2 (en) * 2005-09-21 2009-03-31 Axcelis Technologies, Inc. Systems and methods that mitigate contamination and modify surface characteristics during ion implantation processes through the introduction of gases
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US7875931B2 (en) * 2006-04-28 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with isolation using impurity
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
KR101457837B1 (ko) * 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
CN102484140B (zh) * 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
WO2011043203A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102023128B1 (ko) * 2009-10-21 2019-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR101930682B1 (ko) * 2009-10-29 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101913657B1 (ko) 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101636008B1 (ko) 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101974927B1 (ko) 2010-04-23 2019-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102344452B1 (ko) 2010-04-23 2021-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102959713B (zh) 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US9117920B2 (en) 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置
CN101901838A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法

Also Published As

Publication number Publication date
CN102779854A (zh) 2012-11-14
US20140186998A1 (en) 2014-07-03
TW201251030A (en) 2012-12-16
US20120280234A1 (en) 2012-11-08
JP2012253329A (ja) 2012-12-20
JP2017041649A (ja) 2017-02-23
TWI575752B (zh) 2017-03-21
JP6042093B2 (ja) 2016-12-14
US8709922B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
CN102779854B (zh) 半导体装置
CN102683197B (zh) 半导体装置的制造方法
CN102738002B (zh) 半导体装置的制造方法
CN102760697B (zh) 半导体装置的制造方法
CN102859705B (zh) 半导体装置及半导体装置的制造方法
CN104395991B (zh) 半导体装置
CN102939659B (zh) 半导体器件及半导体器件的制造方法
CN102859704B (zh) 半导体装置的制造方法
CN103137496B (zh) 半导体装置及半导体装置的制造方法
CN104285302B (zh) 半导体装置
CN102906882B (zh) 半导体装置及其制造方法
CN104851810B (zh) 半导体装置的制造方法
TWI746074B (zh) 半導體裝置
CN102763203B (zh) 制造半导体装置的方法
CN105702587A (zh) 半导体装置的制造方法
CN105960712A (zh) 半导体装置
CN102867854A (zh) 半导体装置及其制造方法
CN104380473A (zh) 半导体装置
TW202042402A (zh) 半導體裝置
CN106847929A (zh) 半导体装置
TW202435453A (zh) 半導體裝置
KR20120125172A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant