CN103137496B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN103137496B
CN103137496B CN201210506180.1A CN201210506180A CN103137496B CN 103137496 B CN103137496 B CN 103137496B CN 201210506180 A CN201210506180 A CN 201210506180A CN 103137496 B CN103137496 B CN 103137496B
Authority
CN
China
Prior art keywords
film
electrode layer
oxide semiconductor
side end
cone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210506180.1A
Other languages
English (en)
Other versions
CN103137496A (zh
Inventor
山崎舜平
中岛基
高桥正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201710327978.2A priority Critical patent/CN107403731B/zh
Priority to CN201710327977.8A priority patent/CN107403730B/zh
Publication of CN103137496A publication Critical patent/CN103137496A/zh
Application granted granted Critical
Publication of CN103137496B publication Critical patent/CN103137496B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

提供一种可靠性高的半导体装置，并且提供该半导体装置的制造方法。以高成品率制造可靠性高的半导体装置，而可以实现高生产化。在具有接触于氧化物半导体膜上地设置源电极层及漏电极层的晶体管的半导体装置中，抑制杂质混入到该氧化物半导体膜的侧面端部中、以及发生氧缺陷。由此在该氧化物半导体膜的侧面端部形成寄生沟道而防止该晶体管的电特性变动。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
在本说明书中，半导体装置指的是能够通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路及电子设备都是半导体装置。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到关注。该晶体管被广泛地应用于电子装置如集成电路(IC)、图像显示装置(有时简称为显示装置)等。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。但是，作为其他材料，氧化物半导体受到关注。
例如，已公开了使用由包含铟(In)、镓(Ga)及锌(Zn)的非晶氧化物(In-Ga-Zn-O类非晶氧化物)构成的半导体薄膜的晶体管(参照专利文献1)。此外，专利文献2公开一种技术，其中制造如上同样的晶体管，并将该晶体管用于显示装置的像素的开关元件等。
另外，对于用于这种晶体管的氧化物半导体，已有如下说明：“氧化物半导体对杂质是不敏感的，即使在氧化物半导体膜中包含大量金属杂质也没有问题，因此，也可以使用包含大量如钠等碱金属的廉价的钠钙玻璃”(参照非专利文献1)。
[专利文献1]日本专利申请公开2006-165529号公报
[专利文献2]日本专利申请公开2006-165528号公报
[非专利文献1]神谷、野村、细野“非晶氧化物半导体的物性及装置开发的现状”、日本固体物理、2009年9月号、第44卷、第621-633页
但是，当根据氧化物半导体对杂质是不敏感的技术认识而设计使 用氧化物半导体的晶体管的装置结构及制造工序时，产生在该晶体管的电特性中发生异常电特性的问题。例如，存在有如下问题，即：晶体管的电流-电压特性曲线在比原来的阈值电压低的栅极电压时上升而电流一时稳定之后，在原来的阈值电压时再次上升而成为隆起(Hump)。
发明内容
鉴于上述问题，本发明的目的之一是提供具有良好的晶体管特性且使用氧化物半导体的晶体管。另外，本发明的目的之一是提供具有使用氧化物半导体的晶体管的可靠性高的半导体装置。
另外，本发明的目的之一是以高成品率制造可靠性高的半导体装置，而实现高生产化。
于是，在具有接触于氧化物半导体膜上地设置源电极层及漏电极层的晶体管的半导体装置中，抑制杂质混入到该氧化物半导体膜的侧面端部中、以及发生氧缺陷。由此在该氧化物半导体膜的侧面端部形成寄生沟道而防止该晶体管的电特性变动。更具体地说，例如可以采用下面方式。
本发明所公开的一个方式是一种半导体装置的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极层；在上述栅电极层上形成栅极绝缘膜；在上述栅极绝缘膜上形成其侧面端部具有锥形状的岛状的氧化物半导体膜；形成覆盖上述岛状的氧化物半导体膜的导电膜；通过使用包含卤素的蚀刻气体的等离子体处理对所述导电膜进行加工，以至少重叠于上述栅电极层的一部的方式形成源电极层及漏电极层；通过对上述岛状的氧化物半导体膜的侧面端部的露出区域进行杂质去除处理，去除上述蚀刻气体所包含的元素；对上述岛状的氧化物半导体膜的侧面端部的露出区域进行第一氧添加处理；以及覆盖上述岛状的氧化物半导体膜、上述源电极层及上述漏电极层地形成第一保护绝缘膜。
在上述制造步骤中，作为上述杂质去除处理，优选进行使用稀释 氢氟酸溶液或草酸溶液的洗涤处理。此外，作为上述第一氧添加处理，优选进行一氧化二氮等离子体处理，更优选的是，以将具有绝缘表面的衬底的温度设定为350℃以上且400℃以下进行一氧化二氮等离子体处理。
此外，作为上述第一保护绝缘膜，优选使用包含氧化硅的膜或包含氧氮化硅的膜。此外，优选在形成上述第一保护绝缘膜之后，进行第二氧添加处理。此外，优选在上述第二氧添加处理之后，覆盖所述第一保护绝缘膜地设置包含氧化铝的第二保护绝缘膜。
此外，本发明所公开的另一个方式是一种半导体装置，包括：设置在具有绝缘表面的衬底上的栅电极层；设置在栅电极层上的栅极绝缘膜；设置在栅极绝缘膜上的其侧面端部具有锥形状的岛状的氧化物半导体膜；设置在岛状的氧化物半导体膜上且至少重叠于栅电极层的一部的源电极层及漏电极层；以及设置在岛状的氧化物半导体膜、源电极层及所述漏电极层上的第一保护绝缘膜，其中，在岛状的氧化物半导体膜的侧面端部中，不重叠于源电极层及所述漏电极层的区域中的氯浓度优选为5×1018atoms/cm3以下。
此外，在半导体装置中，优选的是，岛状的氧化物半导体膜的侧面端部中的不重叠于所述源电极层及所述漏电极层的区域中的氟浓度为5×1018atoms/cm3以下，硼浓度为1×1016atoms/cm3以下或氮浓度为1×1017atoms/cm3以下。
此外，岛状的氧化物半导体膜的侧面端部中的重叠于所述源电极层及所述漏电极层的区域中的氯浓度、氟浓度或硼浓度有可能低于所述岛状的氧化物半导体膜的侧面端部中的不重叠于所述源电极层及所述漏电极层的区域中的氯浓度、氟浓度或硼浓度。
另外，作为第一保护绝缘膜优选具有包含氧化硅的膜或包含氧氮化硅的膜，并且具有设置在第一保护绝缘膜上的包含氧化铝的第二保护绝缘膜。
另外，在本说明书等中，“电极”或“布线”不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。 再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。
另外，在使用极性不同的晶体管的情况或电路工作的电流方向变化的情况等下，“源极”及“漏极”的功能有时被互相调换。因此，在本说明书中，“源极”及“漏极”可以被互相调换。
另外，在本说明书等中，“电连接”包括隔着“具有某种电作用的元件”连接的情况。这里，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。
本发明提供一种具有良好的晶体管特性且使用氧化物半导体的晶体管。本发明提供一种具有使用氧化物半导体的晶体管的可靠性高的半导体装置。
另外，以高成品率制造可靠性高的半导体装置，而实现高生产化。
附图说明
图1A至1C是说明半导体装置的一个方式的平面图及截面图；
图2A至2D是说明半导体装置的制造方法的一个方式的截面图；
图3A至3D是说明半导体装置的制造方法的一个方式的截面图；
图4A至4C是说明半导体装置的一个方式的平面图及截面图；
图5A至5C是说明半导体装置的一个方式的平面图；
图6A和6B是说明半导体装置的一个方式的平面图及截面图；
图7A和7B是示出半导体装置的一个方式的截面图；
图8A和8B是示出半导体装置的一个方式的电路图及截面图；
图9A至9C是示出电子设备的图；
图10A至10C是示出电子设备的图；
图11是示出用于计算的InGaZnO4的模型的图；
图12是示出用于计算的InGaZnO4的模型的图；
图13是示出用于计算的InGaZnO4的模型的图；
图14是示出用于计算的InGaZnO4的模型的图；
图15是用于BT压力测试的晶体管的平面图及截面图。
具体实施方式
下面，参照附图详细地说明本说明书所公开的发明的实施方式。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本说明书所公开的发明的方式及详细内容可以被变换为各种各样的形式而不局限于以下说明。并且，本说明书所公开的发明不应被看作仅限定于以下实施方式的描述内容。另外，为了方便起见附加了第一、第二等序数词，其并不表示工序顺序或叠层顺序。此外，本说明书中的序数不表示特定发明的事项的固有名称。
实施方式1
在本实施方式中，参照图1A至图4C对半导体装置及半导体装置的制造方法的一个方式进行说明。在本实施方式中，作为半导体装置的一个例子示出具有氧化物半导体膜的晶体管。
晶体管可以为单栅极结构、双栅极结构或三栅极结构。另外，也可以为具有隔着栅极绝缘膜配置在沟道形成区上下的两个栅电极层的双栅型。
图1A至1C所示的晶体管140是底栅结构的一种，也是称为反交错型晶体管的一个例子。另外，图1A是晶体管140的平面图，图1B是沿着图1A的线X1-Y1的截面图，并且图1C是沿着图1A的线X2-Y2的截面图。
图1A至1C所示的晶体管140具有：设置在具有绝缘表面的衬底100上的栅电极层101；设置在栅电极层101上的栅极绝缘膜102；设置在栅极绝缘膜102上且其侧面端部具有锥形状的岛状的氧化物半导体膜103；以及设置在氧化物半导体膜103上且至少重叠于栅电极层101的一部的源电极层105a及漏电极层105b。另外，也可以在晶体管140的构成要素中包括设置在衬底100上的基底绝缘膜136。另外，也 可以在晶体管140的构成要素中包括设置在氧化物半导体膜103、源电极层105a及漏电极层105b上的第一保护绝缘膜108、第二保护绝缘膜109及平坦化绝缘膜110。
如图1B及1C所示那样，氧化物半导体膜103的侧面端部具有锥形状，可以适当地设定锥形角度。例如，可以将锥形角度设定为20°至50°的锥形角度。注意，锥形角是指当从垂直于具有锥形状的膜(例如，氧化物半导体膜103)的截面(垂直于衬底的表面的面)的方向观察该具有锥形状的膜时，该膜的侧面与底面构成的倾斜角。此外，在图1A的氧化物半导体膜103中描述的以虚线表示的方块形，即具有与氧化物半导体膜103的外形相似形状的方块形，它对应于氧化物半导体膜103的侧面端部中的锥形状和比此更向内侧的平坦的表面形状之间的边界线。
作为用于氧化物半导体膜103的氧化物半导体，至少包含铟(In)、锌(Zn)或锡(Sn)中的一种。尤其是优选包含In及Zn。另外，作为降低使用该氧化物半导体的晶体管的电特性的不均匀的稳定剂，除了上述元素以外优选还包含镓(Ga)。此外，作为稳定剂优选包含锡(Sn)。另外，作为稳定剂优选包含铪(Hf)。另外，作为稳定剂优选具有锆(Zr)。
此外，作为其他稳定剂，也可以包含镧系元素的镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)中的一种或多种。
例如，作为氧化物半导体，可以使用：氧化铟、氧化锡、氧化锌；二元金属氧化物的In-Zn类氧化物、In-Ga类氧化物；三元金属氧化物的In-Ga-Zn类氧化物(也称为IGZO)、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物；四元金属氧化物的In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Sn-Hf-Zn类氧化物。
在此，例如，“In-Ga-Zn类氧化物”是指以In、Ga以及Zn为主要成分的氧化物，对In、Ga以及Zn的比率没有限制。此外，也可以包含In、Ga、Zn以外的金属元素。
另外，作为氧化物半导体，也可以使用表示为InMO3(ZnO)m(m＞0且m不是整数)的材料。注意，M表示选自Ga、Fe、Mn和Co中的一种或多种金属元素。另外，作为氧化物半导体，也可以使用表示为In2SnO5(ZnO)n(n＞0且n是整数)的材料。
例如，可以使用其原子数比为In∶Ga∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)、In∶Ga∶Zn＝2∶2∶1(＝2/5∶2/5∶1/5)或In-Ga-Zn＝3∶1∶2(＝1/2∶1/6∶1/3)的In-Ga-Zn类氧化物或该组成近旁的氧化物。或者，优选使用其原子数比为In∶Sn∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)、In∶Sn∶Zn＝2∶1∶3(＝1/3∶1/6∶1/2)或In∶Sn∶Zn＝2∶1∶5(＝1/4∶1/8∶5/8)的In-Sn-Zn类氧化物或该组成近旁的氧化物。
但是，氧化物半导体不局限于上述材料，根据所需要的半导体特性(迁移率、阈值、偏差等)可以使用适当的组成的材料。另外，优选采用适当的载流子浓度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间结合距离以及密度等，以得到所需要的半导体特性。
例如，In-Sn-Zn类氧化物比较容易得到高迁移率。但是，当使用In-Ga-Zn类氧化物时也可以通过减小块内缺陷密度提高迁移率。
注意，例如In、Ga、Zn的原子数比为In∶Ga∶Zn＝a∶b∶c(a+b+c＝1)的氧化物的组成近于原子数比为In∶Ga∶Zn＝A∶B∶C(A+B+C＝1)的氧化物的组成是指a、b、c满足(a-A)2+(b-B)2+(c-C)2≤r2的关系。作为r，例如设定为0.05，即可。其他氧化物也是同样的。
氧化物半导体膜103优选是通过充分地去除氢等的杂质或被充分地供给氧来处于氧过饱和状态，而高纯度化的氧化物半导体。具体而言，氧化物半导体膜103的氢浓度为5×1019atoms/cm3以下，优选为5×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下。另外，上述氧化物半导体膜103中的氢浓度是通过二次离子质谱分析法(SIMS：Secondary IonMass Spectrometry)来测量的。
另外，在形成氧化物半导体膜103直后，氧化物半导体膜103优选包含比化学计量组成多的氧，即处于氧过饱和状态。在此，通过被充分地供给氧来使氧化物半导体膜103处于氧过饱和状态，而优选以包覆氧化物半导体膜103的方式接触地设置包含过剩氧的绝缘膜(SiOx等)，在本实施方式中，优选栅极绝缘膜102及第一保护绝缘膜108包含过剩氧。
氧化物半导体膜103处于单晶、多晶(也称为polycrystal)或非晶等状态。
优选氧化物半导体膜103是CAAC-OS(C Axis Aligned CrystallineOxideSemiconductor：c轴取向结晶氧化物半导体)膜。
CAAC-OS膜不是完全的单晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有结晶部的结晶-非晶混合相结构的氧化物半导体膜。另外，在很多情况下该结晶部的尺寸为能够容纳于一个边长小于100nm的立方体的尺寸。另外，在使用透射电子显微镜(TEM：TransmissionElectron Microscope)观察时的图像中，包括在CAAC-OS膜中的非晶部与结晶部的边界不明确。另外，不能利用TEM在CAAC-OS膜中观察到晶界(grain boundary)。因此，在CAAC-OS膜中，起因于晶界的电子迁移率的降低得到抑制。
包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或表面的法线向量的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。另外，在不同结晶之间可以a轴与b轴的方向不同。在本说明书中，当只记载“垂直”时，包括85°以上且95°以下的范围。另外，当只记载“平行”时，包括-5°以上且5°以下的范围。
另外，在CAAC-OS膜中，结晶部的分布也可以不均匀。例如，在CAAC-OS膜的形成过程中，在从氧化物半导体膜的表面一侧进行结晶生长时，与被形成面近旁相比，有时在表面近旁结晶部所占的比例高。另外，通过对CAAC-OS膜添加杂质，有时在该杂质添加区中结晶部产 生非晶化。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或表面的法线向量的方向上一致，所以有时根据CAAC-OS膜的形状(被形成面的截面形状或表面的截面形状)朝向彼此不同的方向。另外，结晶部的c轴方向是平行于形成CAAC-OS膜时的被形成面的法线向量或表面的法线向量的方向。结晶部通过进行成膜或进行成膜后的加热处理等的晶化处理来形成。
使用CAAC-OS膜的晶体管因照射可见光或紫外光而产生的电特性变动小。因此，这种晶体管的可靠性高。
另外，构成氧化物半导体膜的氧的一部分也可以用氮取代。
另外，像CAAC-OS那样的具有结晶性的氧化物半导体可以进一步降低块体内缺陷，通过提高表面的平坦性，可以得到处于非晶状态的氧化物半导体的迁移率以上的迁移率。为了提高表面的平坦性，优选在平坦的表面上形成氧化物半导体，具体而言，在平均面粗糙度(Ra)为1nm以下，优选为0.3nm以下，更优选为0.1nm以下的表面上形成氧化物半导体。
在此，Ra是为了可以应用于曲面而将在JIS B0601：2001(ISO4287：1997)中定义的算术平均粗糙度扩大为三维来得到的值，可以将Ra表示为“将从基准面到指定面的偏差的绝对值平均来得到的值”，并且Ra以下面算式定义。
算式1
在此，指定面是指成为检测粗糙度的对象的面，且用坐标
(x1，y1，f(x1，y1))，(x1，y2，f(x1，y2))，(x2，y1，f(x2，y1))，(x2，y2，f(x2，y2))的4点表示的四角形的区域，S0表示将指定面投影到xy平面上的长方形的面积，Z0表示基准面的高度(指定面的平均高度)。可以利用原子 力显微镜(AFM：Atomic Force Microscope)来对Ra进行测量。
但是，因为本实施方式所说明的晶体管140是底栅型，所以在氧化物半导体膜103的下方存在有衬底100、栅电极层101及栅极绝缘膜102。因此，为了得到上述平坦的表面，也可以在形成栅电极层101及栅极绝缘膜102之后进行CMP处理等的平坦化处理。
将氧化物半导体膜103的厚度设定为1nm以上且30nm以下(优选为5nm以上且10nm以下)，可以适当地利用溅射法、MBE(Molecular BeamEpitaxy：分子束外延)法、CVD法、脉冲激光堆积法、ALD(Atomic LayerDeposition：原子层堆积)法等。另外，氧化物半导体层103也可以使用在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置。
在此，氧化物半导体在混入有氯(Cl)、氟(F)等卤素类杂质、硼(B)等3族或13族的杂质、氮(N)等5族或15族的杂质等的情况下，有生成用作载流子的过剩的电子的担忧。另外，在不够构成氧化物半导体的氧而发生氧缺陷的情况下，有生成用作载流子的过剩的电子的担忧。这样，在将生成用作载流子的过剩的电子的氧化物半导体膜用于晶体管的情况下，该晶体管的电特性也劣化，因而使用该晶体管的半导体装置的可靠性也降低。
在对设置在加工为岛状的氧化物半导体膜上的源电极层及漏电极层进行构图时，尤其是该氧化物半导体膜的侧面端部被露出，因此容易混入有构图时使用的蚀刻气体所包含的卤素杂质等。而且，与氧化物半导体膜的上面相比，其侧面端部具有容易发生氧缺陷的趋势。因此，在加工为岛状的氧化物半导体膜的侧面端部中，比较容易生成因杂质的混入或氧缺陷而发生的载流子，所以容易形成寄生沟道。
如此，当在氧化物半导体膜的侧面端部中生成载流子时，以比原来的阈值电压低的电压值在该侧面端部形成寄生沟道。在此，在使用该氧化物半导体膜的晶体管的电流-电压特性曲线中，因为在该侧面端部中形成有寄生沟道，所以在比原来的阈值电压低的栅电压时上升，且电流一时稳定。然后形成晶体管原来的沟道，因此在原来的阈值电 压时再次上升。由此，使用该氧化物半导体膜的晶体管的电流-电压特性曲线具有隆起。
在此，参照图11至图14说明使用模型进行计算来对与氧化物半导体膜的上面相比，在氧化物半导体膜的侧面端部中容易发生氧缺陷的事实检测的结果。
图11是在本计算中使用的向c轴方向取向的InGaZnO4单晶的模型。在此，图11中的黑大球表示铟原子、白大球表示镓原子、黑小球表示氧原子、以及白小球表示锌原子。此外，图11中的箭头表示InGaZnO4单晶的c轴方向。
图12是将图11所示的InGaZnO4单晶的模型以切断面a切断制造的模型(下面称为模型A)。图13是将图11所示的InGaZnO4单晶的模型以切断面b切断制造的模型(下面称为模型B)。图14是将图11所示的InGaZnO4单晶的模型以切断面c切断制造的模型(下面称为模型C)。另外，图12至图14中的示意图示出结晶中的切断面a至切断面c。
在此，切断面a对应于氧化物半导体膜的上面，切断面b及切断面c对应于氧化物半导体膜的侧面端部，因此通过对模型A至模型C进行计算，可以对在氧化物半导体膜的上面和氧化物半导体膜的侧面端部中发生氧缺陷的容易性进行比较。
图11中的切断面a对应于(001)面、切断面b对应于(100)面及切断面c对应于(10-1)面，选择包含氧原子的面而决定切断面a、切断面b及切断面c。换言之，在模型A中(001)面成为表面、在模型B中(100)面成为表面，以及在模型C中(10-1)面成为表面。另外，由于使用三维周期结构进行计算，所以模型A至模型C是在切断面a至切断面c的外侧设有真空区的平板模型。关于原子数，模型A是84原子、模型B是63原子及模型C是21原子。
此外，在本计算中，如图12至图14所示那样，在模型A至模型C中对在切断面a至切断面c发生氧缺陷时结构进行计算。通过发生氧缺陷，在模型A中形成对应于Ga1原子和Zn2原子的悬空键，在模型B中形成对应于Ga1原子和Zn2原子的悬空键，并且在模型C中形成对应于Ga3原子的悬空键。
在本计算中，对模型A至模型C的结构的能量和在模型A至模型C的切断面a至切断面c发生氧缺陷时的结构的能量进行比较，而检查在InGaZnO4单晶的(001)表面、(100)表面及(10-1)表面中的发生氧缺陷的容易性。
将MS-CASTEP用于计算，其为利用密度泛函理论(densityfunctional theory)的程序。利用平面波基本赝势法(plane wave basispseudopotential method)作为用于密度泛函理论的方法，以及GGA/PBE用于泛函。首先，对图11所示的InGaZnO4单晶的模型，使固定晶格常数的该结构最优化。接着，基于该最优化的InGaZnO4单晶的模型制作模型A至模型C。然后，对具有氧缺陷的模型A至模型C的结构及没有氧缺陷的模型A至模型C的结构进行具有固定晶格常数的结构最优化。使用结构最优化之后的能量。
截止能量(cut-off energy)使用400eV。作为采样k点，在模型A中使用4×4×1的栅格，在模型B中使用1×7×1的栅格，在模型C中使用1×7×3的栅格。
对上述模型A至模型C进行以下计算以获得能量差(这里，也称为结合能)：将具有氧缺陷的结构的能量与氧分子的能量的一半相加，且从其中减去没有氧缺陷的结构的能量。从该结果可知，在具有较低结合能的表面上，更容易发生氧缺陷。
[算式2]
(结合能)＝(具有氧缺陷的结构的能量)
+(氧分子的能量的一半)
-(没有氧缺陷的结构的能量)
在表1中示出根据算式2获得的各个表面的结合能。
[表1]
表面 悬空键 结合能[eV]
模型A (001)表面 Ga1+Zn2 3.66
模型B (100)表面 Ga1+Zn2 2.52
模型C (10-1)表面 Ga3 2.53
根据表1所示的结果，与模型A相比，模型B及模型C的结合能小。换言之，与氧化物半导体膜的上面相比，在氧化物半导体膜的侧面端部中，容易发生氧缺陷。如此，加工为岛状的氧化物半导体膜的侧面端部中，容易发生氧缺陷，而容易引起载流子的生成。
在此，在本实施方式所示的半导体装置中，在晶体管140的制造工序中，对如下区域进行杂质去除处理和氧添加处理，而实现高纯度化，即：氧化物半导体膜103表面上的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是图1A所示的氧化物半导体膜103的侧面端部中的不重叠于源电极层105a及漏电极层105b的区域(下面称为区域103a)。注意，对杂质去除处理和氧添加处理后面进行说明。
由此，在氧化物半导体膜103表面上的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是区域103a中，可以抑制氯(Cl)、氟(F)等卤素类杂质、硼(B)等3族或13族杂质、氮(N)等5族或15族杂质等的混入，以及氧缺陷的发生。关于杂质浓度，具体而言，在区域103a中可以将氯浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。另外，在区域103a中也可以将氟浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。另外，在区域103a中也可以将硼浓度设定为5×1016atoms/cm3以下(优选设定为1×1016atoms/cm3以下)。另外，在区域103a中也可以将氮浓度设定为低于1×1018atoms/cm3(优选设定为1×1017atoms/cm3以下)。注意，氧化物半导体膜103的区域103a之外的上述杂质浓度优选低于区域103a中的上述杂质浓度，例如硼、氯及氟等的浓度优选低于区域103中的上述杂质浓度。
此外，在氧化物半导体膜103表面的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是区域103a中，优选抑制镁、铜及铝等杂质混入。当对源电极层105a及漏电极层105b进行构图时有如下担忧：镁、铜、铝等的杂质飞散而附着到区域103a的表面，该杂质生成载流子，而导致寄生电容的形成。因此，优选将上述杂质的浓度 设定为如下。将镁浓度设定为1×1017atoms/cm3以下(优选设定为1×1016atoms/cm3以下)，将铜浓度设定为1×1018atoms/cm3以下(优选设定为1×1017atoms/cm3以下)，并且将铝浓度设定为1×1019atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。
这样，通过抑制对氧化物半导体膜103混入杂质，而且进行氧添加处理填充氧缺陷，来使氧化物半导体膜103包含比化学计量组成多的氧，即处于氧过饱和状态。
这样，通过在氧化物半导体膜103表面的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是区域103a中减少杂质或氧缺陷，可以抑制生成在区域103a中用作载流子的电子。由此，在晶体管140处于截止状态的情况下，可以防止在区域103a中引起寄生沟道。因此，可以防止晶体管140的电特性的劣化而得到良好的电特性。再者，可以提供使用具有良好的电特性的晶体管140的可靠性高的半导体装置。
接着，使用图2A至2D及图3A至3D所示的截面图说明图1A至1C所示的晶体管140的制造方法的一个例子。注意，图2A至2D及图3A至3D中的左边的截面图是沿着图1A的线X1-Y1的截面图，即对应于图1B所示的截面图，并且右边的截面图是沿着图1A的线X2-Y2的截面图，即对应于图1C所示的截面图。
首先，优选在具有绝缘表面的衬底100上形成基底绝缘膜136。
对可用作具有绝缘表面的衬底100的衬底没有特别的限制，但是衬底100需要至少具有能够承受后面进行的热处理的程度的耐热性。例如，作为衬底100，可以使用钡硼硅酸盐玻璃或铝硼硅酸盐玻璃等玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等的衬底。此外，还可以应用由硅或碳化硅等构成的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等，并且也可以在这些衬底上设置有半导体元件。
此外，作为衬底100也可以使用柔性衬底制造半导体装置。在制造具有柔性的半导体装置时，既可以在柔性衬底上直接形成包含氧化 物半导体膜103的晶体管140，也可以在其他制造衬底上形成包含氧化物半导体膜103的晶体管140，然后从制造衬底将其剥离并转置到柔性衬底上。注意，为了从制造衬底剥离晶体管140并转置到柔性衬底上，优选在制造衬底与包含氧化物半导体膜的晶体管140之间设置剥离层。
作为基底绝缘膜136，可以通过等离子体CVD法或溅射法等并使用如下材料形成：氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化铪、氧化镓等具有绝缘性的氧化物；氮化硅、氮氧化硅、氮化铝、氮氧化铝等具有绝缘性的氮化物；它们的混合材料。此外，在本说明书中，“氧氮化硅”是指在其组成中氧的含量多于氮的含量的物质。此外，“氮氧化硅”是指在其组成中氮的含量多于氧的含量的物质。
例如，作为基底绝缘膜136可以采用氮化硅膜与该氮化硅膜上的氧氮化硅膜的叠层结构。如此，通过作为基底绝缘膜136设置包含多量的氮的膜，可以防止来自衬底100的杂质的扩散。尤其在作为衬底100使用玻璃衬底的情况下，水分或金属元素等杂质的扩散明显，因此作为基底绝缘膜136设置包含多量的氮的膜是优选的。
另外，不一定必须要设置基底绝缘膜136。
也可以对衬底100(或衬底100及基底绝缘膜136)进行加热处理。例如，通过使用高温的气体进行加热处理的GRTA(Gas Rapid ThermalAnneal：气体快速热退火)装置，以650℃进行一分钟至五分钟的加热处理，即可。此外，作为GRTA中的高温气体，使用氩等稀有气体或氮那样的通过加热处理不与被处理物起反应的惰性气体。此外，通过使用电炉，以500℃进行三十分钟至一小时的加热处理，即可。
接着，在基底绝缘膜136上形成导电膜，对该导电膜进行蚀刻来形成栅电极层101(包括由与栅电极层101相同的层形成的布线)。另外，导电膜的蚀刻可以使用干蚀刻和湿蚀刻中的一方或双方。
栅电极层101可以使用钼、钛、钽、钨、铝、铜、铬、钕及钪等金属材料或以上述金属材料为主要成分的合金材料形成。此外，作为栅电极层101可以使用以掺杂了磷等杂质元素的多晶硅膜为代表的半导体膜、硅化镍等硅化膜。栅电极层101既可以采用单层结构或叠层结构。
另外，栅电极层101的材料也可以使用氧化铟氧化锡、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、氧化铟氧化锌以及添加有氧化硅的铟锡氧化物等导电材料。此外，也可以采用上述导电材料与上述金属材料的叠层结构。
此外，作为接触于栅极绝缘膜102的栅电极层101之一个层，可以使用包含氮的金属氧化物膜，具体地说，包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金属氮化膜(InN、SnN等)。当这些膜具有5eV(电子伏特)，优选具有5.5eV(电子伏特)以上的功函数且将它们用作栅电极层时，可以使晶体管的电特性的阈值电压成为正值，而可以实现所谓的常截止型(normallyoff)的开关元件。
在本实施方式中，利用溅射法形成100nm厚的钨膜。
此外，也可以在形成栅电极层101之后，对衬底100及栅电极层101进行加热处理。例如，通过GRTA装置，以650℃进行1分钟至5分钟的加热处理，即可。此外，通过使用电炉，以500℃进行30分钟至1小时的加热处理，即可。
接着，在栅电极层101上形成栅极绝缘膜102。
此外，为了提高栅极绝缘膜102的覆盖性，也可以对栅电极层101的表面进行平坦化处理。尤其是，优选当作为栅极绝缘膜102使用厚度薄的绝缘膜时，栅电极层101的表面的平坦性良好。
栅极绝缘膜102可以适当地利用溅射法、MBE法、CVD法、脉冲激光沉积法、ALD法等。另外，还可以使用在以大致垂直于溅射用靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置形成栅极绝缘膜102。
栅极绝缘膜102可以使用氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜形成。在此，栅极绝缘膜102既可以是单层结构，又可以是叠层结构。
例如，作为栅极绝缘膜102可以采用氮化硅膜与该氮化硅膜上的氧氮化硅膜的叠层结构。尤其在不设置基底绝缘膜136的情况下，通过这样作为栅极绝缘膜102设置包含多量的氮的膜，可以防止来自衬底100的杂质的扩散。尤其在作为衬底100使用玻璃衬底的情况下，水分或金属元素等杂质的扩散明显，因此作为栅极绝缘膜102设置包含多量的氮的膜是优选的。另外，在作为栅电极层101使用包含如铜那样扩散性高的金属元素的膜的情况下，通过这样作为栅极绝缘膜102设置包含多量的氮的膜，可以防止该金属元素，所以是优选的。
此外，通过作为栅极绝缘膜102的材料使用氧化铪、氧化钇、硅酸铪(HfSixOy(x＞0，y＞0))、添加有氮的硅酸铪(HfSiOxNy(x＞0、y＞0))、铝酸铪(HfAlxOy(x＞0、y＞0))以及氧化镧等high-k材料，可以降低栅极泄漏电流。
再者，优选栅极绝缘膜102的接触于氧化物半导体膜103的部分含有氧。尤其是，优选栅极绝缘膜102的膜中(块体中)至少含有超过化学计量组成比的量的氧。例如，当将氧化硅膜用于栅极绝缘膜102时，组成通式为SiO2+α(注意，α＞0)。在此，作为将氧引入到栅极绝缘膜102的方法，可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等。
通过以接触于氧化物半导体膜103的方式形成成为氧的供应源的包含多量的(过剩的)氧的栅极绝缘膜102，可以从该栅极绝缘膜102对氧化物半导体膜103供应氧。优选通过在氧化物半导体膜103与栅极绝缘膜102的至少一部分接触的状态下进行加热处理来对氧化物半导体膜103供应氧。
通过对氧化物半导体膜103供应氧，可以填补膜中的氧缺损。再者，优选考虑到所制造的晶体管的尺寸和栅极绝缘膜102的台阶覆盖性而形成栅极绝缘膜102。
在本实施方式中，通过等离子体CVD法层叠厚度为50nm的氮化硅膜和厚度为200nm的氧氮化硅膜。
在此，接触于氧化物半导体膜103而供应氧的绝缘膜(栅极绝缘 膜102及第一保护绝缘膜108)的氢浓度也是重要的，这是因为该氢浓度对晶体管140的特性给影响的缘故。
下面，对包含过剩氧的绝缘膜中的氢浓度给晶体管特性的影响进行说明。
首先，对包含过剩氧的绝缘膜中故意性地添加氢，利用SIMS评价该氢浓度。
下面示出样品的制造方法。
首先，准备玻璃衬底，通过溅射法在该玻璃衬底上形成厚度为300nm的氧化硅膜。
氧化硅膜通过使用石英靶材，将压力设定为0.4Pa，将电力设定为1.5kW(13.56MHz)，将成膜时的衬底温度设定为100℃而形成。
准备4种样品。注意，各个样品除了如下点之外彼此同样，即当形成氧化硅膜时使用的成膜气体的氧气体(O2)、重氢气体(D2)及氩气体(Ar)的流量不同。
在表2中示出：各个样品名称；当形成氧化硅膜时使用的每个成膜气体的流量；以及氧化硅膜中的深度为30nm的D(重氢原子)浓度及H(氢)浓度。注意，各个样品的成膜气体中的D2比率(D2/(O2+Ar+D2))为如下，即：样品1为0vol.％；样品2为0.005vol.％；样品3为0.50vol.％；以及样品4为2.50vol.％。
表2
根据表2可知，成膜气体中的D2比率越高，在氧化硅膜中包含的D浓度越高。
接着，通过使用表2所示的样品1至样品4制造晶体管。
图15A是评价时使用的晶体管的俯视图。图15B示出对应于图15A所示的点划线A-B的截面图。另外，为了简便起见，在图15A中省略保护绝缘膜2118、栅极绝缘膜2112以及绝缘膜2102等。
图15B所示的晶体管具有：衬底2100；设置在衬底2100上的包含过剩氧的绝缘膜2102；设置在绝缘膜2102上的氧化物半导体膜2106；设置在氧化物半导体膜2106上的一对电极2116；覆盖氧化物半导体膜2106及一对电极2116而设置的栅极绝缘膜2112；隔着栅极绝缘膜2112重叠于氧化物半导体膜2106而设置的栅电极2104；以及设置在栅电极2104及栅极绝缘膜2112上的保护绝缘膜2118。
在此，绝缘膜2102使用表2所示的样品1至样品4中的任一种。注意，绝缘膜2102的厚度为300nm。
此外，衬底2100是玻璃，氧化物半导体膜2106是厚度为20nm的IGZO(使用In∶Ga∶Zn＝1∶1∶1[原子数比]靶材而形成的膜)，一对电极2116是厚度为100nm的钨，栅极绝缘膜2112是厚度为30nm的氧氮化硅膜，栅电极2104是从栅极绝缘膜2112一侧层叠厚度为15nm的氮化钽及厚度为135nm的钨，保护绝缘膜2118是厚度为300nm的氧氮化硅。
对具有上述结构的晶体管进行BT压力测试。注意，在进行测量时使用如下晶体管，即：沟道长度(L)为10μm；沟道宽度(W)为10μm；以及栅电极2104和一对电极2116的重叠部分(Lov)分别为1μm(总计为2μm)。下面示出BT压力测试的方法。
首先，对如下情况下的漏电流(Id)进行评价，即在衬底温度为25℃下，将晶体管的漏电压(Vd)设定为3V，并且将栅电压(Vg)从-6V扫描至6V。将此时的晶体管特性称为BT压力测试之前的晶体管特性。
接着，在Vd为0.1V，Vg为-6V，衬底温度为150℃的情况下保持1小时。
接着，停止施加Vd、Vg及温度，对在衬底温度为25℃的情况下，将Vd设定为3V，将Vg从-6V扫描至6V时的Id进行评价。将此时的晶体管的特性称为BT压力测试之后的晶体管特性。
表3示出BT压力测试之前及BT压力测试之后的阈值电压(Vth)及场效应迁移率(μFE)。但是，表3所示的样品名称对应于表2所示的样品名称，表示绝缘膜2102的条件。
表3
根据表3可知，样品4的μFE在BT压力测试之后大幅度地降低。
再者，当对L更小的晶体管的特性进行评价时，与其他样品相比，样品4的Vth的向负值方向上的不均匀较大。
如上所述，在具有氧化硅膜接触于氧化物半导体膜的结构的晶体管中，当氧化硅膜中的D浓度为7.2×1020atoms/cm3时，晶体管特性异常。
如此，因为在包含过剩氧的绝缘膜的氢浓度为7.2×1020atoms/cm3以上的情况下，发生晶体管的初期特性的不均匀的增大，L长度依赖性的增大，并且在BT压力测试中晶体管大幅度地劣化，所以包含过剩氧的绝缘膜的氢浓度低于7.2×1020atoms/cm3。就是说，氧化物半导体膜的氢浓度优选为5×1019atoms/cm3以下，并且包含过剩氧的绝缘膜的氢浓度优选低于7.2×1020atoms/cm3。
在上述BT压力测试中使用顶栅结构的晶体管，但是图1A至1C所示的底栅结构的晶体管140也与上述同样。换言之，栅极绝缘膜102及第一保护绝缘膜108的氢浓度优选低于7.2×1020atoms/cm3。
因此，在形成栅极绝缘膜102之后，也可以对衬底100、栅电极层101以及栅极绝缘膜102进行用来去除(脱水化或脱氢化)过剩的氢(包括水或羟基)的加热处理。例如，也可以通过利用电炉在350℃以上且450℃以下的温度进行加热处理。
接着，在栅极绝缘膜102上形成氧化物半导体膜113(参照图2A)。
在氧化物半导体膜113的形成工序中，为了尽量不使氧化物半导体膜113包含氢或水，作为形成氧化物半导体膜113的预处理，优选在溅射装置的预热室内对形成有绝缘膜102的衬底进行预热，来使吸附于衬底及栅极绝缘膜102的氢、水分等的杂质脱离并进行排气。另外，设置在预热室中的排气单元优选使用低温泵。
也可以对栅极绝缘膜102与后面说明的岛状的氧化物半导体膜103接触的区域进行平坦化处理，即地形成的区域。对平坦化处理没有特别的限制，而可以使用抛光处理(如化学机械抛光(ChemicalMechanical Polishing：CMP))、干刻蚀处理及等离子体处理。
作为等离子体处理，例如可以进行引入氩气体来产生等离子体的反溅射。反溅射是指使用RF电源在氩气氛下对衬底一侧施加电压来在衬底附近形成等离子体以进行表面改性的方法。另外，也可以使用氮、氦、氧等代替氩气氛。可以通过反溅射去除附着在栅极绝缘膜102的表面上的粉末物质(也称为颗粒或粉尘)。
作为平坦化处理，既可以进行多次的抛光处理、干蚀刻处理以及等离子体处理，又可以将上述组合。在组合处理的情况下，对步骤顺序没有特别限制，可以根据栅绝缘膜102的表面糙度适当设置。
此外，优选以在成膜时包含多的氧的条件(例如，在氧为100％的气氛下利用溅射法进行成膜等)形成膜，使氧化物半导体层113为包含多的氧(优选包含相对于在氧化物半导体为结晶状态的化学计量的组成比氧的含有量过剩的区域)的膜。
注意，在本实施方式中，通过使用具有AC电源装置的溅射装置并利用的溅射法，作为氧化物半导体膜113形成厚度为35nm的In-Ga-Zn类氧化物(IGZO膜)。在本实施方式中，使用原子比为In∶Ga∶Zn＝1∶1∶1 (＝1/3∶1/3∶1/3)的In-Ga-Zn类氧化物靶材。注意，成膜条件为如下：氧气氛下；压力为0.6Pa；电源电力为5kW；衬底温度为170℃。该成膜条件下的成膜速度为16nm/min。
作为形成氧化物半导体膜113时使用的溅射气体，优选使用氢、水、羟基或氢化物等的杂质被去除了的高纯度气体。
在保持为减压状态的成膜室中保持衬底。而且，边去除残留在成膜室内的水分边引入去除了氢及水分的溅射气体并使用上述靶材在衬底100上形成氧化物半导体膜113。为了去除成膜室内的残留水分，优选使用吸附型的真空泵，例如低温泵、离子泵、钛升华泵。此外，作为排气单元，也可以使用添加有冷阱的涡轮分子泵。因为在使用低温泵进行排气的成膜室中，例如对氢原子、水(H2O)等包含氢原子的化合物(更优选的是，还对包含碳原子的化合物)等进行排气，所以可以降低在该成膜室中形成的氧化物半导体膜113所包含的杂质的浓度。
另外，优选以不使栅极绝缘膜102暴露于大气的方式连续形成栅极绝缘膜102和氧化物半导体膜113。通过以不使栅极绝缘膜102暴露于大气的方式连续形成栅极绝缘膜102和氧化物半导体膜113，可以防止氢或水分等杂质附着于栅极绝缘膜102表面。
另外，在形成氧化物半导体膜113直后，氧化物半导体膜113优选包含比化学计量组成多的氧，即处于氧过饱和状态。例如，在使用溅射法形成氧化物半导体膜的情况下，优选以成膜气体的氧所占有的比率高的条件进行成膜，尤其在氧气氛(氧气体为100％)下进行成膜。在成膜气体的氧所占有的比率高的条件，尤其在氧气体为100％的气氛下进行成膜的情况下，即使如将成膜温度设定为300℃以上，也可以抑制来自膜中的Zn的释放。
另外，也可以对氧化物半导体膜113进行用来去除(脱水化或脱氢化)过剩的氢(包括水或羟基)的加热处理。将加热处理的温度设定为300℃以上且700℃以下或低于衬底的应变点的温度。可以在减压下或氮气氛下等进行加热处理。
此外，当作为氧化物半导体膜113使用结晶氧化物半导体膜时， 也可以进行加热处理来实现晶化。
在本实施方式中，将衬底放在加热处理装置之一的电炉中，在氮气氛下以450℃的温度对氧化物半导体膜113进行1小时，并且在氮及氧气氛下以450℃的温度进行1小时的加热处理。
另外，加热处理装置不局限于电炉，也可以使用利用来自电阻发热体等发热体的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA(Gas Rapid ThermalAnneal：气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)装置等RTA(RapidThermal Anneal：快速热退火)装置。LRTA装置是利用卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、高压汞灯等的灯所发射的光(电磁波)的辐射对被处理物进行加热的装置。GRTA装置是利用高温气体进行加热处理的装置。作为高温气体，使用氩等稀有气体或氮等即使进行加热处理也不与被处理物起反应的惰性气体。
例如，作为加热处理也可以进行GRTA，其中将衬底放在加热到650℃至700℃的高温的惰性气体中，加热几分钟，然后将衬底从惰性气体中取出。
另外，在加热处理中，氮或诸如氦、氖、氩等稀有气体优选不包含水、氢等。或者，优选将引入到热处理装置中的氮或诸如氦、氖、氩等稀有气体的纯度设定为6N(99.9999％)以上，更优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
此外，也可以在通过加热处理加热氧化物半导体膜113之后，对相同的炉中引入高纯度的氧气体、高纯度的一氧化二氮气体或超干燥空气(使用CRDS(cavity ring-downlaser spectroscopy：光腔衰荡光谱法)方式的露点仪进行测量时的水分量为20ppm(换算成露点时为-55℃)以下，优选为1ppm以下，更优选为10ppb以下的空气)。氧气体或一氧化二氮气体优选不包含水、氢等。或者，优选将引入到热处理装置中的氧气体或一氧化二氮气体的纯度设定为6N以上，优选设定为7N以上(即，将氧气体或一氧化二氮气体中的杂质浓度设定为1ppm 以下，优选设定为0.1ppm以下)。通过利用氧气体或一氧化二氮气体的作用，供应当进行脱水化或脱氢化处理中的杂质的排除工序时同时减少的构成氧化物半导体的主要成分材料的氧，从而可以使氧化物半导体膜113高纯度化及i型(本征)化。
另外，用于脱水化或脱氢化的加热处理既可以在形成膜状的氧化物半导体膜之后进行，又可以在形成后述的岛状的氧化物半导体膜103之后进行。
另外，用于脱水化或脱氢化的加热处理既可以进行多次，又可以兼作其他加热处理。
通过在将氧化物半导体膜113加工为岛状的氧化物半导体膜103之前且在膜状的氧化物半导体膜113覆盖栅极绝缘膜102的状态下进行用于脱水化或脱氢化的加热处理，可以防止因加热处理而释放包含在栅极绝缘膜102中的氧，所以是优选的。
另外，也可以对经过脱水化或脱氢化处理的氧化物半导体膜113引入氧(至少包含氧自由基、氧原子和氧离子中的任何一个)来对其供应氧。在此，作为对氧化物半导体膜113引入氧的方法，可以采用离子注入法、离子掺杂法、等离子体浸没离子注入法及等离子体处理等。
优选在进行脱水化或脱氢化处理之后对氧化物半导体膜113引入氧，但是不局限于此。此外，也可以多次对经过上述脱水化或脱氢化处理的氧化物半导体膜113引入氧。
优选的是，使设置在晶体管中的氧化物半导体膜为如下状态的膜，即氧化物半导体包括其氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的氧含量的区域。此时，氧含量超过氧化物半导体的化学计量组成比。或者，氧含量超过单晶时的氧含量。有时氧存在于氧化物半导体的晶格之间。
如上所述，氧化物半导体膜103优选是通过充分地去除氢等的杂质或被充分地供给氧来处于氧过饱和状态，而高纯度化的氧化物半导体。具体而言，氧化物半导体膜103中的氢浓度为5×1019atoms/cm3以 下，优选为5×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下。
通过从氧化物半导体去除氢或水分来使该氧化物半导体高纯度化，使得尽量不包含杂质，通过供应氧填补氧缺损可以实现i型(本征)氧化物半导体或无限趋近于i型(本征)的氧化物半导体。由此，可以使氧化物半导体的费米能级(Ef)成为与本征费米能级(Ei)相同的程度。由此，通过将该氧化物半导体膜用于晶体管，可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
接着，通过光刻工序将氧化物半导体膜113加工为岛状的氧化物半导体膜103(参照图2B)。在此，岛状的氧化物半导体膜103的侧面端部具有锥形状，锥形角度可以适当地设定。例如，可以将锥形角度设定为20°至50°。
此外，也可以通过喷墨法形成用来形成岛状的氧化物半导体膜103的抗蚀剂掩模。当利用喷墨法形成抗蚀剂掩模时不需要光掩模，由此可以降低制造成本。
另外，氧化物半导体膜的蚀刻可以采用干蚀刻和湿蚀刻中的一方或双方。例如，作为用于氧化物半导体膜的湿蚀刻的蚀刻液，可以使用磷酸、醋酸以及硝酸的混合溶液等。此外，也可以使用ITO-07N(关东化学株式会社制造)。另外，也可以通过利用ICP(InductivelyCoupled Plasma：感应耦合等离子体)蚀刻法的干蚀刻进行蚀刻加工。
接着，在栅电极层101、栅极绝缘膜102及氧化物半导体膜103上形成成为源电极层及漏电极层(包括由与它们相同的层形成的布线)的导电膜105(参照图2C)。
作为用作源电极层及漏电极层的导电膜105，使用能够承受在后面的加热处理的材料。例如可以使用含有选自铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)、钨(W)中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。此外，还可以采用在Al、Cu等的金属膜的下侧和上侧的一方或双方层叠Ti、Mo、W等高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)的结构。另外，作为用于源电极层及漏电极层的导电 膜105，也可以使用导电金属氧化物来形成。作为导电金属氧化物，可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟氧化锡(In2O3-SnO2；简称为ITO)、氧化铟氧化锌(In2O3-ZnO)或使这些金属氧化物材料中包含氧化硅的材料。
在本实施方式中，作为导电膜使用通过溅射法而顺序层叠的厚度为50nm的钛膜、厚度为400nm的铝膜及厚度为100nm的钛膜。
通过光刻工序，对导电膜105选择性地进行蚀刻来形成源电极层105a及漏电极层105b(包括由与它们相同的层形成的布线)(参照图2D)。利用光刻工序形成源电极层105a及漏电极层105b，在形成源电极层105a及漏电极105b之后去除抗蚀剂掩模。
在此，源电极层105a及漏电极层105b以至少与栅电极层101的一部分重叠的方式设置。
优选对形成抗蚀剂掩模时的曝光使用紫外线、KrF激光、ArF激光。根据在氧化物半导体膜103上面对的源电极层105a的下端部与漏电极层105b的下端部之间的间隔宽度而决定在后面形成的晶体管140的沟道长度L。另外，当进行沟道长度L短于25nm的曝光时，优选使用波长极短，即几nm至几十nm的极紫外线(Extreme Ultraviolet)进行形成抗蚀剂掩模时的曝光。使用极紫外线的曝光的分辨率高且其聚焦深度也大。因此，也可以将在后面形成的晶体管的沟道长度L设定为10nm以上且1000nm以下，而可以提高电路的工作速度。
作为用作源电极层105a及漏电极层105b的导电膜105的蚀刻利用干蚀刻，并且可以将含有卤素的气体用作蚀刻气体。例如，能够使用平行板型RIE(Reactive Ion Etching：反应离子蚀刻)法或ICP(Inductively Coupled Plasma：感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈型电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便可以蚀刻为所希望的加工形状。
作为含有卤素的气体，可以使用含有氯的气体，例如，可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4) 等的气体。另外，作为含有卤素的气体，可以使用含有氟的气体，例如，含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3))或八氟环丁烷(C4F8)等的气体。或者，对上述气体添加了氦(He)、氩(Ar)等的稀有气体的气体等。
在本实施方式中，作为导电膜的蚀刻，通过作为蚀刻气体使用Cl2和BCl3的干蚀刻法对由钛膜、铝膜及钛膜的叠层构成的导电膜105进行蚀刻来形成源电极层105a及漏电极层105b。
如上所述那样，当使用含有卤素的蚀刻气体时，如下区域被暴露于该蚀刻气体中，即不重叠于氧化物半导体膜103表面的源电极层105a及漏电极层105b而露出的区域，尤其是氧化物半导体膜103的侧面端部中的不重叠于源电极层105a及漏电极层105b的区域103a。因此，蚀刻气体所包含的杂质(氯或氟等卤素类杂质、硼等3族或13族杂质、氮等5族或15族杂质等)附着或混入到区域103a中。因此，有时在该区域中生成用作载流子的过剩的电子。而且，由于这些杂质，有时氧化物半导体膜103中的氧被抽出而在氧化物半导体膜103的表面形成氧缺陷。如上所述，有包括区域103a的氧化物半导体膜103的侧面端部特别容易被抽出氧而形成氧缺陷的担忧。这样，当因杂质的混入或氧缺陷的发生而生成载流子时，使氧化物半导体膜103所露出的表面，尤其是区域103a低电阻化(n型化)，而容易形成寄生沟道。
注意，含有卤素的蚀刻气体所包含的卤素之外的元素(例如，硼等3族或13族杂质、氮等5族或15族杂质等)也会成为使氧化物半导体膜103所露出的表面，尤其是区域103a低电阻化(n型化)的原因之一。
于是，在本实施方式中，通过对氧化物半导体膜103表面的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是氧化物半导体膜103的侧面端部中的不重叠于源电极层105a及漏电极层105b的区域103a进行杂质去除处理及氧添加处理，抑制该区域中的载流子的生成，而防止低电阻化。
氧化物半导体膜103表面的不重叠于源电极层105a及漏电极层 105b而露出的区域，尤其是氧化物半导体膜103的侧面端部中的不重叠于源电极层105a及漏电极层105b的区域103a的杂质去除处理可以进行使用溶液的洗涤处理(参照图3A)。
作为使用溶液的洗涤处理，优选利用使用稀氢氟酸溶液的洗涤处理。例如，在使用稀氢氟酸溶液的情况下，将稀氢氟酸稀释为1/102至1/105左右，优选将其稀释为1/103至1/105左右。另外，此时也可以对附着有上述杂质的氧化物半导体膜103表面的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是区域103a进行蚀刻，而去除该区域。例如，当以1/103的比例稀释的氢氟酸(0.05％氢氟酸)对IGZO膜进行处理时，每秒膜厚度减少1nm至3nm，而当以2/105的比例稀释的氢氟酸(0.0025％氢氟酸)对IGZO膜进行处理时，每秒膜厚度减少0.1nm左右。
另外，作为使用溶液的洗涤处理，也可以使用草酸溶液。作为草酸溶液，也可以使用以纯水稀释的ITO-07N(由日本关东化学株式会社制造)。具体地说，当将ITO-07N稀释到1/100而对IGZO膜进行处理时，每分膜厚度减少3.2nm左右。
另外，优选在通过溶液洗涤的杂质去除处理之后进行加热处理，去除在该溶液洗涤中附着在氧化物半导体膜的表面的吸附水分等。
如此，通过进行杂质去除处理，可以去除或减少氧化物半导体膜103表面的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是区域103a中的以氯或氟等卤素系杂质为代表的杂质。具体而言，作为杂质浓度，在区域103a中可以将氯浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。另外，在区域103a中也可以将氟浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。另外，在区域103a中也可以将硼浓度设定为5×1016atoms/cm3以下(优选设定为1×1016atoms/cm3以下)。另外，在区域103a中可以将氮浓度设定为低于1×1018atoms/cm3(优选设定为1×1017atoms/cm3以下)。注意，氧化物半导体膜103的区域103a之外的上述杂质浓度优选低于区域103a中的上述杂质浓度，例如硼、氯及氟等的浓度优选低 于区域103中的上述杂质浓度。
此外，在氧化物半导体膜103表面的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是区域103a中，优选抑制镁、铜及铝等杂质混入。当对源电极层105a及漏电极层105b进行构图时有如下担忧：镁、铜、铝等的杂质飞散而附着到区域103a的表面，该杂质生成载流子，而导致寄生电容的形成。因此，优选将该上述杂质的浓度设定为如下。将镁浓度设定为1×1017atoms/cm3以下(优选设定为1×1016atoms/cm3以下)，将铜浓度设定为1×1018atoms/cm3以下(优选设定为1×1017atoms/cm3以下)，并且将铝浓度设定为1×1019atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。
接着，对氧化物半导体膜103表面的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是氧化物半导体膜103的侧面端部中的不重叠于源电极层105a及漏电极层105b的区域103a进行氧添加处理(参照图3B)。作为该氧添加处理，可以利用等离子体处理，优选在一氧化二氮气氛下进行等离子体处理(下面称为一氧化二氮等离子体处理)。另外，也可以在氧气氛下进行等离子体处理。
一氧化二氮等离子体处理优选将衬底温度设定为室温以上且400℃以下而进行，更优选将衬底温度设定为250℃以上且400℃以下而进行，进一步优选将衬底温度设定为350℃以上且400℃以下而进行。例如，作为处理条件，可以在N2O气氛(气体流量为10slm)下，压力为20Pa，电源电力为150W，衬底温度为400℃，来进行一氧化二氮等离子体处理。
通过在一氧化二氮气氛下进行等离子体处理，可以较容易地形成氧自由基，因此能够对氧化物半导体膜103表面的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是区域103a容易地供应氧。同时，通过一氧化二氮等离子体处理，也可以从氧化物半导体膜103去除上述杂质、氢或水等杂质。例如，也可以将氧化物半导体膜103的氢浓度设定为5×1019atoms/cm3以下，优选设定为5×1018atoms/cm3以下，更优选设定为5×1017atoms/cm3以下。
另外，如上所述那样，通过将衬底温度优选设定为250℃以上且400℃以下，更优选设定为350℃以上且400℃以下而进行一氧化二氮等离子体处理，能够将氧化物半导体膜103中的氧的扩散系数变大并供应氧。
如上所述那样，通过进行杂质去除处理和氧添加处理，可以减少如下区域中的杂质或氧缺陷而能够抑制载流子的生成，即氧化物半导体膜103表面的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是氧化物半导体膜103的侧面端部中的不重叠于源电极层105a及漏电极层105b的区域103a。因此，能够防止晶体管140的电特性的劣化而得到良好的电特性，因而能够提供可靠性高的半导体装置。
注意，在上述杂质去除处理中，有时在氧化物半导体膜103中发生氧缺陷，然而通过如上所述那样在杂质去除处理之后进行氧添加处理，可以填充该氧缺陷。
接着，覆盖氧化物半导体膜103、源电极层105a及漏电极层105b形成第一保护绝缘膜108。
第一保护绝缘膜108可以通过等离子体CVD法、溅射法而形成。作为第一保护绝缘膜108，典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镓膜、氮化硅膜、氮化铝膜、氮氧化硅膜或氮氧化铝膜等无机绝缘膜的单层或叠层。在本实施方式中，通过CVD法形成厚度为400nm的氧氮化硅膜。这样，通过利用CVD法形成第一保护绝缘膜108，可以提高成膜速度，而可以实现节拍时间的缩短。
另外，作为第一保护绝缘膜108，例如可以通过溅射法形成氧化硅膜。在通过溅射法形成的氧化硅膜中，容易使膜中的氧量比化学计量组成大，因此在后面的步骤中不进行氧添加处理，也可以对氧化物半导体膜103供应氧。
注意，在作为第一保护绝缘膜108使用硅类绝缘膜的情况下，一般而言，在成膜之前进行成膜室的清洗处理。作为这种清洗处理，在 很多情况下使用ClF3或NF3等氟化合物气体。如此在清洗处理中使用氟类化合物气体的情况下，有时该气体含有的氟等杂质附着到成膜室的内壁，并且当形成第一保护绝缘膜108时该杂质被引入在氧化物半导体膜103中。于是，优选将硅烷(SiH4)等引入到该成膜室进行清洗处理，而代替使用氟化合物气体的清洗处理。由此，可以减少在氧化物半导体膜103中生成载流子的杂质。
接着，进行氧添加处理，至少对第一保护绝缘膜108供应氧(至少包含氧自由基、氧原子及氧离子中的一种)(参照图3C)。
作为氧添加处理，可以采用离子注入法、离子掺杂法、等离子体浸没离子注入法及等离子体处理等。另外，作为离子注入法，也可以采用气体簇离子束。氧添加处理既可以对衬底全面一次地进行，又可以移动(扫描)线状的离子束等地进行。
例如，所添加的氧既可以使用含有氧的气体通过等离子体产生装置而供应，又可以通过臭氧产生装置而供应。更具体地说，例如通过利用对半导体装置进行蚀刻处理的装置或对抗蚀剂掩模进行灰化的装置等来能够产生氧而对第一保护绝缘膜108供应氧。
在氧添加处理中可以使用含有氧的气体。作为含有氧的气体，可以使用氧、一氧化二氮、二氧化氮、二氧化碳及一氧化碳等。另外，在氧添加处理中也可以使用稀有气体。
如此，通过进行氧添加处理，即使利用CVD法等形成第一保护绝缘膜108，也可以容易使膜中的氧量比化学计量组成大。
接着，覆盖第一保护绝缘膜108地形成第二保护绝缘膜109。作为第二保护绝缘膜109，优选使用致密性高的无机绝缘膜诸如氧化铝膜或氮化硅膜等。在本实施方式中，采用通过溅射法形成的氧化铝膜。注意，第二保护绝缘膜109不是必须设置的。
通过将用作第二保护绝缘膜109的氧化铝膜的密度设定为高密度(膜密度为3.2g/cm3以上，优选为3.6g/cm3以上)，能够对晶体管140提供稳定的电特性。注意，膜密度可以利用卢瑟福背散射分析(RBS，Rutherford Backscattering Spectrometry)或X射线反射(XRR，X-Ray Reflection)等测定。
可用作第二保护绝缘膜109的氧化铝膜具有高遮断效果(阻挡效果)，即不使氢、水分等杂质及氧的双方透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及制造之后成为变动的主要原因的氢、水分等杂质混入到氧化物半导体膜103，并防止从氧化物半导体膜103释放作为构成氧化物半导体的主要成分材料的氧。
再者，可以在形成第二保护绝缘膜109之后进行热处理来将第一保护绝缘膜108所含有的超过化学计量组成的量的氧供应到氧化物半导体膜103。
将该热处理的温度设定为250℃以上且700℃以下，优选设定为400℃以上且700℃以下或低于衬底的应变点。例如，将衬底放入作为一种热处理装置的电炉中，并且在氮气氛下以250℃进行1小时的热处理。
此时，通过使用具有致密性的第二保护绝缘膜109覆盖进行氧的供应的第一保护绝缘膜108，来可以防止氧从第一保护绝缘膜108扩散到上方，并且对氧化物半导体膜103供应氧。
这样，通过由具有阻挡效果的第二保护绝缘膜109包覆含有过剩氧的第一保护绝缘膜108而进行热处理，可以成为在氧化物半导体膜103中与化学计量组成大致一致的状态，或者氧量比化学计量组成多的过饱和状态。例如，在氧化物半导体膜103为IGZO的情况下，因为化学计量组成的一例是In∶Ga∶Zn∶O＝1∶1∶1∶4[原子数比]，所以成为氧的原子数比为4或4以上的状态。
通过上述工序制造本实施方式所示的晶体管140(参照图3D)。
此外，也可以形成平坦化绝缘膜110以减少因晶体管140产生的表面凹凸。作为平坦化绝缘膜110，可以使用聚酰亚胺、丙烯酸、苯并环丁烯类树脂等有机材料。此外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，形成平坦化绝缘膜110。
例如，作为平坦化绝缘膜110形成厚度为1500nm的丙烯酸树脂膜，即可。可以在利用涂敷法涂敷丙烯酸树脂之后，进行焙烧(例如氮气气氛下、250℃、1小时)来形成丙烯酸树脂膜。
也可以在形成平坦化绝缘膜110之后进行加热处理。这样，也可以在形成晶体管140之后进行加热处理。此外，也可以多次进行加热处理。
如上所述那样，通过进行杂质去除处理及氧添加处理制造使用氧化物半导体膜的半导体装置，在氧化物半导体膜103表面上的不重叠于源电极层105a及漏电极层105b而露出的区域，尤其是区域103a中，可以抑制氯(Cl)、氟(F)等卤素类杂质、硼(B)等3族或13族杂质、氮(N)等5族或15族杂质等的混入，以及氧缺陷的发生。尤其在区域103a中可以将氟浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。另外，在区域103a中也可以将硼浓度设定为5×1016atoms/cm3以下(优选设定为1×1016atoms/cm3以下)。另外，在区域103a中也可以将氮浓度设定为低于1×1018atoms/cm3(优选设定为1×1017atoms/cm3以下)。如此，通过在该区域中减少杂质或氧缺陷，可以抑制用作载流子的电子的生成。
这样，通过抑制对氧化物半导体膜103混入杂质，而且进行氧添加处理填充氧缺陷，来使氧化物半导体膜103包含比化学计量组成多的氧，即处于氧过饱和状态。
因此，能够提供具有良好的晶体管特性且使用氧化物半导体的晶体管。此外，能够提供包括使用氧化物半导体膜且具有稳定的电特性的晶体管的可靠性高的半导体装置。此外，能够以高成品率制造可靠性高的半导体装置，而实现高生产化。
注意，虽然在晶体管140中示出底栅结构的晶体管的例子，但是本实施方式不局限于此。参照图4A至4C对与晶体管140不同的方式的晶体管150进行说明。
图4A至4C所示的晶体管150是隔着栅极绝缘膜在沟道形成区的上下设有两个栅电极层，即双栅型的晶体管的一例。另外，图4A是晶 体管150的平面图，图4B是沿着图4A的线X3-Y3的截面图，并且图4C是沿着图4A的线X4-Y4的截面图。
如图4A至4C所示那样，晶体管150在如下之点与晶体管140不同，即在第二保护绝缘膜109上与氧化物半导体膜103重叠而具有栅电极层111。栅电极层111可以通过与栅电极层101同样的材料及方法形成，因而详细内容可以参照栅电极层101的记载。
关于晶体管150的制造方法，直到图3D所示的工序可以通过与晶体管140相同的方法来制造，在图3D所示的工序中，至少在形成第一保护绝缘膜108之后形成栅电极层111即可。
在此，因为第一保护绝缘膜108及第二保护绝缘膜109用作栅电极层111的栅极绝缘膜，所以可以根据晶体管150的特性适当地决定第一保护绝缘膜108及第二保护绝缘膜109的材料等。
另外，因为晶体管150的另外部分的结构与晶体管140相同，所以各个结构的详细内容可以参照晶体管140的记载。
以上，本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式2
通过使用实施方式1所示的晶体管可以制造具有显示功能的半导体装置(也称为显示装置)。此外，通过将包括晶体管的驱动电路的一部分或整个部分与像素部一体地形成在相同的衬底上，可以形成系统整合型面板(system-on-panel)。
在图5A中，以围绕设置在第一衬底4001上的像素部4002的方式设置密封剂4005，并且，使用第二衬底4006进行密封。在图5A中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外，供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC(Flexible printedcircuit，柔性印刷电路)4018a、 4018b供应。
在图5B和5C中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002及扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图5B和5C中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。在图5B和5C中，供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC4018供应。
此外，图5B和5C示出另行形成信号线驱动电路4003并且将其安装到第一衬底4001的实例，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG(ChipOn Glass，玻璃覆晶封装)方法、引线键合方法或者TAB(Tape Automated Bonding，卷带式自动接合)方法等。图5A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子，图5B是通过COG方法安装信号线驱动电路4003的例子，而图5C是通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括显示元件为密封状态的面板和在该面板中安装有IC诸如控制器等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外，显示装置还包括：安装有诸如FPC、TAB胶带或TCP的连接器的模块；在TAB胶带或TCP的端部设置有印刷线路板的模块；或者通过COG方式将IC(集成电路)直接安装到显示元件的模块。
此外，设置在第一衬底上的像素部及扫描线驱动电路具有多个晶体管，可以应用实施方式1所示的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机EL(Electro Luminescence，电致发光)、有机EL等。此外，也可以应用如电子墨水等的因电作用而对比度发生变化的显示媒介。
参照图5A至图7B对半导体装置的一个方式进行说明。图7A和7B是沿着图5B的线M-N的截面图。
如图5A至5C及图7A和7B所示，半导体装置包括连接端子电极4015及端子电极4016，连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC4018所具有的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成，并且，端子电极4016由与晶体管4010、晶体管4011的源电极层及漏电极层相同的导电膜形成。
此外，设置在第一衬底4001上的像素部4002、扫描线驱动电路4004具有多个晶体管，在图7A和7B中例示出像素部4002所包括的晶体管4010、扫描线驱动电路4004所包括的晶体管4011。在图7A中，在晶体管4010及晶体管4011上设置有第一保护绝缘膜4020及第二保护绝缘膜4021，在图7B中还设置有绝缘膜4022。
作为晶体管4010及晶体管4011，可以使用实施方式1所示的晶体管。在本实施方式中示出使用具有与实施方式1所示的晶体管140相同的结构的晶体管的例子。晶体管4010及晶体管4011是底栅结构的反交错型晶体管。
通过与实施方式1所示的晶体管140相同的结构及制造方法得到的晶体管4010及晶体管4011在氧化物半导体膜表面的不重叠于源电极层及漏电极层而露出的区域，尤其是不重叠于氧化物半导体膜的侧面端部中的源电极层及漏电极层的区域中，杂质或氧缺陷被减少，而抑制用作载流子的电子的生成。
因此，在本实施方式中，可以使图5A至5C及图7A和7B所示的半导体装置为包括使用氧化物半导体膜且具有稳定的电特性的晶体管 4010、晶体管4011的可靠性高的半导体装置。另外，可以高成品率地制造上述可靠性高的半导体装置，由此实现高生产化。
此外，还可以在与驱动电路用晶体管4011的氧化物半导体膜的沟道形成区重叠的位置再设置导电层。通过将导电层设置在与氧化物半导体膜的沟道形成区重叠的位置，可以进一步降低偏压温度试验(BT试验)前后的晶体管4011的阈值电压的变化量。此外，导电层的电位既可以与晶体管4011的栅电极层的电位相同，又可以不同，并且，该导电层还可以用作第二栅电极层。此外，导电层的电位也可以为6ND或0V或者也可以为浮动状态。
此外，该导电层还具有遮蔽外部的电场的功能，即不使外部的电场作用到内部(包括晶体管的电路部)的功能(尤其是，遮蔽静电的静电遮蔽功能)。利用导电层的遮蔽功能，可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。
设置在像素部4002中的晶体管4010电连接到显示元件，而构成显示面板。显示元件只要能够进行显示就没有特别的限制，而可以使用各种各样的显示元件。
图7A示出作为显示元件使用液晶元件的液晶显示装置的例子。在图7A中，作为显示元件的液晶元件4013包含第一电极层4030、第二电极层4031以及液晶层4008。另外，以夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032、4033。第二电极层4031设置在第二衬底4006一侧，第一电极层4030和第二电极层4031夹着液晶层4008而层叠。
此外，间隔物4035是通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制液晶层4008的膜厚(液晶盒间隙(cellgap))而设置的。另外，也可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料(液晶组成物)根据条件而呈现胆甾相、近晶相、立方相、手性向列相、各向同性相等。
另外，也可以将不使用取向膜的呈现蓝相的液晶组成物用于液晶层4008。在此情况下，液晶层4008与第一电极层4030及第二电极层4031接触。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时从胆甾相转变到各向同性相之前出现的相。蓝相可以使用混合液晶及手性试剂的液晶组成物呈现。此外，为了扩大呈现蓝相的温度范围，对呈现蓝相的液晶组成物添加聚合性单体及聚合引发剂等，进行高分子稳定化的处理来可以形成液晶层。由于呈现蓝相的液晶组成物的响应时间短，并且其具有光学各向同性，所以不需要取向处理，且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。在使用氧化物半导体膜的晶体管中，晶体管的电特性因静电的影响而有可能显著地变动而越出设计范围。因此，将呈现蓝相的液晶组成物用于具有使用氧化物半导体膜的晶体管的液晶显示装置是更有效的。
此外，液晶材料的固有电阻为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。另外，本说明书中的固有电阻的值为以20℃测量的值。
考虑到配置在像素部中的晶体管的漏电流等而以能够在指定期间中保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。可以考虑到晶体管的截止电流等设定存储电容器的大小。
使用本说明书所公开的氧化物半导体膜的晶体管可以抑制截止状态下的电流值(截止电流值)。因此，可以延长图像信号等电信号的保持时间，在开启电源的状态下也可以延长写入间隔。因此，可以降低刷新工作的频度，所以可以达到抑制耗电量的效果。
此外，使用本说明书所公开的氧化物半导体膜的晶体管可以得到比较高的场效应迁移率，所以能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于液晶显示装置，可以在同一衬底上形成像素部中的开关晶体管及驱动电路部中的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以 可以缩减半导体装置的部件数。另外，在像素部中也通过使用能够进行高速驱动的晶体管，可以提供高质量的图像。
液晶显示装置可以采用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面内转换)模式、FFS(Fringe FieldSwitching，边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell，轴对称排列微单元)模式、OCB(OpticalCompensatedBirefringence，光学补偿弯曲)模式、FLC(Ferroelectric LiquidCrystal，铁电性液晶)模式、AFLC(Anti Ferroelectric LiquidCrystal，反铁电性液晶)模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直配向(VA)模式的透过型液晶显示装置。作为垂直配向模式，可以列举几个例子，例如可以使用MVA(Multi-DomainVertical Alignment，多象限垂直取向)模式、PVA(Patterned Vertical Alignment，垂直取向构型)模式、ASV(Advanced Super View，高级超视觉)模式等。另外，也可以将本实施方式应用于VA型液晶显示装置。VA型液晶显示装置是控制液晶显示面板的液晶分子的排列的方式之一。VA型液晶显示装置是在不被施加电压时液晶分子朝向垂直于面板的方向的方式。此外，也可以使用被称为多畴化或多畴设计的方法，即将像素(pixel)分成几个区域(子像素)且使分子分别倒向不同方向的方法。
此外，在显示装置中，适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，作为当进行彩色显示时在像素中控制的颜色因素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，也可以采用RGBW(W表示白色)或对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种以上的颜色。另外，也可以按每个颜色因素的点使其显示区的大小不同。但是，所公开的发 明不局限于彩色显示的显示装置，而也可以应用于单色显示的显示装置。
此外，作为显示装置所包含的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包含发光性的有机化合物的层，以使电流流过。并且，通过这些载流子(电子及空穴)重新结合，发光性的有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。在本实施方式中，示出作为发光元件使用有机EL元件的例子。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有一种结构，其中，发光层夹在介电层之间，并且由电极夹持该夹着发光层的介电层，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光(1ocalizedtype light emission)。另外，这里作为发光元件使用有机EL元件进行说明。
为了取出发光，使发光元件的一对电极中的至少一个具有透光性即可。并且，在衬底上形成晶体管及发光元件。发光元件可以采用下述结构中的任何一个：从与衬底相反一侧的表面取出发光的顶部发射结构；从衬底一侧的表面取出发光的下面发射结构；以及从衬底一侧的表面及与衬底相反一侧的表面取出发光的双面发射结构。
图6A和6B及图7B示出作为显示元件使用发光元件的发光装置的例子。
图6A是发光装置的平面图，图6B是沿着图6A中的点划线V1-W1、V2-W2及V3-W3切断的截面。另外，在图6A的平面图中，未图示电致 发光层542及第二电极层543。
图6A和6B所示的发光装置在衬底500上具有晶体管510、电容元件520及布线层交叉部530，其中晶体管510与发光元件540电连接。另外，图6A和6B示出经过衬底500提出发光元件540所发射的光的下面发射型结构的发光装置。
作为晶体管510，可以使用实施方式1所示的晶体管。在本实施方式中示出使用具有与实施方式1所示的晶体管140相同的结构的晶体管的例子。晶体管510是底栅结构的反交错型晶体管。
晶体管510包括栅电极层511a、511b、栅极绝缘膜502、氧化物半导体膜512以及用作源电极层或漏电极层的导电层513a、513b。
通过与实施方式1所示的晶体管140相同的结构及制造方法得到的晶体管510在氧化物半导体膜表面的不重叠于源电极层及漏电极层而露出的区域，尤其是不重叠于氧化物半导体膜的侧面端部中的源电极层及漏电极层的区域中，杂质或氧缺陷被减少，而抑制用作载流子的电子的生成。
因此，在本实施方式中，可以使图6A至6B 所示的半导体装置为包括使用氧化物半导体膜且具有稳定的电特性的晶体管510的可靠性高的半导体装置。另外，可以高成品率地制造上述可靠性高的半导体装置，由此实现高生产化。
电容元件520包括导电层521a、521b、栅极绝缘膜502、氧化物半导体膜522及导电层523，其中由导电层521a、521b及导电层523夹持栅极绝缘膜502及氧化物半导体膜522而形成电容。
布线层交叉部530是栅电极层511a、511b与导电层533的交叉部，栅电极层511a、511b与导电层533隔着栅极绝缘膜502及绝缘层553交叉。在本实施方式所示的结构中，在布线层交叉部530的栅电极层511a、511b与导电层533之间不仅可以设置栅极绝缘膜502还可以设置绝缘层553，因此可以降低栅电极层511a、511b与导电层533之间产生的寄生电容。
在本实施方式中，作为栅电极层511a及导电层521a使用30nm厚 的钛膜，作为栅电极层511b及导电层521b使用200nm厚的铜薄膜。由此，栅电极层为钛膜与铜薄膜的叠层结构。
氧化物半导体膜512、522使用25nm厚的IGZO膜。
在晶体管510、电容元件520及布线层交叉部530上形成有第一保护绝缘膜514及第二保护绝缘膜515，并且在第一保护绝缘膜514及第二保护绝缘膜515上的与发光元件540重叠的区域中设置有彩色滤光片层505。在第一保护绝缘膜514、第二保护绝缘膜515及彩色滤光片层505上设置有用作平坦化绝缘膜的绝缘膜506。
在绝缘膜506上设置有包括依次层叠第一电极层541、电致发光层542及第二电极层543的叠层结构的发光元件540。在形成在绝缘膜506、第一保护绝缘膜514及第二保护绝缘膜515中的到达导电层513a的开口中第一电极层541与导电层513a接触，由此发光元件540与晶体管510电连接。另外，以覆盖第一电极层541的一部分及该开口的方式设置有分隔壁507。
第一保护绝缘膜514可以使用利用等离子体CVD法形成的厚度为200nm以上且600nm以下的氧氮化硅膜。另外，第二保护绝缘膜515可以使用利用溅射法形成的氧化铝膜。另外，绝缘膜506可以使用1500nm厚的光敏丙烯酸树脂膜，分隔壁507可以使用1500nm厚的光敏聚酰亚胺膜。
作为彩色滤光片层505，例如可以使用彩色的透光树脂。作为彩色的透光树脂，可以使用感光或非感光有机树脂。优选使用感光有机树脂层，因为可以缩减抗蚀剂掩模的数量来简化工序。
彩色是指除了黑、灰、白等的无彩色之外的颜色，彩色滤光片层使用只透过被着色的彩色光的材料来形成。至于彩色，可以使用红色、绿色、蓝色等。另外，还可以使用青色(cyan)、品红色(magenta)、黄色(yellow)等。只透过被着色的彩色光意味着彩色滤光片层中的透过光在彩色光的波长中具有峰值。滤色层片考虑所包含的着色材料的浓度与光的透过率的关系以适当地控制最适合的膜厚度即可。例如，可以彩色滤光片层505的膜厚度为1500nm以上且2000nm以下。
在图7B所示的发光装置中，作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。另外，发光元件4513的结构是第一电极层4030、场致发光层4511、第二电极层4031的叠层结构，但是，不局限于所示结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510、507使用有机绝缘材料或无机绝缘材料形成。尤其是，优选使用感光树脂材料，在第一电极层4030、541上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511、542可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513及发光元件540中，也可以在第二电极层4031、543及分隔壁4510、507上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513、发光元件540中，也可以通过蒸镀法形成覆盖发光元件4513、540的包含有机化合物的层。
此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充材料4514并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充材料4514，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂或热固化树脂，例如可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作为填充材料使用氮，即可。
另外，如果需要，则也可以在发光元件的射出表面上适当地设置诸如偏振片或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、彩色滤光片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置防反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外，作为显示装置，也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸同样的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
电泳显示装置可以采用各种各样的形式。电泳显示装置是如下装置，即在溶剂或溶质中分散有包含具有正电荷的第一粒子和具有负电荷的第二粒子的多个微囊，并且通过对微囊施加电场使微囊中的粒子向相互相反的方向移动，以仅显示集中在一方的粒子的颜色。另外，第一粒子或第二粒子包含染料，当没有电场时不移动。此外，第一粒子的颜色和第二粒子的颜色不同(该颜色包括无色)。
这样，电泳显示装置是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应(dielectrophoretic effect)的显示器。
分散有上述微囊的溶剂被称为电子墨水，并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片、具有色素的粒子来进行彩色显示。
此外，微囊中的第一粒子及第二粒子可以使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或这些材料的复合材料。
此外，作为电子纸，也可以应用使用旋转球(twisting ball)显示方式的显示装置。旋转球显示方式是如下方法，即将分别涂为白色和黑色的球形粒子配置在作为用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
另外，在图5A至图7B中，作为第一衬底4001、衬底500、第二衬底4006，除了玻璃衬底以外，也可以使用柔性的衬底。例如，可以使用具有透光性的塑料衬底等。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics，玻璃纤维强化塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，若不需要透光性，则也可以使用以铝或不锈钢等为材料的金属衬底(金属薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
在本实施方式中，作为第一保护绝缘膜4020使用利用等离子体CVD法形成的氧氮化硅膜，并且作为第二保护绝缘膜4021使用利用溅射法形成的氧化铝膜。
在氧化物半导体膜上作为第二保护绝缘膜4021设置的氧化铝膜具有高遮断效果(阻挡效果)，即，不使氢、水分等杂质以及氧这两者透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及制造之后导致晶体管的特性变动的氢、水分等杂质混入到氧化物半导体膜，并且防止从氧化物半导体膜释放氧化物半导体的主要构成材料的氧。
另外，作为用作平坦化绝缘膜的绝缘膜4022、绝缘膜506，可以使用丙烯酸树脂、聚酰亚胺、苯并环丁烯类树脂、聚酰胺、环氧树脂等具有耐热性的有机材料。此外，除了上述有机材料以外，也可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜来形成绝缘膜。
对绝缘膜4022、绝缘膜506的形成方法没有特别的限制，可以根据其材料利用如溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等以及如刮刀、辊涂机、幕式涂布机、刮刀式涂布机等来形成绝缘膜4022、绝缘膜506。
显示装置通过使来自光源或显示元件的光透过来进行显示。因此，设置在光透过的像素部中的衬底、绝缘膜、导电膜等薄膜全都对可见光的波长区域的光具有透光性。
关于对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等)，可以根据取出光的方向、设置电极层的地方以及电极层的图案结构选择透光性或反射性。
作为第一电极层4030、第一电极层541及第二电极层4031、第二电极层543，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物(以下称为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯 等具有透光性的导电材料。
此外，第一电极层4030、第一电极层541、第二电极层4031及第二电极层543可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、其合金或其金属氮化物中的一种或多种来形成。
在本实施方式中，图6A和6B所示的发光装置具有下面发射型结构，所以第一电极层541具有透光性，而第二电极层543具有反射性。因此，当将金属膜用于第一电极层541时，优选将金属膜形成得薄，以并使其具有透光性。另外，当将具有透光性的导电膜用于第二电极层543时，优选将具有反射性的导电膜层叠在其上。
此外，第一电极层4030、第一电极层541、第二电极层4031及第二电极层543可以使用包括导电高分子(也称为导电聚合体)的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
此外，由于晶体管容易因静电等而损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用实施方式1所示的晶体管，可以提供具有各种各样的功能的半导体装置。
本实施方式所示的结构或方法等可以与其他的实施方式所示的结构或方法等适当地组合而实施。
实施方式3
通过使用实施方式1所示的晶体管，可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图8A示出具有图像传感器功能的半导体装置的一个例子。图8A是光电传感器的等效电路，而图8B是示出光电传感器的一部分的截面 图。
光电二极管602的一个电极电连接到光电二极管复位信号线658，而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672，而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意，在本说明书的电路图中，为了使使用氧化物半导体膜的晶体管一目了然，将使用氧化物半导体膜的晶体管的符号表示为“OS”。在图8A中，晶体管640和晶体管656可以应用实施方式1所示的晶体管，是使用氧化物半导体膜的晶体管。在本实施方式中示出应用具有与实施方式1所示的晶体管140同样的结构的晶体管的例子。晶体管640是在氧化物半导体膜上设置有用作够到保护膜的绝缘层的底栅结构的反交错型晶体管。
图8B是示出光电传感器中的光电二极管602和晶体管640的截面图，其中在具有绝缘表面的衬底601(TFT衬底)上设置有用作传感器的光电二极管602和晶体管640。在光电二极管602和晶体管640上使用粘合层608设置有衬底613。
在晶体管640上设置有第一保护绝缘膜631、第二保护绝缘膜632、层间绝缘膜633以及层间绝缘膜634。光电二极管602设置在层间绝缘膜633上，并且光电二极管602具有如下结构：在形成于层间绝缘膜633上的电极层641a、641b与设置在层间绝缘膜634上的电极层642之间从层间绝缘膜633一侧依次层叠有第一半导体膜606a、第二半导体膜606b及第三半导体膜606c。
电极层641b与形成在层间绝缘膜634中的导电层643电连接，并且电极层642通过电极层641a与导电层645电连接。导电层645与晶体管640的栅电极层电连接，并且光电二极管602与晶体管640电连接。
在此，例示出一种pin型光电二极管，其中层叠用作第一半导体 膜606a的具有p型导电型的半导体膜、用作第二半导体膜606b的高电阻的半导体膜(i型半导体膜)、用作第三半导体膜606c的具有n型导电型的半导体膜。
第一半导体膜606a是p型半导体膜，而可以由包含赋予p型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素(例如，硼(B))的半导体材料气体通过等离子体CVD法来形成第一半导体膜606a。作为半导体材料气体，可以使用硅烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素引入到该非晶硅膜。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相生长法或溅射法等。优选将第一半导体膜606a的厚度设定为10nm以上且50nm以下。
第二半导体膜606b是i型半导体膜(本征半导体膜)，而可以由非晶硅膜形成。为了形成第二半导体膜606b，通过等离子体CVD法使用半导体材料气体来形成非晶硅膜。作为半导体材料气体，可以使用硅烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相生长法、溅射法等形成第二半导体膜606b。优选将第二半导体膜606b的厚度设定为200nm以上且1000nm以下。
第三半导体膜606c是n型半导体膜，而可以由包含赋予n型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素(例如，磷(P))的半导体材料气体通过等离子体CVD法形成第三半导体膜606c。作为半导体材料气体，可以使用硅烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素引入到该非晶硅膜。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相生长法或溅射法等。优 选将第三半导体膜606c的厚度设定为20nm以上且200nm以下。
此外，第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c也可以不使用非晶半导体形成，而使用多晶半导体或微晶半导体(Semi Amorphous Semiconductor，SAS)形成。
此外，由于光电效应生成的空穴的迁移率低于电子的迁移率，因此当p型半导体膜一侧的表面用作光接收面时，pin型光电二极管具有良好的特性。这里示出将光电二极管602从形成有pin型光电二极管的衬底601的面接收的光622转换为电信号的例子。此外，来自其导电型与用作光接收面的半导体膜一侧相反的半导体膜一侧的光是干扰光，因此，电极层优选使用具有遮光性的导电膜。另外，也可以将n型半导体膜一侧的表面用作光接收面。
通过使用绝缘材料且根据材料使用溅射法、等离子体CVD法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等，来可以形成第一保护绝缘膜631、第二保护绝缘膜632、层间绝缘膜633以及层间绝缘膜634。
作为第一保护绝缘膜631、第二保护绝缘膜632，可以使用如下无机绝缘材料的单层或叠层：氧化硅层、氧氮化硅层、氧化铝层、氧氮化铝层等氧化物绝缘膜；以及氮化硅层、氮氧化硅层、氮化铝层、氮氧化铝层等氮化物绝缘膜。
在本实施方式中，作为第一保护绝缘膜631使用利用等离子体CVD法形成的氧氮化硅膜，并且作为第二保护绝缘膜632使用利用溅射法形成的氧化铝膜。
在氧化物半导体膜上作为第二保护绝缘膜632设置的氧化铝膜具有高遮断效果(阻挡效果)，即不使氢、水分等杂质及氧的双方透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及制造之后导致晶体管的特性变动的氢、水分等杂质混入到氧化物半导体膜，并且防止从氧化物半导体膜释放氧化物半导体的主要构成材料的氧。
作为层间绝缘膜633、634，优选采用用作减少表面凹凸的平坦化 绝缘膜的绝缘膜。作为层间绝缘膜633、634，例如可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺或环氧树脂等具有耐热性的有机绝缘材料。除了上述有机绝缘材料之外，也可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等的单层或叠层。
通过检测入射到光电二极管602的光622，可以读取检测对象的信息。另外，在读取检测对象的信息时，可以使用背光灯等的光源。
通过与实施方式1所示的晶体管140相同的结构及制造方法得到的晶体管640在氧化物半导体膜表面的不重叠于源电极层及漏电极层而露出的区域，尤其是不重叠于氧化物半导体膜的侧面端部中的源电极层及漏电极层的区域中，杂质或氧缺陷被减少，而抑制用作载流子的电子的生成。
因此，在本实施方式中，可以使图8A和8B所示的半导体装置为包括使用氧化物半导体膜且具有稳定的电特性的晶体管640的可靠性高的半导体装置。另外，可以高成品率地制造上述可靠性高的半导体装置，由此实现高生产化。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式4
可将本说明书中公开的半导体装置应用于多种电子设备(包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的显示器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、移动信息终端、声音再现装置、游戏机(弹子机、投币机等)框体游戏机等。图9A至9C示出这些电子设备的具体例子。
图9A示出具有显示部的桌子9000。在桌子9000中，框体9001组装有显示部9003，利用显示部9003可以显示图像。另外，在此示出利用四个腿部9002支撑框体9001的结构。另外，框体9001具有用来 供应电力的电源供应线9005。
实施方式1至实施方式3中的任一所示的半导体装置可以应用于显示部9003，由此可以对电子设备赋予高可靠性。
显示部9003具有触屏输入功能。当用指头等接触显示于桌子9000的显示部9003中的显示按钮9004时，可以进行屏面操作或信息输入。并且当使桌子具有能够与其他家电产品进行通讯的功能或能够控制其他家电产品的功能，可以将桌子用作通过屏面操作控制其他家电产品的控制装置。例如，通过使用实施方式3所示的具有图像传感器功能的半导体装置，可以使显示部9003具有触屏输入功能。
另外，利用设置于框体9001的铰链也可以将显示部9003的屏面以垂直于地板的方式立起来，从而也可以将桌子用作电视装置。虽然如果在小房间里设置大屏面的电视装置则自由使用的空间变小，然而，如果在桌子内安装有显示部则可以有效地利用房间的空间。
图9B示出电视装置9100。在电视装置9100中，框体9101组装有显示部9103。利用显示部9103可以显示图像。此外，在此示出利用支架9105支撑框体9101的结构。
可以通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110进行电视装置9100的操作。通过利用遥控操作机9110所具备的操作键9109，可以进行频道及音量的操作，并可以对在显示部9103上显示的映像进行操作。此外，也可以采用在遥控操作机9110中设置显示从该遥控操作机9110输出的信息的显示部9107的结构。
图9B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机接收一般的电视广播。再者，电视装置9100通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
实施方式1至实施方式3中的任一所示的半导体装置可以应用于显示部9103、9107，由此可以对电视装置及遥控操作机赋予高可靠性。
图9C示出计算机，该计算机包括主体9201、框体9202、显示部 9203、键盘9204、外部连接端口9205、定位装置9206等。
实施方式1至实施方式3中的任一个所示的半导体装置都可以用于显示部9203，并可以赋予计算机高可靠性。
图10A和10B是能够进行折叠的平板终端。图10A示出打开的状态。平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。
实施方式1至实施方式3中的任一所示的半导体装置可以应用于显示部9631a及显示部9631b，由此可以对平板终端赋予高可靠性。
在显示部9631a中，可以将其一部分用作触摸屏的区域9632a，并且可以通过接触所显示的操作键9638来输入数据。此外，作为一个例子，显示部9631a的一半只具有显示的功能，并且另一半具有触摸屏的功能，但是不局限于该结构。也可以采用显示部9631a的整个区域具有触摸屏的功能的结构。例如，可以在显示部9631a的全面显示键盘来将其用作触摸屏，并且将显示部9631b用作显示画面。
此外，在显示部9631b中，与显示部9631a同样也可以将显示部9631b的一部分用作触摸屏的区域9632b。此外，通过使用指头或触屏笔等接触触摸屏上的键盘显示切换按钮9639的位置上，可以在显示部9631b上显示键盘。
此外，也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行触摸输入。
另外，显示模式切换开关9034能够进行竖屏显示和横屏显示等显示的方向的切换以及黑白显示和彩色显示的切换等。根据通过平板终端所内置的光传感器所检测的使用时的外光的光量，省电模式切换开关9036可以使显示的亮度设定为最适合的亮度。平板终端除了光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。
此外，图10A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子，但是不局限于此，一方的尺寸可以与另一方的尺 寸不同，其显示质量也可以不同。例如，可以使用显示部中的一方能够进行比另一方更高精细度的显示的显示面板。
图10B示出合上的状态，并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634、电池9635以及DCDC转换器9636。此外，在图10B中，作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。
此外，平板终端能够进行折叠，因此不使用时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，而可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外，图10A和10B所示的平板终端还可以具有如下功能：显示各种各样的信息(静态图像、动态图像、文字图像等)；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑的触摸输入；通过各种各样的软件(程序)控制处理等。
通过利用安装在平板终端的表面上的太阳能电池9633，可以将电力供应到触摸屏、显示部或图像信号处理部等。另外，可以将太阳能电池9633设置在框体9630的一方面或双面，而可以采用高效地进行电池9635的充电的结构。另外，当作为电池9635使用锂离子电池时，有可以实现小型化等的优点。
另外，参照图10C所示的方框图对图10B所示的充放电控制电路9634的结构和工作进行说明。图10C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图10B所示的充放电控制电路9634。
说明在利用外光使太阳能电池9633发电时的工作的例子。使用DCDC转换器9636对太阳能电池9633所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1导通，并且，利用转换器9637将其升压或降压到显示部9631所需要的电压。另外，可以采用当不进行显示部9631中的显示时，使开关SW1截止且使开关SW2 导通来对电池9635进行充电的结构。
注意，作为发电单元的一个例子示出太阳能电池9633，但是不局限于此，也可以使用压电元件(piezoelectric element)或热电转换元件(珀耳帖元件(Peltier element))等其他发电单元进行电池9635的充电。例如，也可以使用以无线(不接触)的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法进行充电。
本实施方式所示的结构或方法等可以与其他的实施方式所示的结构或方法等适当地组合而实施。
符号说明
100 衬底
101 栅电极层
102 栅极绝缘膜
103 氧化物半导体膜
103a 区域
105 导电膜
105a 源电极层
105b 漏电极层
108 第一保护绝缘膜
109 第二保护绝缘膜
110 平坦化绝缘膜
111 栅电极层
113 氧化物半导体膜
136 基底绝缘膜
140 晶体管
150 晶体管
500 衬底
502 栅极绝缘膜
504 层间绝缘膜
505 彩色滤光片层
506 绝缘膜
507 分隔壁
510 晶体管
511a 栅电极层
511b 栅电极层
512 氧化物半导体膜
513a 导电层
514 第一保护绝缘膜
515 第二保护绝缘膜
520 电容元件
521a 导电层
521b 导电层
522 氧化物半导体膜
523 导电层
530 布线层交叉部
533 导电层
540 发光元件
541 电极层
542 电致发光层
543 电极层
553 绝缘层
601 衬底
602 光电二极管
606a 半导体膜
606b 半导体膜
606c 半导体膜
608 粘合层
613 衬底
631 第一保护绝缘膜
632 第二保护绝缘膜
633 层间绝缘膜
634 层间绝缘膜
640 晶体管
641a 电极层
641b 电极层
642 电极层
643 导电层
645 导电层
656 晶体管
658 光电二极管复位信号线
659 栅极信号线
671 光电传感器输出信号线
672 光电传感器参考信号线
2100 衬底
2102 绝缘膜
2106 氧化物半导体膜
2112 栅极绝缘膜
2118 保护绝缘膜
4001 衬底
4002 像素部
4003 信号线驱动电路
4004 扫描线驱动电路
4005 密封剂
4006 衬底
4008 液晶层
4010 晶体管
4011 晶体管
4013 液晶元件
4015 连接端子电极
4016 端子电极
4019 各向异性导电膜
4020 第一保护绝缘膜
4021 第二保护绝缘膜
4022 绝缘膜
4024 绝缘膜
4030 电极层
4031 电极层
4032 绝缘膜
4035 间隔物
4510 分隔壁
4511 场致发光层
4513 发光元件
4514 填充材料
9000 桌子
9001 框体
9002 腿部
9003 显示部
9004 显示按钮
9005 电源供应线
9033 卡子
9034 开关
9035 电源开关
9036 开关
9038 操作开关
9100 电视装置
9101 框体
9103 显示部
9105 支架
9107 显示部
9109 操作键
9110 遥控操作机
9201 主体
9202 框体
9203 显示部
9204 键盘
9205 外部连接端口
9206 定位装置
9630 框体
9631 显示部
9631a 显示部
9631b 显示部
9632a 区域
9632b 区域
9633 太阳能电池
9634 充放电控制电路
9635 电池
9636 DCDC转换器
9637 转换器
9638 操作键
9639 按钮

Claims (24)

1.一种半导体装置的制造方法，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘膜；
在所述栅极绝缘膜上形成具有锥形状的侧面端部的氧化物半导体膜；
在所述氧化物半导体膜上形成导电膜；
使用包含卤素的蚀刻气体对所述导电膜进行蚀刻，以形成分别与所述栅电极层及所述锥形状的侧面端部的一部分重叠的源电极层及漏电极层；
从所述锥形状的侧面端部的露出的剩余部分去除包含在所述蚀刻气体中的元素；
对所述锥形状的侧面端部的露出的剩余部分添加氧；以及
在所述氧化物半导体膜、所述源电极层及所述漏电极层上形成第一保护绝缘膜。
2.根据权利要求1所述的半导体装置的制造方法，其中通过等离子体处理进行所述蚀刻步骤。
3.根据权利要求1所述的半导体装置的制造方法，还包括如下步骤：在形成所述第一保护绝缘膜之后对所述第一保护绝缘膜添加氧。
4.根据权利要求3所述的半导体装置的制造方法，还包括如下步骤：在所述第一保护绝缘膜上形成包含氧化铝的第二保护绝缘膜。
5.根据权利要求1所述的半导体装置的制造方法，其中所述氧化物半导体膜包含铟、锌及选自镓、铝、锰、钴、锡、铪和锆中的一种或多种金属元素。
6.一种半导体装置的制造方法，包括如下步骤：
在具有绝缘表面的衬底上形成具有锥形状的侧面端部的氧化物半导体膜；
在所述氧化物半导体膜上形成导电膜；
使用包含卤素的蚀刻气体对所述导电膜进行蚀刻，以形成分别与所述锥形状的侧面端部的一部分重叠的源电极层及漏电极层；
从所述锥形状的侧面端部的露出的剩余部分去除包含在所述蚀刻气体中的元素；
对所述锥形状的侧面端部的露出的剩余部分添加氧；以及
在所述氧化物半导体膜、所述源电极层及所述漏电极层上形成第一保护绝缘膜。
7.根据权利要求6所述的半导体装置的制造方法，其中通过等离子体处理进行所述蚀刻步骤。
8.根据权利要求6所述的半导体装置的制造方法，还包括如下步骤：在形成所述第一保护绝缘膜之后对所述第一保护绝缘膜添加氧。
9.根据权利要求8所述的半导体装置的制造方法，还包括如下步骤：在所述第一保护绝缘膜上形成包含氧化铝的第二保护绝缘膜。
10.根据权利要求6所述的半导体装置的制造方法，其中所述氧化物半导体膜包含铟、锌及选自镓、铝、锰、钴、锡、铪和锆中的一种或多种金属元素。
11.一种半导体装置，包括：
在具有绝缘表面的衬底上的栅电极层；
所述栅电极层上的栅极绝缘膜；
在所述栅极绝缘膜上的具有锥形状的侧面端部的氧化物半导体膜；
分别与所述栅电极层及所述锥形状的侧面端部的一部分重叠的源电极层及漏电极层；以及
在所述氧化物半导体膜、所述源电极层及所述漏电极层上的第一保护绝缘膜，
其中，所述锥形状的侧面端部的剩余部分中的氯浓度为5x1018atoms/cm3以下，并且
其中，所述锥形状的侧面端部的所述部分中的氯浓度小于所述锥形状的侧面端部的剩余部分中的氯浓度。
12.根据权利要求11所述的半导体装置，其中所述锥形状的侧面端部的剩余部分中的铜浓度为1x1018atoms/cm3以下。
13.根据权利要求11所述的半导体装置，其中所述锥形状的侧面端部的剩余部分中的氟浓度为5x1018atoms/cm3以下。
14.根据权利要求11所述的半导体装置，其中所述锥形状的侧面端部的剩余部分中的硼浓度为1x1016atoms/cm3以下。
15.根据权利要求11所述的半导体装置，其中所述锥形状的侧面端部的剩余部分中的氮浓度为1x1017atoms/cm3以下。
16.根据权利要求11所述的半导体装置，还包括在所述第一保护绝缘膜上的包含氧化铝的第二保护绝缘膜。
17.根据权利要求11所述的半导体装置，其中所述氧化物半导体膜包含铟、锌及选自镓、铝、锰、钴、锡、铪和锆中的一种或多种金属元素。
18.一种半导体装置，包括：
在具有绝缘表面的衬底上的具有锥形状的侧面端部的氧化物半导体膜；
分别与所述锥形状的侧面端部的一部分重叠的源电极层及漏电极层；以及
在所述氧化物半导体膜、所述源电极层及所述漏电极层上的第一保护绝缘膜，
其中，所述锥形状的侧面端部的剩余部分中的氯浓度为5x1018atoms/cm3以下，并且
其中，所述锥形状的侧面端部的所述部分中的氯浓度小于所述锥形状的侧面端部的剩余部分中的氯浓度。
19.根据权利要求18所述的半导体装置，其中所述锥形状的侧面端部的剩余部分中的铜浓度为1x1018atoms/cm3以下。
20.根据权利要求18所述的半导体装置，其中所述锥形状的侧面端部的剩余部分中的氟浓度为5x1018atoms/cm3以下。
21.根据权利要求18所述的半导体装置，其中所述锥形状的侧面端部的剩余部分中的硼浓度为1x1016atoms/cm3以下。
22.根据权利要求18所述的半导体装置，其中所述锥形状的侧面端部的剩余部分中的氮浓度为1x1017atoms/cm3以下。
23.根据权利要求18所述的半导体装置，还包括在所述第一保护绝缘膜上的包含氧化铝的第二保护绝缘膜。
24.根据权利要求18所述的半导体装置，其中所述氧化物半导体膜包含铟、锌及选自镓、铝、锰、钴、锡、铪和锆中的一种或多种金属元素。
CN201210506180.1A 2011-12-01 2012-11-30 半导体装置及半导体装置的制造方法 Expired - Fee Related CN103137496B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710327978.2A CN107403731B (zh) 2011-12-01 2012-11-30 半导体装置及半导体装置的制造方法
CN201710327977.8A CN107403730B (zh) 2011-12-01 2012-11-30 半导体装置及半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-263751 2011-12-01
JP2011263751 2011-12-01

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201710327977.8A Division CN107403730B (zh) 2011-12-01 2012-11-30 半导体装置及半导体装置的制造方法
CN201710327978.2A Division CN107403731B (zh) 2011-12-01 2012-11-30 半导体装置及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN103137496A CN103137496A (zh) 2013-06-05
CN103137496B true CN103137496B (zh) 2017-06-09

Family

ID=48497141

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710327978.2A Expired - Fee Related CN107403731B (zh) 2011-12-01 2012-11-30 半导体装置及半导体装置的制造方法
CN201710327977.8A Expired - Fee Related CN107403730B (zh) 2011-12-01 2012-11-30 半导体装置及半导体装置的制造方法
CN201210506180.1A Expired - Fee Related CN103137496B (zh) 2011-12-01 2012-11-30 半导体装置及半导体装置的制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201710327978.2A Expired - Fee Related CN107403731B (zh) 2011-12-01 2012-11-30 半导体装置及半导体装置的制造方法
CN201710327977.8A Expired - Fee Related CN107403730B (zh) 2011-12-01 2012-11-30 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (5) US9130048B2 (zh)
JP (3) JP5839592B2 (zh)
KR (2) KR101969867B1 (zh)
CN (3) CN107403731B (zh)
TW (2) TWI621185B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI782259B (zh) * 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102079715B1 (ko) * 2013-02-13 2020-02-20 삼성전자주식회사 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
KR20160034200A (ko) 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9704704B2 (en) * 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6251823B2 (ja) * 2014-11-28 2017-12-20 シャープ株式会社 半導体装置およびその製造方法
CN107004719B (zh) * 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
CN107004718B (zh) * 2014-11-28 2021-02-19 夏普株式会社 半导体装置及其制造方法
CN104752441B (zh) 2015-03-20 2018-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
JP2016225615A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
US20170104090A1 (en) * 2015-10-12 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20190157429A1 (en) * 2017-11-21 2019-05-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched tft substrate and manufacturing method thereof
JP2020053638A (ja) * 2018-09-28 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP7085208B2 (ja) * 2018-12-11 2022-06-16 国立研究開発法人産業技術総合研究所 圧電体およびそれを用いたｍｅｍｓデバイス
CN109786321B (zh) * 2018-12-25 2022-07-22 惠科股份有限公司 阵列基板的制备方法、装置及显示面板
US11037851B2 (en) 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors
US20210305356A1 (en) * 2020-03-26 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for metal insulator metal capacitors
CN113284915A (zh) * 2021-05-24 2021-08-20 信利半导体有限公司 一种双栅π型薄膜晶体管光学感应器的制作方法及光学感应器及电子设备
CN114818024B (zh) * 2022-06-28 2022-10-14 电子科技大学 一种磁谐振三相无线充电线圈自动化仿真方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339A (zh) * 2004-11-10 2007-10-17 佳能株式会社 无定形氧化物和场效应晶体管
JP2010123936A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011108381A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3403115B2 (ja) 1999-04-02 2003-05-06 シャープ株式会社 半導体装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010123836A (ja) * 2008-11-21 2010-06-03 Idemitsu Kosan Co Ltd Ｉｎ−Ｓｎ−Ｌｎ系半導体膜を有する薄膜トランジスタ
JP2010211086A (ja) * 2009-03-12 2010-09-24 Hitachi Displays Ltd 液晶表示装置
KR101291488B1 (ko) 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101811203B1 (ko) 2009-12-25 2017-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
KR20190034696A (ko) * 2009-12-25 2019-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
KR101978106B1 (ko) 2010-01-20 2019-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011108382A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102067051B1 (ko) 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9082861B2 (en) 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339A (zh) * 2004-11-10 2007-10-17 佳能株式会社 无定形氧化物和场效应晶体管
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2010123936A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011108381A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2013138188A (ja) 2013-07-11
US20180197995A1 (en) 2018-07-12
KR20130061633A (ko) 2013-06-11
CN107403730A (zh) 2017-11-28
JP2017055135A (ja) 2017-03-16
US9954115B2 (en) 2018-04-24
CN107403731B (zh) 2021-06-11
CN107403731A (zh) 2017-11-28
US20170025542A1 (en) 2017-01-26
TW201332022A (zh) 2013-08-01
CN103137496A (zh) 2013-06-05
JP2016048792A (ja) 2016-04-07
TWI621185B (zh) 2018-04-11
JP5839592B2 (ja) 2016-01-06
US10658517B2 (en) 2020-05-19
US20130140553A1 (en) 2013-06-06
US20190207033A1 (en) 2019-07-04
JP6049974B2 (ja) 2016-12-21
US20150325702A1 (en) 2015-11-12
JP6280977B2 (ja) 2018-02-14
CN107403730B (zh) 2020-11-27
KR20190039922A (ko) 2019-04-16
TWI621183B (zh) 2018-04-11
KR102124848B1 (ko) 2020-06-19
KR101969867B1 (ko) 2019-04-17
US10269979B2 (en) 2019-04-23
TW201737359A (zh) 2017-10-16
US9466728B2 (en) 2016-10-11
US9130048B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
CN103137496B (zh) 半导体装置及半导体装置的制造方法
KR102174289B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN103066126B (zh) 半导体装置
KR102076930B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN103066128B (zh) 半导体装置以及半导体装置的制造方法
CN103178118B (zh) 半导体装置的制造方法
JP6457573B2 (ja) 半導体装置
CN103035735B (zh) 半导体装置及半导体装置的制造方法
JP2022050414A (ja) 半導体装置
JP2020167419A (ja) 半導体装置の作製方法
CN104395991B (zh) 半导体装置
CN103187262B (zh) 半导体装置及其制造方法
CN104285302B (zh) 半导体装置
CN103107200B (zh) 半导体装置
CN103035736B (zh) 半导体装置及其制造方法
CN104380473A (zh) 半导体装置
CN106847929A (zh) 半导体装置
JP2013149953A (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170609

Termination date: 20211130