KR102079715B1 - 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법 - Google Patents

박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR102079715B1
KR102079715B1 KR1020130015531A KR20130015531A KR102079715B1 KR 102079715 B1 KR102079715 B1 KR 102079715B1 KR 1020130015531 A KR1020130015531 A KR 1020130015531A KR 20130015531 A KR20130015531 A KR 20130015531A KR 102079715 B1 KR102079715 B1 KR 102079715B1
Authority
KR
South Korea
Prior art keywords
thin film
channel layer
zno
inert gas
layer
Prior art date
Application number
KR1020130015531A
Other languages
English (en)
Other versions
KR20140102086A (ko
Inventor
이은하
아나스 베나야드
김태상
손경석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130015531A priority Critical patent/KR102079715B1/ko
Priority to US14/177,513 priority patent/US9425323B2/en
Publication of KR20140102086A publication Critical patent/KR20140102086A/ko
Application granted granted Critical
Publication of KR102079715B1 publication Critical patent/KR102079715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법에 관해 개시되어 있다. 개시된 박막 형성방법은 금속 질산화물을 포함하는 박막을 형성하는 단계 및 상기 박막을 불활성 기체 이온으로 처리하는 단계를 포함할 수 있다. 상기 금속 질산화물은 아연 질산화물(ZnOxNy)을 포함할 수 있다. 상기 불활성 기체 이온은 Ar 및 Ne 이온 중 적어도 하나를 포함할 수 있다. 상기 박막을 불활성 기체 이온으로 처리하는 단계는 스퍼터링 공정, 플라즈마 공정 등으로 수행할 수 있다. 상기 박막을 트랜지스터와 같은 반도체소자에 적용할 수 있다.

Description

박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법{Thin film, method of forming thin film, semiconductor device including thin film and method of manufacturing semiconductor device}
박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법, 보다 상세하게는 금속 질산화물을 포함하는 박막 및 그 형성방법과 상기 박막을 포함하는 트랜지스터 및 그 제조방법에 관한 것이다.
다양한 전자 기기 분야에 사용되는 반도체소자 및 회로들은 다양한 박막을 증착(적층)하고 패터닝하는 공정을 통해 제조될 수 있다. 일례로, 액정표시장치나 유기발광표시장치 등과 같은 평판표시장치 분야에서 유용하게 사용되는 박막 트랜지스터(thin film transistor)는 유리 기판이나 플라스틱 기판 상에 게이트전극, 채널층(박막), 소오스전극, 드레인전극 등을 적층하여 제조할 수 있다. 박막 트랜지스터의 성능은 주로 채널층(박막)의 물성에 의해 좌우될 수 있다.
현재 상용화되고 있는 대부분의 평판표시장치는 실리콘 기반의 채널층을 포함하는 박막 트랜지스터를 사용한다. 최근에는, 박막 트랜지스터의 동작 특성을 향상시키기 위해, 비실리콘 물질(non-silicon material)을 채널층 물질로 적용하는 방법이 시도되고 있다. 예컨대, 캐리어 이동도(carrier mobility)가 높은 산화물 박막을 채널층으로 적용하는 방법이 시도되고 있다. 그러나, 비실리콘 물질을 채널층 물질로 적용하는 경우, 채널층(박막)의 안정성 및 신뢰성 등을 확보하기가 어려울 수 있다.
금속 질산화물을 포함하면서 안정화된 물성/특성을 갖는 박막 및 그 형성방법을 제공한다.
금속 질산화물을 포함하는 박막의 물성/특성을 안정화하는 방법을 제공한다.
금속 질산화물을 채널층 물질로 포함하는 것으로, 우수한 성능 및 신뢰성을 갖는 트랜지스터를 제공한다.
상기 트랜지스터의 제조방법을 제공한다.
상기 트랜지스터를 포함하는 전자소자(ex, 표시장치)를 제공한다.
본 발명의 일 측면(aspect)에 따르면, 금속 질산화물(metal oxynitride)을 포함하는 박막을 형성하는 단계; 및 상기 박막을 불활성 기체 이온으로 처리하여 상기 박막의 물성을 안정화시키는 단계;를 포함하는 박막 형성방법이 제공된다.
상기 금속 질산화물은 아연 질산화물을 포함할 수 있다.
상기 불활성 기체 이온은 Ar 및 Ne 이온 중 적어도 하나를 포함할 수 있다.
상기 박막을 상기 불활성 기체 이온으로 처리하는 단계는 스퍼터링(sputtering) 공정으로 수행할 수 있다.
상기 스퍼터링 공정은 0.5∼4.0 keV 정도의 가속 전압을 사용해서 수행할 수 있다.
상기 스퍼터링 공정은 10-7∼10-6 Pa 정도의 공정 압력에서 수행할 수 있다.
상기 박막을 상기 불활성 기체 이온으로 처리하는 단계는 플라즈마 처리(plasma treatment) 공정으로 수행할 수 있다.
상기 플라즈마 처리 공정은 50∼300W 정도의 소오스 파워를 사용해서 수행할 수 있다.
상기 박막을 상기 불활성 기체 이온으로 처리하는 단계는 상온(room temperature)에서 수행할 수 있다.
본 발명의 다른 측면에 따르면, 전술한 박막 형성방법으로 형성된 박막이 제공된다.
본 발명의 다른 측면에 따르면, 금속 질산화물(metal oxynitride)로 형성된 박막에 있어서, 다음 조건식을 만족하는 박막이 제공된다.
<조건식>
(Imax - Imin)/Iavg ＜ 0.3
여기서, Imax 및 Imin은 각각 상기 박막의 HAADF STEM(high-angle annular dark-field scanning transmission electron microscope) 이미지의 최대 강도 및 최소 강도를 나타내고, Iavg는 상기 HAADF STEM 이미지의 평균 강도를 나타낸다.
상기 금속 질산화물은 아연 질산화물을 포함할 수 있다.
상기 금속 질산화물은 비정질 아연 질산화물을 포함할 수 있고, 상기 박막에서 상기 비정질 아연 질산화물의 함유 비율은 80% 이상일 수 있다.
본 발명의 다른 측면에 따르면, 채널층, 게이트전극, 소오스전극 및 드레인전극을 포함하는 트랜지스터의 제조방법에 있어서, 금속 질산화물을 포함하는 채널층을 형성하는 단계; 및 상기 채널층을 불활성 기체 이온으로 처리하여 상기 채널층의 물성을 안정화시키는 단계;를 포함하는 트랜지스터의 제조방법이 제공된다.
상기 금속 질산화물은 아연 질산화물을 포함할 수 있다.
상기 불활성 기체 이온은 Ar 및 Ne 이온 중 적어도 하나를 포함할 수 있다.
상기 채널층을 상기 불활성 기체 이온으로 처리하는 단계는 스퍼터링(sputtering) 공정으로 수행할 수 있다.
상기 스퍼터링 공정은 0.5∼4.0 keV 정도의 가속 전압을 사용해서 수행할 수 있다.
상기 스퍼터링 공정은 10-7∼10-6 Pa 정도의 공정 압력에서 수행할 수 있다.
상기 채널층을 상기 불활성 기체 이온으로 처리하는 단계는 플라즈마 처리(plasma treatment) 공정으로 수행할 수 있다.
상기 플라즈마 처리 공정은 50∼300W 정도의 소오스 파워를 사용해서 수행할 수 있다.
상기 채널층을 상기 불활성 기체 이온으로 처리하는 단계는 상온(room temperature)에서 수행할 수 있다.
상기 채널층 상에 식각정지층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 전술한 제조방법으로 형성된 트랜지스터가 제공된다.
본 발명의 다른 측면에 따르면, 금속 질산화물로 형성된 채널층; 상기 채널층에 대응하는 게이트전극; 상기 채널층의 제1 영역에 연결된 소오스전극; 및 상기 채널층의 제2 영역에 연결된 드레인전극;을 포함하고, 상기 채널층은 다음 조건식을 만족하는 트랜지스터가 제공된다.
<조건식>
(Imax - Imin)/Iavg ＜ 0.3
여기서, Imax 및 Imin은 각각 상기 채널층의 HAADF STEM(high-angle annular dark-field scanning transmission electron microscope) 이미지의 최대 강도 및 최소 강도를 나타내고, Iavg는 상기 HAADF STEM 이미지의 평균 강도를 나타낸다.
상기 금속 질산화물은 아연 질산화물을 포함할 수 있다.
상기 금속 질산화물은 비정질 아연 질산화물을 포함할 수 있고, 상기 채널층에서 상기 비정질 아연 질산화물의 함유 비율은 80% 이상일 수 있다.
상기 채널층 상에 식각정지층을 더 구비될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 트랜지스터를 포함하는 전자소자가 제공된다.
상기 전자소자는 표시장치일 수 있다.
상기 표시장치는 액정표시장치 또는 유기발광표시장치일 수 있다.
상기 트랜지스터는 스위칭소자 또는 구동소자로 사용될 수 있다.
금속 질산화물을 포함하면서 안정화된 물성/특성을 갖는 박막을 제조할 수 있다. 금속 질산화물을 채널층 물질로 포함하는 것으로, 우수한 성능 및 고신뢰성을 갖는 트랜지스터를 구현할 수 있다. 이러한 트랜지스터를 전자소자(ex, 표시장치)에 적용하면, 상기 전자소자의 성능을 향상시킬 수 있다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 박막 형성방법을 보여주는 단면도이다.
도 2의 (A) 및 (B)는 각각 비교예 및 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 HAADF STEM(high-angle annular dark-field scanning transmission electron microscope) 이미지이다.
도 3의 (A) 및 (B)는 각각 비교예 및 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 HAADF STEM 이미지로부터 측정된 강도(intensity) 데이터이다.
도 4의 (A) 및 (B)는 각각 비교예 및 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 HAADF STEM 이미지로부터 얻어진 회절 패턴(diffraction pattern)이다.
도 5는 비교예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 시간 경과에 따른 질소(N) 함유량 변화를 보여주는 XPS(X-ray photoelectron spectroscopy) 깊이 프로파일(depth profile)이다.
도 6은 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 XPS 조성 분석 결과를 보여주는 그래프이다.
도 7은 비교예 및 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 시간 경과에 따른 면저항 변화를 보여주는 그래프이다.
도 8은 비교예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 전자빔(electron beam)(e-beam)에 의한 열화 현상을 보여주는 HAADF STEM 이미지이다.
도 9는 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막에 대한 전자빔(e-beam)의 영향을 보여주는 HAADF STEM 이미지이다.
도 10a 내지 도 10g는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 11a 내지 도 11d는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 12 내지 도 15는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 16은 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(표시장치)의 일례를 보여주는 단면도이다.
이하, 본 발명의 실시예에 따른 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 박막 형성방법을 보여주는 단면도이다.
도 1a를 참조하면, 소정의 기판(10) 상에 금속 질산화물(metal oxynitride)을 포함하는 박막(20)을 형성할 수 있다. 기판(10)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 박막(20)은 아연 질산화물(zinc oxynitride)을 포함하거나, 아연 질산화물 계열의 금속 질산화물을 포함할 수 있다. 즉, 박막(20)은 ZnOx1Ny1 또는 ZnOx1Ny1 계열의 금속 질산화물(반도체)을 포함할 수 있다. 상기 ZnOx1Ny1 에서 x1은 0 ＜ x1 ＜ 1 을 만족할 수 있고, y1은 0 ＜ y1 ＜ 2/3 를 만족할 수 있다. 또는, x1은 0 ＜ x1 ≤ 1/2 을 만족할 수 있고, y1은 1/3 ≤ y1 ＜ 2/3 를 만족할 수 있다. 구체적인 예로, 박막(20)은 ZnOx1Ny1 로 형성하거나, ZnOx1Ny1-X (X: 추가 원소)로 형성할 수 있다. 상기 ZnOx1Ny1-X 에서 추가 원소 X는, 예컨대, B, Al, Ga, In, Sn, Ti, Zr, Hf, Si, F, Cl, Br, I, S, Se, P, Li 등일 수 있다. 박막(20)은 반응성 스퍼터링(reactive sputtering) 법과 같은 PVD(physical vapor deposition) 방법으로 증착할 수 있다. 그러나, 박막(20)은 반응성 스퍼터링 법이 아닌 다른 방법, 예컨대, CVD(chemical vapor deposition), MOCVD(metal organic chemical vapor deposition), ALD(atomic layer deposition), 증발(evaporation) 법 등으로 형성할 수도 있다. 박막(20)의 두께는 5∼150nm 정도, 예컨대, 10∼100nm 정도일 수 있다.
도 1b를 참조하면, 박막(20)을 불활성 기체 이온(inert gas ion)으로 처리할 수 있다. 상기 불활성 기체 이온은, 예컨대, Ar 이온 또는 Ne 이온일 수 있다. 박막(20)을 상기 불활성 기체 이온으로 처리하는 단계는 스퍼터링(sputtering) 공정으로 수행할 수 있다. 이 경우, 상기 스퍼터링 공정은 0.5∼4.0 keV 정도, 예컨대, 0.5∼2.0 keV 정도의 비교적 낮은 가속 전압을 이용해서 수행할 수 있다. 또한, 상기 스퍼터링 공정은 10-7∼10-6 Pa 정도의 공정 압력에서 수행할 수 있다. 상기 스퍼터링 공정은 1∼30분 정도의 시간 동안 수행할 수 있다. 이러한 조건으로 박막(20)을 불활성 기체 이온으로 처리하면, 박막(20)의 에칭(etching)은 유발하지 않으면서, 본 실시예에서 원하는 물성/특성 변화를 일으킬 수 있다.
박막(20)을 상기 불활성 기체 이온으로 처리하는 단계는 플라즈마 처리(plasma treatment) 공정으로 수행할 수도 있다. 이 경우, 상기 플라즈마 처리 공정은 50∼300W 정도의 비교적 낮은 소오스 파워를 이용해서 수행할 수 있고, 예컨대, 약 1∼30분 동안 수행할 수 있다.
경우에 따라서는, 박막(20)을 상기 불활성 기체 이온으로 처리하는데, 이온 주입(ion implantation) 장비를 사용할 수도 있다. 상기 이온 주입 장비를 이용해서 박막(20)을 불활성 기체 이온으로 처리하는 경우에도, 박막(20) 내에 이온을 주입한다기보다는 박막(20)에 이온 충격을 가하는 수준에서 공정을 진행할 수 있다. 따라서, 이 공정은 이온 충돌(ion bombardment) 공정일 수 있다.
전술한 바와 같은 불활성 기체 이온을 이용한 박막(20)의 처리는 박막(20) 내에 상기 이온을 주입 또는 도핑(doping) 하는 것이라기보다는 박막(20)에 상기 이온 또는 그 플라즈마로 충격을 가하여 박막(20)의 물리적/화학적 특성을 변화(안정화)시키는 공정이라고 할 수 있다. 또한, 상기 불활성 기체 이온을 이용한 박막(20)의 처리는 박막(20)을 에칭(etching) 하기 위한 공정이 아니며, 박막(20)의 형태/두께를 그대로 유지시키면서 박막(20)의 물리적/화학적 특성을 변화(안정화)시키는 공정이라고 할 수 있다. 따라서, 불활성 기체 이온을 이용한 박막(20)의 처리시, 박막(20)이 에칭되거나 손상되지 않도록, 처리 에너지는 비교적 낮게 유지될 수 있다. 일례로, 스퍼터링 공정으로 박막(20)을 처리할 경우, 가속 전압은 0.5∼4.0 keV 정도, 예컨대, 0.5∼2.0 keV 정도의 범위에서 정해질 수 있다. 한편, 박막(20)의 두께가 비교적 얇기 때문에, 상기 불활성 기체 이온을 이용한 처리 공정은 박막(20)의 전 영역에 비교적 균일한 영향을 줄 수 있고, 상기 처리 공정의 효과는 박막(20)의 전 영역에서 거의 균일하게 나타날 수 있다. 그러나 여기서 언급한 상기 처리 공정의 효과/메커니즘 등은 예시적인 것이고, 그 밖에 다른 효과/메커니즘이 더 있을 수 있다.
부가해서, 상기 불활성 기체 이온을 이용해서 박막(20)을 처리하는 단계는 상온(room temperature) 또는 상온과 유사한 온도(약 100℃ 이하의 저온)에서 수행할 수 있다. 따라서, 고온 공정에 따른 공정 부담 및 비용 증가 등의 문제를 방지할 수 있다.
전술한 바와 같이 박막(20)을 불활성 기체 이온으로 처리함으로써, 박막(20)의 물성/특성을 안정화시킬 수 있다. 금속 질산화물, 예컨대, 아연 질산화물(ZnOx1Ny1)을 포함하는 박막(20)의 경우, 박막(20) 내 질소(N) 원소의 결합이 불안정하기 때문에, 박막(20)의 물성/특성이 쉽게 변성/열화될 수 있다. 보다 구체적으로 설명하면, 아연 질산화물(ZnOx1Ny1) 박막을 공기 중에 방치했을 때, 아연 질산화물(ZnOx1Ny1) 박막의 질소(N) 원소가 공기 중의 산소(O)와 쉽게 치환되고, 또한 아연 질산화물(ZnOx1Ny1) 박막은 수분 등과도 쉽게 반응할 수 있다. 따라서, 시간이 지남이 따라, 아연 질산화물(ZnOx1Ny1) 박막은 ZnO 박막과 유사한 상태로 변화되고, 아연 질산화물(ZnOx1Ny1) 박막 고유의 물성을 잃어버리게 된다. 다른 측면에서 설명하면, 아연 질산화물(ZnOx1Ny1) 박막은 조성적으로 불균일한 상태를 가질 수 있다. 즉, 아연 질산화물(ZnOx1Ny1) 박막 내에서 질소(N) 원소와 산소(O) 원소의 분포가 불균일할 수 있다. 또한, 아연 질산화물(ZnOx1Ny1) 박막 내에서는 나노스케일(nanoscale)(예컨대, 1∼10nm 정도의 스케일)에서의 상분리 현상이 나타날 수 있다. 즉, 아연 질산화물(ZnOx1Ny1) 박막 내에서는 결정질의 ZnO와 결정질의 ZnN 및 비정질의 ZnON이 동시에 존재할 수 있다. 여기서, 상기 ZnO, ZnN 및 ZnON 각각은 단지 구성원소들을 나열하여 표현한 것으로, 구성원소들의 조성비는 무시된 표현이다. 예컨대, 상기 비정질의 'ZnON'이라는 표현은 Zn, O 및 N의 조성비가 1:1:1 이라는 것을 의미하는 것이 아니고, 단지 Zn, O 및 N으로 구성된 비정질의 물질이라는 것을 의미한다. 이는 본 명세서의 다른 부분에서도 마찬가지이다. 이와 같이, 상기 아연 질산화물(ZnOx1Ny1) 박막은 조성적으로 불균일하고, 결정 상(phase)도 불균일하기 때문에, 불안정한 특성을 가질 수 있고, 그 물성이 쉽게 변화될 수 있다. 다시 말해, 아연 질산화물(ZnOx1Ny1) 박막의 안정성을 확보하기가 어려울 수 있다. 그러나, 본 발명의 실시예에서는 불활성 기체 이온(Ar, Ne ion 등)을 이용해서 소정 조건으로 박막(20)을 처리하면, 박막(20) 내에서의 조성적 균일성 및 상(phase) 균일성을 향상시키고, 원자간 결합(예컨대, Zn-N 사이의 결합)을 강화할 수 있고, 결과적으로, 박막(20)의 물성/특성을 안정화시킬 수 있다. 이에 대해서는 추후에 보다 구체적으로 설명한다.
도 1b의 공정을 통해, 도 1c에 도시된 바와 같이, 안정화된 박막(20a)을 얻을 수 있다. 안정화된 박막(20a)은 우수한 조성 균일성 및 상(phase) 균일성을 가질 수 있다. 또한, 안정화된 박막(20a)은 강화된 원자간 결합(예컨대, 강화된 Zn-N 결합)을 가질 수 있다. 이와 관련해서, 안정화된 박막(20a)의 물성/특성은 장기간 거의 변하지 않고 안정적으로 유지될 수 있다.
도 1c의 안정화된 박막(20a)은 금속 질산화물, 예컨대, 아연 질산화물 또는 아연 질산화물 계열의 물질을 포함할 수 있다. 안정화된 박막(20a)은, 예컨대, ZnOx2Ny2 로 표현할 수 있다. 상기 ZnOx2Ny2 에서 x2는 0 ＜ x2 ＜ 1 을 만족할 수 있고, y2는 0 ＜ y2 ＜ 2/3 를 만족할 수 있다. 또는, x2는 0 ＜ x2 ≤ 1/2 을 만족할 수 있고, y2는 1/3 ≤ y2 ＜ 2/3 를 만족할 수 있다. 도 1b의 단계에서 박막(20)의 전체적인 조성은 변화되지 않고, 그대로 (혹은, 거의 그대로) 유지될 수 있으므로, 도 1a의 박막(20)의 전체적인 조성과 도 1c의 안정화된 박막(20a)의 전체적인 조성은 동일하거나 거의 유사할 수 있다. 따라서, 도 1a의 박막(20)이 ZnOx1Ny1 로 표현되고, 도 1c의 안정화된 박막(20a)이 ZnOx2Ny2 로 표현되는 경우, ZnOx2Ny2 에서 x2 및 y2는 각각 ZnOx1Ny1 의 x1 및 y1과 동일하거나 거의 유사할 수 있다. 도 1a의 박막(20)이 ZnOx1Ny1-X (X: 추가 원소)인 경우, 도 1c의 안정화된 박막(20a)은 ZnOx2Ny2-X (X: 추가 원소)일 수 있다. 여기서, 추가 원소 X는, 예컨대, B, Al, Ga, In, Sn, Ti, Zr, Hf, Si, F, Cl, Br, I, S, Se, P, Li 등일 수 있다.
도 2의 (A) 및 (B)는 각각 비교예 및 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 HAADF STEM(high-angle annular dark-field scanning transmission electron microscope) 이미지를 보여준다. 여기서, 상기 비교예에 따른 아연 질산화물(ZnOxNy) 박막은 아연 질산화물을 증착한 후, 이를 진공 상태에서 약 300℃의 온도로 1시간 정도 열처리하여 형성한 것이다. 상기 실시예에 따른 아연 질산화물(ZnOxNy) 박막은 아연 질산화물 증착 후, 이를 Ar 이온으로 처리하여 형성한 것이다. 이때, 스퍼터링 공정을 사용해서 Ar 이온으로 아연 질산화물 박막을 처리하였다. 상기 스퍼터링 공정에서 이온의 가속 전압은 1 keV 이었고, 기저 압력(base pressure)(챔버 내 압력)은 6.7×10-6 Pa 이었으며, 추출 압력(extraction pressure)은 ∼1.5×10-2 Pa 이었다.
한편, 도 2의 HAADF STEM 이미지는 나노 프로브(nano probe) STEM 모드(mode)에서 128mm의 카메라 길이(camera length) 조건으로 ×1M(106) 이상의 배율로 촬영된 것이다. 이때, 이미지 내에 어떤 지점에서도 이미지 강도(밝기)가 포화(saturation) 되지 않는 조건으로 휘도(brightness)를 설정하였고, 비점수차(astigmatism) 및 초점(focus) 제어를 통해 0.1nm 내외의 해상도(resolution)가 얻어지도록 하였다. 또한, 도 2의 HAADF STEM 이미지는 약 50nm의 두께를 갖는 시편으로부터 얻어진 것이다.
도 2를 참조하면, 비교예에 따른 아연 질산화물(ZnOxNy) 박막(A)의 경우, 박막의 HAADF STEM 이미지 밝기가 나노스케일에서 불균일한 것을 확인할 수 있다. 이는 조성의 불균일성 및 상(phase)의 불균일성(즉, 상분리) 등에 기인한 것으로 사료된다. 한편, 실시예에 따른 아연 질산화물(ZnOxNy) 박막(B)의 경우, 박막의 HAADF STEM 이미지 밝기가 거의 균일한 것을 알 수 있다. 이는 본 발명의 실시예에 따른 방법으로 아연 질산화물(ZnOxNy) 박막을 형성할 경우, 다시 말해, Ar과 같은 불활성 기체 이온으로 아연 질산화물(ZnOxNy) 박막을 처리할 경우, 조성이 균일해지고 상분리(나노스케일의 상분리) 현상이 거의 없어진다는 것을 보여준다.
한편, 도 2의 (A) 및 (B)에서 박막 표면부의 얇은 영역의 밝기가 나머지 영역의 밝기와 다른 것은 표면 산화막에 의한 것이라 판단된다.
도 3의 (A) 및 (B)는 각각 비교예 및 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 HAADF STEM 이미지로부터 측정된 강도(intensity) 데이터이다. 도 3의 (A) 데이터는 도 2의 (A) 이미지로부터 측정된 것이고, 도 3의 (B) 데이터는 도 2의 (B) 이미지로부터 측정된 것이다.
도 3을 참조하면, 비교예에 따른 아연 질산화물(ZnOxNy) 박막의 경우(A), 영역에 따라 강도(밝기)의 차이가 큰 것을 알 수 있다. 한편, 실시예에 따른 아연 질산화물(ZnOxNy) 박막의 경우(B), 영역에 따른 강도(밝기)의 차이가 상대적으로 적은 것을 알 수 있다.
도 3의 (A) 및 (B) 데이터로부터 (Imax - Imin)/Iavg 를 계산하였다. 여기서, Imax 및 Imin은 각각 박막의 HAADF STEM 이미지의 최대 강도 및 최소 강도를 나타내고, Iavg는 상기 HAADF STEM 이미지의 평균 강도를 나타낸다. 도 3의 (A) 데이터의 "(Imax - Imin)/Iavg"는 약 0.48 이었고, (B) 데이터의 "(Imax - Imin)/Iavg"는 약 0.21 이었다. 즉, 본 발명의 실시예에 따른 아연 질산화물(ZnOxNy) 박막의 HAADF STEM 이미지에서 영역에 따른 강도(밝기) 차이가 비교예에 따른 아연 질산화물(ZnOxNy) 박막의 그것보다 월등히 작았다. 이는 상기 실시예에 따른 아연 질산화물(ZnOxNy) 박막의 조성 균일성 및 상(phase) 균일성이 비교예에 따른 아연 질산화물(ZnOxNy) 박막의 그것보다 우수하다는 것을 의미한다.
도 4의 (A) 및 (B)는 각각 비교예 및 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 HAADF STEM 이미지로부터 얻어진 회절 패턴(diffraction pattern)을 보여준다. 도 4의 (A) 회절 패턴은 도 2의 (A) 이미지로부터 얻어진 것이고, 도 4의 (B) 회절 패턴은 도 2의 (B) 이미지로부터 얻어진 것이다. 일반적으로, STEM 이미지로부터 얻어진 회절 패턴에서 선명한 도트(dot) 및 대시(dash) 패턴은 결정질을 나타내고, 경계가 불분명하고 색이 옅은 광폭의 원형 밴드(band)는 비정질을 나타낸다.
도 4를 참조하면, 비교예에 따른 아연 질산화물(ZnOxNy)의 경우(A), 다수의 도트(dot) 및 대시(dash) 패턴이 광폭의 원형 밴드(band)와 함께 나타나는 것을 확인할 수 있다. 이는 비교예에 따른 아연 질산화물(ZnOxNy)이 비교적 많은 양의 결정질을 포함하고, 아울러 비정질도 포함하고 있음을 의미한다. 상기 비교예에 따른 아연 질산화물(ZnOxNy)은 결정질의 ZnO, 결정질의 ZnN 및 비정질의 ZnON을 모두 포함하고 있고, 결정질의 ZnO 및 ZnN의 비율이 비교적 높을 수 있다. 한편, 실시예에 따른 아연 질산화물(ZnOxNy)의 경우(B), 도트(dot) 및 대시(dash) 패턴이 거의 나타나지 않았고, 광폭의 원형 밴드(band) 패턴이 주를 이루고 있음을 알 수 있다. 이는 본 발명의 실시예에 따른 아연 질산화물(ZnOxNy)은 결정질의 ZnO 및 ZnN을 거의 포함하지 않고, 대부분이 비정질의 ZnON으로 구성되어 있음을 의미한다. 즉, 본 발명의 실시예에 따른 아연 질산화물(ZnOxNy)은 결정 상(phase)에 있어서 우수한 균일성을 가질 수 있다. 한편, 상기 ZnO, ZnN 및 ZnON 각각은 단지 구성원소들을 나열하여 표현한 것으로, 구성원소들의 조성비는 무시된 표현이다. 예컨대, 상기 비정질의 'ZnON'이라는 표현은 Zn, O 및 N의 조성비가 1:1:1 이라는 것을 의미하는 것이 아니고, 단지 Zn, O 및 N으로 구성된 비정질의 물질이라는 것을 의미한다. 이는 본 명세서의 다른 부분에서도 마찬가지이다.
도 2 내지 도 4의 결과 및 이와 유사한 본원의 다른 결과들(미도시)에 기초했을 때, 본 발명의 실시예에 따른 박막은 금속 질산화물, 예컨대, 아연 질산화물(ZnOxNy)을 포함하면서, 다음 조건식을 만족할 수 있다.
<조건식> : (Imax - Imin)/Iavg ＜ 0.3
여기서, Imax 및 Imin은 각각 상기 박막의 HAADF STEM 이미지의 최대 강도 및 최소 강도이고, Iavg는 상기 HAADF STEM 이미지의 평균 강도이다. 이때, 상기 HAADF STEM 이미지는 나노 프로브(nano probe) STEM 모드(mode)에서 150mm의 이하의 카메라 길이를 갖도록 조건을 설정하여 ×1M(106) 이상의 배율로 촬영된 것이다. 또한, 이미지 내에 어떤 지점에서도 이미지 강도(밝기)가 포화(saturation) 되지 않는 조건으로 휘도(brightness)를 설정하였고, 비점수차(astigmatism) 및 초점(focus) 제어를 통해 약 0.1nm 이하 (예컨대, 0.1nm 정도)의 해상도(resolution)가 얻어지도록 하였다. 또한, 상기 HAADF STEM 이미지는 30∼80nm 정도 (예컨대, 약 50nm)의 두께를 갖는 시편으로부터 얻어진 것이다.
상기 본 발명의 실시예에 따른 박막의 금속 질산화물은 아연 질산화물(ZnOxNy)을 포함할 수 있다. 상기 금속 질산화물은 비정질 아연 질산화물(amorphous ZnON)을 포함할 수 있고, 상기 박막에서 상기 비정질 ZnON의 함유 비율은 80% 이상, 예컨대, 90% 이상일 수 있다. 그리고, 상기 ZnOxNy 에서 x는 0 ＜ x ＜ 1 을 만족할 수 있고, y는 0 ＜ y ＜ 2/3 를 만족할 수 있다. 또는, x는 0 ＜ x ≤ 1/2 을 만족할 수 있고, y는 1/3 ≤ y ＜ 2/3 를 만족할 수 있다. 이러한 본 발명의 실시예에 따른 박막은 우수한 조성 균일성 및 상(phase) 균일성을 가질 수 있고, 안정된 물성/특성을 가질 수 있다.
도 5는 비교예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 시간 경과에 따른 질소(N) 함유량 변화를 보여주는 XPS(X-ray photoelectron spectroscopy) 깊이 프로파일(depth profile)이다.
도 5를 참조하면, 비교예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 경우, 시간이 지남에 따라 아연 질산화물(ZnOxNy) 박막에서 질소(N)가 빠르게 감소하는 알 수 있다. 질소(N)는 아연 질산화물(ZnOxNy) 박막의 표면에서부터 감소하였고, 대략 한 달이 경과하면, 박막 전체에서 질소(N)가 대부분 없어진 것을 확인할 수 있다.
도 6은 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 XPS 조성 분석 결과를 보여준다. 상기 실시예에 따른 아연 질산화물(ZnOxNy) 박막은 스퍼터 장비를 이용한 Ar 이온 처리 공정을 통해서 형성하였고, 형성 후 2달이 경과한 후에 도 6과 같은 XPS 조성 분석을 실시하였다.
도 6을 참조하면, N2/NOx 결합에 해당하는 피크(peak)와 Zn-N/ZnOxNy 결합에 해당하는 피크(peak)가 분명하게 나타나는 것을 확인할 수 있다. 이를 통해, 상기 실시예에 따른 아연 질산화물(ZnOxNy) 박막의 경우, 형성 후 2달이 경과하더라도, 아연 질산화물(ZnOxNy) 박막 내에 N 성분이 그대로 유지되는 것을 알 수 있다.
도 7은 비교예 및 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 시간 경과에 따른 면저항 변화를 보여주는 그래프이다. 상기 실시예에 따른 아연 질산화물(ZnOxNy) 박막은 아연 질산화물을 Ar 이온 플라즈마로 처리하여 형성한 것이다. 실시예1에 따른 아연 질산화물(ZnOxNy) 박막은 약 100W의 소오스 파워를 사용해서 약 300초 동안 플라즈마 처리를 수행한 것이고, 실시예2에 따른 아연 질산화물(ZnOxNy) 박막은 약 200W의 소오스 파워를 사용해서 약 60초 동안 플라즈마 처리를 수행한 것이다. 한편, 상기 비교예에 따른 아연 질산화물(ZnOxNy) 박막은 플라즈마 처리 없이 형성한 것이다. 이 박막들을 실온의 공기 중에 방치한 상태에서, 시간 경과에 따른 면저항 변화를 측정하였다.
도 7을 참조하면, 비교예에 따른 아연 질산화물(ZnOxNy) 박막의 경우, 약 40 시간 이후 면저항이 급격히 증가하였다. 이는 아연 질산화물(ZnOxNy) 박막으로부터 질소(N)가 빠져나가면서 박막의 저항이 크게 증가한 결과로 판단된다. 한편, 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 경우, 측정 시간 내에서 면저항이 거의 변화되지 않는 것을 확인할 수 있다. 이는 실시예에 따른 아연 질산화물(ZnOxNy) 박막의 물성/특성 안정성이 우수하다는 것을 보여준다.
도 8은 비교예에 따라 형성된 아연 질산화물(ZnOxNy) 박막의 전자빔(electron beam)(e-beam)에 의한 열화 현상을 보여주는 HAADF STEM 이미지이다.
도 8을 참조하면, 비교예에 따라 형성된 아연 질산화물(ZnOxNy) 박막을 전자빔(e-beam)에 노출시켰을 때, HAADF STEM 이미지에서 명암의 차이가 커진 것을 확인할 수 있다. 이를 통해, 전자빔(e-beam)에 의해 비교예에 따른 아연 질산화물(ZnOxNy) 박막의 조성 불균일성 및 상분리 문제가 심화된 것을 알 수 있다.
도 9는 본 발명의 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막에 대한 전자빔(e-beam)의 영향을 보여주는 HAADF STEM 이미지이다.
도 9를 참조하면, 실시예에 따라 형성된 아연 질산화물(ZnOxNy) 박막을 전자빔(e-beam)에 노출하더라도, HAADF STEM 이미지는 거의 변화가 없는 것을 알 수 있다. 즉, 전자빔(e-beam)에 노출하더라도, HAADF STEM 이미지 밝기가 박막 전체에서 거의 균일하게 유지된 것을 알 수 있다. 이는 본 발명의 실시예에 따른 아연 질산화물(ZnOxNy) 박막의 안정성 및 신뢰성을 보여준다.
이상에서 설명한 본 발명의 실시예에 따른 박막 및 그 제조방법은 다양한 반도체소자(전자소자)에 적용될 수 있다. 예컨대, 본 발명의 실시예에 따른 박막 및 그 제조방법은 트랜지스터(박막 트랜지스터)에 적용될 수 있다.
도 10a 내지 도 10g는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다. 본 실시예는 바텀(bottom) 게이트 구조를 갖는 박막 트랜지스터의 제조방법이다.
도 10a를 참조하면, 기판(SUB10) 상에 게이트전극(G10)을 형성하고, 게이트전극(G10)을 덮는 게이트절연층(GI10)을 형성할 수 있다. 기판(SUB10)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 게이트전극(G10)은 일반적인 전극 물질(금속, 도전성 산화물 등)로 형성할 수 있다. 게이트절연층(GI10)은 실리콘 산화물, 실리콘 질산화물 또는 실리콘 질화물로 형성하거나, 그 밖의 다른 물질, 예컨대, 실리콘 질화물보다 유전상수가 큰 고유전물질로 형성할 수도 있다. 게이트절연층(GI10)은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이상이 적층된 구조로 형성할 수도 있다.
다음, 게이트절연층(GI10) 상에 채널물질층(C100)을 형성할 수 있다. 채널물질층(C100)은 도 1a의 박막(20)에 대응될 수 있다. 채널물질층(C100)은 금속 질산화물(반도체)로 형성할 수 있다. 상기 금속 질산화물은 아연 질산화물(zinc oxynitride)을 포함하거나, 아연 질산화물 계열의 물질을 포함할 수 있다. 즉, 상기 금속 질산화물은 ZnOx1Ny1 또는 ZnOx1Ny1 계열의 물질을 포함할 수 있다. 상기 ZnOx1Ny1 에서 x1은 0 ＜ x1 ＜ 1 을 만족할 수 있고, y1은 0 ＜ y1 ＜ 2/3 를 만족할 수 있다. 또는, x1은 0 ＜ x1 ≤ 1/2 을 만족할 수 있고, y1은 1/3 ≤ y1 ＜ 2/3 를 만족할 수 있다. 구체적인 예로, 채널물질층(C100)은 ZnOx1Ny1 로 형성하거나, ZnOx1Ny1-X (X: 추가 원소)로 형성할 수 있다. 상기 ZnOx1Ny1 에서 추가 원소 X는, 예컨대, B, Al, Ga, In, Sn, Ti, Zr, Hf, Si, F, Cl, Br, I, S, Se, P, Li 등일 수 있다. 채널물질층(C100)은 반응성 스퍼터링(reactive sputtering) 법과 같은 PVD(physical vapor deposition) 방법으로 증착할 수 있다. 채널물질층(C100)은 반응성 스퍼터링 법이 아닌 다른 방법, 예컨대, CVD, MOCVD, ALD, 증발(evaporation) 법 등으로 형성할 수도 있다. 채널물질층(C100)은 5∼150nm 정도, 예컨대, 10∼100nm 정도의 두께로 형성할 수 있다. 그러나 채널물질층(C100)의 두께 범위는 달라질 수 있다.
도 10b를 참조하면, 채널물질층(C100)을 불활성 기체 이온(inert gas ion)으로 처리할 수 있다. 상기 불활성 기체 이온은, 예컨대, Ar 이온 또는 Ne 이온일 수 있다. 채널물질층(C100)을 상기 불활성 기체 이온으로 처리하는 단계는 스퍼터링(sputtering) 공정으로 수행할 수 있다. 이 경우, 상기 스퍼터링 공정은 0.5∼4.0 keV 정도, 예컨대, 0.5∼2.0 keV 정도의 비교적 낮은 가속 전압을 사용해서 수행할 수 있다. 또한, 상기 스퍼터링 공정은 10-7∼10-6 Pa 정도의 공정 압력에서 수행할 수 있다. 상기 스퍼터링 공정은 1∼30분 정도의 시간 동안 수행할 수 있다. 이러한 조건으로 채널물질층(C100)을 불활성 기체 이온으로 처리하면, 채널물질층(C100)의 에칭(etching)은 유발하지 않으면서, 본 실시예에서 원하는 물성/특성 변화를 일으킬 수 있다. 채널물질층(C100)을 상기 불활성 기체 이온으로 처리하는 단계는 플라즈마 처리(plasma treatment) 공정으로 수행할 수도 있다. 이 경우, 상기 플라즈마 처리 공정은 50∼300W 정도의 비교적 낮은 소오스 파워를 이용해서 수행할 수 있고, 예컨대, 약 1∼30분 동안 수행할 수 있다. 경우에 따라서는, 채널물질층(C100)을 상기 불활성 기체 이온으로 처리하는데, 이온 주입(ion implantation) 장비를 사용할 수도 있다. 상기 이온 주입 장비를 이용해서 채널물질층(C100)을 불활성 기체 이온으로 처리하는 경우에도, 채널물질층(C100) 내에 이온을 주입한다기보다는 채널물질층(C100)에 이온 충격을 가하는 수준에서 공정을 진행할 수 있다.
도 10b에서와 같이 채널물질층(C100)을 불활성 기체 이온으로 처리함으로써, 채널물질층(C100)의 물성/특성을 안정화시킬 수 있다. 상기 불활성 기체 이온을 이용해서 소정 조건으로 채널물질층(C100)을 처리함으로써, 채널물질층(C100) 내에서의 조성 균일성 및 상(phase) 균일성을 향상시키고, 원자간 결합(예컨대, Zn-N 사이의 결합)을 강화할 수 있고, 결과적으로, 채널물질층(C100)의 물성/특성을 안정화시킬 수 있다. 이에 대해서는 도 1b를 참조하여 설명한 바와 동일할 수 있다.
도 10b의 공정을 통해, 도 10c에 도시된 바와 같이, 안정화된 채널물질층(C100a)을 얻을 수 있다. 안정화된 채널물질층(C100a)은 우수한 조성 균일성 및 상(phase) 균일성을 가질 수 있다. 또한, 안정화된 채널물질층(C100a)은 강화된 원자간 결합 결합을 가질 수 있다. 안정화된 채널물질층(C100a)의 물질 구성/특성은 도 1c의 안정화된 박막(20a)과 동일할 수 있다. 도 10c의 안정화된 채널물질층(C100a)은 ZnOx2Ny2 를 포함하거나, ZnOx2Ny2 계열의 물질을 포함할 수 있다. 상기 ZnOx2Ny2 에서 x2는 0 ＜ x2 ＜ 1 을 만족할 수 있고, y2는 0 ＜ y2 ＜ 2/3 를 만족할 수 있다. 또는, x2는 0 ＜ x2 ≤ 1/2 을 만족할 수 있고, y2는 1/3 ≤ y2 ＜ 2/3 를 만족할 수 있다. 도 1c의 안정화된 채널물질층(C100a)은 ZnOx2Ny2-X (X: 추가 원소)를 포함할 수도 있다. 여기서, 추가 원소 X는, 예컨대, B, Al, Ga, In, Sn, Ti, Zr, Hf, Si, F, Cl, Br, I, S, Se, P, Li 등일 수 있다.
다음, 안정화된 채널물질층(C100a)을 패터닝(식각)하여, 도 10d에 도시된 바와 같이, 안정화된 채널층(이하, 채널층)(C10a)을 형성할 수 있다. 경우에 따라서는, 패터닝(식각) 없이, 채널물질층(도 10c의 C100a)을 그대로 '채널층'으로 사용할 수도 있다.
도 10e를 참조하면, 게이트절연층(GI10) 상에 채널층(C10a)을 덮는 식각정지층(ES10)을 형성할 수 있다. 식각정지층(ES10)은, 예컨대, 실리콘 산화물, 실리콘 질화물, 유기절연물 등으로 형성할 수 있다.
도 10f를 참조하면, 식각정지층(ES10)에 제1 및 제2 콘택홀(H10, H20)을 형성할 수 있다. 상기 제1 및 제2 콘택홀(H10, H20)은 각각 채널층(C10a)의 제1 및 제2 영역을 노출시키도록 형성될 수 있다. 채널층(C10a)의 상기 제1 영역은 채널층(C10a)의 일단 또는 그와 인접한 영역일 수 있고, 상기 제2 영역은 채널층(C10a)의 타단 또는 그와 인접한 영역일 수 있다.
도 10g를 참조하면, 식각정지층(ES10) 상에 제1 및 제2 콘택홀(H10, H20)에 의해 노출된 채널층(C10a) 영역들에 각각 접촉된 소오스전극(S10) 및 드레인전극(D10)을 형성할 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 게이트전극(G10)과 동일한 물질로 형성할 수 있지만, 그렇지 않을 수도 있다. 소오스전극(S10) 및 드레인전극(D10)은 단일층 또는 다중층으로 형성할 수 있다. 소오스/드레인용 도전층을 형성한 후, 이를 패터닝(식각)하여 소오스전극(S10)과 드레인전극(D10)을 형성할 수 있는데, 상기 패터닝(식각)시, 식각정지층(ES10)은 소오스전극(S10)과 드레인전극(D10) 사이의 채널층(C10a) 영역을 보호하는 역할을 할 수 있다. 그러나 식각정지층(ES10)의 형성은 선택적인(optional) 것이다. 특히, 본 발명의 실시예에서와 같이, 채널층(C10a)의 물성/특성이 안정화된 경우, 식각정지층(ES10)을 사용하지 않고, 소오스전극(S10)과 드레인전극(D10)을 형성할 수 있다.
도시하지는 않았지만, 식각정지층(ES10) 상에 소오스전극(S10) 및 드레인전극(D10)을 덮는 보호층(passivation layer)을 형성할 수 있다. 상기 보호층은, 예컨대, 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 또는 유기절연층으로 형성하거나, 이들 중 적어도 두 개 이상이 적층된 구조로 형성할 수 있다. 이와 같은 방법으로 형성된 트랜지스터는 소정 온도로 어닐링(annealing) 할 수 있다.
이와 같이, 본 발명의 실시예에 따르면, 금속 질산화물(ex, 아연 질산화물)을 포함하면서 물성/특성이 안정화된 채널층(C10a)을 형성한 후, 이를 포함하는 트랜지스터를 제조할 수 있다. 상기 채널층(C10a)의 물성/특성이 안정화된 상태이기 때문에, 채널층(C10a) 형성 이후의 공정이 수월해질 수 있고, 이를 적용한 트랜지스터는 우수한 성능 및 고신뢰성을 가질 수 있다. 예컨대, 우수한 전기 신뢰성 및 전기광학적 신뢰성을 가질 수 있다. 만약, 물성/특성이 불안정한 채널층(아연 질산화물 박막)을 사용할 경우, 후속 단계에서 여러 공정상의 문제가 발생할 수 있고, 또한, 이를 포함하는 트랜지스터의 성능 및 신뢰성이 열화될 수 있다.
도 11a 내지 도 11d는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다. 본 실시예는 탑(top) 게이트 구조를 갖는 박막 트랜지스터의 제조방법이다.
도 11a를 참조하면, 기판(SUB20) 상에 금속 질산화물, 예컨대, 아연 질산화물(ZnOx1Ny1)을 포함하는 채널물질층(C200)을 형성할 수 있다. 채널물질층(C200)의 물질, 두께, 물성 등은 도 10a의 채널물질층(C100)과 동일하거나 유사할 수 있다. 다음, 채널물질층(C200)을 불활성 기체 이온으로 처리할 수 있다. 상기 불활성 기체 이온은, 예컨대, Ar 이온 또는 Ne 이온일 수 있다. 상기 불활성 기체 이온으로 채널물질층(C200)을 처리하는 방법은 도 10b를 참조하여 설명한 바와 동일하거나 그와 유사할 수 있다.
채널물질층(C200)을 상기 불활성 기체 이온으로 처리한 결과, 도 11b에 도시된 바와 같이, 안정화된 채널물질층(C200a)을 얻을 수 있다. 안정화된 채널물질층(C200a)의 물질 구성/특성은 도 1c의 안정화된 박막(20a)과 동일할 수 있다.
안정화된 채널물질층(C200a)을 패터닝하여, 도 11c에 도시된 바와 같이, 안정화된 채널층(이하, 채널층)(C20a)을 형성할 수 있다. 경우에 따라서는, 패터닝(식각) 없이, 채널물질층(도 11b의 C200a)을 그대로 '채널층'으로 사용할 수 있다.
도 11d를 참조하면, 기판(SUB20) 상에 채널층(C20a)과 전기적으로 접촉된 소오스전극(S20) 및 드레인전극(D20)을 형성할 수 있다. 다음, 채널층(C20)과 소오스전극(S20) 및 드레인전극(D20)을 덮는 게이트절연층(GI20)을 형성할 수 있다. 게이트절연층(GI20)은 도 11a의 게이트절연층(GI10)과 동일하거나 유사한 물질로 형성할 수 있다. 다음, 게이트절연층(GI20) 상에 게이트전극(G20)을 형성할 수 있다. 게이트전극(G20)은 채널층(C20a) 위쪽에 형성할 수 있다. 게이트전극(G20)은 소오스전극(S20) 및 드레인전극(D20)과 동일한 물질 또는 다른 물질로 형성할 수 있다. 도시하지는 않았지만, 게이트절연층(GI20) 상에 게이트전극(G20)을 덮는 보호층을 형성할 수 있다. 상기 보호층은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 또는 유기절연층으로 형성하거나, 이들 중 적어도 두 개 이상이 적층된 구조로 형성할 수 있다. 이와 같은 방법으로 형성된 트랜지스터는 소정 온도에서 어닐링할 수 있다.
도 10g 및 도 11d의 구조(소자)는 본 발명의 실시예에 따른 트랜지스터라고 할 수 있다. 이때, 채널층(C10a, C20a)은 본 발명의 실시예에 따른 "박막"에 대응될 수 있다. 즉, 채널층(C10a, C20a)은 금속 질산화물, 예컨대, 아연 질산화물(ZnOxNy)을 포함하면서, 조건식 "(Imax - Imin)/Iavg ＜ 0.3"을 만족할 수 있다. 여기서, Imax 및 Imin은 각각 상기 채널층의 HAADF STEM 이미지의 최대 강도 및 최소 강도이고, Iavg는 상기 HAADF STEM 이미지의 평균 강도이다. 이때, 상기 HAADF STEM 이미지는 나노 프로브(nano probe) STEM 모드(mode)에서 150mm의 이하의 카메라 길이를 갖는 조건으로 ×1M(106) 이상의 배율로 촬영된 것이다. 또한, 이미지 내에 어떤 지점에서도 이미지 강도(밝기)가 포화(saturation) 되지 않는 조건으로 휘도(brightness)를 설정하였고, 비점수차(astigmatism) 및 초점(focus) 제어를 통해 약 0.1nm 이하 (예컨대, 약 0.1nm 정도)의 해상도(resolution)가 얻어지도록 하였다. 또한, 상기 HAADF STEM 이미지는 30∼80nm 정도 (예컨대, 50nm 정도)의 두께를 갖는 시편으로부터 얻어진 것이다.
본 발명의 실시예에 따른 채널층(C10a, C20a)의 금속 질산화물은 아연 질산화물(ZnOxNy)을 포함할 수 있다. 상기 금속 질산화물은 비정질 아연 질산화물(amophous ZnON)을 포함할 수 있고, 상기 박막에서 상기 비정질 ZnON의 함유 비율은 80% 이상, 예컨대, 90% 이상일 수 있다. 이러한 본 발명의 실시예에 따른 채널층(C10a, C20a)은 우수한 조성 균일성 및 상(phase) 균일성을 가질 수 있고, 안정된 물성/특성을 가질 수 있다.
도 10g 및 도 11d의 구조는 예시적인 것이고, 이 구조는 다양하게 변형될 수 있다. 다양한 변형예들이 도 12 내지 도 15에 도시되어 있다. 도 12 및 도 13은 도 10g의 구조에서 변형된 것이고, 도 14 및 도 15는 도 11d의 구조에서 변형된 것이다.
도 12를 참조하면, 기판(SUB10) 상에 게이트전극(G10) 및 이를 덮는 게이트절연층(GI10)이 구비되고, 게이트절연층(GI10) 상에 채널층(C10a)이 구비될 수 있다. 채널층(C10a) 상에 식각정지층(ES11)이 구비될 수 있다. 식각정지층(ES11)의 폭(도면의 좌우 방향으로의 폭)은 채널층(C10a)보다 작을 수 있다. 채널층(C10a)의 양단은 식각정지층(ES11)으로 커버되지 않을 수 있다. 채널층(C10a)의 일단 및 그와 인접한 식각정지층(ES11) 부분을 덮는 소오스전극(S11)이 구비될 수 있고, 채널층(C10a)의 타단 및 그와 인접한 식각정지층(ES11) 부분을 덮는 드레인전극(D11)이 구비될 수 있다. 소오스전극(S11) 및 드레인전극(D11)은 게이트절연층(GI10) 위로 연장된 구조를 가질 수 있다. 도시하지는 않았지만, 소오스전극(S11), 드레인전극(D11) 및 식각정지층(ES11)을 덮는 보호층이 더 구비될 수 있다.
도 12에서 식각정지층(ES11)은 구비되지 않을 수도 있다. 그 예가 도 13에 도시되어 있다. 도 13을 참조하면, 식각정지층 없이 소오스전극(S12)이 채널층(C10a)의 일단을 덮도록 구비될 수 있고, 드레인전극(D12)이 채널층(C10a)의 타단을 덮도록 구비될 수 있다. 본 발명의 실시예에 따르면 채널층(C10a)의 물성/특성이 안정화되었기 때문에, 식각정지층 없이 소오스전극(S12) 및 드레인전극(D12)을 형성하더라도, 채널층(C10a)의 물성/특성이 열화되지 않고 유지될 수 있다.
도 14 및 도 15는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다. 도 14 및 도 15는 도 11d의 구조에서 변형된 것이다.
도 14를 참조하면, 기판(SUB20) 상에 서로 이격된 소오스전극(S21) 및 드레인전극(D21)이 구비될 수 있다. 소오스전극(S21) 및 드레인전극(D21) 사이의 기판(SUB20) 상에 채널층(C21a)이 구비될 수 있다. 채널층(C21a)은 소오스전극(S21) 및 드레인전극(D21)에 연결될 수 있다. 채널층(C21a)은 소오스전극(S21) 및 드레인전극(D21)의 서로 마주하는 단부를 덮도록 구비될 수 있다. 기판(SUB20) 상에 채널층(C21a), 소오스전극(S21) 및 드레인전극(D21)을 덮는 게이트절연층(GI20)이 구비될 수 있다. 게이트절연층(GI20) 상에 게이트전극(G20)이 구비될 수 있다. 도시하지는 않았지만, 게이트절연층(GI20) 상에 게이트전극(G20)을 덮는 보호층이 더 구비될 수 있다. 채널층(C21a)과 소오스전극(S21) 및 드레인전극(D21) 사이의 위치 관계 및 이들의 형태를 제외하면, 도 14의 구조는 도 11d와 동일할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 것으로, 탑(top) 게이트 구조를 갖는 트랜지스터의 다른 예를 보여준다.
도 15를 참조하면, 기판(SUB20) 상에 채널층(C22a)이 구비되고, 채널층(C22a)을 덮는 게이트절연층(GI22)이 구비될 수 있다. 게이트절연층(GI22) 상에 게이트전극(G22)이 구비될 수 있고, 게이트전극(G22)을 덮는 층간절연층(IL22)이 구비될 수 있다. 층간절연층(IL22)과 게이트절연층(GI22) 내에 채널층(C22a)의 제1 및 제2 영역을 노출시키는 제1 및 제2 콘택홀(H11, H22)이 구비될 수 있다. 제1 콘택홀(H11) 내에 소오스전극(S22)이 구비될 수 있고, 제2 콘택홀(H22) 내에 드레인전극(D22)이 구비될 수 있다. 소오스전극(S22) 및 드레인전극(D22)은 층간절연층(IL22) 위로 연장된 구조를 가질 수 있다. 채널층(C22a)의 물질, 물성, 두께 등은 도 11d의 채널층(C20a)과 동일하거나 유사할 수 있다.
앞서 설명한 바와 같이, 본 발명의 실시예에 따르면, 금속 질산화물(ex, ZnOxNy)을 채널층 물질로 포함하면서, 우수한 성능(고이동도 등) 및 고신뢰성을 갖는 트랜지스터를 구현할 수 있다.
이상에서 설명한 본 발명의 실시예에 따른 트랜지스터는 액정표시장치 및 유기발광표시장치 등과 같은 표시장치에 스위칭소자 또는 구동소자로 적용될 수 있다. 앞서 설명한 바와 같이, 본 발명의 실시예에 따른 트랜지스터는 높은 이동도(mobility) 및 우수한 안정성/신뢰성을 갖기 때문에, 이를 표시장치에 적용하면, 표시장치의 성능을 향상시킬 수 있다. 또한 본 발명의 실시예에 따른 트랜지스터는 표시장치뿐 아니라, 메모리소자 및 논리소자 등 다른 전자소자 분야에 다양한 용도로 적용될 수 있다.
도 16은 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(표시장치)의 일례를 보여주는 단면도이다. 본 실시예의 전자소자(표시장치)는 액정표시장치이다.
도 16을 참조하면, 제1 기판(100)과 제2 기판(200) 사이에 액정층(liquid crystal layer)(150)이 구비될 수 있다. 제1 기판(100)은 본 발명의 실시예에 따른 트랜지스터, 예컨대, 도 10g, 도 11d 및 도 12 내지 도 15의 트랜지스터 중 적어도 하나를 스위칭소자 또는 구동소자로 포함하는 어레이 기판(array substrate)일 수 있다. 제1 기판(100)은 트랜지스터에 연결된 화소전극(미도시)을 포함할 수 있다. 제2 기판(200)은 상기 화소전극에 대응하는 상대전극(미도시)을 포함할 수 있다. 제1 기판(100)과 제2 기판(200) 사이에 인가되는 전압에 따라, 액정층(150)의 액정 배열상태가 달라질 수 있다. 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자의 구성은 도 16의 구조에 한정되지 않고, 다양하게 변형될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1a 내지 도 1c의 박막 제조방법과 이 방법으로 형성된 박막, 도 10a 내지 도 11d의 트랜지스터 제조방법과 이 방법으로 형성된 트랜지스터, 도 12 내지 도 15의 트랜지스터, 그리고, 도 16의 전자소자(표시장치)의 구성/구조 및 제조방법은 다양하게 변형될 수 있음을 알 수 있을 것이다. 예컨대, 아연 질산화물(ZnOxNy) 이외에 다른 금속 질산화물에 대해서도 본원의 실시예에서와 유사한 효과가 나타날 수 있음을 알 수 있을 것이다. 또한, 본 발명의 실시예에 따른 박막을 트랜지스터가 아닌 다른 다양한 반도체소자에 적용할 수 있음을 알 수 있을 것이다. 또한, 본 발명의 실시예에 따른 트랜지스터는 도 16과 같은 표시장치 이외에 다양한 전자소자에 여러 가지 용도로 적용할 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 20 : 박막
20a : 안정화된 박막 100 : 제1 기판
150 : 액정층 200 : 제2 기판
C10a, C20a : 채널층 C100, C200 : 채널물질층
D10, D20 : 드레인전극 ES10, ES11 : 식각정지층
G10, G20 : 게이트전극 GI10, GI20 : 게이트절연층
H10, H20 : 콘택홀 IL22 : 층간절연층
S10, S20 : 소오스전극 SUB10, SUB20 : 기판

Claims (27)

  1. 금속 질산화물(metal oxynitride)을 포함하는 박막을 형성하는 단계; 및
    상기 박막을 형성하는 단계에서 형성된 상기 박막을 불활성 기체 이온으로 처리하여 상기 박막의 물성을 안정화시키는 단계;를 포함하며,
    상기 박막을 상기 불활성 기체 이온으로 처리하는 단계는 스퍼터링(sputtering) 공정으로 수행하고, 상기 스퍼터링 공정은 0.5∼4.0 keV의 가속 전압을 사용해서 수행하는 박막 형성방법.
  2. 제 1 항에 있어서,
    상기 금속 질산화물은 아연 질산화물을 포함하는 박막 형성방법.
  3. 제 1 항에 있어서,
    상기 불활성 기체 이온은 Ar 및 Ne 이온 중 적어도 하나를 포함하는 박막 형성방법.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 스퍼터링 공정은 10-7∼10-6 Pa의 공정 압력에서 수행하는 박막 형성방법.
  7. 삭제
  8. 삭제
  9. 제 1 내지 3 항 중 어느 한 항에 있어서,
    상기 박막을 상기 불활성 기체 이온으로 처리하는 단계는 상온(room temperature)에서 수행하는 박막 형성방법.
  10. 청구항 1에 기재된 박막 형성방법으로 형성된 박막.
  11. 금속 질산화물(metal oxynitride)로 형성된 박막에 있어서,
    다음 조건식을 만족하는 박막.
    <조건식>
    (Imax - Imin)/Iavg ＜ 0.3
    여기서, Imax 및 Imin은 각각 상기 박막의 HAADF STEM(high-angle annular dark-field scanning transmission electron microscope) 이미지의 최대 강도 및 최소 강도를 나타내고, Iavg는 상기 HAADF STEM 이미지의 평균 강도를 나타낸다.
  12. 제 11 항에 있어서,
    상기 금속 질산화물은 아연 질산화물을 포함하는 박막.
  13. 제 12 항에 있어서,
    상기 금속 질산화물은 비정질 아연 질산화물을 포함하고,
    상기 박막에서 상기 비정질 아연 질산화물의 함유 비율은 80% 이상인 박막.
  14. 채널층, 게이트전극, 소오스전극 및 드레인전극을 포함하는 트랜지스터의 제조방법에 있어서,
    금속 질산화물을 포함하는 채널층을 형성하는 단계; 및
    상기 채널층을 형성하는 단계에서 형성된 상기 채널층을 불활성 기체 이온으로 처리하여 상기 채널층의 물성을 안정화시키는 단계;를 포함하며,
    상기 채널층을 상기 불활성 기체 이온으로 처리하는 단계는 스퍼터링(sputtering) 공정으로 수행하고, 상기 스퍼터링 공정은 0.5∼4.0 keV의 가속 전압을 사용해서 수행하는 트랜지스터의 제조방법.
  15. 제 14 항에 있어서,
    상기 금속 질산화물은 아연 질산화물을 포함하는 트랜지스터의 제조방법.
  16. 제 14 항에 있어서,
    상기 불활성 기체 이온은 Ar 및 Ne 이온 중 적어도 하나를 포함하는 트랜지스터의 제조방법.
  17. 삭제
  18. 삭제
  19. 제 14 항에 있어서,
    상기 스퍼터링 공정은 10-7∼10-6 Pa의 공정 압력에서 수행하는 트랜지스터의 제조방법.
  20. 삭제
  21. 삭제
  22. 제 14 내지 16 항 중 어느 한 항에 있어서,
    상기 채널층을 상기 불활성 기체 이온으로 처리하는 단계는 상온(room temperature)에서 수행하는 트랜지스터의 제조방법.
  23. 제 14 항에 있어서,
    상기 채널층 상에 식각정지층을 형성하는 단계를 더 포함하는 트랜지스터의 제조방법.
  24. 금속 질산화물로 형성된 채널층; 상기 채널층에 대응하는 게이트전극; 상기 채널층의 제1 영역에 연결된 소오스전극; 및 상기 채널층의 제2 영역에 연결된 드레인전극;을 포함하고, 상기 채널층은 다음 조건식을 만족하는 트랜지스터.
    <조건식>
    (Imax - Imin)/Iavg ＜ 0.3
    여기서, Imax 및 Imin은 각각 상기 채널층의 HAADF STEM(high-angle annular dark-field scanning transmission electron microscope) 이미지의 최대 강도 및 최소 강도를 나타내고, Iavg는 상기 HAADF STEM 이미지의 평균 강도를 나타낸다.
  25. 제 24 항에 있어서,
    상기 금속 질산화물은 아연 질산화물을 포함하는 트랜지스터.
  26. 제 25 항에 있어서,
    상기 금속 질산화물은 비정질 아연 질산화물을 포함하고,
    상기 채널층에서 상기 비정질 아연 질산화물의 함유 비율은 80% 이상인 트랜지스터.
  27. 제 24 항에 있어서,
    상기 채널층 상에 구비된 식각정지층을 더 포함하는 트랜지스터.
KR1020130015531A 2013-02-13 2013-02-13 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법 KR102079715B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130015531A KR102079715B1 (ko) 2013-02-13 2013-02-13 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
US14/177,513 US9425323B2 (en) 2013-02-13 2014-02-11 Thin film, method of forming thin film, semiconductor device including thin film, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130015531A KR102079715B1 (ko) 2013-02-13 2013-02-13 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140102086A KR20140102086A (ko) 2014-08-21
KR102079715B1 true KR102079715B1 (ko) 2020-02-20

Family

ID=51296888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130015531A KR102079715B1 (ko) 2013-02-13 2013-02-13 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US9425323B2 (ko)
KR (1) KR102079715B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111092A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
CN105974699B (zh) * 2016-06-29 2019-05-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN111524997B (zh) * 2020-03-17 2022-04-29 湖北云邦科技有限公司 一种基于量子碳膜的异质结光电二极管结构及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102315A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20100151676A1 (en) * 2008-12-16 2010-06-17 Applied Materials, Inc. Densification process for titanium nitride layer for submicron applications
US20100301343A1 (en) * 2009-06-01 2010-12-02 Qiu Cindy X Metal oxynitride thin film transistors and circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003026019A1 (fr) * 2001-09-12 2003-03-27 Nec Corporation Dispositif a semi-conducteurs et procede de production correspondant
KR100407998B1 (ko) 2001-10-09 2003-12-01 주식회사 하이닉스반도체 금속 배선의 콘택 영역 세정 방법
KR100857461B1 (ko) 2007-01-09 2008-09-08 한국전자통신연구원 원자층 증착법을 이용한 ｐ 타입 ＺｎＯ반도체막 제조 방법및 상기 제조 방법으로 제조된 ＺｎＯ 반도체막을포함하는 박막 트랜지스터
WO2008126729A1 (ja) 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
KR20100055655A (ko) 2008-11-18 2010-05-27 국민대학교산학협력단 ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터
WO2011037829A2 (en) 2009-09-24 2011-03-31 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
TWI621183B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102315A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20100151676A1 (en) * 2008-12-16 2010-06-17 Applied Materials, Inc. Densification process for titanium nitride layer for submicron applications
US20100301343A1 (en) * 2009-06-01 2010-12-02 Qiu Cindy X Metal oxynitride thin film transistors and circuits

Also Published As

Publication number Publication date
US9425323B2 (en) 2016-08-23
US20140225106A1 (en) 2014-08-14
KR20140102086A (ko) 2014-08-21

Similar Documents

Publication Publication Date Title
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5546733B2 (ja) 薄膜トランジスタ及びその製造方法
US8143093B2 (en) Process to make metal oxide thin film transistor array with etch stopping layer
US8435843B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
KR102079715B1 (ko) 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
KR102450341B1 (ko) 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR20080092663A (ko) 박막트랜지스터 제조방법 및 이에 의해 제조된박막트랜지스터
CN1416159A (zh) 硅锗/绝缘体上外延硅互补金属氧化物半导体及其制造方法
CN111430513B (zh) 纳米柱的制备方法和纳米柱led器件的制备方法
KR102205698B1 (ko) 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
KR101878731B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR100996644B1 (ko) ＺｎＯ ＴＦＴ의 제조방법
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
KR20210047592A (ko) 전자 소자 및 그 제조방법
WO2003069681A1 (en) High performance active and passive structures based on silicon material grown epitaxially or bonded to silicon carbide substrate
US10672623B2 (en) Transistor and method of manufacturing the same
US20090057739A1 (en) Ge channel device and method for fabricating ge channel device
CN104120388A (zh) 纳米晶形成方法和制造有机发光显示装置的方法
KR20200145912A (ko) Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법
JP2019094254A (ja) ダイヤモンド半導体基板の製造方法
JP2005191461A (ja) 電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right