KR20100055655A - ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터 - Google Patents

ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터 Download PDF

Info

Publication number
KR20100055655A
KR20100055655A KR1020080114481A KR20080114481A KR20100055655A KR 20100055655 A KR20100055655 A KR 20100055655A KR 1020080114481 A KR1020080114481 A KR 1020080114481A KR 20080114481 A KR20080114481 A KR 20080114481A KR 20100055655 A KR20100055655 A KR 20100055655A
Authority
KR
South Korea
Prior art keywords
precursor
thin film
chamber
substrate
type zno
Prior art date
Application number
KR1020080114481A
Other languages
English (en)
Inventor
이재갑
성명모
조상호
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020080114481A priority Critical patent/KR20100055655A/ko
Publication of KR20100055655A publication Critical patent/KR20100055655A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 n-타입 ZnO 반도체 박막의 제조 방법 및 상기 제조 방법에 의하여 형성된 n-타입 ZnO 반도체 박막을 활성층(active layer)으로 포함하는 박막 트랜지스터(Thin Film Transistor, TFT)에 관한 것으로서, 본 발명의 상기 n-타입 ZnO 반도체 박막의 제조 방법은 저온에서 저비용의 간단한 공정으로 낮은 전압에서 우수한 전기적 특성을 갖는 n-타입 ZnO 반도체 박막 및 이를 포함하는 박막 트랜지스터를 제조할 수 있으며, 이러한 n-타입 ZnO 반도체 박막은 낮은 온도에서 증착이 가능하여 유연성 디스플레이에 사용되는 트랜지스터로 사용될 수 있고, 투명 디스플레이에 사용되는 트랜지스터로 사용될 수 있다.
n-타입 ZnO 반도체 박막, 박막 트랜지스터, 원자층 증착법

Description

ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터 {METHOD FOR PREPARING n-TYPE ZnO SEMICONDUCTOR THIN FILM AND THIN FILM TRANSISTOR}
본 발명은 질소가 도핑된 n-타입 ZnO 반도체 박막의 제조 방법 및 상기 n-타입 ZnO 반도체 박막을 활성층(active layer)으로 포함하는 박막 트랜지스터(Thin Film Transistor, TFT)에 관한 것으로서, 구체적으로, 저온에서 저비용의 간단한 공정으로 낮은 전압에서 우수한 전기적 특성을 갖는 n-타입 ZnO 반도체 박막을 제조하는 방법 및 상기 n-타입 ZnO 반도체 박막을 포함하는 박막 트랜지스터에 관한 것이다.
종래에는 박막 트랜지스터로 a-Si:H나 poly-Si TFT가 많이 사용되고 있으며, 근래에는 유기 반도체를 활성층으로 하는 트랜지스터 및 투명한 금속 산화물을 이용한 트랜지스터의 개발이 진행되고 있다.
투명한 트랜지스터로는 In, Ga, Zn의 산화물과 그 복합 산화물이 사용되고 있으며, 그 중 ZnO는 3.3eV의 밴드갭을 가지고, 고온에서 성장시에는 우수한 결정성을 가진 박막을 형성시킬 수 있다. 또한, 도핑 물질에 따라 전기적 특성을 쉽게 변화시킬 수 있어 투명전극 및 활성층으로 연구가 활발히 진행되고 있다.
그러나 가장 많이 사용되는 a-Si:H TFT는 낮은 전하이동도(mobility) 및 빛에 민감하다는 문제점을 지니고, 낮은 전하이동도의 해결을 위해 사용되는 poly-Si은 고온 공정이 수반되며 무겁다는 단점을 가진다. 한편, 일반적으로 도핑이 되지 않는 ZnO는 O 결핍(oxygen vacancy)와 격자 간(interstitial) Zn 등의 본질적 결함(intrinsic defects)으로 말미암아 전자 캐리어의 양이 많아 트랜지스터로 쓰기에는 적합하지 않다.
또한, 지금까지의 투명한 트랜지스터는 주로 PLD(Pulsed Laser Deposition), 스퍼터링(Sputtering) 등을 이용하여 증착하거나 고온의 열처리 과정이 수반되어 대면적화가 어려우며, 그 특성 또한 a-Si 트랜지스터보다 우수하지 못하다. 특히 고온 공정은 가벼우며 유연한 플라스틱을 기판으로 사용할 수 없다는 한계를 지닌다.
이에 대한 대안으로 이미 원자층 증착법을 통한 ZnO 트랜지스터 기술 [KR 1020060059134] 이 개시되었다. 하지만, 상기의 기술은 플라즈마 장비를 사용함으로써 공정비가 비싸지는 단점을 갖는다. 또한, 플라즈마를 사용하지 않고 산소 전구체로 H2O을 사용하였을 시에는, 본 연구실에서 실험한 결과 상기 특허에 제시된 온도 (70~150℃) 에서 높은 캐리어(carrier) 농도로 말미암아 적절한 트랜지스터의 특성을 보이지 않았다. 이는 다른 연구실에서 발표한 논문 [Appl. Phys. Lett., vol. 91, 0183517, 2007] 에서도 그 근거를 찾아 볼 수 있다. 이 논문에서는 이에 대한 대안으로 암모니아수를 사용하여 in-situ로 ZnO를 도핑하여 트랜지스터를 형 성하였는데, 이때의 구동 볼트가 35V로 상당히 높다. 또한, 질소 전구체로 암모니아수를 사용시, 시간이 지남에 따라 암모니아수의 농도가 변하여 도핑 농도를 균일하게 조절하기도 어렵다.
따라서, 본 발명의 목적은 상기한 문제점을 해결하고, 저온에서 저비용의 간단한 공정으로 낮은 전압에서 우수한 전기적 특성을 갖는 n-타입 ZnO 반도체 박막의 제조 방법, 상기 제조 방법에 의하여 형성된 n-타입 ZnO 반도체 박막을 포함하는 박막 트랜지스터 및 그의 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 상기 제조 방법에 의하여 형성된 n-타입 ZnO 반도체 박막은, 질소를 도핑함으로써 n-타입 ZnO 반도체 박막의 전자 캐리어 양을 원하는 수준으로 조절이 가능하며 낮은 전력에서도 구동이 가능한 트랜지스터를 제조할 수 있고, 낮은 온도에서 증착이 가능하여 유연성 디스플레이에 사용되는 트랜지스터로 사용될 수 있고, 투명 디스플레이에 사용되는 트랜지스터로 사용될 수 있다.
구체적으로, 상기와 같은 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 본 발명의 n-타입 ZnO 반도체 박막의 제조 방법은 하기를 포함한다:
원자층 증착 장비의 챔버 내로 기판을 배치하고;
상기 챔버 안으로 Zn 전구체를 단독으로 혹은 운반 가스와 함께 챔버 내로 주입하고 원자층 증착법에 의하여 상기 Zn 전구체를 상기 기판의 표면에 흡착시켜 Zn를 포함하는 원자층을 형성하고;
질소 전구체 및 산소 전구체를 각각 주입하여, 상기 기판에 흡착된 Zn 전구 체와 상기 질소 전구체 및 산소 전구체 간의 표면 화학 반응을 이용하여 질소가 도핑된 n-타입 ZnO 반도체 박막을 형성함.
본 발명의 다른 측면에 따르면, 본 발명의 박막 트랜지스터는 하기를 포함한다:
기판 상에 형성되는 게이트 전극;
상기 본 발명의 n-타입 ZnO 반도체 박막의 제조 방법에 따라 제조되어, 상기 게이트 전극의 상부 또는 하부에 형성되는 n-타입 ZnO 반도체 박막;
상기 n-타입 ZnO 반도체 박막과 전기적으로 접촉되는 소스/드레인 전극; 및
상기 게이트 전극과 상기 n-타입 ZnO 반도체 박막 사이에 형성되는 게이트 절연막.
또한, 본 발명의 다른 측면에 따르면, 본 발명의 박막 트랜지스터의 제조 방법은 하기를 포함한다:
게이트 전극 및 게이트 절연막이 형성된 기판을 원자층 증착 장비의 챔버 내로 배치하는 단계;
상기 게이트 전극의 상부에 상기 본 발명의 n-타입 ZnO 반도체 박막의 제조 방법에 따라 n-타입 ZnO 반도체 박막을 형성하는 단계; 및
상기 n-타입 ZnO 반도체 박막과 전기적으로 접촉되는 소스/드레인 전극을 형성하는 단계.
본 발명에 따른 n-타입 ZnO 반도체 박막의 제조 방법, 상기 박막을 포함하는 박막 트랜지스터 및 상기 박막 트랜지스터의 제조 방법은 다음과 같은 효과를 나타낸다:
첫째, 원자층 증착법에 의한 ZnO 박막의 형성이 100℃ 이하의 저온에서 가능하며, 절연층막 또한 150℃ 이하의 저온에서 증착이 가능하여 대면적 플라스틱 기판의 제조 시에 가벼우면서도 유연하며 우수한 특성의 트랜지스터를 제조할 수 있다.
둘째, 유리나 플라스틱 같은 투명한 기판과 투명한 산화물 전극을 사용하여 모든 구성요소가 투명한 트랜지스터의 제조가 가능하고, 이는 투명 디스플레이 제조를 위한 궁극적 단계에 도달할 수 있다.
셋째, 원자층 증착법에 의해 형성된 절연층막과 활성층 사용시에 얇은 두께에서도 소자의 구현이 가능하며, 이는 낮은 구동 전력을 요하는 제품에 이용될 수 있다.
넷째, 본 발명에 따라 제조된 트랜지스터는 플라즈마나 고온 공정이 수반되지 않기 때문에 그에 도달하기 위한 에너지를 줄일 수 있고, 이는 제조 단가의 절감 효과를 가져 올 수 있다.
이하 본 발명에 따른 바람직한 실시예를 첨부된 도면들을 참조하여 본 발명을 보다 상세하게 설명한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 발명의 일 측면에 따르면, 본 발명의 n-타입 ZnO 반도체 박막의 제조 방법은 하기를 포함한다:
원자층 증착 장비의 챔버 내로 기판을 배치하고;
상기 챔버 안으로 Zn 전구체를 단독으로 혹은 운반 가스와 함께 챔버 내로 주입하고 원자층 증착법에 의하여 상기 Zn 전구체를 상기 기판의 표면에 흡착시켜 Zn을 포함하는 원자층을 형성하고;
질소 전구체 및 산소 전구체를 각각 주입하여, 상기 기판에 흡착된 Zn 전구체와 상기 질소 전구체 및 산소 전구체 간의 표면 화학 반응을 이용하여 질소가 도핑된 n-타입 ZnO 반도체 박막을 형성함.
본 발명에 따른 상기 n-타입 ZnO 반도체 박막의 제조 방법에 있어서, 상기 n-타입 ZnO 반도체 박막은 전구체들 간의 표면 화학 반응을 이용한 원자층 증착법에 의하여 증착하며 이때 Zn 전구체와 산소(O) 전구체 이외에 질소(N) 도핑을 위한 질소 전구체를 주입한다.
상기 본 발명에 따른 n-타입 ZnO 반도체 박막의 제조 방법에 있어서, 원하는 두께의 질소가 도핑된 n-타입 ZnO 박막이 형성될 때까지 상기 Zn을 포함하는 원자층을 형성하는 단계 및 질소 전구체 및 산소 전구체를 각각 주입하여, 상기 기판에 흡착된 Zn 전구체와 상기 질소 전구체 및 산소 전구체 간의 표면 화학 반응을 이용하여 질소가 도핑된 n-타입 ZnO 반도체 박막을 형성하는 단계를 수회 반복할 수 있다.
본 발명에서 상기 박막의 두께는 10 ~ 100nm, 또는 20 ~ 50nm 일 수 있으나, 이에 제한되는 것은 아니다. 상기 공정의 반복 횟수는 박막의 성장 속도(growth rate) 등 공정 조건에 따라 변할 수 있다. 예를 들어, 막의 성장 속도가 1.5Å/cycle 인 경우, 20 ~ 50nm의 막을 증착시키기 위해 필요한 반복 횟수는 130 ~ 330cycles로 계산할 수 있다.
본 발명에서 사용되는 원자층 증착법(Atomic Layer Deposition, ALD)이란 구성 원소를 포함하는 전구체의 순차적 주입으로 표면에서의 화학반응을 이용하여 단원자층(monolayer) 이하의 단위로 박막의 두께를 조절할 수 있는 증착 방법을 말한다. 즉, 원자층 증착법은 기질 표면에서의 화학적 흡착(chemisorption)과 탈착 (desorption) 과정을 이용하여 단원자층의 두께 제어가 가능한 새로운 개념의 증착 방법이라 할 수 있다. 기존의 화학 기상 증착(Chemical Vapor Deposition , CVD) 에서 두 가지 이상의 반응기체를 반응기에 혼합시키면 기상에서 반응이 일어나거나 혹은 기질 표면에서 반응이 일어나는 것과는 달리, 원자층 증착법에서는 한 번에 단 한가지의 원료 기체를 주입하게 된다. 기체를 순차적으로 주입함에 따라 기질 표면에서만 화학반응이 일어나며 하나의 원자층이 완전히 형성될 때까지 다른 표면 반응이 일어나지 않으므로 고품위의 원자층 제어가 가능한 것이다. 그 결과로 불순물 입자의 혼입, 결함의 억제가 가능하며 낮은 온도에서 다양한 원료 기체를 사용하여 궁극적으로 100% 단차 도포성(step coverage)을 갖게 되어 복잡한 모양을 가지는 기질에도 균일한 두께를 가지는 고품질 박막의 증착이 가능하다. 게다가 공정조건 및 반응기체를 각각의 사이클마다 변화시켜 줄 수 있어 서로 다른 물질을 적층한 적층체 구조의 형성도 가능하여 새로운 기능의 창출이 가능하다. 원자층 증착법은 가장 이상적인 무기 박막 증착법으로서 단원자층에서 두께 조절이 가능하며, 완벽한 표면 반응을 이용한 증착법으로 저온에서 매우 우수한 성질의 박막을 완벽하게 조절하며 증착할 수 있어 무기막을 이용한 표면개질에 가장 적당하다.
한편, 일반적으로 도핑이 되지 않는 ZnO는 O 결핍(oxygen vacancy)과 격자 간(interstitial) Zn 등의 본질적 결함(intrinsic defects)으로 말미암아 전자 캐리어의 양이 많아 트랜지스터로 쓰기에는 적합하지 않다. 이에 대한 해결책으로 본 발명에서는 ZnO의 p-타입 반도체 제조에 많이 쓰이는 질소를 도핑하여 전자 캐리어의 양을 줄인다. 질소 전구체로는 암모니아수가 쓰일 수 있지만, 이를 산소 전구체로 쓰이는 H2O를 대신에서 주입할 경우, 시간이 지남에 따라 암모니아수 내에 암모니아의 함량이 변하는 문제가 있어 실제 공정에서 도핑 농도를 균일하게 유지하기가 어렵다. 이에 본 발명에서는 질소 전구체로서 암모니아수를 대신하여 조절이 쉬운 암모니아 가스 등을 사용하는 원자층 증착 단계를 포함한다.
이하, 본 발명의 일 실시예에 따른 n-타입 ZnO 반도체 박막의 제조방법을 설명한다.
우선, 원자층 증착 장비의 챔버 내에 기판을 배치한다. 상기 원자층 증착법 공정은 가스 공급장치, 증착챔버, 진공장치, 자동제어 시스템으로 구성된다. 원자층 증착 장비의 반응기의 온도는 사용되는 전구체 및 증착하고자 하는 박막의 종류 에 따라 적절히 선택할 수 있으며, 예를 들면, 70 ~ 130℃ 공정 온도를 유지할 수 있으나, 상기 공정 온도 범위로 한정되는 것은 아니다.
이어서, 상기 챔버 안으로 Zn 전구체를 단독으로 혹은 운반 가스와 함께 챔버 내로 주입하여, 상기 Zn 전구체를 상기 기판의 표면에 흡착시켜 원자층 증착법에 의하여 Zn를 포함하는 원자층을 형성한다. 상기 Zn 전구체는 다이에틸아연 또는 다이메틸아연 중 어느 하나이나, 이에 제한되는 것은 아니다.
다음 단계에서, 질소 전구체 및 산소 전구체를 각각 주입하여, 상기 기판에 흡착된 Zn 전구체와 상기 질소 전구체 및 산소 전구체 간의 표면 화학 반응을 이용하여 질소가 도핑된 n-타입 ZnO 반도체 박막을 형성한다. 상기 산소 전구체로는 물(H2O), 산소 또는 오존일 수 있으나, 이에 제한되는 것은 아니다. 이 중 상기 산소 전구체가 물인 것이 바람직하다. 질소 전구체로는 암모니아 가스가 사용되나, 이에 제한되는 것은 아니다. 운반가스 및 퍼지 가스로는 He, Ar, N2 등의 불활성 기체가 사용된다.
상기 본 발명에 따른 n-타입 ZnO 반도체 박막의 제조 방법의 일 실시예에 있어서, 하기 단계를 포함할 수 있다:
(a) 원자층 증착 장비의 챔버 내로 기판을 배치하는 단계;
(b) 상기 챔버 안으로 Zn 전구체를 단독으로 혹은 운반가스와 함께 챔버 내로 주입하여 상기 Zn 전구체를 기판에 흡착시키는 단계;
(c) 상기 챔버 안으로 불활성 기체를 주입하여 상기 단계 (b)에서 기판에 흡착되지 않은 상기 Zn 전구체를 제거하는 단계;
(d) 상기 챔버 안으로 질소 전구체를 주입하여 기판에 흡착되어 있는 상기 Zn 전구체와 상기 질소 전구체 간의 표면 화학 반응을 일으키는 단계;
(e) 상기 챔버 안으로 불활성 기체를 주입하여 상기 화학 반응 후에 생성된 부산물 및 반응하지 않은 여분의 질소 전구체를 제거하는 단계;
(f) 상기 챔버 안으로 산소 전구체를 주입하여 (d) 단계에서 반응하지 않고 기판에 흡착되어 있는 상기 Zn 전구체와 산소 전구체 간 또는 (d) 단계에서 기판에 형성된 Zn-질소 전구체 반응물과 산소 전구체 간의 표면 화학 반응을 일으키는 단계; 및
(g) 상기 챔버 안으로 불활성 기체를 주입하여 상기 표면 화학 반응 후에 생성된 부산물 및 반응하지 않은 여분의 산소 전구체를 제거하는 단계.
또한, 상기 본 발명에 따른 n-타입 ZnO 반도체 박막의 제조 방법의 다른 실시예에 있어서, 하기 단계를 포함할 수 있다:
(a') 원자층 증착 장비의 챔버 내로 기판을 배치하는 단계;
(b') 상기 챔버 안으로 Zn 전구체를 단독으로 혹은 운반가스와 함께 챔버 내로 주입하여 상기 Zn 전구체를 기판에 흡착시키는 단계;
(c') 상기 챔버 안으로 불활성 기체를 주입하여 상기 단계 (b)에서 기판에 흡착되지 않은 상기 Zn 전구체를 제거하는 단계;
(d') 상기 챔버 안으로 산소 전구체를 주입하여 기판에 형성되어 있는 상기 Zn 전구체와 상기 산소 전구체 간의 표면 화학 반응을 일으키는 단계;
(e') 상기 챔버 안으로 불활성 기체를 주입하여 상기 표면 화학 반응 후에 생성된 부산물 및 반응하지 않은 여분의 산소 전구체를 제거하는 단계;
(f') 상기 챔버 안으로 질소 전구체를 주입하여 (d') 단계에서 반응하지 않고 기판에 흡착되어 있는 상기 Zn 전구체와 질소 전구체 간 또는 (d') 단계에서 기판에 형성된 Zn-산소 전구체 반응물과 질소 전구체 간의 표면 화학 반응을 일으키는 단계; 및
(g') 상기 챔버 안으로 불활성 기체를 주입하여 상기 화학 반응 후에 생성된 부산물 및 반응하지 않은 여분의 질소 전구체를 제거하는 단계.
상기 본 발명에 따른 n-타입 ZnO 반도체 박막의 제조 방법에 있어서, 원하는 두께의 질소가 도핑된 n-타입 ZnO 박막이 형성될 때까지 상기 (b) ~ (g) 단계 또는 (b') ~ (g') 단계를 반복할 수 있다. 본 발명에서 상기 박막의 두께는 10 ~ 100nm, 또는 20 ~ 50nm 일 수 있으나, 이에 제한되는 것은 아니다. 상기 (b) ~ (g) 단계 또는 (b') ~ (g') 단계의 반복 횟수는 박막의 성장 속도(growth rate) 등 공정 조건에에 따라 변할 수 있다. 예를 들어, 막의 성장 속도가 1.5Å/cycle 인 경우, 20 ~ 50nm의 막을 증착시키기 위해 필요한 반복 횟수는 130 ~ 330cycles로 계산할 수 있다.
본 발명의 상기 n-타입 ZnO 반도체 박막의 제조 방법에 있어서, 상기 Zn 전 구체는 Zn(CH3)2 또는 Zn(CH2CH3)2 일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 상기 n-타입 ZnO 반도체 박막의 제조 방법에 있어서, 상기 질소 전구체가 암모니아 가스일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 상기 n-타입 ZnO 반도체 박막의 제조 방법에 있어서, 상기 산소 전구체가 물(H2O), 오존 또는 산소 일 수 있으나, 이에 제한되는 것은 아니다. 이 중 상기 산소 전구체가 물인 것이 바람직하다.
본 발명의 상기 n-타입 ZnO 반도체 박막의 제조방법에 있어서 사용되는 원자층 증착법은 사용되는 전구체의 종류 및 형성하고자 하는 박막의 종류 및 특성에 따라 당업자가 당업계에서 사용되는 원자층 증착법의 구체적인 방법들 중 적절히 선택하여 사용할 수 있다.
상기 기판은 유리, 금속포일, Si 또는 플라스틱 중 하나일 수 있으나, 이에 제한되는 것은 아니다.
상기 원자층 증착 장비의 챔버의 온도는 70℃ 내지 130℃ 일 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 원자층 증착 장비의 챔버의 온도가 100℃ 내지 130℃ 일 수 있다. 이는 ZnO 박막 성장 조건이며, 이 이상의 온도에서는 캐리어의 양이 많아 트랜지스터로 사용할 수 없다.
상기 원자층 증착 장비의 챔버의 압력은 원자층 증착 방법에서 통상 사용하는 범위에서 본 발명의 효과를 달성할 수 있는 범위에서 당업자가 적절히 선택할 수 있으며, 예를 들어, 상기 압력은 0.1 torr 내지 30 torr, 0.1 torr 내지 10 torr, 또는 0.1 torr 내지 1 torr 일 수 있으나, 이에 한정되는 것은 아니다.
또한, 본 발명의 다른 측면에 따르면, 본 발명의 박막 트랜지스터는 하기를 포함한다:
기판 상에 형성되는 게이트 전극;
상기 본 발명에 따른 n-타입 ZnO 반도체 박막의 제조 방법에 따라 제조되어, 상기 게이트 전극의 상부 또는 하부에 형성되는 n-타입 ZnO 반도체 박막;
상기 n-타입 ZnO 반도체 박막과 전기적으로 접촉되는 소스/드레인 전극; 및
상기 게이트 전극과 상기 n-타입 ZnO 반도체 박막 사이에 형성되는 게이트 절연막.
상기 게이트 전극, 소스 전극 및 드레인 전극은 ITO, IZO, ZnO:Al, ZnO:Ga, NiO, Ag, Au, Al, Al/Nd, Cr, Al/Cr/Al, Ni, 및 Mo 중 적어도 하나를 이용하여 단일층 또는 다중층으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
상기 게이트 절연막은 단일층 또는 다중층 구조의 무기 절연막층, 단일층 또는 다중층 구조의 유기 절연막층, 또는 유기/무기 하이브리드층 중 하나로 형성될 수 있으나, 이에 제한되는 것은 아니다.
상기 무기 절연막층은 SiNx, AlON, TiO2, AlOx, TaOx, HfOx, SiON, 및 SiOx 중 하나를 이용할 수 있으나, 이에 제한되는 것은 아니다.
또한, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터는, 상기 실시예들에 따라 형성된 n-타입 ZnO 반도체 박막을 선택적으로 식각하고 소오스/드레인 금속막을 증착하여 완성한다. 상기 게이트 전극, 소스 전극 및 드레인 전극은 ITO, IZO, ZnO:Al, ZnO:Ga, NiO, Ag, Au, Al, Al/Nd, Cr, Al/Cr/Al, Ni, 및 Mo 중 적어도 하나를 이용하여 단일층 또는 다중층으로 형성될 수 있으나, 이에 제한되는 것은 아니다. 상기 게이트 절연막은 단일층 또는 다중층 구조의 무기 절연막층, 단일층 또는 다중층 구조의 유기 절연막층, 또는 유기/무기 하이브리드층 중 하나로 형성될 수 있으나, 이에 제한되는 것은 아니다. 상기 무기 절연막층은 SiNx, AlON, TiO2, AlOx, TaOx, HfOx, SiON, 및 SiOx 중 하나를 이용할 수 있으나, 이에 제한되는 것은 아니다.
도 1a 내지 도 1d는 본 발명의 또 다른 실시예에 따라 원자층 증착법을 이용하여 제조된 질소가 도핑된 n-타입 ZnO 반도체 박막 및 이를 포함하는 박막 트랜지스터의 제조 방법을 나타낸다.
먼저, 도 1a와 같이 절연 기판-유리 혹은 플라스틱-상에 게이트 금속막(Cr)을 증착한다. 그 위에 도1b와 같이 게이트 절연막으로서 Al2O3를 원자층 증착법으로 20nm 증착한다. Al2O3의 증착은 원자층 증착기의 공정 온도를 150℃이하로 유지하고 알루미늄 전구체와 퍼지 가스, 산소 전구체와 퍼지가스의 순서로 순차적 주입하여 형성한다. 이때, 알루미늄 전구체로는 트라이메틸알루미늄 (Trimethylaluminium, TMA)가 사용되며, 산소 전구체로는 H2O가, 퍼지가스로는 Ar이 사용되었다. 게이트 절연막 위에 도 1c와 같이, 상기 기술한 본 발명에 따른 질소 도핑된 n-타입 ZnO 반도체 박막의 제조 방법에 따라 원자층 증착법으로 질소 도핑된 n-타입 ZnO 반도체 박막 30nm 증착한다. 질소 도핑된 n-타입 ZnO 박막의 증착은 원자층 증착기의 공정 온도를 100℃이하로 유지하고 Zn 전구체와 퍼지 가스, 질소 전구체와 퍼지 가스, 산소 전구체와 퍼지 가스의 순서로 순차적 주입하여 형성한다. Zn 전구체로는 다이에틸아연 (Diethylzinc, DEZ), 질소 전구체로는 암모니아 가스(NH3), 산소 전구체로는 H2O, 퍼지가스로는 Ar이 사용되었다. 이와 같이 형성된 n-타입 ZnO 박막과 Al2O3 박막을 수산화나트륨 수용액으로 선택적으로 식각시켜 게이트 금속이 드러나도록 한다. 그 위에 도 1d와 같이 소오스와 드레인 금속(Al)을 증착한다.
도 2와 도 3은 위와 같은 방법으로 형성된 본 발명의 박막 트랜지스터의 전기적 특성을 나타내고 있다. 즉, 도 2는 위와 같은 방법으로 형성된 질소가 도핑된 n-타입 ZnO 반도체 박막을 포함하는 박막 트랜지스터의 우수한 전달특성 곡선 (transfer curve)을 나타내는 것이고, 도 3은 위와 같은 방법으로 형성된 질소가 도핑된 n-타입 ZnO 반도체 박막을 포함하는 박막 트랜지스터의 출력특성 곡선(output curve)으로서 3V의 낮은 구동 전압에서 13 cm2/Vs의 우수한 특성을 나타내고 있다.
상기 기술된 본 발명의 n-타입 ZnO 반도체 박막의 제조 방법 및 상기 방법에 의하여 제조된 n-타입 ZnO 반도체 박막을 포함하는 박막 트랜지스터에 의하면, 질소를 도핑함으로써 n-타입 ZnO 반도체 박막의 전자 캐리어 양을 원하는 수준으로 조절이 가능하며 낮은 전력에서도 구동이 가능한 트랜지스터를 제조할 수 있고, 원자층 증착법에 의한 ZnO 박막의 형성이 100℃ 이하의 저온에서 가능하며, 절연층막 또한 150℃ 이하의 저온에서 증착이 가능하여 대면적 플라스틱 기판의 제조시에 가벼우면서도 유연하며 우수한 특성의 트랜지스터를 제조할 수 있다. 또한, 상기 기술된 본 발명에 의하여, 유리나 플라스틱 같은 투명한 기판과 투명한 산화물 전극을 사용하여 모든 구성요소가 투명한 트랜지스터의 제조가 가능하고, 이는 투명 디스플레이 제조를 위한 궁극적 단계에 도달할 수 있으며, 본 발명에 따라 제조된 트랜지스터는 플라즈마나 고온 공정이 수반되지 않기 때문에 그에 도달하기 위한 에너지를 줄일 수 있어 이로 인한 제조 단가의 절감 효과를 가져올 수 있다.
이상, 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 여러 가지 다양한 형태로 변형될 수 있으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함이 명백하다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 원자층 증착법을 이용하여 성장한 질소 도핑된 n-타입 ZnO 반도체 박막을 포함하는 트랜지스터의 제조방법을 단계적으로 나타내는 단면도이다.
도 2는 본 발명에 따른 트랜지스터의 전기적 특성을 나타낸 도면 전달특성 곡선(transfer curve)이다.
도 3은 본 발명에 따른 트랜지스터의 전기적 특성을 나타낸 도면 출력특성 곡선(output curve)이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 절연 기판 20 : 게이트 전극
30 : 게이트 절연막 40 : 질소가 도핑된 n-타입 ZnO 박막(활성층)
50 : 소오스/드레인 전극

Claims (15)

  1. 하기를 포함하는, n-타입 ZnO 반도체 박막의 제조 방법:
    원자층 증착 장비의 챔버 내로 기판을 배치하고;
    상기 챔버 안으로 Zn 전구체를 단독으로 혹은 운반 가스와 함께 챔버 내로 주입하고 원자층 증착법에 의하여 상기 Zn 전구체를 상기 기판의 표면에 흡착시켜 Zn를 포함하는 원자층을 형성하고;
    질소 전구체 및 산소 전구체를 각각 주입하여 상기 기판에 흡착된 Zn 전구체와 상기 질소 전구체 및 산소 전구체 간의 표면 화학 반응을 이용하여 질소가 도핑된 n-타입 ZnO 반도체 박막을 형성함.
  2. 제 1 항에 있어서, 하기 단계를 포함하는, n-타입 ZnO 반도체 박막의 제조 방법:
    (a) 원자층 증착 장비의 챔버 내로 기판을 배치하는 단계;
    (b) 상기 챔버 안으로 Zn 전구체를 단독으로 혹은 운반가스와 함께 챔버 내로 주입하여 상기 Zn 전구체를 기판에 흡착시키는 단계;
    (c) 상기 챔버 안으로 불활성 기체를 주입하여 상기 단계 (b)에서 기판에 흡착되지 않은 상기 Zn 전구체를 제거하는 단계;
    (d) 상기 챔버 안으로 질소 전구체를 주입하여 기판에 흡착되어 있는 상기 Zn 전구체와 상기 질소 전구체 간의 표면 화학 반응을 일으키는 단계;
    (e) 상기 챔버 안으로 불활성 기체를 주입하여 상기 화학 반응 후에 생성된 부산물 및 반응하지 않은 여분의 질소 전구체를 제거하는 단계;
    (f) 상기 챔버 안으로 산소 전구체를 주입하여 (d) 단계에서 반응하지 않고 기판에 흡착되어 있는 상기 Zn 전구체와 산소 전구체 간 또는 (d) 단계에서 기판에 형성된 Zn-질소 전구체 반응물과 산소 전구체 간의 표면 화학 반응을 일으키는 단계; 및
    (g) 상기 챔버 안으로 불활성 기체를 주입하여 상기 표면 화학 반응 후에 생성된 부산물 및 반응하지 않은 여분의 산소 전구체를 제거하는 단계.
  3. 제 2 항에 있어서,
    원하는 두께의 질소가 도핑된 n-타입 ZnO 박막이 형성될 때까지 상기 (b) ~ (g) 단계를 반복하는 것을 포함하는, n-타입 ZnO 반도체 박막의 제조 방법.
  4. 제 1 항에 있어서, 하기 단계를 포함하는, n-타입 ZnO 반도체 박막의 제조 방법:
    (a') 원자층 증착 장비의 챔버 내로 기판을 배치하는 단계;
    (b') 상기 챔버 안으로 Zn 전구체를 단독으로 혹은 운반가스와 함께 챔버 내로 주입하여 상기 Zn 전구체를 기판에 흡착시키는 단계;
    (c') 상기 챔버 안으로 불활성 기체를 주입하여 상기 단계 (b)에서 기판에 흡착되지 않은 상기 Zn 전구체를 제거하는 단계;
    (d') 상기 챔버 안으로 산소 전구체를 주입하여 기판에 형성되어 있는 상기 Zn 전구체와 상기 산소 전구체 간의 표면 화학 반응을 일으키는 단계;
    (e') 상기 챔버 안으로 불활성 기체를 주입하여 상기 표면 화학 반응 후에 생성된 부산물 및 반응하지 않은 여분의 산소 전구체를 제거하는 단계;
    (f') 상기 챔버 안으로 질소 전구체를 주입하여 (d') 단계에서 반응하지 않고 기판에 흡착되어 있는 상기 Zn 전구체와 질소 전구체 간 또는 (d') 단계에서 기판에 형성된 Zn-산소 전구체 반응물과 질소 전구체 간의 표면 화학 반응을 일으키는 단계; 및
    (g') 상기 챔버 안으로 불활성 기체를 주입하여 상기 화학 반응 후에 생성된 부산물 및 반응하지 않은 여분의 질소 전구체를 제거하는 단계.
  5. 제 4 항에 있어서,
    원하는 두께의 질소-도핑된 n-타입 ZnO 박막이 형성될 때까지 상기 (b') ~ (g') 단계를 반복하는 것을 포함하는, n-타입 ZnO 반도체 박막의 제조 방법.
  6. 제 1 항에 있어서,
    상기 Zn 전구체가 Zn(CH3)2 또는 Zn(CH2CH3)2 인, n-타입 ZnO 반도체 박막의 제조 방법.
  7. 제 1 항에 있어서,
    상기 질소 전구체가 암모니아(NH3) 가스인, n-타입 ZnO 반도체 박막의 제조 방법.
  8. 제 1 항에 있어서,
    상기 산소 전구체가 물(H2O), 오존 또는 산소인, n-타입 ZnO 반도체 박막의 제조 방법.
  9. 제 1 항에 있어서,
    상기 기판은 유리, 금속포일, Si 또는 플라스틱 중 하나인, n-타입 ZnO 반도체 박막의 제조 방법.
  10. 제 1 항에 있어서,
    상기 원자층 증착 장비의 챔버의 온도가 70℃ 내지 130℃인, n-타입 ZnO 반도체 박막의 제조 방법.
  11. 하기를 포함하는, 박막 트랜지스터:
    기판 상에 형성되는 게이트 전극;
    상기 제 1 항 내지 제 10 항 중 어느 한 항의 제조 방법에 따라 제조되어, 상기 게이트 전극의 상부 또는 하부에 형성되는 n-타입 ZnO 반도체 박막;
    상기 n-타입 ZnO 반도체 박막과 전기적으로 접촉되는 소스/드레인 전극; 및
    상기 게이트 전극과 상기 n-타입 ZnO 반도체 박막 사이에 형성되는 게이트 절연막.
  12. 제 11 항에 있어서, 상기 게이트 전극, 소스 전극 및 드레인 전극은 ITO, IZO, ZnO:Al, ZnO:Ga, NiO, Ag, Au, Al, Al/Nd, Cr, Al/Cr/Al, Ni, 및 Mo 중 적어도 하나를 이용하여 단일층 또는 다중층으로 형성되는 것인, 박막 트랜지스터.
  13. 제 11 항에 있어서, 상기 게이트 절연막은 단일층 또는 다중층 구조의 무기 절연막층, 단일층 또는 다중층 구조의 유기 절연막층, 또는 유기/무기 하이브리드층 중 하나로 형성되는 것인, 박막 트랜지스터.
  14. 제 13 항에 있어서, 상기 무기 절연막층은 SiNx, AlON, TiO2, AlOx, TaOx, HfOx, SiON, 및 SiOx 중 하나를 이용하는 것인, 박막 트랜지스터.
  15. 하기를 포함하는, 박막 트랜지스터의 제조 방법:
    게이트 전극 및 게이트 절연막이 형성된 기판을 원자층 증착 장비의 챔버 내로 배치하는 단계;
    상기 게이트 전극의 상부 또는 하부에 상기 제 1 항 내지 제 10 항 중 어느 한 항의 제조 방법에 따라 n-타입 ZnO 반도체 박막을 형성하는 단계; 및
    상기 n-타입 ZnO 반도체 박막과 전기적으로 접촉되는 소스/드레인 전극을 형성하는 단계.
KR1020080114481A 2008-11-18 2008-11-18 ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터 KR20100055655A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080114481A KR20100055655A (ko) 2008-11-18 2008-11-18 ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080114481A KR20100055655A (ko) 2008-11-18 2008-11-18 ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터

Publications (1)

Publication Number Publication Date
KR20100055655A true KR20100055655A (ko) 2010-05-27

Family

ID=42279950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080114481A KR20100055655A (ko) 2008-11-18 2008-11-18 ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR20100055655A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012134105A2 (ko) * 2011-03-25 2012-10-04 서울대학교산학협력단 산화아연 박막 트랜지스터 및 이의 제조방법
US9425323B2 (en) 2013-02-13 2016-08-23 Samsung Electronics Co., Ltd. Thin film, method of forming thin film, semiconductor device including thin film, and method of manufacturing semiconductor device
CN106098790A (zh) * 2016-08-30 2016-11-09 上海大学 具有含氮的氧化物薄膜的场效应晶体管器件及其制备方法
CN107768255A (zh) * 2017-10-20 2018-03-06 武汉大学 低温薄膜晶体管的制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012134105A2 (ko) * 2011-03-25 2012-10-04 서울대학교산학협력단 산화아연 박막 트랜지스터 및 이의 제조방법
WO2012134105A3 (ko) * 2011-03-25 2013-01-03 서울대학교산학협력단 산화아연 박막 트랜지스터 및 이의 제조방법
US9425323B2 (en) 2013-02-13 2016-08-23 Samsung Electronics Co., Ltd. Thin film, method of forming thin film, semiconductor device including thin film, and method of manufacturing semiconductor device
CN106098790A (zh) * 2016-08-30 2016-11-09 上海大学 具有含氮的氧化物薄膜的场效应晶体管器件及其制备方法
CN107768255A (zh) * 2017-10-20 2018-03-06 武汉大学 低温薄膜晶体管的制备方法

Similar Documents

Publication Publication Date Title
US8148722B2 (en) Method of manufacturing P-type ZnO semiconductor layer using atomic layer deposition and thin film transistor including the P-type ZnO semiconductor layer
KR100877153B1 (ko) 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
EP2191499B1 (en) Process for making doped zinc oxide
US10741389B2 (en) Method of growing two-dimensional transition metal dichalcogenide thin film and method of manufacturing device including the same
JP2014507794A (ja) 薄膜トランジスタ及びその製造方法
Kim et al. Atomic layer deposition for nanoscale oxide semiconductor thin film transistors: review and outlook
JP2008172244A (ja) 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8859331B2 (en) Compositions used in formation of oxide material layers, methods of forming an oxide material layer using the same, and methods of fabricating a thin film transistor using same
KR100857461B1 (ko) 원자층 증착법을 이용한 ｐ 타입 ＺｎＯ반도체막 제조 방법및 상기 제조 방법으로 제조된 ＺｎＯ 반도체막을포함하는 박막 트랜지스터
KR20100055655A (ko) ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터
KR100721055B1 (ko) 원자층 증착법에 의한 ｐ형 산화아연 박막의 제조 방법
KR100996644B1 (ko) ＺｎＯ ＴＦＴ의 제조방법
KR102035899B1 (ko) Igo 박막의 제조 방법, 및 igo 박막 트랜지스터
KR101417932B1 (ko) 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
KR101827514B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR100493531B1 (ko) 유기 발광 소자의 산화물 애노드 전극 형성 방법 및산화물 애노드 전극 층을 포함하는 유기 발광 소자
CN112877674A (zh) 一种含量可精确调控的Sn掺杂氧化镓膜材料的生长方法
KR101344856B1 (ko) 아연주석산화물 박막의 제조방법
KR20130056686A (ko) 박막 트랜지스터 및 그 제조 방법
KR20070044761A (ko) ＺｎＯ 박막을 포함하는 트랜지스터의 제조방법
JP6241848B2 (ja) 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置
Singh et al. Atomic Layer Deposition of Transparent Conducting Oxides
CN118352400A (zh) 原子层沉积金属氧化物有源层薄膜晶体管及制备方法
KR101642893B1 (ko) 반도체 적층 구조의 제조 방법 및 이를 구비하는 박막 트랜지스터

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination