KR100996644B1 - ＺｎＯ ＴＦＴ의 제조방법 - Google Patents

ＺｎＯ ＴＦＴ의 제조방법 Download PDF

Info

Publication number
KR100996644B1
KR100996644B1 KR1020080024208A KR20080024208A KR100996644B1 KR 100996644 B1 KR100996644 B1 KR 100996644B1 KR 1020080024208 A KR1020080024208 A KR 1020080024208A KR 20080024208 A KR20080024208 A KR 20080024208A KR 100996644 B1 KR100996644 B1 KR 100996644B1
Authority
KR
South Korea
Prior art keywords
zno
semiconductor film
atomic layer
layer deposition
forming
Prior art date
Application number
KR1020080024208A
Other languages
English (en)
Other versions
KR20090099140A (ko
Inventor
박상희
황치선
변춘원
양신혁
이정익
조두희
신재헌
유민기
윤성민
정우석
권오상
박은숙
추혜용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080024208A priority Critical patent/KR100996644B1/ko
Publication of KR20090099140A publication Critical patent/KR20090099140A/ko
Application granted granted Critical
Publication of KR100996644B1 publication Critical patent/KR100996644B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 ZnO TFT의 제조방법에 관한 것이다. 본 발명에 따른 ZnO TFT의 제조방법은 최적의 공정 조건하에서 아연 전구체와 산소 전구체를 이용하여 원자층 증착법을 통해 이상적인 조성의 ZnO 반도체막을 형성하는 단계를 포함하며, 또한 원자층 증착법을 이용하여 플라즈마 발생을 포함하는 공정을 사용하지 않는 공정으로 일차 절연막을 형성함에 따라 소자의 성능, 특히 이동도와 신뢰성을 개선시킬 수 있다.
산화아연, 원자층 증착법, 반도체막, 일차 절연막

Description

ＺｎＯ ＴＦＴ의 제조방법{Method for Fabrication of ZnO TFT}
본 발명은 ZnO TFT의 제조방법에 관한 것이다. 보다 상세하게는 원자층 증착법을 사용하고 공정 조건을 최적화하여 이상적인 조성의 반도체막을 형성하고 특히 절연막의 형성에 있어 플라즈마 발생없이 일차 절연막을 형성함으로써, 소자의 성능, 특히 이동도와 신뢰성을 개선시킨 ZnO TFT의 제조방법에 관한 것이다.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-079-02, 과제명: 투명전자 소자를 이용한 스마트 창 기술].
2003년 일본의 호소노(Hosono) 그룹이　사이언스지(vol. 300, p.1269)에 InGaO3(ZnO)5를 반도체층으로 갖는 산화물트랜지스터를 발표하고, 그 외에 Wager 등이 2003년에 응용 물리학회지(Appl. Phys. Lett, vol 82, p.733)에 ZnO를 반도체로 사용한 트랜지스터를 발표한 이후 밴드갭이 넓은 산화물 투명 반도체를 이용한 박 막 트랜지스터의 개발이 많은 관심을 끌고 있다.　
산화물 박막 트랜지스터는 TFT-LCD에 사용하는 비정질 실리콘 트랜지스터 (a-Si TFT)와 비교시 이동도(mobility)가 더 우수할 뿐만 아니라 전기적 신뢰성도 더 우수하며 특히 대면적에서의 균일도도 비정질 실리콘 트랜지스터와 유사한 특성을 보일 것이라 기대하기 때문에 LCD 뿐만 아니라 AM-OLED, e-paper 등 다양한 종류의 디스플레이에의 응용 가능성으로 더욱 더 주목 받고 있다.
이에 관한 특허 기술로는 일본의 M. Kawasaki 등은 미국 특허 US 6563174 B2 에서 ZnO, MgZnO, CadZnO 등의 반도체를 포함하고 무기물 이중 절연막 구조를 갖는 투명 트랜지스터 기술을 발표하였다. 미국의 Carcia 등은 미국특허 US 2006/0183274 A1 에서 물리적 증착법 혹은 화학적 증착법으로 산화물 트랜지스터를 제조 시 유효 산소 분압 (effective partial pressure of oxygen) 에서 반도체층을 증착하여야 가장 우수한 특성의 트랜지스터를 제조할 수 있다고 공표하였다. 이때 유효 산소 분압이란, 산화물 반도체의 저항이 가장 낮을 때의 산소 분압과 가장 높을 때의 산소 분압의 중간 산소 분압을 의미한다.
지금까지 공개된 투명 박막 트랜지스터에 사용되는 투명 반도체는 거의 대부분 PLD(pulsed laser deposition), 스퍼터링(sputtering), 이온빔 스퍼터링(ion- beam sputtering)등의 방법으로 증착하였다. 그러나, 최근에는 일본의 캐논, LG 전자, 삼성SDI 등을 중심으로 스퍼터를 이용하여 상온에서 IGZO를 증착하여 우수한 특성의 트랜지스터를 발표하였다. 그러나 스퍼터를 이용하여 증착한 IGZO 트랜지스터의 경우 투명 반도체는 비록 상온에서 증착하지만 그 이후의 후속 공정이 거의 대부분 300℃ 이상의 고온 공정을 거쳐야 하기 때문에, 저가의 유리 사용은 불가능할 뿐만 아니라 플라스틱 기판의 사용이 불가하다. 뿐만 아니라 스퍼터링의 경우 그 증착 속도를 빨리 하면 반도체막 내의 결점 생성을 야기시키기 때문에 이동도는 높을지라도 전기적으로 안정한 소자의 제조가 어렵다. 또한 다조성 산화물의 스퍼터 타겟은 공정 중에 표면의 원소 조성 변화가 아주 쉽게 일어나기 때문에 안정된 소자를 반복적으로 만들기 위해서는 수시로 표면을 깎아내는 프리-스퍼터링 (pre sputtering) 을 해야 하는 번거로움으로 인해 양산성의 확보가 용이하지 않다. 또한 타겟이 비싸기 때문에 공정 가격을 낮추는 데에도 어려움이 있어 저가의 박막 트랜지스터를 요구하는 유비쿼터스 환경에 부합하지 않는다는 단점이 있다.
반면 원자층 증착법을 이용한 ZnO박막 제조의 경우, 전구체의 원가가 낮고 화학증착법이므로 조성 변화의 문제가 전혀 없으며 대면적화에도 문제가 없다. 그러나 본 발명자가 2006년 SID에 발표한 원자층 증착법을 이용한 ZnO 트랜지스터의 경우 이동도가 낮으며 스윙 (sub-threshold swing: S.S)이 크고 전기적 안정성이 우수하지 못하여 보다 우수한 특성의 소자 공정 개발을 필요로 하였다.
산화물 트랜지스터를 전기적으로 안정화시키기 위해서는 우선 반도체 내의 결함 생성을 최소화해야 하는데 원자층 증착법으로 100℃ 이하의 저온에서 반도체막을 형성 시에는 하이드록시(OH) 작용기가 박막 내에 많이 존재함으로써 전기장 하에서 이동 가능한 이온으로 작용하여 소자의 안정성을 저해할 뿐만 아니라 탄소 등의 오염원으로 인하여 이동도를 향상시킬 수가 없다.
또한 산화물 트랜지스터의 전기적 안정성을 확보하기 위해서는 ZnO 박막 내 의 산소 결함 혹은 잉여 Zn 이온 (interstitial Zn)이 잔재하지 않도록 해야 하며 그러기 위해서는 최대한 박막 조성을 맞추어 주어야 한다. 이는 계면을 형성하는 절연막과도 상관이 있으며 절연막의 조성도 최대한 이상적인 조성에 맞춤으로써 계면에서의 산소 결함 등이 형성되지 않도록 해야 한다.
따라서, 본 발명의 목적은, 전술한 문제점들을 해결하기 위한 것으로, 원자층 증착법을 이용하여 이상적인 조성을 갖는 ZnO 반도체막을 최적의 공정조건하에서 형성하여 소자의 전기적 특성, 특히 이동도와 신뢰성을 개선시킨 ZnO TFT의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체막과 계면을 형성하는 절연막을 원자층 증착법을 이용하여 증착하되 계면의 결점 형성을 최소화하고 또한 계면에서 산소 결함 생성이 발생하지 않도록 절연막의 조성을 최대한 맞추도록 형성함으로써 소자의 전기적 안정성을 확보한 ZnO TFT의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 원자층 증착법을 통해 쉽게 형성되기 쉬운 하이드록시 (OH) 작용기가 계면에서 그 갯수를 최소화할 수 있도록 트랜지스터에 후속 열처리를 가하여 소자의 전기적 안정성을 확보한 ZnO TFT의 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 기판 상에 150 내지 250℃의 온도에서 아연 전구체와 산소 플라즈마 또는 250 내지 350℃의 온도에서 아연 전구체와 오존을 이용하여 원자층 증착법을 통해 ZnO 반도체막을 형성하는 단계를 포함하는 ZnO TFT의 제조방법을 제공한다.
바람직하게, 본 발명에 따른 ZnO TFT의 제조방법에서, ZnO 반도체막 상부에 게이트 전극이 형성되는 경우, 상기 ZnO 반도체막의 형성 단계 후에 250℃ 이하의 온도에서 물 또는 오존으로부터 선택된 산소 전구체를 이용하여 원자층 증착법을 통해 ZnO 반도체막과 계면을 형성하는 일차 절연막을 형성하는 단계를 더 포함한다.
또한, 본 발명에 따른 ZnO TFT 제조방법에서, ZnO 반도체층 하부에 게이트 전극이 형성되는 경우, 상기 ZnO 반도체층의 형성 단계 전에 350℃ 이하의 온도에서 산소플라즈마, 오존 또는 물로부터 선택된 산소 전구체를 이용하여 원자층 증착법을 통해 ZnO 반도체막과 계면을 형성하는 절연막을 형성하는 단계를 더 포함한다.
바람직하게, 본 발명에 따른 ZnO 반도체막의 형성단계는 a) 150 내지 250℃의 온도의 챔버 내에 기판을 배치하는 단계; b) 상기 챔버 내에 아연 전구체를 주입하여 상기 기판 상에 상기 아연 전구체를 흡착시키는 단계; c) 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 아연 전구체를 제거하는 단계; d) 상기 기판 상에 형성된 상기 아연 전구체와 반응하도록 상기 챔버 내에 산소 플라즈마를 주입하여 ZnO 반도체막을 형성하는 단계; e) 상기 챔버 내에 질소 또는 비활성 기 체를 주입하여 잔여 산소 전구체를 제거하는 단계; 및 f) 상기 b) 내지 e) 단계를 반복하여 상기 ZnO 반도체막의 두께를 조절하는 단계를 포함하거나, 또는 a) 250 내지 350℃의 온도의 챔버 내에 기판을 배치하는 단계; b) 상기 챔버 내에 아연 전구체를 주입하여 상기 기판 상에 상기 아연 전구체를 흡착시키는 단계; c) 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 아연 전구체를 제거하는 단계; d) 상기 기판 상에 형성된 상기 아연 전구체와 반응하도록 상기 챔버 내에 오존을 주입하여 ZnO 반도체막을 형성하는 단계; e) 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 산소 전구체를 제거하는 단계; 및 f) 상기 b) 내지 e) 단계를 반복하여 상기 ZnO 반도체막의 두께를 조절하는 단계를 포함한다.
또한, 본 발명에 따른 ZnO TFT의 제조방법에서, 상기 ZnO 반도체막은 5 내지 40㎚의 두께로 형성되는 것이 바람직하다.
상기 기판은 소스·드레인 전극이 형성된 기판, 게이트 전극과 절연막이 형성된 기판 또는 게이트 전극, 절연막, 및 소스·드레인이 형성된 기판 중에서 선택되는 것이 바람직하다.
상기 아연 전구체로는 디에틸징크, 디메틸징크 및 이들의 조합물로부터 선택되는 것이 바람직하다. 산소 플라즈마 전구체의 경우, 산소 플라즈마를 발생시키기 위한 플라즈마 파워는 플라즈마 파워 밀도가 1 W/cm2 내지는 0.8 W/cm2 을 갖도록 인가되는 것이 바람직하다.
또한, 상기 ZnO 반도체막 및 절연막을 형성하기 위해 이용되는 원자층 증착 법은 트레블링 웨이브 리액터 원자층 증착법, 리모트 플라즈마 원자층 증착법 또는 다이렉트 플라즈마 원자층 증착법인 것이 바람직하다.
상기 ZnO 반도체막 및 절연막을 포함하는 트랜지스터 소자를 형성 후, 200 내지 250℃에서 1 내지 6시간 동안 열처리하는 단계를 더 포함하는 것이 바람직하다.
전술한 바와 같이 원자층 증착법을 이용한 ZnO 반도체막을 형성하는 경우 산소 전구체로서 산소 플라즈마 또는 오존을 선택하여 증착온도를 제어함으로써 반도체 박막 내의 결함을 줄이고 또한 표면과 계면의 평탄도를 가능한 한 완만하게 만듬으로써 트랜지스터의 특성을 향상시킬 수 있는 효과가 있다.
또한 본 발명에 의하면, 산소 플라즈마를 이용하여 ZnO을 증착하는 경우 이동도가 높아지는 상태까지 플라즈마를 증가함으로써 소자 특성을 향상시킬 수 있는 효과가 있다.
또한 본 발명에 의하면, ZnO 반도체막과 계면을 형성하는 절연막을 원자층 증착법으로 증착하되 박막의 조성을 가장 이상적인 조성비로 형성될 수 있도록 증착함으로써 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
또한 본 발명에 의하면, ZnO 반도체막과 계면을 형성하는 절연막을 형성하는 경우 산소 플라즈마를 이용하는 것 보다는 물 또는 오존 전구체를 이용하여 형성함으로써 전기적인 안정성을 향상시킬 수 있다. 이때 계면을 형성하는 일차 절연막은 2 내지 50 nm 의 두께만 형성하고 그 외 이차 절연막으로 PECVD 혹은 ICP-CVD를 이용하여 SiO2, 혹은 SiN 등을 형성할 수 있고 그 외에 스퍼터링으로 증착한 절연막을 이차 절연막으로 사용가능하다.
또한 본 발명에 의하면 소자 제작 후 반도체막 자체의 전기적 저항이 증가하지 않는 범위에서의 열처리를 통하여 계면 특성, 절연막특성, 반도체막의 특성을 향상시킴으로써 트랜지스터의 특성을 향상시킬 수 있는 효과가 있다.
이하, 본 발명은 첨부한 도면을 참조한 실시예를 들어 더욱 상세히 설명된다.
도 1a 내지 도 1b는 본 발명의 바람직한 실시예에 따른 원자층 증착법을 통해 형성된 ZnO 반도체막을 포함한 트랜지스터의 구조를 나타낸다.
도 1a에 따르면, 트랜지스터는 기판(10)으로부터 소스·드레인 전극(20), ZnO 반도체막(30), 절연막(40) 및 게이트 전극(50)이 차례로 적층된 구조를 갖으며, 도 1b에 따르면, 트랜지스터는 기판(10)으로부터 게이트 전극(50), 절연막(40), ZnO 반도체막(30) 및 소스·드레인 전극(20)이 차례로 적층된 구조를 갖지만, 이것으로 제한되는 것은 아니다.
상기 기판(10)으로는 유리, 금속포일, 플라스틱 또는 실리콘 중에서 선택될 수 있지만, 이것으로 제한되지 않는다.
상기 소스·드레인 전극(20)으로는 ITO, IZO, ZnO:Al(Ga) 등의 투명 산화물 전극을 사용하거나, Al, Cr, Au, Ag, Ti 등의 금속을 사용할 수 있지만 이것으로 제한되는 것은 아니다. 또한, 상기 소스·드레인 전극(20) 형성시 이들 금속과 산화물 전극 간의 이층구조를 형성할 수도 있다.
상기 소스·드레인 전극(20) 상의 ZnO 반도체막(30)은 이상적인 조성을 갖도록 형성되는 것이 바람직하며, 이를 위해 150 내지 250℃의 온도 범위에서 아연 전구체와 산소 전구체로서 산소 플라즈마를 이용하여 플라즈마 인핸스드 원자층 증착법을 통해 형성된다. 오존을 산소 전구체로 사용 시에는 250 내지 350℃에서, 보다 바람직하게는 300 내지 350℃에서 증착하는 것이 바람직하다.
상기 아연 전구체로는 디에틸징크, 디메틸징크 및 이들의 조합물로부터 선택될 수 있다. 또한, 산소 전구체로서 산소 플라즈마 또는 오존을 사용하는 것에 따라 증착온도를 제어하면서 또한 플라즈마 인핸스드 원자층 증착법(PEALD) 또는 원자층 증착법(ALD)을 통해 증착시킬 수 있어, 반도체층의 결함을 줄이고, 또한 표면과 계면의 평탄도를 완만하게 만들 수 있다.
상기 ZnO 반도체막(30)과 계면을 형성하는 절연막(40)은 가장 이상적인 조성을 갖도록 제조되는 것이 바람직하다. 만일 산소가 결핍된 절연막(40)이 증착되는 경우 반도체막(30)에서의 산소가 절연막(40)쪽으로 섞이게 되고, 이에 따라 반도체막(30)에는 산소 결함이 생기게 되므로 이는 소자특성의 열화를 야기시킬 수 있다. 따라서, 절연막(40)은 이상적인 조성을 갖도록 원자층 증착법을 통해 형성되는 것이 바람직하다. 절연막(40)의 형성 물질로는 알루미늄, 지르코늄, 하프늄, 티타늄, 탄탈륨 또는 실리콘의 산화물이 선택될 수 있다.
또한 이때 절연막 (40) 은 이중구조를 형성하는 것이 양산에 좋다. 즉, 반도체와 계면을 형성하는 일차 절연막의 경우는 2 내지 50 nm 의 두께로 원자층 증착법으로 형성하고 그 외 누설전류를 줄이기 위해서는 PECVD, ICP-CVD 그리고 스퍼터링법으로 SiN 혹은 알루미늄, 하프늄, 티타늄, 탄탈륨 또는 실리콘의 산화물 혹은 그 외의 산화물로 일차 절연막상에 형성하는 것이 바람직하다.
한편, 게이트 전극(50)이 ZnO 반도체막(30) 상부인 경우(도 1a)와 하부인 경우(도 1b)에 따라서, 절연막(40)의 증착 조건, 예를 들면, 산소 전구체의 종류 및 온도가 달라질 수 있다.
즉, 도 1a 처럼 게이트 전극(50)이 반도체막(30)의 상부에 형성될 경우는 절연막(40)은 반도체막(30) 상에 형성해야 하며, 이 경우 절연막(40)의 증착온도를 300℃ 이상으로 올리면 반도체막(30) 자체의 물성이 변하므로 온도를 250℃ 이하로 낮추는 것이 바람직하다. 따라서, 알루미늄, 지르코늄, 하프늄, 티타늄, 탄탈륨 또는 실리콘 등의 산화물을 일차 절연막으로서 증착하는 경우, 산소 전구체로는 물 또는 오존 중에서 선택될 수 있다.
반면, 도 1b 처럼 게이트 전극(50)이 반도체막(30)의 하부에 형성될 경우는 절연막(40)을 먼저 형성하고 반도체막(30)을 증착하게 되므로 이 경우는 절연막(40)은 350℃에서도 증착할 수 있다. 알루미늄, 지르코늄, 하프늄, 티타늄, 탄탈륨 또는 실리콘의 산화물을 증착하는 경우, 산소 전구체로는 산소플라즈마, 오존, 물 등의 다양한 전구체를 사용할 수 있는데 물의 경우는 150 내지 250℃에서 증착하는 것이 좋으며, 산소 플라즈마를 사용할 경우는 200 내지 300℃에서 증착하는 것이 좋다. 오존으로 증착 시 보통 200 내지 350℃에서 증착하는 것이 가장 우수한 특성의 절연막을 얻을 수 있다.
한편, 반도체막(30)과 계면을 형성하는 절연막(40)의 형성에서, 절연막(40)을 원자층 증착법으로 모두 형성시킬 수 있지만, 원자층 증착법으로 두꺼운 게이트 절연막을 모두 형성하는 경우, 증착 시간이 오래 걸리게 되므로 일단 계면 형성을 위한 일차 절연막을 일정 두께로 형성시킨 후, 이후에는 이차 절연막을 다른 증착법 즉, PECVD 혹은 스퍼터링법 혹은 그외의 다른 증착법으로 형성하여도 된다.
상기 게이트 전극(50)으로는 ITO, IZO, ZnO:Al(Ga) 등과 같은 투명 산화물 전극을 사용할 수도 있고, Ti, Ag, Au, Al, Cr, Al/Cr/Al, Ni 등등 여러 종류의 저항이 낮은 금속을 하나 이상 사용할 수도 있지만, 이것으로 제한되는 것은 아니다.
ZnO 반도체막(30)과 절연막(40)을 원자층 증착법으로 형성하는 경우 박막과 계면상에 OH 작용기의 도입을 막기가 어려우며, 이는 소자특성의 열화를 야기시킬 수 있다. 따라서, ZnO 트랜지스터를 제조한 후에 반도체막과 절연막 사이의 계면 특성을 향상시키고 또한 반도체막 내의 캐리어양을 줄이기 위하여 200 내지 250℃에서 1 내지 6 시간 동안 후열처리를 함으로써 스윙(S.S), 오프-전류(off-current)를 줄이고 Von 을 0 에 오도록 조절할 수 있다. 이때 후열처리는 일반 오븐, 진공 오븐, 또는 핫플레이트(hot plate)를 사용하여 진행이 가능하고 오븐에서 진행 시 산소, 진공, 그리고 질소 분위기에서 실시할 수 있다.
상기 ZnO 반도체막의 형성의 일 실시예에 대해 도면을 참조하여 보다 구체적으로 설명하면 다음과 같다.
도 2 는 본 발명에 따른 ZnO TFT의 제조방법에서 원자층 증착법을 이용하여 ZnO 박막을 성장하는 단계를 구체화시켜 나타낸 흐름도이다.
도 2를 참조하여 설명하면, 기판(10)을 특정 온도로 유지되는 원자층 증착 장비의 챔버 내로 배치시킨다(S10). 여기서, 기판(10)은 트랜지스터의 구조에 따라서, 소스·드레인 전극(20)이 형성된 것이거나, 게이트 전극 (50)과 절연막(40)이 형성된 것이거나 또는 게이트 전극(50),절연막(40), 소스·드레인 (20)이 이미 형성된 것일 수 있다.
이어서, 챔버 안으로 아연 전구체를 챔버 내에 주입하여 기판 상에 아연 전구체를 흡착시킨다(S20), 여기서, 아연 전구체로는 디에틸징크, 디메틸징크 또는 이들의 조합물이 사용될 수 있다.
다음으로, 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 아연 전구체를 제거한다(S30). 즉, 이와 같은 공정에 의해, 아연 전구체 중 기판 표면에 흡착되지 않은 잔여 아연 전구체는 펌핑이나 주입된 기체로 퍼지(purge) 하면서 펌핑하여 모두 제거된다
이어, 흡착된 아연 전구체와 반응하도록 상기 챔버 내에 산소 전구체를 주입하여 ZnO 반도체막을 형성한다(S40). 여기서, 산소 전구체로는 산소 플라즈마 또는 오존을 사용한다. 산소 전구체로서, 산소 플라즈마를 사용하는 경우 온도는 150 내지 250℃가 적당하나 오존을 사용하는 경우는 250 내지 350℃가 적절하다.
다음으로 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 산소 전구체를 제거한다(S50). 즉, 반응 후에 생성된 부산물과 잔여 산소 전구체를 펌핑하거나 또는 주입된 기체로 퍼지시켜 펌핑하면서 제거된다.
원하는 ZnO 박막의 두께를 얻기 위해, 상술한 일련의 공정(S20 내지 S50)을 수회 반복한다(S60).
바람직한 ZnO 반도체막의 두께는 5 내지 40㎚이다. 이와 같이 원자층 증착법에 의해 형성된 상기 ZnO 반도체막은 상기 공정 S20 내지 S50의 한 사이클을 몇 번 실시하는가에 따라서 증착두께가 달라진다. 따라서, 상기와 같은 두께를 얻기 위해, S60의 단계는 대략적으로 25 내지 200회 반복될 수 있다.
원자층 증착법에 의하여 ZnO 반도체막을 형성하는 경우 수 나노 이하의 얇은 두께에서도 그 조성과 두께가 균일한 우수한 박막을 얻을 수 있다. 그러나 반도체막의 두께가 5 nm 이하로 너무 얇을 경우 트랜지스터 특성이 안정적으로 나오지 않을 뿐만 아니라 대면적화시에 균일도 확보에도 어려움이 있다. 또한 ZnO의 두께를 40 nm 이상으로 증착시 반도체내의 캐리어의 증가로 인하여 이 또한 트랜지스터의 특성을 악화시킬 뿐 아니라 증착 시간의 증가로 양산공정으로 적절하지 못하다. 따라서, 바람직한 ZnO 반도체막의 두께는 5 내지 40㎚이고, 8nm 이상의 두께를 갖는 것이 더욱 바람직하다.
산소 플라즈마를 사용하는 원자층 증착법 (플라즈마인핸스드 원자층 증착법)은 저온에서도 상대적으로 우수한 특성의 박막 증착이 가능하나 증착 온도가 150℃ 미만으로 너무 낮을 경우 박막 내에 잔류하는 탄소 등의 오염원으로 인하여 이동도가 낮을 뿐만 아니라 트랜지스터의 특성에서 전류량이 증가하기 시작하는 Von 전압이 양 (positive)의 값으로 많이 이동하므로 좋지 않다. 또한 증착 온도를 250℃보다 큰 온도에서 박막을 증착하는 경우에는 ZnO 반도체막의 전기 전도도가 너무 높아져서 우수한 특성의 트랜지스터를 확보하기 어렵다. 따라서, ZnO 반도체막의 증착온도는 150 내지 250℃가 바람직하다.
한편, 원자층 증착법 중에서 챔버 내에서 플라즈마를 인가하여 산소 플라즈마를 발생시켜 박막을 증착하는 경우 인가하는 플라즈마의 파워에 의해서도 그 특성이 달라질 수 있으며, 보통 플라즈마의 파워가 높을수록 박막 내의 탄소 등의 함유량을 줄임으로써 더 우수한 특성의 트랜지스터를 확보할 수 있다. 따라서, ZnO 반도체막의 증착시, 플라즈마 파워를 인가하는 경우 플라즈마 파워 밀도가 1 W/cm2 내지는 0.8 W/cm2 을 갖도록 인가하는 것이 바람직하다. 그러나 이것은 발명의 한 측면을 보여 주는 것으로서, 인가하는 플라즈마 파워는 각각의 장비 설계등에 의해서 조금씩 그 값이 변할 수 있음을 알아야 한다.
실험예
150nm 두께의 ITO 코팅된 유리 기판 상에, 소스·드레인 전극을 노광공정을 이용하여 패터닝한 후, 소스·드레인 전극이 형성된 기판 상에 ZnO 반도체막을 디에틸징크를 아연 전구체로 그리고 130 W 플라즈마 파워를 인가하여 생성한 산소 플라즈마를 산소 전구체로 이용하여 원자층 증착법을 통해 200℃에서 21nm의 두께로 증착하였다. 이어서, ZnO 반도체막 상에 알루미늄 전구체로서 트리메틸알루미늄과 산소 전구체로서 물을 이용하여 200℃에서 원자층 증착법을 통해 9 nm 두께의 일차 절연막을 형성하고 한꺼번에 액티브 (반도체) 모양으로 패터닝한 후, 150℃에서 알루미나를 이용하여 이차 절연막을 180 nm의 두께로 형성하였다. 소스·드레인 노출을 위한 패터닝 공정후 이어서, 게이트 전극을 ITO을 이용하여 스터퍼링법으로150 nm의 두께로 증착 후 패터닝하여 트랜지스터를 제작하였다. 이어서, 제작된 트랜지스터를 오븐에서 200℃에서 2시간 열처리하였다.
ZnO 반도체막의 증착온도에 따른 전기적 특성
상기 제작된 트랜지스터에서, ZnO 반도체막의 증착온도에 따른 전기적 특성을 평가하여 그 결과를 도 3에 나타내었다. 이때 전기적 특성의 평가는 소스-드레인 전압을 각각 0.5 내지 15.5V의 범위 내에서 인가하여 트랜스퍼 특성을 측정하였고, 증착온도가 100℃인 경우(도 3a), 150℃인 경우(도 3b) 및 200℃인 경우(도 3c)로 나누어 비교하였다.
도 3을 통해 알 수 있는 바와 같이, 증착 온도가 100℃인 경우, 150℃ 및 200℃에 비해, 박막 내에 잔류하는 탄소 등의 오염원으로 인하여 이동도가 낮을 뿐만 아니라 트랜지스터의 특성에서 전류량이 증가하기 시작하는 Von 전압이 양 (positive)의 값으로 많이 이동하므로 좋지 않음을 알 수 있다.
ZnO 반도체막의 형성시 플라즈마 파워에 따른 전기적 특성
상기 제작된 트랜지스터에서, ZnO 반도체막의 형성시 산소 플라즈마를 발생 시키기 위해 인가되는 파워에 따른 소자의 전기적 특성을 평가하여 하기 표 1에 나타내었다.
구분 60W 100W 130W
이동도(㎠/V.s) 2.47 3.3 8.9
s.s(V/decade) 1.43 1.0 0.95
on/off ratio 3.2 x 107 6.7x 107 1.2 x 107
즉 상기 표 1과 같이 125mm의 기판을 장착한 반응기의 경우 증착시 130 W의 RF 파워를 인가할 때에 60 W를 가하는 경우보다 더 우수한 특성의 트랜지스터를 확보할 수 있었다. 즉, 플라즈마 파워 밀도를 1 W/cm2 내지는 0.8 W/cm2 을 갖도록 인가하는 경우가 0.4W/cm2 의 플라즈마를 인가하는 경우보다 더 우수한 특성의 소자를 확보할 수 있다.
절연막 형성시 산소전구체의 종류에 따른 전기적 특성
상기 제작된 트랜지스터에서, ZnO 반도체막 상에 일차절연막의 형성시 산소전구체의 종류에 따른 전기적 특성을 평가하여 그 결과를 도 4에 나타내었다. 일차 절연막을 원자층 증착법으로 증착하되 산소 전구체로서 물을 이용하여 형성한 것(도 4a)과 산소 플라즈마를 이용하여 형성한 것(도 4b)의 전기적 특성을 비교하였다.
상기 도 4을 통해 알 수 있는 바와 같이, 물을 이용하여 형성한 알루미나를 일차 절연막으로 형성한 경우 60 시간 동안 게이트, 소스 드레인 전압 바이어스를 가하여도 트랜스퍼 특성이 거의 변하지 않을 뿐만 아니라 전류양의 변화도 10% 미만을 보이는 등 아주 우수한 안정성을 보였다. 반면 플라즈마를 이용하여 형성한 알루미나를 일차 절연막으로 사용한 경우 트랜스퍼의 특성 변화를 심하게 야기함을 알 수 있다.
결국, ZnO 반도체막 상에 절연막을 형성하는 과정에서 산소 전구체로서 산소 플라즈마를 사용하는 경우 반도체막에 결함을 야기시킬 수 있으며, 이는 소자의 다른 특성은 많이 유사하나 전기적 안정성에 큰 영향을 주기 때문에 산소 전구체로서 오존이나 물을 사용하여 결함 형성이 야기되지 않도록 일차 절연막을 형성하는 것이 바람직하다.
후열처리 전후의 전기적 특성
상기 제작된 트랜지스터에서, 후열처리 전후의 전기적 특성을 평가하였고, 그 결과를 도 5에 나타내었다. 열처리 전(도 5a)와 열처리 후(도 5b)의 전기적 특성을 비교하였다.
도 5에 따르면, 열처리한 경우가 스윙(s.s)과 오프-전류가 감소함을 알 수 있다.
시간의 경과에 따른 전기적 특성 변화
상기 제작된 트랜지스터에서, 시간의 경과에 따른 전기적 특성을 평가하였고, 그 결과를 도 6에 나타내었다. 즉, 게이트 전압과 소스-드레인 전압을 각각 인가하여 각 시간대 별로 트랜스퍼 특성을 측정하였다. 도 6을 통해 알 수 있는 바와 같이, 60 시간의 동안의 전기적 스트레스를 가한 이후에도 소자의 전기적 특성이 거의 변하지 않음을 알 수 있다.
이와 같이 제조된 ZnO 반도체막은 다양한 구조의 트랜지스터 어레이로 제조되어 투명 디스플레이, 휘어지는 디스플레이, RFID, 센서 등의 다양한 소자에 적용이 가능하다.
일 실시예로서, 본 발명에 따른 ZnO TFT가 적용된 AM-OLED의 구동 사진을 도 7에서 나타내고 있다.
결론적으로, 본 발명의 기술적 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 상기 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a은 본 발명의 일 실시예에 따른 ZnO TFT 구조를 나타낸 단면도이다.
도 1b는 본 발명의 다른 일 실시예에 따른 ZnO TFT 구조를 나타낸 단면도이다.
도 2는 본 발명에 따른 ZnO TFT의 제조방법에서, ZnO 반도체막을 형성하는 과정을 나타낸 흐름도이다.
도 3a 내지 도 3c은 본 발명의 일 실시예에 따른 ZnO TFT에서, ZnO 반도체막의 증착온도에 따른 전기적 특성을 나타낸 그래프이다.
도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 ZnO TFT에서, 절연막 형성시 산소전구체의 종류에 따른 전기적 특성을 나타낸 그래프이다.
도 5a 내지 도 5b는 본 발명의 일 실시예에 따른 ZnO TFT에서, 열처리 전후에 따른 전기적 특성을 나타낸 그래프이다.
도 6a 내지 도 6b는 본 발명의 일 실시예에 따른 ZnO TFT에서, 시간의 경과에 따른 전기적 특성의 변화를 나타낸 그래프이다.
도 7은 본 발명에 의해 제조한 트랜지스터를 갖는 AM-OLED 패널의 구동 사진을 보여준다

Claims (12)

  1. 삭제
  2. 기판 상에 150 내지 250℃의 온도에서 아연 전구체와 산소 플라즈마 또는 250 내지 350℃의 온도에서 아연 전구체와 오존을 이용하여 원자층 증착법을 통해 ZnO 반도체막을 형성하는 단계;
    상기 ZnO 반도체막 상부에 250℃ 이하의 온도에서 산소 전구체로써 물을 이용하여 원자층 증착법을 통해 절연막을 형성하는 단계; 및
    상기 절연막 상부에 게이트 전극을 형성하는 단계를 포함하는 ZnO TFT의 제조방법.
  3. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상부에 350℃ 이하의 온도에서 산소 전구체로써 물을 이용하여 원자층 증착법을 통해 절연막을 형성하는 단계; 및
    상기 절연막 상부에 150 내지 250℃의 온도에서 아연 전구체와 산소 플라즈마 또는 250 내지 350℃ 의 온도에서 아연 전구체와 오존을 이용하여 원자층 증착법을 통해 ZnO 반도체막을 형성하는 단계를 포함하는 ZnO TFT의 제조방법.
  4. 제 2항 내지 제 3항중 어느 하나의 항에 있어서,
    상기 ZnO 반도체막의 형성 단계는
    a) 150 내지 250℃의 온도의 챔버 내에 기판을 배치하는 단계;
    b) 상기 챔버 내에 아연 전구체를 주입하여 상기 기판 상에 상기 아연 전구체를 흡착시키는 단계;
    c) 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 아연 전구체를 제거하는 단계;
    d) 상기 기판 상에 형성된 상기 아연 전구체와 반응하도록 상기 챔버 내에 산소 플라즈마를 주입하여 ZnO 반도체막을 형성하는 단계;
    e) 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 산소 전구체를 제거하는 단계; 및
    f) 상기 b) 내지 e) 단계를 반복하여 상기 ZnO 반도체막의 두께를 조절하는 단계를 포함하는 것을 특징으로 하는 ZnO TFT 제조방법.
  5. 제 2항 내지 제 3항중 어느 하나의 항에 있어서,
    상기 ZnO 반도체막의 형성 단계는
    a) 250 내지 350℃의 온도의 챔버 내에 기판을 배치하는 단계;
    b) 상기 챔버 내에 아연 전구체를 주입하여 상기 기판 상에 상기 아연 전구체를 흡착시키는 단계;
    c) 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 아연 전구체를 제거하는 단계;
    d) 상기 기판 상에 형성된 상기 아연 전구체와 반응하도록 상기 챔버 내에 오존을 주입하여 ZnO 반도체막을 형성하는 단계;
    e) 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 산소 전구체를 제거하는 단계; 및
    f) 상기 b) 내지 e) 단계를 반복하여 상기 ZnO 반도체막의 두께를 조절하는 단계를 포함하는 것을 특징으로 하는 ZnO TFT 제조방법.
  6. 제 2항 내지 제 3항중 어느 하나의 항에 있어서,
    상기 ZnO 반도체막은 5 내지 40㎚의 두께로 형성되는 것을 특징으로 하는 ZnO TFT 제조방법.
  7. 삭제
  8. 제 2항 내지 제 3항중 어느 하나의 항에 있어서,
    상기 아연 전구체는 디에틸징크, 디메틸징크 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 ZnO TFT 제조방법.
  9. 제 2항 내지 제 3항중 어느 하나의 항에 있어서,
    상기 ZnO 반도체막의 형성시 산소 플라즈마의 발생을 위한 플라즈마 파워는 플라즈마 파워 밀도가 1 W/cm2 내지는 0.8 W/cm2 을 갖도록 인가되는 것을 특징으로 하는 ZnO TFT 제조방법.
  10. 제 2항 내지 제 3항중 어느 하나의 항에 있어서,
    상기 원자층 증착법은 트레블링 웨이브 리액터 원자층 증착법, 리모트 플라즈마 원자층 증착법 또는 다이렉트 플라즈마 원자층 증착법으로 수행되는 것을 특징으로 하는 ZnO TFT 제조방법.
  11. 제 2항 내지 제 3항중 어느 하나의 항에 있어서,
    상기 ZnO 반도체막 및 절연막 형성 후, 200 내지 250℃에서 1 내지 6 시간 동안 열처리하는 단계를 더 포함하는 ZnO TFT 제조방법.
  12. 제 2항 내지 제 3항중 어느 하나의 항에 있어서,
    상기 절연막 중에서 ZnO 반도체막과 계면을 형성하는 절연막의 소정 두께만 원자층 증착법으로 형성하고, 나머지는 원자층 증착법 이외의 방법으로 형성되는 ZnO TFT 제조방법.
KR1020080024208A 2008-03-17 2008-03-17 ＺｎＯ ＴＦＴ의 제조방법 KR100996644B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080024208A KR100996644B1 (ko) 2008-03-17 2008-03-17 ＺｎＯ ＴＦＴ의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080024208A KR100996644B1 (ko) 2008-03-17 2008-03-17 ＺｎＯ ＴＦＴ의 제조방법

Publications (2)

Publication Number Publication Date
KR20090099140A KR20090099140A (ko) 2009-09-22
KR100996644B1 true KR100996644B1 (ko) 2010-11-25

Family

ID=41357799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024208A KR100996644B1 (ko) 2008-03-17 2008-03-17 ＺｎＯ ＴＦＴ의 제조방법

Country Status (1)

Country Link
KR (1) KR100996644B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120107331A (ko) 2011-03-21 2012-10-02 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 그 방법에 의해 제조된 유기 발광 표시 장치
KR101814254B1 (ko) 2015-10-08 2018-01-31 한양대학교 산학협력단 투명 활성층, 이를 포함하는 박막 트랜지스터, 및 그 제조 방법
KR102010157B1 (ko) * 2017-12-26 2019-08-12 한양대학교 산학협력단 투명 활성층, 이를 포함하는 박막 트랜지스터, 및 그 제조 방법
KR20220164161A (ko) 2021-06-04 2022-12-13 주성엔지니어링(주) 박막 증착 방법

Also Published As

Publication number Publication date
KR20090099140A (ko) 2009-09-22

Similar Documents

Publication Publication Date Title
KR100877153B1 (ko) 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
KR101345377B1 (ko) 비정질 ＺｎＯ계 ＴＦＴ의 제조방법
KR101670425B1 (ko) 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
JP4616359B2 (ja) 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8502217B2 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20080076747A (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR101552975B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP2009016844A (ja) 酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法
JP2008141119A (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR20080052107A (ko) 산화물 반도체층을 구비한 박막 트랜지스터
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
KR100996644B1 (ko) ＺｎＯ ＴＦＴ의 제조방법
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101417932B1 (ko) 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
KR100777109B1 (ko) ＺｎＯ 박막을 포함하는 트랜지스터의 제조방법
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR101275801B1 (ko) 산화물 반도체 타겟
KR20120054496A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20150128322A (ko) 박막 트랜지스터 제조 방법
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR101519480B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101139185B1 (ko) 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법
KR102571072B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR101303428B1 (ko) 산화물 박막트랜지스터 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141027

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 10