JP4616359B2 - 電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ - Google Patents

電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ Download PDF

Info

Publication number
JP4616359B2
JP4616359B2 JP2008002404A JP2008002404A JP4616359B2 JP 4616359 B2 JP4616359 B2 JP 4616359B2 JP 2008002404 A JP2008002404 A JP 2008002404A JP 2008002404 A JP2008002404 A JP 2008002404A JP 4616359 B2 JP4616359 B2 JP 4616359B2
Authority
JP
Japan
Prior art keywords
semiconductor film
zno
zno semiconductor
thin film
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008002404A
Other languages
English (en)
Other versions
JP2008172244A (ja
Inventor
サン ヒ パク
チ スン ホヮン
ヘ ヨン チュ
ジョン イク イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070051792A external-priority patent/KR100877153B1/ko
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2008172244A publication Critical patent/JP2008172244A/ja
Application granted granted Critical
Publication of JP4616359B2 publication Critical patent/JP4616359B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は一般に、電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタに関し、より具体的には、原子層蒸着法を用いて酸素前駆体と亜鉛前駆体との間の表面化学反応を用いてZnO半導体膜を形成する電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタに関する。
ユビキタス時代が到来しているこの頃、ユーザは、いつでもどこでも使用可能な電子素子を要求しており、そのような電子素子のうち薄膜トランジスタは、半導体だけでなくディスプレイ装置、RFID(radio frequency identification)、センサなどに広く使われている。薄膜トランジスタは、非晶質シリコンを用いて製造された非晶質シリコントランジスタと、ポリシリコンを利用したポリシリコントランジスタなどに区分することができ、近年、有機物質からなる有機半導体を利用した有機薄膜トランジスタが開発されている。
最近、バンドギャップが広いII−VI族の透明半導体を利用した薄膜トランジスタの開発が関心を引いている。周知の透明薄膜トランジスタのうち、モビリティー(mobility)特性が最も優秀なものは、2003年日本国のホソノ(Hosono)グループがサイエンス紙(vol.300, p.1269)に発表した、「InGaO3(ZnO)5を半導体として使用したトランジスタ」である。その他、Wagerなどが2003年に応用物理学会誌(Appl. Phys. Lett, vol 82, p.733)に、「ZnOを半導体として使用したトランジスタ」を発表し、日本国のM.Kawasakiなどは、米国特許第6563174号明細書に、ZnO、MgZnO、CadZnOなどの半導体を含み、無機物二重絶縁膜構造を有する透明トランジスタ技術を発表した。
今までに公開された透明薄膜トランジスタに使われる透明半導体は、ほとんどがPLD(pulsed laser deposition)、スパッタリング(sputtering)、イオンビームスパッタリング(ion-beam sputtering)などの方法で蒸着される。また、透明半導体は、蒸着工程を通じて蒸着された後、高温で熱処理する工程を経なければならないので、大面積化が難しいだけでなく、薄膜トランジスタの性能もやはり非晶質シリコン薄膜トランジスタに比べて優れていないという短所を有する。また、透明半導体は、製造コストが高いため、低価の薄膜トランジスタを要求するユビキタス環境には適さないという短所がある。
このような問題を解決するために、最近、有機半導体を用いてプラスチック基板を基盤とするOTFT(organic thin film transistor)の研究開発が進行中であるが、既存の薄膜トランジスタに比べてOTFTの性能が劣っているため、一般的な電子素子に適用することは容易ではない。しかも、有機半導体は酸素、水、熱などの環境に弱く、劣化を起こしやすいため、寿命に制限がある。無機半導体を用いてプラスチック基板を基盤とする無機薄膜トランジスタの場合には、低温工程で素子特性の劣化が生じるので、優秀な特性の薄膜トランジスタを製造できていない。
前述した技術的制限を克服するために、本出願人は、SID 06 proceedingで、「原子層蒸着法を用いて形成したZnO薄膜を含むトランジスタ技術」を提案している。前記原子層蒸着法を利用したトランジスタ技術を用いて、ガラス及びプラスチックなどのような透明基板と透明酸化物電極とを含む薄膜トランジスタを製造する場合には、トランジスタが透明なので、これをLCDに利用する場合、ピクセルの開口率を高めることができ、輝度を増加させることができる。また、前記技術を用いてプラスチック基板上に形成された半導体膜を含む薄膜トランジスタを製造する場合には、その特性がOTFTや非晶質TFTに比べて優れており、外部環境による劣化も生じないため、フレキシブルトランジスタアレイを製造することができる。特に、前記技術を用いて製造されたフレキシブルトランジスタアレイ上に有機発光素子を形成する場合、透明ディスプレイを製造することができると共に、フレキシブルディスプレイの具現が可能である。その他、前記技術により製造された薄膜トランジスタは、RFIDなどの電子素子だけでなくセンサなどにも応用することができる。
しかし、原子層蒸着法を用いて半導体膜を製造する場合に発生する最も大きい問題は、半導体膜の結晶の大きさが小さく、薄膜トランジスタの移動度を向上させるのに限界があることである。特に、半導体膜の結晶の大きさが小さい理由は、絶縁膜と半導体膜との界面に形成される結晶の大きさが非常に小さいからであると言われ、また、ユーザが量産性を考慮して半導体膜の蒸着時間を低減するために半導体膜の厚さを適切に蒸着することができないからであると言われている。
米国特許第6563174号明細書 Appl. Phys. Lett., 87, pp.43509, 2005 Nature, Vol.432, No.15, pp.488, 2004
本発明は、このような問題を解決するために考案された発明であって、その目的とするところは、半導体膜の厚さが薄くてもその結晶を相対的に格別に大きな結晶に成長させて移動度を向上させた電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタを提供することにある。
本発明の他の目的は、原子層蒸着法を用いて結晶性の増加時に随伴するキャリア量の増加による漏洩電流の増加を抑制することによって、薄膜トランジスタの電流点滅比(on/off ratio)を向上させる電子素子用ZnO半導体膜の形成方法及びこれを用いて製造された半導体膜を含む薄膜トランジスタを提供することにある。
上記目的を達成するために、本発明の一態様によれば、本電子素子用ZnO半導体膜の形成方法は、a)チャンバー内に基板を配置する段階と、b)前記チャンバー内に亜鉛前駆体を注入し、前記基板上に前記亜鉛前駆体を吸着させる段階と、c)前記チャンバー内に窒素または不活性気体を注入し、残余の亜鉛前駆体を除去する段階と、d)前記基板上に形成された前記亜鉛前駆体と反応するように前記チャンバー内に酸素前駆体を注入し、ZnO半導体膜を形成する段階と、e)前記チャンバー内に窒素または不活性気体を注入し、残余の酸素前駆体を除去する段階と、f)前記a)乃至e)段階を反復して行う段階と、g)酸素プラズマまたはオゾンを用いて前記ZnO半導体膜の表面処理を反復して行う段階と、h)前記チャンバー内に窒素または不活性気体を注入し、残余の酸素前駆体及び残余の亜鉛前駆体を除去する段階と、i)前記a)段階乃至前記h)段階を反復して前記ZnO半導体膜の厚さを調節する段階とを含む。
好ましくは、前記ZnO半導体膜の厚さは、10〜100nmである。本電子素子用ZnO半導体膜の形成方法では、前記f)段階を3〜20回反復し、前記g)段階を1〜10回反復する。
前記チャンバー内に注入される前記亜鉛前駆体は、ジエチルジンクまたはジメチルジンクであり、前記酸素前駆体は、水または水プラズマである。前記基板は、ガラス、金属箔、プラスチックまたはシリコンのうちの1つで形成される。前記a)乃至h)段階は、原子層蒸着法を利用する。前記原子層蒸着法は、トラベリングウェーブリアクター原子層蒸着法、リモートプラズマ原子層蒸着法、ダイレクトプラズマ原子層蒸着法のうちの1つを利用する。
本発明の他の態様によれば、本発明は、請求項1乃至9のいずれかに記載の電子素子用ZnO半導体膜の形成方法で形成されたZnO半導体膜を含む薄膜トランジスタであって、前記基板上に形成されるゲート電極と、前記ゲート電極の上部または下部に形成される前記ZnO半導体膜と、前記ZnO半導体膜と電気的に接触するソース及びドレイン電極と、前記ゲート電極と前記ZnO半導体膜との間に形成される絶縁膜とを含む。好ましくは、前記絶縁膜は、単一層または多重層で無機物質、有機物質または有機/無機物質のうちの1つからなる。前記ゲート電極、前記ソース及びドレイン電極は、ITO、IZO、ZnO;Al、ZnO;Ga、Ag、Au、Al、Al/Nd、Cr、Al/Cr/Al、Ni及びTiのうち少なくとも1つを用いて単一層または多重層から形成される。
本発明によれば、原子層蒸着法によるZnO半導体膜の形成は、100〜250℃以下で可能なので、ZnO半導体膜を含む薄膜トランジスタを大面積のガラス基板、プラスチック基板に製造することができ、この時、高温の後処理工程を使用しないので、低い温度で優れた特性の半導体薄膜を得ることができる。このように製造されたZnO半導体膜は、多様な構造の薄膜トランジスタアレイに使用することができ、透明ディスプレイ、フレキシブルディスプレイ、RFID、センサなどの多様な素子に適用することができる。
また、本発明によれば、半導体膜の結晶を増加させて移動度を向上させることができ、キャリア量を調節して漏洩電流を減少させることができ、優れた特性の透明ZnO半導体膜を形成することができる。
以下、添付の図面を参照して本発明の実施例を具体的に説明する。
図1は、本発明によって製造された半導体膜を含む薄膜トランジスタの側断面図である。図1を参照すれば、本発明に係る薄膜トランジスタは、基板10と、基板10上に形成された絶縁膜11と、絶縁膜11上に形成されたゲート電極12と、ゲート電極12上に形成されたゲート絶縁膜13と、ゲート絶縁膜13上に形成されたソース及びドレイン電極14と、前記ソース及びドレイン電極14と接触し、ゲート絶縁膜13上に形成された半導体膜15とを含む。
基板10は、ガラス、シリコン、SUSなどの金属箔、プラスチックなどの多様な材料を用いて形成することができる。特に、透明性を有する基板を用いて薄膜トランジスタを製造する場合には、透明ディスプレイを具現することができ、撓み特性を有するフレキシブル基板を用いて薄膜トランジスタを製造する場合には、撓み特性に優れたディスプレイを具現することができる。
絶縁膜11は、無機物、有機物を共に利用することができ、具体的に、単層及び多層構造の無機絶縁膜、単層及び多層構造の有機絶縁膜、及び有機/無機ハイブリッド絶縁膜などで形成することができる。例えば、絶縁膜11を構成する無機物は、SiNx、AlON、TiO2、AlOx、TaOx、HfOx、SiOn、SiOxなどを含む。
ゲート電極12は、ITO、IZO、ZnO:Al、ZnO:Gaなどのような透明酸化物や、Ag、Au、Al、Al/Nd、Cr、Al/Cr/Al、Ni、Tiなどのように低い抵抗を有する金属を用いて形成することができる。ゲート電極12は、透明酸化物や金属を、単一または多重で積層して形成することができ、また、透明酸化物と金属とを積層して形成することができる。
ゲート電極12上に形成されたゲート絶縁膜13は、絶縁膜11と同様に、無機物からなる単層または多層構造の無機絶縁膜、有機物からなる単層または多層構造の有機絶縁膜、及び有機/無機ハイブリッド構造の絶縁膜のうち1つを利用することができる。一方、前記物質でゲート絶縁膜13を形成する場合には、絶縁膜エッチング工程に適合するように、前記絶縁膜13とエッチング選択比を有する金属とを用いてゲート電極12を形成することが好ましい。ゲート絶縁膜13として有機/無機ハイブリッド構造を使用する場合には、酸化物/無機絶縁膜が半導体膜15と界面を有するように積層することが好ましい。この時、後続工程で形成される半導体膜15と接触する部分は、半導体膜15と仕事関数が類似なものを利用することが好ましい。有機/無機ハイブリッド構造で絶縁膜及びゲート絶縁膜11、13を形成する場合には、フレキシブル薄膜トランジスタアレイの形成時に反り特性で引き起こされるストレスを解消することができ、また絶縁膜及びゲート絶縁膜11、13の工程温度を低減することによってプラスチック基板使用を容易にすることができる。
ゲート絶縁膜13上に形成されるソース及びドレイン電極14は、ゲート電極12と同様に、ITO、IZO、ZnO:Al、ZnO:Gaなどのような透明酸化物と、Ag、Au、Al、Al/Nd、Cr、Al/Cr/Al、Ni、Tiなどの抵抗が低い金属とを用いて形成することができる。透明酸化物は、原子層蒸着法で形成されたZnO半導体膜15と仕事関数が類似している。
ソース及びドレイン電極14とゲート絶縁膜13上には、半導体膜15が形成される。本半導体膜15は、原子層蒸着法、具体的には、前駆体間の表面化学反応で形成されるもので、より具体的には、酸素前駆体と亜鉛前駆体の表面化学反応により形成されたZnO半導体膜である。
本発明で使われる原子層蒸着法(ALD:atomic layer deposition)は、一般的に、基板の表面との化学的な結合を用いて分子を表面に化学吸着させた後、吸着された前駆体を表面化学反応を通じて次の前駆体と置換、燃焼、水素化(protonation)などの反応をさせて吸着と置換を交互に進行(サイクルを反復)するので、超微細層間(layer-by-layer)蒸着が可能であり、酸化物を最大限薄く積層することができる特徴がある蒸着方法である。半導体膜を形成するために利用される原子層蒸着法は、大きく、トラベリングウェーブリアクター型蒸着法(Traveling wave reactor type)と、プラズマエンハンスド原子層蒸着法(Plasma-enhanced atomic layer deposition)とに分けられる。これらのうちプラズマエンハンスド原子層蒸着法は、プラズマ発生装置によって、リモートプラズマ原子層蒸着法(Remote plasma atomic layer deposition-down stream plasma ALD)と、ダイレクトプラズマ原子層蒸着法(Direct plasma atomic layer deposition)とにさらに分けられる。本発明は、原子層蒸着法の種類に影響を受けないので、前述した全ての原子層蒸着法を利用することができる。
以下、図2を参照して、原子層蒸着法を用いて半導体膜を形成する製造工程を具体的に説明する。
図2は、図1に示された半導体膜の製造工程を順次的に示すブロック図である。図2を参照すれば、ZnO半導体膜15を形成するために、まず、原子層蒸着装置のチャンバー(不図示)内に絶縁膜11、ゲート電極12、ゲート絶縁膜13、及びソース及びドレイン電極14が形成された基板10を配置する(S11)。チャンバーの温度は、100〜250℃を維持する。
チャンバー内に基板10が配置された後、チャンバー内に亜鉛Zn前駆体を注入する(S12)。亜鉛前駆体をチャンバー内に注入する時には、蒸気形態の亜鉛前駆体を単独で注入したり、窒素またはアルゴンのような運搬気体(carrier gas)と一緒に注入したりする。亜鉛前駆体が注入されると、基板10表面に亜鉛前駆体反応物が吸着される。本実施例では、亜鉛前駆体としてジエチルジンク(zinc)あるいはジメチルジンク(zinc)を使用する。
次の段階では、ガスバルブを開弁し、チャンバー内に窒素または不活性気体を注入する(S13)。窒素または不活性気体をチャンバー内に注入することによって、亜鉛前駆体反応物のうち基板表面に吸着されない分子は全て除去される。基板10表面に吸着されない亜鉛前駆体分子が全て除去された後に、酸素前駆体をチャンバー内に注入する(S14)。酸素前駆体としては、水(H2O)、オゾン、酸素、酸素プラズマ、水プラズマなどが挙げられるが、本実施例では、酸素前駆体として水(H2O)を用いて半導体膜を形成することによって、ZnO結晶の大きさを増大させる。チャンバー内に水を注入する時は、H2Oを気体として注入する。次の段階では、チャンバーに窒素または不活性気体を注入し、余分のH2O分子を含むZn−前駆体とH2O間の揮発性反応生成物を除去する(S15)。
段階S12〜S15の工程を行った後に、さらに段階S12に戻って、段階S15までのZnO膜形成段階を反復する。この時、段階S12から段階S15までの反復回数は、3回乃至20回実施することが好ましい。この時、段階S12〜S15による蒸着時間は、前駆体の注入量によって変えることができ、前駆体の注入量は、基板の大きさによって変えることができる。本実施例のように、酸素前駆体として水を利用してZnO半導体膜を形成する場合には、ZnO半導体膜15の厚さを10nm以上100nm以下にすることが好ましい。ZnO半導体膜15の厚さが100nmを超過する場合には、工程時間が長くかかるだけでなく、半導体膜内のキャリア量が増加するので、薄膜トランジスタ特性が劣化してしまう。
段階S12〜S15が所定回数反復された後に、酸素プラズマまたはオゾン処理してZnO半導体膜15の表面を処理する(S16)。ZnO半導体膜15を酸素プラズマまたはオゾン処理する工程は、1〜10回程度行うことが好ましく、酸素プラズマまたはオゾンをZnO半導体膜15が形成された表面に露出させることによって、酸素欠陥または他の炭素原子汚染源などを除去する。酸素欠陥または他の炭素原子汚染源などを除去することによって、ZnO半導体膜内のキャリア量を調節して、薄膜トランジスタに利用できる適切な特性を有するZnO半導体膜15を製造することができる。欠陥除去のために酸素プラズマを利用する場合には、チャンバー内で、基板と前駆体が流入される電極との間でプラズマを即刻的に形成するダイレクトプラズマ方法、またはチャンバー外部でプラズマを生成させてチャンバー内に流入するリモートプラズマ方法を利用する。
ZnO半導体膜15の欠陥を除去する工程を行った後には、チャンバー内に窒素または不活性気体を注入し(S17)、基板上の不純物などを除去する。
一方、ZnO半導体膜15をユーザが所望する厚さで適切に成長させるために、前述した全体工程段階S12〜S17を数回反復して行う。この時、ZnO半導体膜15を成長させる段階とZnO半導体膜15の欠陥を除去する段階を含む全体工程を反復することによって、ZnO半導体膜15を一度に全て形成する場合に比べてZnO半導体膜15の欠陥を除去して特性などを向上させることができる。
図3a乃至図3dは、図2の製造工程で製造されたZnO半導体膜を含む薄膜トランジスタの側断面図である。
前述した製造工程で形成されたZnO半導体膜は、多様な薄膜トランジスタに使用可能である。一般的に薄膜トランジスタは、半導体層、ゲート絶縁層、ゲート電極、ソース及びドレイン電極の製作順序によって、ゲート電極とソース及びドレイン電極が半導体層を間に置いて形成されているスタッガード型(staggered type)と、ゲート電極とソース及びドレイン電極が半導体層の一側に形成されているプラナー型(coplanar type)などに分類される。また、薄膜トランジスタは、基板上部でソース及びドレイン電極に対するゲート電極の位置によって、上部ゲート構造又は下部ゲート構造に分類することができる。
図3aは、半導体膜の下部にゲート電極、ソース及びドレイン電極が形成されている下部ゲート構造のインバーティッドプラナータイプ(inverted planar type)の薄膜トランジスタであって、基板30上に形成されたゲート電極31、ゲート絶縁膜32、ソース及びドレイン電極33、ZnO半導体膜34を含む。前記インバーティッドプラナータイプの薄膜トランジスタを製造するために、基板30上に金属薄膜を蒸着する。金属薄膜が蒸着された後に、フォトリソグラフィとエッチングを行い、所望の形状でゲート電極31をパターニングする。ゲート電極31上には、ゲート絶縁膜32を蒸着する。薄膜トランジスタのゲート絶縁膜32は、原子層蒸着法あるいはPECVD法を利用する。ゲート絶縁膜32にコンタクトホール(不図示)を形成した後、ソース及びドレイン電極用金属薄膜を蒸着する。フォトリソグラフィとエッチングを用いて前記金属薄膜をパターニングしてソース及びドレイン電極33を形成する。ソース及びドレイン電極33が形成された基板上に、図2の工程を用いてZnO半導体膜34を150℃で蒸着した後、パターニングする。
図3bは、半導体膜の上部領域にソース及びドレイン電極、ゲート絶縁膜、及びゲート電極が形成されている上部ゲート構造のプラナータイプ(planar type)の薄膜トランジスタ構造である。図3cは、半導体膜の下部にソース及びドレイン電極が形成され、半導体膜の上部にゲート電極が形成された上部ゲート構造のスタッガードタイプ(staggered type)の薄膜トランジスタ構造であり、図3dは、半導体膜の下部にゲート電極が形成され、半導体膜の上部にソース及びドレイン電極が形成された下部ゲート構造のインバーティッドスタッガードタイプ(inverted staggered type)の薄膜トランジスタ構造である。以上、図2を参照して製造されたZnO半導体膜を多様な全ての種類の薄膜トランジスタに使用することができる。
図4a乃至図4dは、本発明による半導体膜の形成方法を用いて製造されたZnO半導体膜のSEM写真である。本発明は、水前駆体と亜鉛前駆体とを用いてZnO半導体膜の結晶の大きさを増大させ、酸素プラズマまたはオゾンを用いてZnO半導体膜のキャリア量を低減することを特徴とする。図4a及び図4bは、水前駆体を用いて成長されたZnO半導体膜の結晶の大きさを示し、図4c及び図4dは、酸素プラズマを用いて成長されたZnO半導体膜の結晶の大きさを示す。図4a及び図4cは、100℃の蒸着温度で水前駆体を用いてZnO半導体膜を成長させた場合を示し、図4b及び図4dは、150℃の蒸着温度で水前駆体を用いてZnO半導体膜を成長させた場合を示し、蒸着温度を高くすれば、結晶の大きさが大きくなることが分かる。
一方、水前駆体を用いてZnO半導体膜を蒸着する場合(図4a及び図4b)が、酸素プラズマを用いてZnO半導体膜を蒸着する場合(図4c及び図4d)に比べて結晶の大きさが増加していることが分かる。但し、一般的に、蒸着温度を高くすれば、結晶の大きさは大きくなるが、水とジエチルジンクを用いて150℃以上でZnO半導体薄膜を蒸着すれば、酸素欠陥に起因して半導体薄膜内のキャリア量が増加するようになる。また、酸素プラズマを用いて蒸着する場合には、キャリア量は調節可能であるが、薄膜内の結晶の大きさは、水を利用した場合に比べて小さく成長することを発見した。
これにより、本発明では、亜鉛前駆体と水とを利用してZnO半導体膜を成長させて結晶の大きさを増大させ、酸素プラズマまたはオゾンを用いてZnO半導体膜の表面を処理してキャリア量を低減する。本発明により製造されたZnO薄膜トランジスタは、移動度及び電流点滅比が既存の原子層蒸着法により製造された薄膜トランジスタに比べて向上する。具体的に、本発明のZnO半導体膜が含まれた薄膜トランジスタの移動度は、10cm2/V.secであり、電流点滅比は、107であるのに対し、既存の原子層蒸着法による薄膜トランジスタの移動度は、0.5〜2.0cm2/V.secである。また、本発明によるZnO半導体膜でスタッガードタイプの薄膜トランジスタを形成すれば、チャネル部分の結晶性に優れていて、移動度をさらに大きく向上させることができ、半導体膜の厚さが薄いため、半導体膜の抵抗による影響を最小にすることができる。
本発明の技術的思想は、上述した好ましい実施例によって具体的に説明されたが、上述した実施例は、その説明のためのものであり、その制限のためのものでないことを注意すべきである。また、本発明の技術分野における通常の専門家であれば、本発明の思想の範囲内で多様な実施例が可能であることを理解することができる。
本発明による半導体膜を含む薄膜トランジスタの側断面図である。 図1に示された半導体膜の製造工程を順次に示す流れ図である。 図2の製造工程で製造された半導体膜を含む薄膜トランジスタの側断面図である。 図2の製造工程で製造された半導体膜を含む薄膜トランジスタの側断面図である。 図2の製造工程で製造された半導体膜を含む薄膜トランジスタの側断面図である。 図2の製造工程で製造された半導体膜を含む薄膜トランジスタの側断面図である。 本発明による半導体膜の形成方法を用いて製造されたZnO薄膜のSEM写真である。 本発明による半導体膜の形成方法を用いて製造されたZnO薄膜のSEM写真である。 本発明による半導体膜の形成方法を用いて製造されたZnO薄膜のSEM写真である。 本発明による半導体膜の形成方法を用いて製造されたZnO薄膜のSEM写真である。
符号の説明
10、30 基板
11 絶縁膜
12、31 ゲート電極
13、32 ゲート絶縁膜
14、33 ソース及びドレイン電極
15、34 ZnO半導体膜

Claims (12)

  1. a)チャンバー内に基板を配置する段階と、
    b)前記チャンバー内に亜鉛前駆体を注入し、前記基板上に前記亜鉛前駆体を吸着させる段階と、
    c)前記チャンバー内に窒素または不活性気体を注入し、残余の亜鉛前駆体を除去する段階と、
    d)前記基板上に形成された前記亜鉛前駆体と反応するように前記チャンバー内に酸素前駆体を注入し、ZnO半導体膜を形成する段階と、
    e)前記チャンバー内に窒素または不活性気体を注入し、残余の酸素前駆体を除去する段階と、
    f)前記a)段階乃至前記e)段階を反復して行う段階と、
    g)酸素プラズマまたはオゾンを用いて前記ZnO半導体膜の表面処理を反復して行う段階と、
    h)前記チャンバー内に窒素または不活性気体を注入し、残余の酸素前駆体及び残余の亜鉛前駆体を除去する段階と、
    i)前記a)段階乃至前記h)段階を反復して前記ZnO半導体膜の厚さを調節する段階とを含むことを特徴とする電子素子用ZnO半導体膜の形成方法。
  2. 前記ZnO半導体膜の厚さは、10〜100nmであることを特徴とする請求項1に記載の電子素子用ZnO半導体膜の形成方法。
  3. 前記f)段階を3〜20回反復することを特徴とする請求項1に記載の電子素子用ZnO半導体膜の形成方法。
  4. 前記g)段階を1〜10回反復することを特徴とする請求項1に記載の電子素子用ZnO半導体膜の形成方法。
  5. 前記チャンバー内に注入される前記亜鉛前駆体は、ジエチルジンクまたはジメチルジンクであることを特徴とする請求項1に記載の電子素子用ZnO半導体膜の形成方法。
  6. 前記酸素前駆体は、水または水プラズマであることを特徴とする請求項1に記載の電子素子用ZnO半導体膜の形成方法。
  7. 前記基板は、ガラス、金属箔、プラスチックまたはシリコンのうちの1つで形成されることを特徴とする請求項1に記載の電子素子用ZnO半導体膜の形成方法。
  8. 前記a)段階乃至前記h)段階は、原子層蒸着法で実施されることを特徴とする請求項1に記載の電子素子用ZnO半導体膜の形成方法。
  9. 前記原子層蒸着法は、トラベリングウェーブリアクター原子層蒸着法、リモートプラズマ原子層蒸着法、ダイレクトプラズマ原子層蒸着法のうちの1つを利用することを特徴とする請求項8に記載のZnO電子素子用半導体膜の形成方法。
  10. 請求項1乃至9のいずれかに記載の電子素子用ZnO半導体膜の形成方法で形成されたZnO半導体膜を含む薄膜トランジスタにおいて、
    前記基板上に形成されるゲート電極と、
    前記ゲート電極の上部または下部に形成される前記ZnO半導体膜と、
    前記ZnO半導体膜と電気的に接触するソース及びドレイン電極と、
    前記ゲート電極と前記ZnO半導体膜との間に形成される絶縁膜とを含むことを特徴とする薄膜トランジスタ。
  11. 前記絶縁膜は、単一層または多重層で、無機物質、有機物質または有機/無機物質のうちの1つからなることを特徴とする請求項10に記載の薄膜トランジスタ。
  12. 前記ゲート電極、並びに前記ソース及びドレイン電極は、ITO、IZO、ZnO;Al、ZnO;Ga、Ag、Au、Al、Al/Nd、Cr、Al/Cr/Al、Ni及びTiのうちの少なくとも1つを用いて、単一層または多重層からなることを特徴とする請求項10に記載の薄膜トランジスタ。
JP2008002404A 2007-01-09 2008-01-09 電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ Expired - Fee Related JP4616359B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070002525 2007-01-09
KR1020070051792A KR100877153B1 (ko) 2007-01-09 2007-05-29 전자소자용 ZnO 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터

Publications (2)

Publication Number Publication Date
JP2008172244A JP2008172244A (ja) 2008-07-24
JP4616359B2 true JP4616359B2 (ja) 2011-01-19

Family

ID=39699982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008002404A Expired - Fee Related JP4616359B2 (ja) 2007-01-09 2008-01-09 電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JP4616359B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511299B (zh) 2008-09-01 2015-12-01 Semiconductor Energy Lab 半導體裝置的製造方法
US8168463B2 (en) * 2008-10-17 2012-05-01 Stion Corporation Zinc oxide film method and structure for CIGS cell
JP2010135771A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
JP5003698B2 (ja) * 2009-02-18 2012-08-15 Tdk株式会社 太陽電池、及び太陽電池の製造方法
CN102473728B (zh) * 2009-06-30 2014-11-26 株式会社半导体能源研究所 半导体装置的制造方法
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
TWI626731B (zh) 2009-08-07 2018-06-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN105679834A (zh) * 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
US8847186B2 (en) * 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor
CN103079807A (zh) * 2010-08-13 2013-05-01 旭硝子株式会社 层叠体和层叠体的制造方法
CN103500712B (zh) * 2010-12-03 2016-05-25 株式会社半导体能源研究所 半导体装置
WO2012090974A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP5918631B2 (ja) * 2012-06-04 2016-05-18 Jswアフティ株式会社 ZnO膜形成方法及びZnO膜形成装置
US11015243B2 (en) 2017-10-18 2021-05-25 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Method and apparatus for forming layer, metal oxide transistor and fabrication method thereof
KR102201378B1 (ko) * 2017-10-18 2021-01-12 한양대학교 산학협력단 금속 산화물 트랜지스터 및 그 제조방법
JP2019189487A (ja) * 2018-04-25 2019-10-31 日本電信電話株式会社 酸化亜鉛薄膜の形成方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714986A (ja) * 1993-06-22 1995-01-17 Toshiba Corp 半導体装置の製造方法及びその製造装置
JP2001068485A (ja) * 1999-08-31 2001-03-16 Stanley Electric Co Ltd ZnO結晶の成長方法、ZnO結晶構造及びそれを用いた半導体装置
WO2002017368A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Composant de polysilicium a semi-conducteur et son procede de fabrication
JP2002329888A (ja) * 2001-04-27 2002-11-15 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
JP2003101011A (ja) * 2001-09-21 2003-04-04 Tokyo Denpa Co Ltd 半導体デバイス
JP2005306625A (ja) * 2004-04-16 2005-11-04 Denso Corp セラミック多孔質板、その製造方法、および製造装置
JP2006128638A (ja) * 2004-09-29 2006-05-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006261159A (ja) * 2005-03-15 2006-09-28 Tohoku Univ 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法
JP2006525671A (ja) * 2003-05-08 2006-11-09 ソリブロ エイビー 薄膜太陽電池
JP2006310808A (ja) * 2005-04-25 2006-11-09 Sharp Corp 酸化亜鉛を選択的に原子層堆積させた構造物の製造方法
JP2006336062A (ja) * 2005-06-01 2006-12-14 Japan Pionics Co Ltd 酸化亜鉛膜の成膜方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714986A (ja) * 1993-06-22 1995-01-17 Toshiba Corp 半導体装置の製造方法及びその製造装置
JP2001068485A (ja) * 1999-08-31 2001-03-16 Stanley Electric Co Ltd ZnO結晶の成長方法、ZnO結晶構造及びそれを用いた半導体装置
WO2002017368A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Composant de polysilicium a semi-conducteur et son procede de fabrication
JP2002329888A (ja) * 2001-04-27 2002-11-15 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
JP2003101011A (ja) * 2001-09-21 2003-04-04 Tokyo Denpa Co Ltd 半導体デバイス
JP2006525671A (ja) * 2003-05-08 2006-11-09 ソリブロ エイビー 薄膜太陽電池
JP2005306625A (ja) * 2004-04-16 2005-11-04 Denso Corp セラミック多孔質板、その製造方法、および製造装置
JP2006128638A (ja) * 2004-09-29 2006-05-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006261159A (ja) * 2005-03-15 2006-09-28 Tohoku Univ 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法
JP2006310808A (ja) * 2005-04-25 2006-11-09 Sharp Corp 酸化亜鉛を選択的に原子層堆積させた構造物の製造方法
JP2006336062A (ja) * 2005-06-01 2006-12-14 Japan Pionics Co Ltd 酸化亜鉛膜の成膜方法

Also Published As

Publication number Publication date
JP2008172244A (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
JP4616359B2 (ja) 電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
KR100877153B1 (ko) 전자소자용 ZnO 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
JP4676991B2 (ja) 原子層蒸着法を利用したp型ZnO半導体膜の製造方法及びその製造方法で製造されたZnO半導体膜を含む薄膜トランジスタ
KR101774520B1 (ko) 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
KR101482944B1 (ko) 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막 트랜지스터
US10224205B2 (en) Method for preparing graphene, thin-film transistor, array substrate, and display panel
KR100857455B1 (ko) 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
JP2008199005A (ja) 薄膜トランジスタ及びその製造方法
US10008605B2 (en) Connecting structure and method for manufacturing the same, and semiconductor device
TW201135929A (en) Semiconductor device and method for manufacturing the same
JP2009158663A5 (ja)
US20070093004A1 (en) Method of manufacturing thin film transistor including ZnO thin layer
US20130130421A1 (en) Method of Manufacturing Oxide Thin Film Transistor and Display Device
KR100857461B1 (ko) 원자층 증착법을 이용한 p 타입 ZnO반도체막 제조 방법및 상기 제조 방법으로 제조된 ZnO 반도체막을포함하는 박막 트랜지스터
JP6142300B2 (ja) 薄膜トランジスタの製造方法
CN108183165B (zh) 有机晶体管、阵列基板、显示装置及相关制备方法
KR100996644B1 (ko) ZnO TFT의 제조방법
KR100777109B1 (ko) ZnO 박막을 포함하는 트랜지스터의 제조방법
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101417932B1 (ko) 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
KR20100055655A (ko) n-타입 ZnO 반도체 박막의 제조 방법 및 박막 트랜지스터
JP2017024918A (ja) ホスフォレン膜の形成方法及び半導体装置の製造方法
KR101139134B1 (ko) 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법
KR101642893B1 (ko) 반도체 적층 구조의 제조 방법 및 이를 구비하는 박막 트랜지스터
JP2003234344A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101008

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees